CN110620078B - 一种沟道孔内的阻挡氧化层生成方法 - Google Patents

一种沟道孔内的阻挡氧化层生成方法 Download PDF

Info

Publication number
CN110620078B
CN110620078B CN201910872707.4A CN201910872707A CN110620078B CN 110620078 B CN110620078 B CN 110620078B CN 201910872707 A CN201910872707 A CN 201910872707A CN 110620078 B CN110620078 B CN 110620078B
Authority
CN
China
Prior art keywords
gas
hole
channel hole
inert gas
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910872707.4A
Other languages
English (en)
Other versions
CN110620078A (zh
Inventor
艾义明
王孝进
李军辉
沈保家
周静兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910872707.4A priority Critical patent/CN110620078B/zh
Publication of CN110620078A publication Critical patent/CN110620078A/zh
Application granted granted Critical
Publication of CN110620078B publication Critical patent/CN110620078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及半导体技术领域，提供了一种提高沟道孔内阻挡氧化层生成方法。方法包括在沟道孔内沉积氮化硅；向反应室内通入生成阻挡氧化层的氧化反应气体，并通过预设的进气参数向反应室通入惰性气体；反应预设时间后得到所述形成在所述沟道孔内的阻挡氧化层。本发明通过引入惰性气体，带动所述氧化反应气体(具体指代氧基)能够更多的抵达沟道孔的底部，从而使得最总生成的沟道孔内的阻挡氧化层的均匀性得到较大的改善。

Description

一种沟道孔内的阻挡氧化层生成方法
【技术领域】
本发明涉及半导体技术领域，特别是涉及一种沟道孔内阻挡氧化层生成方法。
【背景技术】
对于存储器产品，例如3D NAND产品，如图1所示，在制作沟道孔210内阻挡氧化层222时，会通过向所述ISSG工艺向所述沟道孔内注入氧基，以便将所述氮化硅层216氧化成阻挡氧化层222；但是，由于沟道孔深宽比较大，导致沟道孔底部形成的阻挡氧化成厚度小于沟道孔顶部的阻挡氧化层。
同时，随着产品堆叠层数的增加，沟道孔深宽比越来越大，在同一RPO/原位氧化工艺(In-Situ Steam Generation，简写为：ISSG)(H2+O2)工艺条件下最上端T1与最底端Tn的厚度差会也越来越大，S/C(Step Coverage)Tn/T1越来越小，严重影响了产品的电性及良率。
鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。
【发明内容】
本发明要解决的技术问题是如何改善现有技术中，随着制作3D NAND层数越来越多，造成深宽比值与之同步增大，影响了在沟道孔内生成阻挡氧化层的均匀性。
本发明采用如下技术方案：
第一方面，本发明提供了一种沟道孔内阻挡氧化层生成方法，包括：
在沟道孔内沉积氮化硅；
向反应室内通入生成阻挡氧化层的氧化反应气体，并通过预设的进气参数向反应室通入惰性气体；
反应预设时间后得到所述形成在所述沟道孔内的阻挡氧化层。
优选的，所述惰性气体为Ar。
优选的，所述惰性气体形成惰性气体流，将氧化反应气体带入沟道孔底部。
优选的，所述惰性气体流通过沟道孔一侧进入沟道孔底部，随后通过沟道孔的另一侧吹出，形成惰性气体流将氧化反应气体带入沟道孔底部。
优选的，获取沟道孔的形貌结构，从而设定惰性气体的所述进气参数。
优选的，所述进气参数包括：进气角度、进气速度、气体浓度、惰性气体和氧化反应气体占比中的一项或者多项。
第二方面，本发明还提供了一种沟道孔内阻挡氧化层生成方法，包括：
所述沟道孔为双叠层结构；
在沟道孔内沉积氮化硅；
获取沟道孔的形貌结构；
通过所述沟道孔的形貌结构，设定所述惰性气体的进气参数；
所述进气参数包括所述惰性气体相对于所述晶圆表面的进气角度；
向反应室内通入生成阻挡氧化层的氧化反应气体，并通过上述出气角度向反应室通入惰性气体；
反应预设时间后得到所述形成在所述沟道孔内的阻挡氧化层。
优选的，所述沟道孔形貌结构包括上沟道孔和下沟道孔的尺寸参数。
优选的，所述沟道孔形貌结构还包括上沟道孔和下沟道孔的偏差距离和偏差方向。
优选的，所述进气参数包括：进气角度、进气速度、气体浓度、惰性气体和氧化反应气体占比中的一项或者多项。
与现有技术相比，本发明实施例的有益效果在于：
本发明通过引入惰性气体，带动所述氧化反应气体(具体指代氧基)能够更多的抵达沟道孔的底部，从而使得最总生成的沟道孔内的阻挡氧化层的均匀性得到较大的改善。
进一步，在本发明的优选的方案中，还引入专门针对双叠层结构形成的沟道孔，存在对准偏差情况时，通过获取上沟道孔形貌和下沟道孔形貌来还原偏差情况，从而通过调整惰性气体的出气角度，使得这种复杂情况下仍然能够保证惰性气体有效引导氧基改善沟道孔底部阻挡氧化层的生成。
【附图说明】
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例提供的现有技术中沟道孔内阻挡氧化层生成过程示意图；
图2是本发明实施例提供的一种提高沟道孔内氮化硅层生成后的轴视图；
图3是本发明实施例提供的一种双得层结构中应用沟道孔内阻挡氧化层生成结构示意图；
图4是本发明实施例提供的一种提高沟道孔内阻挡氧化层生成方法流程示意图；
图5是本发明实施例提供的一种提高沟道孔内阻挡氧化层生成过程图；
图6是本发明实施例提供的一种双叠层结构中上沟道孔和下沟道孔偏斜状态确定惰性气体出气方向的方法流程图；
图7是本发明实施例提供的一种双叠层结构中上沟道孔和下沟道孔发生偏斜的效果示意图；
图8是本发明实施例提供的一种双叠层结构中上沟道孔和下沟道孔偏斜状态获取方法流程图；
图9是本发明实施例提供的一种双叠层结构中刻蚀出下沟道孔结构示意图；
图10是本发明实施例提供的一种双叠层结构中填充下沟道孔结构示意图；
图11是本发明实施例提供的一种双叠层结构中在下叠层结构上沉积腐蚀停止层的结构示意图；
图12是本发明实施例提供的一种双叠层结构中在完成了上沟道孔刻蚀的结构示意图；
图13是本发明实施例提供的一种双叠层结构中在刻蚀通上沟道孔和下沟道孔后的结构示意图；
图14是本发明实施例提供的一种双叠层结构中沉积完成氮化硅结构后的示意图。
【具体实施方式】
在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。附图中的流程图、框图图示了本发明实施例的系统、装置的可能的体系框架、功能和操作，附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
在本发明各实施例中，符号“/”表示同时具有两种功能的含义，而对于符号“A和/或B”则表明由该符号连接的前后对象之间的组合包括“A”、“B”、“A和B”三种情况。
如果为了描述直接位于另一层、另一个区域上面的情形本申请将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”标识A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本发明各实施例中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语可以被理解为传达单数使用或传达复数使用。此外，同样至少部分取决于上下文，术语“基于”可以被理解为未必旨在传达排他的一组因素，并且相反可以允许存在未必明确表述的额外因素。
应当容易理解，本发明公开中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示“在”某物“上方”或“之上”的含义，而且还可以包括其“在”某物“上方”或“之上”且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相关术语在本发明各实施例中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本发明各实施例中使用的空间相关描述词可以类似地被相应解释。
如本发明各实施例中使用的，术语“衬底”是指向其上增加后续材料层的材料。可以对衬底自身进行图案化。增加在衬底的顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。
如本发明各实施例中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、竖直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个电介质层。
本发明各实施例中值的范围可能是由于制造过程或容限中的轻微变化导致的。如本发明各实施例使用的，术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“大约”可以指示给定量的值，其例如在值的10％-30％(例如，值的±10％、±20％或±30％)内变化。
如本发明各实施例使用的，术语“3D存储器件”是指一种半导体器件，其在横向取向的衬底上具有竖直取向的存储单元晶体管串(在本发明各实施例中被称为“存储器串”，例如NAND存储器串)，以使得所述存储器串相对于衬底在竖直方向上延伸。如本发明各实施例使用的，术语“竖直/竖直地”是指标称地垂直于衬底的横向表面。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参考图2，图2是现有的3D存储器中存储单元的结构示意图，包括：衬底202；沟道孔210；堆叠层204；所述堆叠层204由交替堆叠的栅极层和介质层组成。
本发明各实施例所涉及的沟道孔的内阻档氧化层即位于图2所示的沟道孔结构210中。由此，通过图3专门阐述上述沟道孔结构，以及所述沟道孔结构中。
如图3示，为本发明提供的一种沟道孔结构，在制造阶段的示例性3D存储器200的截面，该制造阶段用于形成在衬底202上方垂直延伸穿过电介质叠层204的NAND存储器串210。堆叠结构204中的每一个包括多个电介质层对，每电介质层对包括牺牲层206和电介质层208。一旦完成如图3中存储器串210的所有制造过程，通过栅极替换工艺用存储器叠层替换电介质叠层204，其用导电层替换每个牺牲层206。NAND存储器串210包括穿过堆叠结构204形成的沟道结构212。NAND存储器串210还包括位于其下端的半导体插塞214。如图3所示，半导体插塞214延伸到衬底202的一部分中，即在衬底202的顶表面下方。
沟道结构212包括沿其侧壁和在其底表面上的存储膜218和半导体沟道220。为了使半导体沟道220接触存储膜218下面的半导体插塞214，需要执行“SONO穿孔”工艺以蚀刻穿过在沟道结构212底表面上形成的存储膜218，所述存储膜218包括阻挡层222、储存层224(例如Si3N4)和隧道层226(例如SiO2)。而本发明所涉及的阶段，为制作上述阻挡层222过程，此时，还未制作完上述储存层224(例如Si3N4)、隧道层226(例如SiO2)和半导体沟道220，因此，还未达到上述“SONO穿孔”形成如图3所示的穿孔抵达半导体插塞214结构。
在充分介绍了本发明所述方法所涉及的加工制作环境时，接下来将通过各实施例展开阐述本发明的实现内容。为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1:
本发明实施例1提供了一种提高沟道孔内阻挡氧化层生成方法，如图4所示，包括：
在步骤201中，在沟道孔内沉积氮化硅。
如图5所述，例如，在沟道孔210内沉积氮化硅。
在步骤202中，向反应室内通入生成阻挡氧化层的氧化反应气体，并通过预设的进气参数向反应室通入惰性气体；
其中，优选的，所述惰性气体与氧化反应气体的占比小于预设阈值。例如，所述预设阈值为50％。优选的，所述惰性气体选择Ar气。
在本实施例中，先通入氧化反应气体，随后再通入惰性气体。在其他实施例中，所述氧化反应气体和惰性气体也可以为气体混合物同时通入。
所述惰性气体流通过沟道孔一侧进入沟道孔底部，随后通过沟道孔的另一侧吹出，即可通过惰性气体流将氧化反应气体带入沟道孔底部。
通过沟道孔形貌设定气体参数。
通过调节气体参数控制阻挡氧化层的生成过程。
所述气体参数包括：进气角度、进气速度、气体浓度、惰性气体与氧化反应气体的占比等。
其中，对于300mm直径的晶圆，提供了一组优选的反应气体组合，所述氧化反应气体由氧气和氢气构成，两者在预设时间的反应过程中，通入反应室的总量在3-5L。
在步骤203中，反应预设时间后得到所述形成在所述沟道孔内的阻挡氧化层。
例如，所述预设时间为100-300s。
如图5所示，在沟道孔210内形成了阻挡氧化层。
本发明通过引入惰性气体，带动所述氧化反应气体(具体指代氧基)能够更多的抵达沟道孔的底部，从而使得最后生成的沟道孔内的阻挡氧化层的均匀性得到较大的改善。
实施例2
对于本发明，不仅仅能应用在单独的沟道孔中，还存在其他应用场景，能够带来本发明实施例实现过程，例如在所述沟道孔制作在双叠层结构上时，如图6所示，方法还包括：
在步骤301中，获取上沟道结构形貌和下沟道结构形貌。
在步骤302中，根据所述上沟道结构形貌和下沟道结构形貌，确定所述上沟道结构和下沟道结构之间的偏差距离和偏差方向。
以图7为例，获得的形貌包括上沟道结构的开口大小d1，下沟道结构的开口大小d2，上沟道结构的高度l1和下沟道结构的高度l2，以及两个沟道开口的对准偏差△d。从而，便能够计算出所述偏差距离和偏差方向，从而设定惰性气体相对于所述晶圆表面的出气角度θ，使得选择的出气角度所迎向的上沟道结构的一面是顺差面，如图7所示的右侧面即为顺差面，而与之相对的图7中上沟道结构的左侧面变为逆差面，经过实验论证从顺差面导入惰性气体时，能够更有效的将氧基带到下沟道结构的底部。
在步骤303中，根据所述偏差距离和偏差方向，设定所述惰性气体相对于所述晶圆表面的出气角度。
基于上述步骤301-303，所实现的本发明实施例的优选的方案中，通过引入专门针对双叠层结构形成的沟道孔，存在对准偏差情况时，通过获取上沟道孔形貌和下沟道孔形貌来还原偏差情况，从而通过调整惰性气体的出气角度，使得这种复杂情况下仍然能够保证惰性气体有效引导氧基改善沟道孔底部阻挡氧化层的生成。
在其他实施例中，本发明不限于应用到双叠层结构，对于叠层结构的数量不受限制。仍可以采用获取叠层结构的形貌，控制气体参数从而改善沟道孔内阻挡层的均匀性。
实施例3:
图8-图14示出了根据本发明实施例2实现方法，在一典型的双叠层结构的3D存储器加工过程中的示例实现过程。在本发明实施例中将引入实施例2中相关方法步骤，并且，会基于本发明实施例的特性实现环境，进行必要的扩展约束。需要说明的是，本发明实施例是为了更好的展示实施例2中部分实施方式在特定场景下的实现而做到更为详尽的描述，因此，不应当作为本发明可获得保护范围的限缩依据。
在衬底上形成第一堆叠结构。衬底可以是硅衬底。第一堆叠结构可包括多个交错的牺牲层和电介质层。参考图8，在硅衬底302的正面上形成包括多对第一电介质层308和第二电介质层(也被称为“牺牲层”)306的第一堆叠结构304A。在一些实施例中，通过在形成第一堆叠结构304A之前在硅衬底302上沉积诸如氧化硅的电介质材料或热氧化，在第一堆叠结构304A和硅衬底302之间形成绝缘层303。根据一些实施例，第一堆叠结构304A包括交错的牺牲层306和电介质层308。可替换地，可以在硅衬底302上沉积电介质层308和牺牲层306，以形成第一堆叠结构304A。在一些实施例中，每个电介质层308包括氧化硅层，并且每个牺牲层306包括氮化硅层。第一堆叠结构304A可以通过一种或多种薄膜沉积工艺形成，包括但不限于化学气相沉积(Chemical Vapor Deposition，简写为：CVD)、物理气相沉积(Physical Vapor Deposition，简写为：PVD)、原子层沉积(Atomic Layer Deposition，简写为：ALD)或其任何组合。
如图8所示，第一沟道孔310A是垂直延伸穿过第一堆叠结构304A形成的开口。在一些实施例中，穿过第一堆叠结构304A形成多个开口，使得每个开口成为在后面的过程中形成个体NAND存储器串的位置。在一些实施例中，用于形成第一沟道孔310A的制造工艺包括湿法蚀刻和/或干法蚀刻，例如深度离子反应蚀刻(Deep Reactive Ion Etching，简写为：DRIE)。在一些实施例中，第一沟道孔310A进一步延伸到硅衬底302的顶部中以形成第一沟道孔310A的开槽311。穿过第一堆叠结构304A的蚀刻过程可以不在硅衬底302的顶表面处停止并且可以继续蚀刻硅衬底302的一部分。在一些实施例中，在蚀刻穿过第一堆叠结构304A之后，使用单独的蚀刻工艺来蚀刻硅衬底302的一部分以形成开槽311。如下面详细描述的，第一沟道孔310A的开槽311的深度大于穿过硅衬底302的任何其他结构的开槽，例如狭缝开口和触点开口，以确保后面的背面衬底减薄工艺不会损坏其他结构。
如图9中所示，使用一个或多个薄膜沉积工艺(例如PVD、CVD、ALD、电镀、无电镀或其任何组合)沉积牺牲结构312，以部分或完全填充第一沟道孔310A(包括开槽311，如图8所示)。牺牲结构312可包括在后续工艺中去除的任何合适材料，例如多晶硅、碳、光致抗蚀剂等。在一些实施例中，使用化学机械抛光(Chemical Mechanical Polishing，简写为：CMP)工艺平面化牺牲结构312以使其顶表面与第一堆叠结构304A的顶表面齐平。
如图10中所示，在第一堆叠结构层304A和牺牲结构312上形成蚀刻停止层314，以完全覆盖第一堆叠结构层304A和牺牲结构312。在本实施例中，所述刻蚀停止层314与电介质层308选用同样材料，并控制沉积厚度为1100埃。
在其他实施例中，可以不包括蚀刻停止层314。
参考图11，在第一堆叠结构304A上方的蚀刻停止层314上形成包括多个电介质层对的第二堆叠结构304B。第二堆叠结构304B可以通过一种或多种薄膜沉积工艺形成，包括但不限于CVD、PVD、ALD或其任何组合。
如图11所示，第二沟道孔310B是形成为垂直穿过第二堆叠结构304B延伸直到被蚀刻停止层314停止的另一个开口。第二沟道孔310B可以与第一沟道孔310A(图11中所示)对准，以便与第一沟道孔310A的至少一部分叠置，使得一旦去除牺牲结构312，就可以连接第一沟道孔310A和第二沟道孔310B。在一些实施例中，用于形成第二沟道孔310B的制造工艺包括湿法蚀刻和/或干法蚀刻，例如DRIE。因为蚀刻停止层314可以保护第一堆叠结构304A的结构免受由于第二沟道孔310B的蚀刻而造成的损坏。
如图12中所示，例如使用干法蚀刻和/或湿法蚀刻工艺去除其中叠置第一开口310A和第二开口310B的蚀刻停止层314的一部分。由于各向同性蚀刻(例如，通过湿法蚀刻)而可以回蚀刻所述蚀刻停止层314的附加部分(未示出)。一旦去除了蚀刻停止层314的一部分，就可以从第二沟道孔310B暴露牺牲结构312(图11中所示)。如图12所示，通过湿法蚀刻和/或干法蚀刻工艺在第一堆叠结构304A中去除牺牲结构312。在去除牺牲结构312之后，第一沟道孔310A再次开放并与第二沟道孔310B连接以形成沟道孔310，如图12所示，其垂直延伸穿过第一堆叠结构304A和第二堆叠结构304B以及蚀刻停止层314。
如图13所示，在沟道孔表面形成氮化硅层316。具体，可以使用一个或多个薄膜沉积工艺(例如ALD、CVD、PVD、任何其他合适的工艺或其任何组合)沉积氮化硅层316。除沟道孔内部之外，在堆叠层表面也会形成有氮化硅层。可以通过研磨或蚀刻工艺将其消除。也可以在后续形成了阻挡氧化层之后再将堆叠层表面的阻挡氧化层消除。
向沟道孔中通入生成阻挡氧化层的氧化反应气体与惰性气体。在本实施例中，先通入氧化反应气体，随后通过预设的进气参数通入惰性气体。
其中，所述惰性气体与氧化反应气体的占比小于预设阈值。例如，所述预设阈值为50％。优选的，所述惰性气体选择Ar气。
所述惰性气体形成气体流，将氧化反应气体带入沟道孔底部，从而使整个沟道孔中分布的氧化反应气体浓度均匀。
通过获取沟道孔形貌，调节气体参数控制阻挡氧化层的生成过程。
所述沟道孔形貌包括上沟道孔和下沟道孔的尺寸参数。
所述沟道孔形貌结构还包括上沟道孔和下沟道孔的偏差距离和偏差方向。
通过所述沟道孔形貌设定惰性气体进气参数，从而控制整个沟道孔中分布的氧化反应气体浓度分布，进而控制沟道孔中的氮化硅层与氧化反应气体生成的阻挡氧化层的厚度分布。
所述气体参数包括：进气角度、进气速度、气体浓度、惰性气体与氧化反应气体的比例等。
如图14中所示，沟道孔310内部，氮化硅层与氧化反应气体进行反应，形成阻挡氧化层322。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种沟道孔内阻挡氧化层生成方法，其特征在于，包括：
在沟道孔内沉积氮化硅；
向反应室内通入生成阻挡氧化层的氧化反应气体，并通过预设的进气参数向反应室通入惰性气体；
反应预设时间后得到形成在所述沟道孔内的阻挡氧化层；
所述惰性气体流通过沟道孔一侧进入沟道孔底部，随后通过沟道孔的另一侧吹出，形成惰性气体流将氧化反应气体带入沟道孔底部。
2.根据权利要求1所述的沟道孔内阻挡氧化层生成方法，其特征在于，所述惰性气体为Ar。
3.根据权利要求1所述的沟道孔内阻挡氧化层生成方法，其特征在于，所述惰性气体形成惰性气体流，将氧化反应气体带入沟道孔底部。
4.根据权利要求1所述的沟道孔内阻挡氧化层生成方法，其特征在于，获取沟道孔的形貌结构，从而设定惰性气体的所述进气参数。
5.根据权利要求4所述的沟道孔内阻挡氧化层生成方法，其特征在于，所述进气参数包括：进气角度、进气速度、气体浓度、惰性气体和氧化反应气体占比中的一项或者多项。
6.一种沟道孔内阻挡氧化层生成方法，其特征在于，包括：
沟道孔为双叠层结构；
在沟道孔内沉积氮化硅；
获取沟道孔的形貌结构；
通过所述沟道孔的形貌结构，设定惰性气体的进气参数；
所述进气参数包括所述惰性气体相对于晶圆表面的进气角度；
向反应室内通入生成阻挡氧化层的氧化反应气体，并通过上述进气角度向反应室通入惰性气体；
反应预设时间后得到形成在所述沟道孔内的阻挡氧化层。
7.根据权利要求6所述的沟道孔内阻挡氧化层生成方法，其特征在于，
所述沟道孔形貌结构包括上沟道孔和下沟道孔的尺寸参数。
8.根据权利要求7所述的沟道孔内阻挡氧化层生成方法，其特征在于，
所述沟道孔形貌结构还包括上沟道孔和下沟道孔的偏差距离和偏差方向。
9.根据权利要求6所述的沟道孔内阻挡氧化层生成方法，其特征在于，所述进气参数包括：进气角度、进气速度、气体浓度、惰性气体和氧化反应气体占比中的一项或者多项。
CN201910872707.4A 2019-09-16 2019-09-16 一种沟道孔内的阻挡氧化层生成方法 Active CN110620078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910872707.4A CN110620078B (zh) 2019-09-16 2019-09-16 一种沟道孔内的阻挡氧化层生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910872707.4A CN110620078B (zh) 2019-09-16 2019-09-16 一种沟道孔内的阻挡氧化层生成方法

Publications (2)

Publication Number Publication Date
CN110620078A CN110620078A (zh) 2019-12-27
CN110620078B true CN110620078B (zh) 2022-07-08

Family

ID=68923605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910872707.4A Active CN110620078B (zh) 2019-09-16 2019-09-16 一种沟道孔内的阻挡氧化层生成方法

Country Status (1)

Country Link
CN (1) CN110620078B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180455B (zh) * 2020-01-02 2022-11-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN113314541B (zh) * 2020-06-08 2022-12-02 长江存储科技有限责任公司 存储器
CN112838093A (zh) * 2021-01-04 2021-05-25 长江存储科技有限责任公司 半导体器件的制造方法
CN112713152B (zh) * 2021-02-07 2023-07-11 长江存储科技有限责任公司 一种三维存储器的制作方法及三维存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777491A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN107818907A (zh) * 2016-09-14 2018-03-20 应用材料公司 用于高纵横比共形自由基氧化的蒸汽氧化反应
CN108538846A (zh) * 2017-03-02 2018-09-14 桑迪士克科技有限责任公司 在堆叠体开口中形成存储器单元薄膜
US20190221427A1 (en) * 2018-01-15 2019-07-18 Applied Materials, Inc. Argon addition to remote plasma oxidation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777491A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN107818907A (zh) * 2016-09-14 2018-03-20 应用材料公司 用于高纵横比共形自由基氧化的蒸汽氧化反应
CN108538846A (zh) * 2017-03-02 2018-09-14 桑迪士克科技有限责任公司 在堆叠体开口中形成存储器单元薄膜
US20190221427A1 (en) * 2018-01-15 2019-07-18 Applied Materials, Inc. Argon addition to remote plasma oxidation

Also Published As

Publication number Publication date
CN110620078A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
CN110620078B (zh) 一种沟道孔内的阻挡氧化层生成方法
US9397046B1 (en) Fluorine-free word lines for three-dimensional memory devices
US10903232B2 (en) Three-dimensional memory devices containing memory stack structures with laterally separated charge storage elements and method of making thereof
US10050054B2 (en) Three-dimensional memory device having drain select level isolation structure and method of making thereof
US9991277B1 (en) Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
US11849582B2 (en) Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
US10014316B2 (en) Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof
CN110114879B (zh) 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法
US9960180B1 (en) Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
US10224240B1 (en) Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control
TWI689087B (zh) 利用自然氧化層形成具有通道結構的三維記憶體件的方法
US9524981B2 (en) Three dimensional memory device with hybrid source electrode for wafer warpage reduction
US9496419B2 (en) Ruthenium nucleation layer for control gate electrodes in a memory structure
US10290647B2 (en) Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same
US9443861B1 (en) Fluorine-blocking insulating spacer for backside contact structure of three-dimensional memory structures
US11296028B2 (en) Semiconductor device containing metal-organic framework inter-line insulator structures and methods of manufacturing the same
US9589839B1 (en) Method of reducing control gate electrode curvature in three-dimensional memory devices
US11049807B2 (en) Three-dimensional memory device containing tubular blocking dielectric spacers
US20160284726A1 (en) Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
US20230354608A1 (en) Three-dimensional memory device including replacement insulating layers and methods of forming the same
KR102647618B1 (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스
US11387142B1 (en) Semiconductor device containing bit lines separated by air gaps and methods for forming the same
US11024645B2 (en) Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same
KR102642281B1 (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스를 형성하는 방법
WO2019221797A1 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant