CN108496362B - 具有故障隔离能力的矩阵型集成电路 - Google Patents

具有故障隔离能力的矩阵型集成电路 Download PDF

Info

Publication number
CN108496362B
CN108496362B CN201780008180.XA CN201780008180A CN108496362B CN 108496362 B CN108496362 B CN 108496362B CN 201780008180 A CN201780008180 A CN 201780008180A CN 108496362 B CN108496362 B CN 108496362B
Authority
CN
China
Prior art keywords
conductive trace
trace
integrated circuit
switch
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780008180.XA
Other languages
English (en)
Other versions
CN108496362A (zh
Inventor
P·鲁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VISION CO Ltd
Original Assignee
VISION CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VISION CO Ltd filed Critical VISION CO Ltd
Publication of CN108496362A publication Critical patent/CN108496362A/zh
Application granted granted Critical
Publication of CN108496362B publication Critical patent/CN108496362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明描述了一种用于将公共模块(例如，水平电力和信号分配网络)与耦合到单元元件的导电迹线(例如，竖直列)选择性地断开的技术。在一个示例中，矩阵型集成电路包括单元元件的二维(2D)阵列、多条导电迹线、公共模块以及多个开关。2D阵列中的每个单元元件都提供类似功能。所述多条导电迹线基本上平行于2D阵列的第一轴线。每条导电迹线耦合到与所述导电迹线相邻的单元元件的导电互连件。公共模块被配置为经由基本上平行于第一轴线的至少两条导电迹线来向2D阵列中的单元元件提供至少一个电信号的分配。

Description

具有故障隔离能力的矩阵型集成电路
背景技术
除非在本文中另有指示，否则本部分中描述的方法不是本发明中的权利要求的现有技术，并且不会由于包括在本部分中而被认为是现有技术。
通常，图像传感器包括在半导体衬底(诸如硅晶片)上制造为集成电路(IC)的像素元件的阵列。超大规模集成电路(VLSI)是通过将数千个晶体管和其他电路元件组合到单个芯片或裸片中来形成IC的工艺。晶片可用作内置于晶片中和晶片上的微电子装置(例如，图像传感器)的衬底并且经历许多微制造工艺步骤，诸如掺杂或离子植入、蚀刻、各种材料的沉积以及光刻图案化。在处理晶片之后，(例如，使用晶片切割)将单独的微电路或裸片分开并封装。半导体晶片可包括多个裸片。例如，300毫米(mm)(130)晶片(100)(即，11.811英寸[”]或大约[～]12”)可包括148个20mm(132)方形裸片(110)，如图1中所示。裸片通常是指在被封装并包在防止物理损伤和腐蚀的支撑外壳中(例如，塑料)之前的IC。芯片通常是指在被封装(或组装)之后的IC，其包括允许IC耦合到其他电子部件的电引线。
常规的图像传感器具有相对较小的裸片尺寸(例如，小于[<]5x5厘米[cm])并且包括执行类似功能的传感器元件(或像素)的二维(2D)阵列。超大面积互补金属氧化物半导体(CMOS)图像传感器(例如，大于或等于[≥]5x5cm)可为诸如医学成像(例如，x射线成像)等一些场景以及天文学、电影摄影和其他科学成像中的其他高端成像应用提供优于常规图像传感器的成像性能。超大面积CMOS图像传感器比已经为其开发了常规CMOS成像器制造工艺的装置大至少一个数量级(10倍)。CMOS成像器制造工艺通常依赖于基于硅晶片的半导体芯片制造开发的专有技术(know-how)，其中芯片中使用的矩形裸片通常在1mm到25mm尺寸范围内。因此，超大面积CMOS图像传感器远远超出半导体制造技术领域常规上所使用的芯片尺寸范围。本文中描述的技术(电路、装置和方法)提供了在超大面积CMOS图像传感器电路设计以及常规的图像传感器中的改进。
发明内容
在标准的制造工艺中，由于材料和工艺的变化以及污染物，每个晶片常会有大量致命缺陷。这种缺陷可包括半导体晶体缺陷，导致装置故障或金属导体之间短路。一些缺陷可能导致候选芯片呈现缺陷或不合格，这通常被认为是可接受的，因为每个晶片包含大量候选芯片，并且由于缺陷导致的这些候选芯片中的少数几个候选芯片的损失极小并且是制造合格芯片的合格率和成本中所包括的考虑因素。合格率是指合格芯片的数量除以候选芯片的总数。
然而，对于超大传感器(例如，≥5×5cm)而言，此数量的致命缺陷(即，导致不合格芯片)是不可接受的，其中晶片可能仅包含一个或非常少量的单独候选芯片。例如，仅具有一个候选芯片的晶片上的单个短路(例如，两个电源导体之间的短路)可能会使整个晶片变为废品。因此，使用常规的半导体制造工艺和设计可能会导致合格芯片的合格率接近零。
可将部件添加到用于减少导致致命装置故障的晶片缺陷数量的电路或步骤。在一个实施方案中，矩阵型集成电路包括单元元件的二维(2D)阵列、多条导电迹线、公共模块以及多个开关。2D阵列中的每个单元元件都提供类似功能(例如，像素检测器元件、像素图像元件、像素显示元件或存储器元件)。多条导电迹线基本上平行于2D阵列(例如，布置成列)的第一轴线(例如，y轴线)。每条导电迹线耦合到与导电迹线相邻的单元元件的导电互连件(例如，水平迹线)。公共模块被配置为经由基本上平行于第一轴线(例如，在一列中)的至少两条导电迹线来向2D阵列中的单元元件提供至少一个电信号的分配。
在示例中，矩阵集成电路是互补金属氧化物半导体(CMOS)图像传感器，并且每个单元元件包括用于像素的光电二极管。CMOS图像传感器可为包括闪烁体层的X射线图像传感器，该闪烁体层将辐射转换为用于光电二极管的光子。在另一个示例中，矩阵集成电路是x射线图像传感器，并且每个单元元件都包括光电导体材料，其可在直接检测方案中将x射线辐射或x射线光子直接转换为电荷。
在另一个示例中，第一轴线是y轴并且多条导电迹线以列的形式耦合单元元件。或者另选地，第一轴线可为x轴并且多条导电迹线以行的形式耦合单元元件。
开关中的每一个开关都可包括三态逻辑或使能缓冲器。在另一个示例中，开关中的每一个开关都可包括熔丝链路。
在一种配置中，多条导电迹线中的至少两条导电迹线中的每一条导电迹线的长度都延伸超过光罩边界。在另一种配置中，多条导电迹线中的至少两条导电迹线中的每一条导电迹线的长度都大于50mm(例如，延伸到至少两个光罩区域中)。
多条导电迹线可提供不同类型的电信号，诸如电力信号、数字信号以及模拟信号。在示例中，所述多条导电迹线包括耦合到每个单元元件的至少一条电力迹线、至少一条数字信号迹线以及至少一条模拟信号迹线。公共模块被配置为经由至少一条电力迹线向2D阵列中的单元元件提供电力信号的分配，并且经由至少一条数字信号迹线向2D阵列中的单元元件提供控制信号的分配，并且经由至少一条模拟信号迹线向2D阵列中的单元元件提供参考信号的分配。所述多个开关包括至少一个电力开关、至少一个控制开关以及至少一个参考开关。所述多个开关受使能信号控制。至少一个电力开关耦合到至少一条电力迹线，至少一个控制开关耦合到至少一条数字信号迹线，并且至少一个参考开关耦合到至少一条模拟信号迹线。
在一种配置中，矩阵型集成电路包括禁用逻辑以选择性地禁用多个开关。禁用逻辑包括编程端口(例如，编程输入端或引脚)，其允许对矩阵型集成电路进行外部访问以对禁用逻辑进行编程。禁用逻辑可包括串行控制寄存器、移位寄存器、地址寄存器、可编程只读存储器(PROM)、非易失性随机存取存储器(NVRAM)或这些电路元件的组合。
在另一种配置中，矩阵型集成电路包括多个故障检测器。每个故障检测器耦合到多条导电迹线中的至少一条导电迹线(例如，一列)，并且被配置为检测耦合的导电迹线上的故障状况，并且当故障状况发生时生成故障状态信号。在示例中，每个故障检测器都包括电流读出放大器。故障状况可包括导电迹线中的至少一条导电迹线上的过量供电电流、导电迹线中的至少两条导电迹线之间的短路或这些状况的组合。
在另一个示例中，矩阵型集成电路包括耦合到多个故障检测器的故障状态模块。故障状态模块被配置为捕获由故障检测器检测到的每个故障的故障状态信号。故障状态模块包括状态端口(例如，选择输入端/引脚或状态数据输出端/引脚)，其允许对矩阵型集成电路进行外部访问以用于读取故障检测器的捕获的故障状态。故障状态模块可包括串行寄存器、移位寄存器、多路复用器、NVRAM(例如，闪速存储器)或这些电路元件的组合。在一种配置中，故障状态模块包括故障检测器选择器输入端，以从状态端口读取指定故障检测器的故障状态信号。
在另一个示例中，矩阵型集成电路包括禁用逻辑和自动故障隔离器。禁用逻辑被配置为选择性地禁用多个开关。禁用逻辑还包括内部编程输入端。自动故障隔离器被配置为基于由故障状态模块获得的每个故障检测器的故障状态信号来经由内部编程输入端对禁用逻辑进行编程。自动故障隔离器包括现场可编程门阵列(FPGA)、状态机、微处理器或这些电路元件的组合。在一种配置中，自动故障隔离器包括故障检测器选择器输出端、故障状态输入端和禁用逻辑程序输出端。故障检测器选择器输出端耦合到故障状态模块的故障检测器选择器输入端，其被配置为选择指定的故障检测器。故障状态输入端耦合到故障状态模块的状态端口，该状态端口被配置为读取指定故障检测器的故障状态信号。禁用逻辑程序输出端耦合到禁用逻辑的内部编程输入端，以基于由多个故障检测器检测到的故障状况来选择性地禁用多个开关。在另一种配置中，自动故障隔离器包括编程端口(例如，编程输入端或引脚)，其允许对矩阵型集成电路进行外部访问以对自动故障隔离器进行编程。
另一个示例提供了一种选择性地禁用耦合到用于矩阵型集成电路的公共模块的多个开关的方法。该方法包括制造或提供单元元件的2D阵列的操作，该2D阵列包括多条导电迹线、公共模块以及多个开关。所述多条导电迹线基本上平行于2D阵列的第一轴线(例如，y轴)。每条导电迹线耦合到与所述导电迹线相邻的单元元件的导电互连件。每个单元元件都提供类似功能(例如，像素图像元件、像素显示元件或存储器元件)。公共模块被配置为经由基本上平行于第一轴线的至少两条导电迹线来向2D阵列中的单元元件提供电信号的分配。所述多个开关中的每个开关都被配置为将公共模块与导电迹线中的一条导电迹线选择性地断开。该方法的下一个操作可包括从所述导电迹线中的至少一条导电迹线选择性地禁用耦合到所述公共模块的所述多个开关。
在另一个示例中，该方法可进一步包括使用多个故障检测器来检测导电迹线中的至少一条导电迹线上的故障状况。每个故障检测器耦合到多条导电迹线中的至少一条导电迹线。该方法的下一个操作包括在故障状况发生时生成故障状态信号。该方法可进一步包括使用故障状态模块为生成故障状态信号的每个故障检测器记录故障状态位。故障状况可包括导电迹线中的至少一条导电迹线上的过量供电电流、导电迹线中的至少两条导电迹线之间的短路或这些状况的组合。
在另一个示例中，该方法可进一步包括基于来自多个故障检测器的故障状态信号，对选定的开关进行自动编程以将公共模块从所述导电迹线禁用。
在另一个实施方案中，矩阵型集成电路包括单元元件的2D阵列、多条竖直迹线、公共模块以及多个开关。单元元件的2D阵列被布置在竖直列和水平行中。每个单元元件都提供类似功能。所述多条竖直迹线被布置在2D阵列的每一列中。每条竖直迹线耦合到每一列内的单元元件的导电互连件。公共模块被配置为经由每一列的至少两条竖直迹线来向2D阵列中的单元元件提供电信号的分配。所述多个开关中的每个开关都被配置为将公共模块与竖直迹线中的一条竖直迹线选择性地断开。
以上提供的发明内容是说明性的，并不意图以任何方式进行限制。除了上述示例之外，通过参考附图、具体实施方式以及所附权利要求书，本发明的其他方面、特征和优点将变得明显。
附图说明
图1展示了包括多个20mm方形裸片的示例性300mm半导体晶片的框图。
图2展示了包括多个40mm方形裸片的示例性300mm半导体晶片的框图。
图3展示了包括使用20mm方形光罩的5mm方形裸片的示例性300mm半导体晶片的框图。
图4展示了包括使用20mm方形光罩的200mm方形裸片的示例性300mm半导体晶片的框图。
图5展示了示例性光罩边界的放大图。
图6展示了包括经由列导体将公共模块耦合到单元元件的开关的单元元件的示例性4x4阵列的示意图。
图7展示了包括经由列导体将公共模块耦合到单元元件的开关的单元元件的示例性二维(2D)阵列的示意图。
图8展示了包括用于控制经由列导体将公共模块耦合到单元元件的开关的禁用逻辑的单元元件的示例性2D阵列的示意图。
图9展示了包括故障检测器和用于控制经由列导体将公共模块耦合到单元元件的开关的禁用逻辑的单元元件的示例性2D阵列的示意图。
图10展示了包括故障检测器、自动故障隔离器以及用于控制经由列导体将公共模块耦合到单元元件的开关的禁用逻辑的单元元件的示例性2D阵列的示意图。
图11展示了用于阵列的示例性成像单元元件的示意图。
图12展示了用于阵列的另一个示例性成像单元元件的示意图。
图13展示了x射线探测器阵列中的示例性x射线检测器元件中的层的侧视图。
图14展示了用于阵列的示例性六个晶体管静态随机存取存储器(SRAM)单元元件的示意图。
图15是展示选择性地禁用耦合到用于矩阵型集成电路的公共模块的多个开关的方法的示例的流程图。
具体实施方式
在详细解释本发明的任何实施方案之前，应理解，本发明在其应用中并不限于具体实施方式中阐述的或以下附图中展示的部件的构造和布置的细节。本发明能够具有其他实施方案并且能够以各种方式实践或执行。在流程图和过程中提供的数字是为了清楚地展示步骤和操作而提供的，并且不一定指示特定的顺序或次序。除非另有定义，否则术语“或”可指替代方案的选择(例如，分离运算符、或者排他性或)或者替代方案的组合(例如，连接运算符、和/或、逻辑或、或者布尔或)。
所公开的实施方案总体上涉及超大面积互补金属氧化物半导体(CMOS)矩阵型集成电路，并且更具体地涉及分配电力、控制和参考信号，以及用于检测矩阵型集成电路中的故障并且禁用这些分配信号的方法。
CMOS是一种用于构造集成电路(IC)的技术，其使用用于逻辑功能的互补且对称的多对p型和n型金属氧化物半导体场效应晶体管(MOSFET)。CMOS装置不会消耗像其他形式的逻辑电路一样多的能量(例如，产生一样多的废热)，例如晶体管-晶体管逻辑(TTL)或N型金属氧化物半导体(NMOS)逻辑，这类形式的逻辑电路即使在装置没有改变状态时通常也具有一定的稳定电流。
图1展示了具有300mm直径130的示例性半导体晶片100。晶片可具有各种直径，诸如300mm、200mm、150mm、125mm以及100mm。晶片可产生的裸片的最大数量取决于晶片直径和裸片尺寸。例如，300mm晶片100可产生148个20mm的方形裸片110。常规上，每个裸片都被设计成充当可单独封装或耦合到其他电部件和电路的单独的功能电路。如之前所讨论，由于固有的材料和工艺变化以及污染物，通常并不是所有制造的裸片或候选芯片都会得到运转正常的或合格的电路。少数候选芯片可能具有严重的缺陷，足以使得这些芯片的电路不能在芯片的要求内(例如，最大允许电流)运行，并且甚至可能影响芯片或耦合电路的其他区域。致命缺陷是导致芯片不能在芯片要求内运行的缺陷，被称为不合格芯片或裸片112。图1展示了具有6个不合格裸片112的晶片。
常规上，在裸片上制造集成电路的工艺涉及使用光刻将来自光掩模或光罩的几何图案转移到衬底(例如，晶片)上的光敏化学光致抗蚀剂(或简称为光阻)。光掩模或光罩是具有孔的不透明板或允许光线以限定图案透过的透明胶片。可使用一系列不同的光罩以及掺杂、离子植入、蚀刻和沉积来制造集成电路。集成电路的特征尺寸通常由光罩、光罩的光源的光波长、光致抗蚀剂、暴光时间以及蚀刻工艺确定。一些光罩可用于制造小于50nm的特征。通常，光罩比晶片小。例如，如图1中所示，晶片100可具有300mm直径和20x20mm的光罩区域120。用于生产相对较小特征(<200nm宽度)的当前技术具有高达50mm的光罩尺寸(例如，40x40mm)。步进式光刻机用于在整个晶片上复制光罩的图像。步进式光刻机是用于制造IC的装置，其操作与幻灯机或图片放大器类似。裸片的尺寸可以小于、类似于或大于光罩区域的尺寸。图1展示了与裸片110具有类似尺寸的光罩区域120。虽然为了简化展示，裸片和光罩被示为方形，但是裸片和光罩也可为矩形或任何几何形状。光罩通常为矩形以最大化晶片的面积。
图2展示了具有300mm直径130和32个40mm 134的方形裸片114的示例性半导体晶片100。光罩区域122与裸片114具有类似尺寸。图3展示了具有300mm直径和多个5mm方形裸片116的示例性半导体晶片100。光罩区域124大于裸片116。在图3中，使用20x20mm的光罩以每个光罩区域制造16个5x5mm的裸片116。
图4展示了具有300mm直径和单个200mm方形裸片118的示例性半导体晶片100。光罩区域126小于裸片118。当裸片具有与光罩区域类似或更小的尺寸时，光罩区域之间的光罩边界128在晶片切割期间通常使用锯或激光器进行切割或者在电路功能和操作中未使用。当光罩区域126小于裸片118时，电导体(例如，铝、金、铜或多晶硅)或迹线可延伸穿过光罩边界128并且可用于将电路特征从一个光罩区域连接到另一个光罩区域。如本文所使用，迹线是用于将集成电路的电路元件(例如，晶体管、二极管、电容器、电阻器以及电感器)连接在一起的电导体。除了由光罩区域内发生的材料和工艺变化引起的缺陷之外，光罩边界128上还可能发生缺陷，诸如边缘上的光致抗蚀剂过度暴光或暴光不足，导致过度蚀刻或蚀刻不足(或过度掺杂或掺杂不足)，从而导致开路和短路。短路(short或short circuit)是电路的两个节点之间的意外或无意的连接，这可能导致过量的电流流过无意的连接。开路(open或open circuit)是两个节点之间的无限大的电阻，其可电气地断开原本已连接的电路元件。
在超大面积集成电路(例如，裸片大于光罩区域)或晶片级集成(WSI)中可能发生的各种缺陷可导致芯片合格率接近零或不合要求的合格率。晶片级集成是超大集成电路，其使用整个半导体晶片(例如，硅晶片)来生产单个超级芯片。贯穿本公开文本，讨论了超大面积CMOS图像传感器；所公开的技术(例如，电路、装置和方法)和解决方案也可应用于常规图像传感器、x射线图像传感器、显示器、存储器阵列以及任何其他矩阵型集成电路。
合格的超大面积集成电路(诸如用于医学成像(例如，x射线成像)、天文学、电影摄影、科学成像以及其他高端成像应用的超大面积CMOS图像传感器)的成像性能相对于较小图像传感器(即，小于50x50mm的图像传感器)可能有所提高。常规的图像传感器和超大面积IC是包括图像或像素单元元件的二维(2D)阵列的矩阵型集成电路。这些图像单元元件中的每一个图像单元元件都执行类似的功能，即检测光子(例如，光子或x射线光子)并且将指定位置中的光子转换为电荷或电流。检测到的光子和阵列上未检测到光子的区域的图案用于生成图像。图像单元元件的电部件可分别与以列和行延伸的竖直(y轴)和水平(x轴)电迹线进行类似的电连接。列中的竖直迹线(例如，列迹线)和行中的水平迹线(例如，行迹线)可用于将电力、控制信号以及参考信号分配给图像单元元件以及从图像单元元件接收输出。竖直、列、水平以及行是对半导体衬底大平面的相对参考。贯穿本公开文本，讨论了竖直迹线或列；如果衬底的取向被旋转90度，则竖直迹线特征也可应用于水平迹线并且列特征也可应用于行。使用竖直迹线和列以便于解释特征。
竖直和水平迹线可延伸到阵列边缘或周边处的单元元件所共享的信号分配和信号处理电路或网络。如本文所使用，阵列的边缘或周边处的多个单元元件所共享的信号分配电路或信号处理电路被称为公共电路或公共模块。公共模块可向单元元件提供电力、控制信号和参考信号输入端。另外，公共电路或公共模块还可对来自单元元件的输出提供信号处理。电力是指用于激活单元元件中的晶体管和其他电子部件的电压电位和相关电流，诸如VDD或VCC(正电压电位)、接地或GND(接近零电压电位，大约伏[V]、或电压电位参考)以及VSS(负电压电位)。对于许多数字电路，诸如图像传感器，标称供电电压或正电压(VDD或VCC)可为1.8V、2.4V、3.3V或5.0V。如本文所使用，控制信号是指用于控制单元元件的功能的数字信号。数字信号是表示一系列离散值的信号，诸如具有以下两个可能值的逻辑信号：逻辑“1”或高电压电位(例如，VDD/2到VDD或[VCC-阈值高值]到VCC)和逻辑“0”或低电压电位(例如，到VDD/2或到[0V+阈值低值])。如本文中所使用，参考信号是指模拟信号。模拟信号是连续信号，该信号的时变特征(变量)是某个其他时变量的表示。虽然，在一些情况下，控制信号可包括模拟信号，或者参考信号可包括数字信号，但是为了本公开文本中术语的一致性和便于解释，控制信号是数字信号并且参考信号是模拟信号。
公共模块可位于2D阵列的四个边缘中的任何一个边缘上，诸如全部四个边缘、三个边缘、两个边缘或仅一个边缘。轴线中的一个轴线(例如，y轴)中的导电迹线可延伸到阵列的边缘或周边。在超大面积集成电路(例如，超大面积CMOS图像传感器)的情况下，导电迹线在多个光罩区域上延伸并穿过至少一个光罩边界。例如，沿着一个轴线的功能导电迹线可大于50mm。
图5展示了单元元件210的2D阵列的光罩边界128处的矩阵型集成电路的放大图。每个单元元件210具有至少一个导电互连件212，其将每个单元元件210电耦合到竖直导电迹线230A和230B。通常，光罩区域内的特征的对齐可能比光罩区域之间(即，两个光罩126A和126B之间)的特征的对齐更精确。光罩区域内的光罩可彼此光学对齐，而相邻光罩经由机械步进式光刻机彼此对齐。图5展示了可能在第一光罩区域126A的竖直导电迹线230A与第二光罩区域126B的竖直导电迹线230B之间发生的轻微错位，这也可能增加光罩边界上的缺陷的可能性。展示了两条竖直导电迹线230A之间的缺陷208(例如，材料或工艺变化或污染物)，其可能导致导电迹线230A之间的短路。
如之前所讨论，缺陷可能有多种原因，诸如导致故障单元元件故障或导电迹线之间的短路的半导体晶体缺陷。这些缺陷中的任何一个缺陷都可能是致命的，并且导致芯片不合格，这可能导致合格率降低，这对于具有单个裸片或非常少的裸片的晶片(诸如超大面积集成电路)而言尤其可能成问题。
图6展示了单元元件310A-H和310P-W的阵列300的示意图，该阵列包括用于将发生在列308A中的致命缺陷与操作隔离的示例性电路，这可使裸片恢复合格。隔离电路340A-340C可禁止如下少数几列在阵列中操作(或从操作中移除)：沿着该列具有致命缺陷(例如，沿着一列或一列中的单元元件的迹线之间的短路)。图6展示了作为单元元件的2D阵列的一部分的单元元件的4x4阵列。每个单元元件310A-H和310P-W都包括电力输入端312A-H和312P-W、控制信号输入端314A-H和314P-W、参考信号输入端316A-H和316P-W以及输出端318A--H和318P-W。虽然电力输入端、控制信号输入端、参考信号输入端以及输出端各自被示为单个线路，但是每个电力输入端、控制信号输入端以及参考信号输入端可表示一组输入端并且具有多个输入端，并且每条输出线可表示一组输出端并具有多个输出端。每个输入端和输出端都可具有与导电迹线(例如，竖直迹线)332A-D、334A-D、336A-D以及338A-D进行互连的导电互连件(例如，水平迹线)。
公共模块320位于阵列的边缘(例如，底部边缘)上或阵列外部。公共模块320包括用于提供电力分配322、控制信号分配324以及参考信号分配326的电路。图6中所示的阵列将电力、控制信号、参考信号以及输出端限制为沿着第一轴线(例如，y轴或沿着矩阵列308A)或基本上平行于第一轴线。电力、控制信号以及参考信号沿着第二轴线(例如，x轴)或基本上平行于第二轴线(即，基本上垂直于第一轴线)的分配在阵列边缘处的公共模块中发生。公共模块可处理来自大量单元元件组的数据、向从大量单元元件组供应控制和参考信号，或执行适用于整个芯片的功能(例如，电源调节或列导通/关断控制350A-N)。通过引用方式全部并入本文的题为“差分参考信号分配方法和系统(Differential ReferenceSignal Distribution Method and System)”的美国专利申请公开号2015/0326208公开了用于生成至少一个参考信号的公共模块的示例性电路。也可使用用于分配电力、控制以及参考信号的公共模块的其他电路。
隔离电路340A-340C在输入导电迹线332A-D、334A-D和336A-D中的每一条输入导电迹线与公共模块320之间各自包括开关342B、344B和346B。电力开关342B将电力迹线332B选择性地耦合到电力分配电路322。控制开关344B将控制信号迹线334B选择性地耦合到控制信号分配电路324。参考开关346B将参考信号迹线336B选择性地耦合到参考信号分配电路326。在示例中，每个开关都可包括三态逻辑或使能缓冲器。在另一个示例中，每个开关都可包括熔丝链路。熔丝链路并不像可反复断开和闭合的“真正”开关那样来操作。熔丝链路使用熔丝来代替开关，所述熔丝可永久断开(例如，通过较小横截面积导电迹线中的电流增加而熔断)导电迹线332A-D、334A-D和336A-D与公共模块320之间的链路。可切换开关(例如，三态逻辑或使能缓冲器型开关)允许更灵活地控制阵列的列。
每个开关342B、344B和346B可处于常闭位置。常闭是指当没有控制信号施加到开关时闭合的开关。如图6中所展示，开关可将列(例如，竖直分配网络)与公共模块(例如，水平分配网络)隔离，因此局部晶片缺陷不会污染芯片的其余部分而引起芯片故障。每个开关都可通过列导通/关断输入端或信号端350A-D来控制或启用，该输入或信号断开列308A(例如，有缺陷)中的开关并禁用来自该列的信号(例如，电力、控制信号和参考信号)。每一列308A具有其自己的列导通/关断输入端或信号端350A-D。虽然可使用多个导通/关断输入端(未示出)来启用(即，断开)单独列中的单独开关342B、344B和346B，但是启用电力迹线332B、控制信号迹线334B或参考信号迹线336B中的任何一个通常使单元元件310E-H的输出端338B无效。因此，使用单个导通/关断输入端350A-D来启用(即，断开)列中的所有开关可禁用阵列中的列并且减少用于控制列中的导电迹线的输入端的数量。
在另一个示例中，隔离电路在输出导电迹线338A-D与阵列边缘处的输出模块之间包括开关(未示出)。在一个示例中，输出端可不耦合到公共模块，因为公共模块提供没有耦合到单元元件输出端的电力和信号分配。将开关添加到输出导电迹线338A-D可添加附加的电路，而不改进性能和减少致命缺陷。
在另一个示例中，开关可为常开位置。常开是指当没有控制信号施加到开关时断开的开关。每个开关都可通过列导通/关断输入端或信号端350A-D来控制或启用，该输入端或信号端闭合列308A中的开关，允许列正常运行并且保持断开开关以禁用具有缺陷的列。常开开关可能比常闭开关使用更多的能量，因为绝大多数列在开关闭合时正常运行。
返回参考图6，一旦识别了缺陷和其相关列，就可将列导通/关断输入端350A-D上的使能信号施加到隔离电路340A-340C的隔离开关342B、344B和346B。在一些示例中，禁用列可能不会不利地影响裸片或芯片的操作或功能。例如，在传感器阵列中，传感器可包括数百万个紧密封装的检测器元件(或像素元件)。列的检测损失可被相邻列充分地感测或检测，而不会显著影响分辨率。
可使用再次按压裸片上的各种接触垫的微小探针来测试晶片上的缺陷。另外或替代地，在封装(或组装)之后，可测试芯片以检查引线或引脚上的缺陷。对阵列的测试取决于阵列中使用的单元元件的类型。
图7展示了单元元件310A、E、M、N、O、X的mxn阵列302，其包括将导电迹线(例如，竖直迹线)332A-N、334A-N、336A-N和338A-N耦合到公共模块320的隔离电路340A-N的开关342B、344B和346B。每个开关都可通过列闭导通/关断输入端或信号端350A-N来控制或启用，该输入端或信号端断开列(例如，具有缺陷)中的开关。
图8展示了单元元件310A、E、M、N、O、X的阵列304，其包括用于控制隔离电路340A-N的开关342B、344B和346B的禁用逻辑360。禁用逻辑包括对应于每个列隔离开关组340A-N的至少一个程序输入端364和至少一个输出端362A-N(例如，列控制)以选择性地禁用列。编程输入端364可耦合到编程端口366，其允许从芯片外部对禁用逻辑进行外部访问。禁用逻辑可包括串行控制寄存器、移位寄存器、地址寄存器、可编程只读存储器(PROM)或非易失性随机存取存储器(NVRAM)。移位寄存器是共享相同的时钟的锁存器或触发器的级联，其中每个触发器的输出端连接到链中下一个触发器的数据输入端，导致电路将存储在寄存器中的位阵列移位一个位置，在时钟输入的每次转变时在寄存器的输入端处移入数据并将最后一位移出阵列。串行控制(SCON)寄存器是特殊功能串行输入并行输出(SIPO)寄存器，其用作将串行输入转换为来自寄存器中的锁存器或触发器的并行输出的控制电路。寄存器中的锁存器或触发器的输出端可提供列控制362A-N。地址寄存器是锁存器或触发器的级联，其保持用于控制电路的指令或地址。PROM或现场可编程只读存储器(FPROM)或一次性可编程非易失性存储器(OTP NVM)是这样一种形式的数字存储器：其中每一位的设置由熔丝、反熔丝或浮栅晶体管锁定。PROM还可包括可擦除可编程ROM(EPROM)或电可擦可编程只读存储器(EEPROM)。EPROM和EEPROM是非易失性存储器的类型，它们在EPROM电源关闭时保留它们的数据并且允许擦除和重新编程单独的字节。EPROM使用浮栅晶体管。EPROM可通过暴露于强光源(例如，紫外光源)来擦除或以电擦除(即，EEPROM)。NVRAM是随机存取存储器，其在电力被关闭时保留其信息(非易失性)。NVRAM包括闪速存储器和固态存储装置。禁用逻辑360提供集中电路或功能来控制隔离电路340A-N的开关342B、344B和346B。禁用逻辑可在测试期间进行出厂编程(例如，PROM)，或者如果随后检测到或生成错误，则在现场编程。在极少数情况下，致命错误可能发生在芯片发送给客户后。
图9展示了包括故障检测器370A-N、故障状态模块380以及禁用逻辑360的单元元件310A、E、M、N、O、X的阵列306。故障检测器与列中的输入导电迹线332A-N、334A-N和336A-N相关联。每个故障检测器370A-N都包括电力输入端372A-N、控制信号输入端374A-N、参考信号输入端376A-N以及状态输出端378A-N。电力输入端372A-N耦合到电力迹线332A-N，控制信号输入端374A-N耦合到控制信号迹线334B，并且参考信号输入端376A-N耦合到参考信号迹线336B。故障检测器输入端用于检测导电迹线上可能产生致命缺陷的故障状况，诸如导电迹线中的至少一条导电迹线上的过量供电电流或导电迹线中的至少两条导电迹线之间的短路。在示例中，每个故障检测器都包括电流读出放大器。如果检测到故障状况，则故障检测器370A-N在状态输出端378A-N上生成故障状态位。例如，逻辑1可表示故障状况，并且逻辑0可表示非故障状况(即，良好的列)。
故障状态模块380经由列状态输入端382A-N从故障检测器370A-N的状态输出端378A-N中的每一个状态输出端收集故障状态位，其表示阵列中的故障列。故障状态模块380可提供在芯片外部的输出端处读取故障检测器370A-N的机构。故障状态模块380包括至少一个控制输入端386、至少一个状态输出端384以及耦合到故障检测器370A-N的每个状态输出端378A-N的列状态输入端382A-N。在一种配置中，控制输入端包括耦合到列选择端口390的列选择386，该列选择端口允许从芯片外部对故障状态模块进行外部访问以选择列故障状态位来读取。然后，状态输出端384可在可从芯片外部访问的状态数据输出端口388上为选定列生成故障状态位。在另一种配置中，故障状态模块将每一列的故障状态位存储在寄存器的锁存器或触发器中。控制输入端可接收信号以在状态数据输出端口388上串行输出寄存器的全部或一部分位。因此，可用单个输入信号获得阵列的全部或部分故障状态位。故障状态模块可包括串行寄存器、移位寄存器、多路复用器或NVRAM。串行寄存器是具有串行输入端或串行输出端的寄存器。在一个示例中，移位寄存器是并行输入串行输出(PISO)寄存器，其将位并行存储在锁存器或触发器中并且将并行输入转换为串行输出。多路复用器是在几个模拟或数字输入信号中选择一个并且将选定输入转发到单个线路或输出端的电路。当故障状态模块包括多路复用器时，故障状态模块可从故障检测器传递故障状态位，但不将值存储在锁存器、触发器或寄存器中。基于来自故障状态模块380的输出，用户、测试人员或自动禁用系统可确定禁用或隔离哪些列。
图10展示了包括故障检测器370A-N、故障状态模块380、自动故障隔离器390以及禁用逻辑360的单元元件310A、E、M、N、O、X的阵列308。自动故障隔离器390从故障状态模块380接收具有缺陷的列的故障状态数据，并且对禁用逻辑360进行自动编程以经由隔离开关340A-N来禁用有缺陷的列。在一种配置中，自动故障隔离器390包括至少一个列选择输出端396、状态数据输入端394、列程序输出端以及至少一个程序输入端398。列选择输出端396耦合到故障状态模块380的列选择输入端386，并且用于从指定故障检测器370A-N请求故障状态位。故障状态模块380的状态输出端384耦合到自动故障隔离器390的状态数据输入端394，并且用于提供所请求的故障状态值。基于接收到的故障状态值，自动故障隔离器390然后在列编程输出端397上生成编程信号用于禁用逻辑360，其启用并控制隔离开关340A-N。列编程输出端397耦合到禁用逻辑360的编程输入端364。禁用逻辑360的程序输入端364可具有至少两个输入端。一个程序输入端可允许经由从芯片外部可访问的禁用编程端口366进行编程。另一个程序输入端可耦合到诸如自动故障隔离器390等内部电路。自动故障隔离器390还可包括耦合到隔离器编程端口399的编程输入端398，该隔离器编程端口可从芯片外部访问以对自动故障隔离器390的程序或算法进行编程、修正和更新。自动故障隔离器390可包括现场可编程门阵列(FPGA)、状态机或微处理器。FPGA是被设计用于在制造后由客户或设计人员配置的IC。状态机是用于设计时序逻辑电路的数学计算模型，其在操作中使用有限数量的状态中的一种状态。微处理器是计算机处理器，其将中央处理单元(CPU)的功能与单个IC上的指令代码结合在一起。自动故障隔离器提供了自修复芯片，其使用故障状态模块380和禁用逻辑360来消除或减少芯片自身的一些故障电路。
图6-10提供了检测单元元件的阵列或矩阵内的缺陷或故障并且禁止与这些缺陷或故障相关联的列、导电迹线或单元元件使用芯片的公共分配网络或公共模块或者将其于与公共分配网络或公共模块隔离的各种实施方案。尤其是容易产生更多缺陷的超大面积集成电路，隔离元件阵列中发生的缺陷可使一些不合格的芯片合格并且提高晶片上合格裸片的合格率。
阵列中的每个单元元件提供类似功能(例如，像素检测器元件、像素显示元件或存储器元件)。国际公开号WO2015038709和通过引用方式全部并入本文的题为“具有恒定偏压光电二极管的像素电路以及相关成像方法(Pixel Circuit with Constant VoltageBiased Photodiode and Related Imaging Method)”的美国专利申请14/418955公开了用于可用作单元元件310A-H和310M-X的成像阵列或矩阵的示例性像素电路或检测器元件。图11展示了包括用于成像阵列或矩阵的像素电路或检测器元件的单元元件410。像素电路410中的每一个像素电路都包括光电二极管PD、偏置电路10、电荷电压转换器C1以及开关SW1和SW2。光电二极管将光子转换成电荷或电流。偏置电路10包括运算放大器(op amp)20和电压源40。像素电路可被配置为基于控制信号314RESET和SELECT以及参考信号316BIAS来操作。VCC、VSS和GND向op amp 20和像素电路的其他部件提供电压或电力312，并且数据线提供输出端318。
图12展示了包括用于成像阵列或矩阵的像素电路或检测器元件的另一个单元元件412。像素电路412中的每一个像素电路都包括光电二极管PD、偏置电路10、增益开关电路50、电荷电压转换器C1和C2以及开关SW1和SW2。增益开关电路50包括电压比较器52(例如，op amp)和具有锁存器54的选择电路以及开关SW3和SW4。像素电路可被配置为基于控制信号314RESET和SELECT以及参考信号316BIAS来操作。VCC、VSS和GND向op amp 20、电压比较器52、锁存器54以及像素电路的其他部件提供电压或电力312。数据线和GB提供输出端318。
像素电路或检测器元件可用在x射线检测器阵列或矩阵(即，x射线成像仪)中。x射线检测器元件(或检测器元件)是指将x射线光子转换为电荷的检测器像素中的元件。检测器元件可包括光电导体材料，其可以在直接检测方案中将x射线光子直接转换为电荷(电子空穴对)。合适的光电导体材料包括但不限于碘化汞(HgI2)、碘化铅(PbI2)、碘化铋(BiI3)、碲化镉锌(CdZnTe)或无定形硒(a-Se)。在一些实施方案中，检测器元件可包括将x射线光子转换成光的闪烁体材料和耦合到闪烁体材料以将光转换成电荷的光敏元件(即，间接检测方案)，如图13中所展示。图13说明了使用间接检测方案相对于x射线检测器元件420的层的辐射源422，其包括衬底424、光敏元件和检测器电路426以及闪烁体材料层428。x射线检测器元件420可包括其他层，所示的部分可包括多个层(例如，检测器电路426包括多个处理层)，或者所述层可具有不同的顺序。合适的闪烁体材料包括但不限于硫氧化钆(Gd2O2S:Tb)、钨酸镉(CdWO4)、锗酸铋(Bi4Ge3O12或BGO)、碘化铯(CsI)或碘化铯铊(CsI:Tl)。合适的光敏元件可包括光电二极管、光栅或光电晶体管。
也可使用用于表示单元元件的像素电路或检测器元件的其他电路。单元元件还可表示在显示阵列中用来从发光二极管(LED)发光(而不是检测光)的像素显示元件(未示出)。
图14展示了单元元件416，其包括用于静态随机存取存储器(SRAM)阵列或矩阵的存储器元件。存储器元件416包括六个晶体管(M1、M2、M3、M4、M5和M6)。晶体管M1、M2、M3和M4存储该位，并且晶体管M5和M6将存储器元件耦合到位线BL，该位线充当用于写入的输入端和用于读取的输出端。VDD和GND向晶体管M1、M2、M3和M4提供电压或电力312。存储器元件被配置为基于控制信号314字线WL和位线BL以及用于写入的位线和用于读取的字线WL的反相来操作。在读取时，BL和提供输出端318。因为BL和可提供输入端和输出端两者，所以这些线路或迹线可耦合到用于控制信号迹线334A-N(图6-10)的隔离开关240A-N(图6-10)。存储器元件416可不包括参考输入端。在一些示例中，单元元件310A-H和310M-X(图6-10)可不包括控制信号输入端和参考信号输入端两者。
图11、12和14提供了可用于矩阵型IC的不同类型的单元元件。所公开的实施方案还可应用于具有矩阵或2D阵列中的单元元件的其他类型的IC。
图15中所示的流程图展示了选择性地禁用耦合到用于矩阵型集成电路的公共模块的多个开关的方法500。该方法可作为指令在机器或计算机电路上执行，其中指令被包括在至少一个计算机可读介质或至少一个非暂时性机器可读存储介质上。该方法包括在步骤510中提供单元元件310A-H和310M-X的2D阵列，其包括多条导电迹线332A-D、334A-D和336A-D、公共模块320以及隔离电路340A-N的多个开关342B、344B和346B。多条导电迹线332A-D、334A-D以及336A-D基本上平行于2D阵列的第一轴线(例如，y轴)。每条导电迹线耦合到与所述导电迹线相邻的单元元件的导电互连件。每个单元元件都提供类似功能(例如，像素检测器元件、像素显示元件或存储器元件)。公共模块320被配置为经由基本上平行于第一轴线的至少两条导电迹线来向2D阵列中的单元元件提供电信号的分配。多个开关340A-340N中的每个开关342B、344B、和346B被配置为将公共模块与导电迹线中的一条导电迹线选择性地断开。在步骤520中，接下来进行从所述导电迹线中的至少一条导电迹线选择性地禁用耦合到公共模块的所述多个开关的步骤。在一种配置中，可使用禁用逻辑360来选择性地禁用多个开关。
在另一个示例中，该方法可进一步包括使用多个故障检测器370A-N来检测导电迹线332A-D、334A-D和336A-D中的至少一条导电迹线上的故障状况。每个故障检测器耦合到多条导电迹线中的至少一条导电迹线。该方法的下一个操作包括在故障状况发生时生成故障状态信号。该方法可进一步包括使用故障状态模块380为生成故障状态信号的每个故障检测器记录故障状态位。故障状况可包括导电迹线中的至少一条导电迹线上的过量供电电流、或导电迹线中的至少两条导电迹线之间的短路。
在另一个示例中，该方法可进一步包括基于来自多个故障检测器的故障状态信号来对耦合到公共模块320的开关340A-340N进行自动编程，该公共模块被禁止使用导电迹线。在一种配置中，可由自动故障隔离器390对多个开关进行自动编程。
电路可包括硬件、固件、程序代码、可执行代码、计算机指令、和/或软件。非暂时性计算机可读存储介质可为不包括信号的计算机可读存储介质。
应理解，本说明书中描述的许多功能单元已经被标记为“模块”以便更具体地强调它们的实施独立性。例如，模块可被实施为包括定制的超大规模集成(VLSI)电路或门阵列的硬件电路，包括但不限于逻辑芯片、晶体管或其他部件。模块还可在可编程硬件装置(包括但不限于现场可编程门阵列(FPGA)、可编程阵列逻辑、可编程逻辑装置或类似装置)中实施。
整篇说明书中对“示例”、或“实施方案”的参考意味着结合示例描述的特定特征、结构或特性包括在本发明的至少一个实施方案中。因此，在整篇本说明书的各种地方出现“示例”或“实施方案”的词不一定都指代同一实施方案。
此外，所描述的特征、结构或特性可在一个或多个实施方案中以一种合适方式来进行组合。在以下描述中，提供了许多具体细节(例如，布局和设计的示例)以便透彻理解本发明的实施方案。然而，本领域技术人员将认识到，可在没有一个或多个具体细节的情况下或以其他方法、部件、布局等等来实践本发明。在其他情况下，未详细示出或描述公知的结构、部件或操作以避免影响对本发明的各方面的理解。
虽然前面的示例在一个或多个特定应用中说明了本发明的原理，但是对于本领域一般技术人员来说显而易见的是，可在形式、用法和实施细节上进行大量修改而不需要运用创造性能力，并且不偏离本发明的原理和概念。因此，不意图限制本发明。所附的权利要求书中阐述了本发明的各种特征和优点。

Claims (25)

1.一种矩阵型集成电路，其包括：
单元元件的二维2D阵列，其中每个单元元件都提供类似功能；
基本上平行于所述2D阵列的第一轴线的多条导电迹线，其中每条导电迹线耦合到与所述导电迹线相邻的单元元件的导电互连件；
公共模块，其被配置为经由基本上平行于所述第一轴线的至少两条导电迹线来向所述2D阵列中的所述单元元件提供至少一个电信号的分配；以及
多个开关，其中每个开关被配置为将所述公共模块与所述导电迹线中的一条导电迹线选择性地断开。
2.如权利要求1所述的矩阵型集成电路，其中所述矩阵型集成电路是互补金属氧化物半导体CMOS图像传感器，并且每个单元元件都包括用于像素的光电二极管。
3.如权利要求2所述的矩阵型集成电路，其中所述CMOS图像传感器是包括闪烁体层的X射线图像传感器，所述闪烁体层将辐射转换为用于所述光电二极管的光子。
4.如权利要求1所述的矩阵型集成电路，其中所述开关选自包括三态逻辑和使能缓冲器的组。
5.如权利要求1所述的矩阵型集成电路，其中所述多条导电迹线中的所述至少两条导电迹线中的每一条导电迹线的长度都延伸超过光罩边界。
6.如权利要求1所述的矩阵型集成电路，其中所述多条导电迹线中的所述至少两条导电迹线中的每一条导电迹线的长度都大于50毫米(mm)。
7.如权利要求1所述的矩阵型集成电路，其中：
所述多条导电迹线包括耦合到每个单元元件的至少一条电力迹线、至少一条数字信号迹线以及至少一条模拟信号迹线；
所述公共模块被配置为
经由所述至少一条电力迹线向所述2D阵列中的所述单元元件提供电力信号的分配，并且
经由所述至少一条数字信号迹线向所述2D阵列中的所述单元元件提供控制信号的分配，并且
经由所述至少一条模拟信号迹线向所述2D阵列中的所述单元元件提供模拟信号的分配；并且
所述多个开关包括至少一个电力开关、至少一个控制开关以及至少一个参考开关，并且所述多个开关受使能信号控制，并且所述至少一个电力开关耦合到所述至少一条电力迹线，所述至少一个控制开关耦合到所述至少一条数字信号迹线，并且所述至少一个参考开关耦合到所述至少一条模拟信号迹线。
8.如权利要求1所述的矩阵型集成电路，其进一步包括：
用于选择性地禁用所述多个开关的禁用逻辑，其中所述禁用逻辑包括编程端口，所述编程端口允许对所述矩阵型集成电路进行外部访问以对所述禁用逻辑进行编程。
9.如权利要求8所述的矩阵型集成电路，其中所述禁用逻辑选自包括串行控制寄存器、移位寄存器、地址寄存器、可编程只读存储器(PROM)、非易失性随机存取存储器(NVRAM)及其组合的组。
10.如权利要求1所述的矩阵型集成电路，其进一步包括：
多个故障检测器，其中每个故障检测器耦合到所述多条导电迹线中的至少一条导电迹线，并且被配置为检测所耦合的导电迹线上的故障状况，并且当故障状况发生时生成故障状态信号。
11.如权利要求10所述的矩阵型集成电路，其中每个故障检测器包括电流读出放大器，并且所述故障状况选自由以下项组成的组：所述导电迹线中的至少一条导电迹线上的过量供电电流、所述导电迹线中的至少两条导电迹线之间的短路以及其组合。
12.如权利要求10所述的矩阵型集成电路，其进一步包括：
耦合到所述多个故障检测器的故障状态模块，其中所述故障状态模块被配置为捕获每个故障的所述故障状态信号，并且所述故障状态模块包括状态端口，所述状态端口允许对所述矩阵型集成电路进行外部访问以从所述多个故障检测器读取所捕获的故障状态信号，并且其中所述故障状态模块是选自由以下项组成的组：串行寄存器、移位寄存器、多路复用器、非易失性随机存取存储器(NVRAM)以及其组合。
13.如权利要求12所述的矩阵型集成电路，其中所述故障状态模块包括故障检测器选择器输入端，以从所述状态端口读取指定故障检测器的故障状态信号。
14.如权利要求12所述的矩阵型集成电路，其进一步包括：
被配置为选择性地禁用所述多个开关的禁用逻辑，其中所述禁用逻辑包括内部编程输入端；以及
自动故障隔离器，其被配置为基于由所述故障状态模块获得的每个故障检测器的所述故障状态信号来经由所述内部编程输入端对所述禁用逻辑进行编程。
15.如权利要求14所述的矩阵型集成电路，其中所述自动故障隔离器包括从由现场可编程门阵列(FPGA)、状态机、微处理器及其组合组成的组中选择的电路。
16.如权利要求14所述的矩阵型集成电路，其中所述自动故障隔离器包括故障检测器选择器输出端、故障状态输入端和禁用逻辑程序输出端，并且
所述故障检测器选择器输出端耦合到所述故障状态模块的故障检测器选择器输入端，其被配置为选择指定的故障检测器，
所述故障状态输入端耦合到所述故障状态模块的所述状态端口，所述状态端口被配置为读取指定的所述故障检测器的所述故障状态信号，并且
所述禁用逻辑程序输出端耦合到所述禁用逻辑的所述内部编程输入端，以基于由所述多个故障检测器检测到的所述故障状况来选择性地禁用所述多个开关。
17.如权利要求14所述的矩阵型集成电路，其中所述自动故障隔离器包括编程端口，所述编程端口允许对所述矩阵型集成电路进行外部访问以对所述自动故障隔离器进行编程。
18.一种选择性地禁用耦合到用于矩阵型集成电路的公共模块的多个开关的方法，所述方法包括：
提供单元元件的二维2D阵列，所述2D阵列包括：
基本上平行于所述2D阵列的第一轴线的多条导电迹线，其中每条导电迹线耦合到与所述导电迹线相邻的单元元件的导电互连件，并且其中每个单元元件都提供类似功能，
公共模块，其被配置为经由基本上平行于所述第一轴线的至少两条导电迹线来向所述2D阵列中的所述单元元件提供电信号的分配，以及
多个开关，其中每个开关被配置为将所述公共模块与所述导电迹线中的一条导电迹线选择性地断开；以及
从所述导电迹线中的至少一条导电迹线选择性地禁用耦合到所述公共模块的所述多个开关中的至少一个开关。
19.如权利要求18所述的方法，其进一步包括：
使用多个故障检测器来检测所述导电迹线中的至少一条导电迹线上的故障状况，其中每个故障检测器耦合到所述多条导电迹线中的至少一条导电迹线，并且所述故障状况选自由以下项组成的组：所述导电迹线中的至少一条导电迹线上的过量供电电流、所述导电迹线中的至少两条导电迹线之间的短路以及其组合；以及
当所述故障状况发生时生成故障状态信号。
20.如权利要求19所述的方法，其进一步包括：
使用故障状态模块为生成所述故障状态信号的每个故障检测器记录故障状态位。
21.如权利要求19所述的方法，其进一步包括：
基于来自所述多个故障检测器的所述故障状态信号，对选定的开关进行自动编程以将所述公共模块从所述导电迹线禁用。
22.至少一种非暂时性计算机可读存储介质，包括适于被执行以实现根据权利要求19所述的方法的多个指令。
23.一种矩阵型集成电路，其包括：
被布置成竖直列和水平行的单元元件的二维2D阵列，其中每个单元元件都提供类似功能；
被布置在所述2D阵列的每一列中的多条竖直迹线，其中每条竖直迹线耦合到每一列内的单元元件的导电互连件；
公共模块，其被配置为经由每一列的至少两条竖直迹线来向所述2D阵列中的所述单元元件提供电信号的分配；以及
多个开关，其中每个开关被配置为将所述公共模块与所述竖直迹线中的一条竖直迹线选择性地断开。
24.如权利要求23所述的矩阵型集成电路，其中所述公共模块包括多条水平迹线，其中每个开关耦合到所述多条水平迹线中的一条水平迹线。
25.如权利要求23所述的矩阵型集成电路，其进一步包括：
用于选择性地禁用所述多个开关的禁用逻辑，其中所述禁用逻辑在所述矩阵型集成电路的封装外部包括编程端口以对所述禁用逻辑进行编程。
CN201780008180.XA 2016-01-27 2017-01-27 具有故障隔离能力的矩阵型集成电路 Active CN108496362B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/007,312 2016-01-27
US15/007,312 US9947712B2 (en) 2016-01-27 2016-01-27 Matrix type integrated circuit with fault isolation capability
PCT/US2017/015502 WO2017132616A1 (en) 2016-01-27 2017-01-27 Matrix type integrated circuit with fault isolation capability

Publications (2)

Publication Number Publication Date
CN108496362A CN108496362A (zh) 2018-09-04
CN108496362B true CN108496362B (zh) 2019-08-02

Family

ID=58016846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008180.XA Active CN108496362B (zh) 2016-01-27 2017-01-27 具有故障隔离能力的矩阵型集成电路

Country Status (6)

Country Link
US (1) US9947712B2 (zh)
EP (1) EP3409010B1 (zh)
JP (1) JP6542482B2 (zh)
KR (1) KR101933365B1 (zh)
CN (1) CN108496362B (zh)
WO (1) WO2017132616A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9233765B2 (en) * 2011-06-16 2016-01-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multi-dimensional damage detection
EP3382344B1 (en) * 2017-03-30 2021-12-15 Melexis Technologies SA Fault detection
EP3907983B1 (en) * 2020-05-07 2023-06-28 Teledyne Dalsa B.V. Fault detection circuit for image sensor
CN113907808B (zh) * 2021-12-14 2022-03-01 极限人工智能有限公司 分体式手术装置及分体式手术装置的控制方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
CN1355889A (zh) * 1999-06-15 2002-06-26 爱特梅尔股份有限公司 视频显示芯片的测试方法和装置
CN1574632A (zh) * 2003-05-21 2005-02-02 阿尔特拉公司 用于减少软错误率的具有稳定配置单元的可编程逻辑装置
EP2076018A2 (en) * 2007-12-21 2009-07-01 CMOSIS nv Pixel array with reduced sensitivity to defects
CN101640027A (zh) * 2008-07-29 2010-02-03 索尼株式会社 有源矩阵显示装置及其驱动方法和电子设备
CN102445650A (zh) * 2011-09-22 2012-05-09 重庆大学 基于盲信号分离算法的电路故障诊断方法
CN102753984A (zh) * 2010-01-21 2012-10-24 飞思卡尔半导体公司 用于半导体集成电路的芯片损伤检测设备
FR3016079A1 (fr) * 2013-12-30 2015-07-03 Trixell Dispositif electronique comprenant une matrice de circuits electroniques elementaires

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Ｌｓｉのテスト回路
US6734897B1 (en) * 1999-08-10 2004-05-11 Agilent Technologies, Inc Digital imaging circuit and method
US6407770B1 (en) * 1999-08-19 2002-06-18 General Electric Company Apparatus and method for detecting defects in a discrete picture element detector circuit
JP2001155905A (ja) * 1999-11-24 2001-06-08 Nec Corp 半導体装置およびトリミング方法ならびに記録媒体
JP2006049611A (ja) * 2004-08-05 2006-02-16 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
US7608837B2 (en) * 2006-11-24 2009-10-27 Tower Semiconductor Ltd. High resolution integrated X-ray CMOS image sensor
FR2971085A1 (fr) * 2011-01-31 2012-08-03 Commissariat Energie Atomique Matrice de composants electronique fiabilisee et procede de localisation de defaut dans la matrice
JP6188433B2 (ja) * 2013-06-07 2017-08-30 浜松ホトニクス株式会社 固体撮像装置
WO2015038709A1 (en) 2013-09-11 2015-03-19 Varian Medical Systems, Inc. Pixel circuit with constant voltage biased photodiode and related imaging method
JP2015185860A (ja) * 2014-03-20 2015-10-22 株式会社東芝 固体撮像装置
US9563222B2 (en) 2014-05-08 2017-02-07 Varian Medical Systems, Inc. Differential reference signal distribution method and system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
CN1355889A (zh) * 1999-06-15 2002-06-26 爱特梅尔股份有限公司 视频显示芯片的测试方法和装置
CN1574632A (zh) * 2003-05-21 2005-02-02 阿尔特拉公司 用于减少软错误率的具有稳定配置单元的可编程逻辑装置
EP2076018A2 (en) * 2007-12-21 2009-07-01 CMOSIS nv Pixel array with reduced sensitivity to defects
CN101640027A (zh) * 2008-07-29 2010-02-03 索尼株式会社 有源矩阵显示装置及其驱动方法和电子设备
CN102753984A (zh) * 2010-01-21 2012-10-24 飞思卡尔半导体公司 用于半导体集成电路的芯片损伤检测设备
CN102445650A (zh) * 2011-09-22 2012-05-09 重庆大学 基于盲信号分离算法的电路故障诊断方法
FR3016079A1 (fr) * 2013-12-30 2015-07-03 Trixell Dispositif electronique comprenant une matrice de circuits electroniques elementaires

Also Published As

Publication number Publication date
CN108496362A (zh) 2018-09-04
JP2019511145A (ja) 2019-04-18
WO2017132616A1 (en) 2017-08-03
US20170213867A1 (en) 2017-07-27
KR20180085024A (ko) 2018-07-25
KR101933365B1 (ko) 2018-12-27
EP3409010B1 (en) 2021-07-21
JP6542482B2 (ja) 2019-07-10
EP3409010A1 (en) 2018-12-05
US9947712B2 (en) 2018-04-17

Similar Documents

Publication Publication Date Title
CN108496362B (zh) 具有故障隔离能力的矩阵型集成电路
TWI431766B (zh) 具有多重感測層之影像感測器
CN102177585B (zh) 具有多个感测层的图像传感器及其操作与制作方法
US9160957B2 (en) Memory-enhanced image sensor
KR100718556B1 (ko) 씨모스 이미저용 포토 다이오드 퓨즈-아이디
TW202218147A (zh) 併入光學可切換磁性隧道接面之陣列的圖像感測器
WO2022023859A1 (ja) 撮像装置、電子機器および移動体
KR20170080192A (ko) 엑스레이 검출기용 어레이기판, 이를 포함하는 엑스레이 검출기, 엑스레이 검출기용 어레이기판의 제조방법 및 엑스레이 검출기의 제조방법
CN108605108B (zh) 矩阵型集成电路和用于产生有效令牌控制信号的方法
US9607999B2 (en) System and method of UV programming of non-volatile semiconductor memory
ES2927824T3 (es) Sistema y método de detector de infrarrojos
US9503089B2 (en) Integrated circuit having multiple identified identical blocks
Leung Measurement and analysis of defect development in digital imagers
Lin et al. CMOS compatible 2T pixel for on-wafer in-situ EUV detection
JP3453993B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant