CN108605108B - 矩阵型集成电路和用于产生有效令牌控制信号的方法 - Google Patents

矩阵型集成电路和用于产生有效令牌控制信号的方法 Download PDF

Info

Publication number
CN108605108B
CN108605108B CN201780008412.1A CN201780008412A CN108605108B CN 108605108 B CN108605108 B CN 108605108B CN 201780008412 A CN201780008412 A CN 201780008412A CN 108605108 B CN108605108 B CN 108605108B
Authority
CN
China
Prior art keywords
row
row driver
control
integrated circuit
type integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780008412.1A
Other languages
English (en)
Other versions
CN108605108A (zh
Inventor
S·弗里斯托尼
P·鲁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varex Imaging Corp
Original Assignee
Varex Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varex Imaging Corp filed Critical Varex Imaging Corp
Publication of CN108605108A publication Critical patent/CN108605108A/zh
Application granted granted Critical
Publication of CN108605108B publication Critical patent/CN108605108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20184—Detector read-out circuitry, e.g. for clearing of traps, compensating for traps or compensating for direct hits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/30—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming X-rays into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/247—Detector read-out circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Abstract

本发明描述了一种用于从来自行驱动器的控制信号产生有效令牌控制信号的技术。在一个实例中，一种矩阵型集成电路包括行驱动器模块和单元元件的2D阵列。所述行驱动器模块包括表决逻辑模块和至少两个行驱动器，所述至少两个行驱动器被配置为在至少两根共用线上为所述2D阵列的一行单元元件产生控制信号。每个行驱动器被配置成在至少三根控制线上产生控制信号，其中至少两根控制线是共用线且耦合到另一行驱动器的对应共用线。所述表决逻辑模块耦合到所述行驱动器之一的所述至少三根控制线，并被配置为基于所述至少三根控制线上的所述控制信号产生输出。

Description

矩阵型集成电路和用于产生有效令牌控制信号的方法
背景技术
除非本文另有说明，否则本节中描述的方法并非本公开中的权利要求的现有技术，且其包含在本节中不被视为现有技术。
通常，图像传感器包括在诸如硅晶片的半导体基板上制造为集成电路(IC)的像素元件阵列。超大规模集成(VLSI)是通过将数千个晶体管和其它电路元件组合成单个芯片或管芯(die)来创建IC的工艺。晶片用作内置在晶片中和晶片上方的微电子器件(例如图像传感器)的基板，并经受诸多微制造工艺步骤，诸如掺杂或离子注入、蚀刻、各种材料的沉积和光刻图案化。在处理晶片之后，分离(例如，使用晶片切割)并封装单个微电路或管芯。半导体晶片可以包括多个管芯。例如，如图1所示，300毫米(mm)(130)晶片(100)(即，11.811英寸[”]或大约[～]12")可以包括148-20mm(132)正方形管芯(110)。管芯通常是指在被封装且被封入防止物理损坏和腐蚀的支撑壳体(例如塑料)中之前的IC。芯片通常是指在被封装(或组装)之后的IC，其包括允许IC耦合到其它电子组件的电气引线。
常规图像传感器具有相对小的管芯大小(例如，小于[<]5×5厘米[cm])，并且包括执行相似功能的传感器元件(或像素)的二维(2D)阵列。超大面积互补金属氧化物半导体(CMOS)图像传感器(例如，大于或等于[≥]5×5cm)对于某些情况可以提供相比常规图像传感器改进的成像性能，诸如医学成像(例如，x射线成像)以及天文学、电影摄影和其它科学成像中的其它高端成像应用。超大面积CMOS图像传感器比已经开发常规CMOS成像器制造工艺的器件大至少一个数量级(10x)。CMOS成像器制造工艺通常依赖于基于硅晶片的半导体芯片制造开发的专门知识，其中芯片中使用的矩形管芯通常在1至25mm的大小范围内。因此，超大面积CMOS图像传感器完全在半导体制造技术领域常规使用的芯片大小范围之外。本文所述技术(电路、器件和方法)提供了对超大面积CMOS图像传感器电路设计以及常规图像传感器的改进方案。
附图说明
图1示出了包括多个20mm正方形管芯的实例300mm半导体晶片的框图。
图2示出了包括多个40mm正方形管芯的实例300mm半导体晶片的框图。
图3示出了使用20mm正方形掩模版(reticle)的包括5mm正方形管芯的实例300mm半导体晶片的框图。
图4示出了使用20mm正方形掩模版的包括200mm正方形管芯的实例300mm半导体晶片的框图。
图5示出了实例掩模版边界的展开图。
图6示出了耦合到数字逻辑电路(例如逻辑语句)的实例行驱动电路(例如行驱动器)的示意图。
图7示出了实例行驱动器模块的示意图。
图8示出了具有三个控制线输出(例如，控制信号1、控制信号2和令牌输出)的实例行驱动器的示意图。
图9示出了用于成像设备的实例行电路的示意图。
图10示出了用于三根控制线的实例数字逻辑表决电路的示意图。
图11示出了阵列的实例成像单元元件的示意图。
图12示出了阵列的另一实例成像单元元件的示意图。
图13示出了x射线检测器阵列中的实例x射线检测器元件中的层的侧视图。
图14示出了阵列的实例六晶体管静态随机存取存储器(SRAM)单元元件的示意图。
图15示出了具有行驱动器逻辑的单元元件的实例二维(2D)阵列的示意图。
图16是示出用于在矩阵型集成电路中从行驱动器的至少三根控制线上的控制信号产生有效令牌控制信号的方法的实例的流程图。
具体实施方式
在详细阐明本发明的任何实施方案之前，应理解，本发明的应用不限于以下描述中阐述或在以下附图中示出的组件的构造和布置的细节。本发明支持其它实施方案，并且能够以各种方式实践或执行。流程图和工艺中提供的数字是为了清楚地说明步骤和操作，且不一定指示特定的顺序或序列。除非另有定义，否则术语“或”可以指备选方案的选择(例如，或运算符或异或)或备选方案的组合(例如，与运算符和/或逻辑或或布尔或)。
所公开的实施方案一般涉及超大面积互补金属氧化物半导体(CMOS)矩阵型集成电路，且更具体而言，涉及分配电源、控制和参考信号以及用于检测矩阵型集成电路中的故障并停用这些分配信号的方法。描述了用于从矩阵型集成电路中的行驱动器的至少三根控制线上的控制信号或行驱动器的共用线上的有效控制信号产生有效令牌控制信号的技术。
CMOS是一种用于构建集成电路(IC)的技术，其使用互补和对称对p型和n型金属氧化物半导体场效应晶体管(MOSFET)来实现逻辑功能。CMOS器件不像其它形式的逻辑例如晶体管-晶体管逻辑(TTL)或N型金属-氧化物-半导体(NMOS)逻辑(即使在器件没有改变状态的情况下，这些逻辑通常也具有一些稳定的电流)般消耗太多的能量(例如产生太多的废热)。
在标准的制造工艺中，由于材料和工艺的变化以及污染物，每个晶片常常会有大量致命缺陷。这种缺陷可能包括半导体晶体缺陷，导致器件出故障或金属导体之间短路。一些缺陷可能导致芯片候选者有缺陷或不合格，这通常被认为是可接受的，因为每个晶片包含大量的芯片候选者，并且这些候选者中的少数由于缺陷导致的损失是最小的，并且被计入制造合格芯片的良率和成本中。良率是指合格芯片的数量除以候选芯片的总数。
然而，对于超大型传感器(例如，≥5×5cm)，这种数量的致命缺陷(即，导致不合格芯片)是不可接受的，其中晶片可能仅是包含一个或非常少的个别候选芯片。例如，仅具有一个候选芯片的晶片上的单个短路(例如，在两个电源导体之间)可能使整个晶片成为废料。在另一实例中，在仅有一个候选芯片时，以菊花链形式与其它驱动器耦合的驱动器(例如行驱动器)中的缺陷(其中耦合提供了将控制传送给其它驱动器的令牌)也可能使整个晶片成为废料。结果，使用常规半导体制造工艺和设计，合格芯片接近零良率可能是有可能的结果。
可将组件添加到电路或采取的步骤来减少导致致命器件故障的晶片缺陷的数量。例如，在一个实施方案中，矩阵型集成电路包括行驱动器模块和以垂直列和水平行布置的单元元件的二维(2D)阵列。2D阵列中的每个单元元件提供相似的功能(例如，像素检测器元件、像素图像元件、像素显示器元件或存储器元件)。行驱动器模块包括至少两个行驱动器和表决逻辑模块。至少两个行驱动器被配置成在至少两根共用线上为2D阵列的至少一行的单元元件产生控制信号，其中每个行驱动器被配置成在至少三根控制线上产生控制信号，并且至少两个行驱动器中的至少两根控制线是共用线，并且每根共用线耦合到至少两个行驱动器中的另一行驱动器的对应共用线。表决逻辑模块耦合到行驱动器之一的至少三根控制线，并被配置为基于至少三根控制线上的控制信号产生输出。
下面的描述提供了额外的细节和实例。图1示出了具有300mm直径130的实例半导体晶片100。晶片可以具有各种直径，诸如300mm、200mm、150mm、125mm和100mm。晶片可以产生的最大管芯数取决于晶片直径和管芯尺寸。例如，300mm晶片100可以产生148-20mm正方形管芯110。通常，每个管芯被设计成作为可以被个别地封装或耦合到其它电气组件和电路的单独功能电路来操作。如前所述，由于固有的材料和工艺变化以及污染物，所有制造的管芯或芯片候选者通常不会产生功能性或合格电路。少数芯片候选者可能存在缺陷，这些缺陷足够严重使得这些芯片的电路无法在芯片的要求内工作(例如，最大允许电流)，且甚至可能影响芯片或耦合电路的其它区域。致命缺陷是导致芯片不在芯片要求内工作的缺陷，称为不合格芯片或管芯112。图1示出了具有6个不合格管芯112的晶片。
通常，在管芯上制造集成电路的工艺涉及使用光刻法将几何图案从光掩模或掩模版转移到基板(例如晶片)上的光敏化学光阻剂(或简写为光阻)。光掩模或掩模版是具有孔或透明体的不透明板，其允许光以限定的图案照射通过。可以使用一系列不同的掩模版以及掺杂、离子注入、蚀刻和沉积来制造集成电路。集成电路的特征大小通常由掩模版、掩模版光源的光波长、光阻剂、曝光时间和蚀刻工艺确定。一些掩模版可用于制造小于50nm的特征。通常，掩模版比晶片小。如图1所示，例如，晶片100可以具有300mm直径和20×20mm的掩模版区域120。当前用于生产相对小型特征(<200nm宽度)的技术具有高达50mm(例如40×40mm)的掩模版尺寸。步进机用于在整个晶片上复制掩模版的图像。步进机是一种用于制造IC的设备，其在操作上类似于幻灯机或摄影放大机。管芯可以比掩模版区域更小、相似大小或更大。图1示出了具有与管芯110相似大小的掩模版区域120。尽管为了说明简单，管芯和掩模版示为正方形，但管芯和掩模版也可以是矩形或任何几何形状。掩模版通常是矩形的，以最大化晶片的面积。
图2示出了具有300mm直径130和32-40mm 134正方形管芯114的实例半导体晶片100。掩模版区域122具有与管芯114相似的大小。
图3示出了具有300mm直径和多个5mm正方形管芯116的实例半导体晶片100。掩模版区域124大于管芯116。在图3中，20×20mm掩模版用于制造每掩模版区域16个5×5mm管芯116。
图4示出了具有300mm直径和单个200mm正方形管芯118的实例半导体晶片100。掩模版区域126小于管芯118。当管芯具有相似大小或小于掩模版区域时，掩模版区域之间的掩模版边界128通常在晶片切割期间使用锯或激光裁切，或者在电路功能和操作中不予使用。当掩模版区域126小于管芯118时，电气导体(例如，铝、金、铜或多晶硅)或迹线可跨越掩模版边界128延伸，且可用于将电路特征从一个掩模版区域连接到另一掩模版区域。如本文所用，迹线(或线)是用于将集成电路的电路元件(例如晶体管、二极管、电容器、电阻器和电感器)或单元连接在一起的电气导体。单元是具有在IC的各个区域中复制的电路元件的电路或模块。除了由掩模版区域内发生的材料和工艺变化导致的缺陷之外，掩模版边界128上也可能出现缺陷，诸如边缘上的光阻剂的过度曝光或欠曝光导致过度蚀刻或欠蚀刻(或过度掺杂或欠掺杂)，导致开路和短路。短路是电气电路的两个节点之间的偶然或意外连接，这可能导致过量电流流过意外的连接。开路是两个节点之间有无穷大电阻，它可电气断开原本要连接的电路元件。
在超大面积集成电路(例如，大于掩模版面积的管芯)或晶片级集成(WSI)中可能出现的各种缺陷可能使合格芯片接近零良率或有不可接受的良率。晶片级集成是使用整个半导体晶片(例如硅晶片)来生产单个超芯片的超大集成电路。在本公开各处，参考超大面积CMOS图像传感器；所公开的技术(例如电路、器件和方法)以及解决方案也可以应用于常规的图像传感器、x射线图像传感器、显示器、存储器阵列和任何其它矩阵型集成电路。
合格超大面积的集成电路，诸如用于医学成像(例如x射线成像)、天文学、电影摄影、科学成像和其它高端成像应用的超大面积CMOS图像传感器，可以比较小的图像传感器(即小于50×50mm的图像传感器)具有改进的成像性能。常规的图像传感器和超大面积IC是矩阵型集成电路，其包括二维(2D)图像或像素单元元件阵列。这些图像单元元件中的每个执行检测光子(例如，光或x射线光子)并将指定位置处的光子转换成电荷或电流的相似功能。检测光子的图案和阵列上没有检测光子的区域用于产生图像。图像单元元件的电气组件可以具有到分别延伸成列和行的垂直(y轴)和水平(x轴)电气迹线的相似电气连接。列中的垂直迹线(例如列迹线)和行中的水平迹线(例如行迹线)可用于向图像单元元件分配电源、控制信号和参考信号，以及从图像单元元件接收输出。垂直、列、水平和行是半导体基板的大平面的相对参考。在本公开各处，参考垂直迹线或列；如果基板的取向旋转90度，则垂直迹线特征也可以应用于水平迹线，且列特征也可以应用于行。垂直迹线和列用于便于说明特征。
垂直和水平迹线可以延伸到由阵列边缘或周边处的单元元件共享的信号分配和信号处理电路或网络。如本文所使用，由阵列边缘或周边处的多个单元元件共享的信号分配电路或信号处理电路被称为共用电路或共用模块。共用模块可以向单元元件提供电源、控制信号和参考信号输入。此外，共用电路或共用模块还可以提供来自单元元件的输出的信号处理。电源是指用于激活单元元件中的晶体管和其它电子组件的电气电压电位和相关电流，诸如VDD或VCC(正电压电位)、地或GND(接近零电压电位，近似[～]0伏[V)或电压电位参考)和VSS(负电压电位)。对于许多数字电路诸如图像传感器，标称电源电压或正电压(VDD或VCC)可以是1.8V、2.4V、3.3V或5.0V。如本文使用，控制信号是指用于控制单元元件功能的数字信号。数字信号是表示一系列离散值的信号，诸如具有两个可能值的逻辑信号-逻辑“1”或高电压电位(例如VDD/2至VDD或[VCC-阈值高值]至VCC)和逻辑“0”或低电压电位(例如，～0V至VDD/2、～0V至[0V+阈值低值]或VSS/2至VSS)。如本文使用，参考信号是指模拟信号。模拟信号是连续的信号，信号的时变特征(变量)是某一其它时变量的表示。尽管在一些情况下，控制信号可以包括模拟信号，或者参考信号可以包括数字信号，但是为了本公开中术语的一致性和易于说明，控制信号是数字信号，而参考信号是模拟信号。
共用模块可以位于2D阵列的四个边缘中的任何边缘上，诸如全部四个边缘、三个边缘、两个边缘或仅一个边缘。一个轴(例如y轴)上的导电迹线可以延伸到阵列的边缘或周边。在超大面积集成电路(例如，超大面积CMOS图像传感器)的情况下，导电迹线在多个掩模版区域上延伸，并且跨越至少一个掩模版边界。例如，沿着一个轴起作用的导电迹线可以大于50mm。
图5示出了在单元元件210的2D阵列的掩模版边界128处的矩阵型集成电路的展开图。每个单元元件210具有至少一个导电互连212，其将每个单元元件210电气耦合到垂直导电迹线230A和230B。通常，掩模版区域内的特征的对准可以比掩模版区域之间(即，两个掩模版126A和126B之间)的特征的对准更精确。掩模版区域内的掩模版可以彼此光学对准，而相邻掩模版通过机械步进机彼此对准。图5示出了在第一掩模版区域126A的垂直导电迹线230A与第二掩模版区域126B的垂直导电迹线230B之间可能发生的轻度错位，这也可能增加掩模版边界上的缺陷的可能性。示出了两条垂直导电迹线230A之间的缺陷208(例如，材料或工艺变化或污染物)，其可导致导电迹线230A之间的短路。
如前所述，缺陷可能有多种原因，诸如半导体晶体缺陷导致单元元件故障或导电迹线之间短路。在驱动电路(例如行驱动器)中也可能出现缺陷，该缺陷可能阻止信号在具有使用来自先前驱动器的输出的输入的后续驱动器中传播，这可能导致驱动电路的错误操作。这些缺陷中的任一个都可能是致命的，并且导致管芯不合格，这可能导致良率降低，对于具有单个管芯或非常少的管芯的晶片诸如超大面积的集成电路来说这尤其成问题。
一种实现一种类型的良率改进的技术，所述技术包括使用利用用于忽略来自故障路径的信号的表决方案的冗余并行信号处理，局部电流限制以防止短路引起全芯片故障，以及外部缺陷校正以从图像中移除缺陷像素的信息。2016年1月27日提交的美国专利申请15/007,312号“Matrix Type Integrated Circuit with Fault Isolation Capability”公开了用于局部电流限制以防止或减少短路导致全芯片故障的实例电路，该专利申请全文以引用的方式并入本文。
图6-7示出了包括耦合到数字逻辑电路(例如，逻辑语句或表决逻辑模块)的行驱动器的驱动电路，该数字逻辑电路可以利用忽略来自故障路径的信号的表决方案用于冗余并行信号处理。
图6示出了耦合到数字逻辑电路(例如，逻辑语句)的行驱动器电路(例如，行驱动器)。行驱动器电路340包括每行的由共用线362A和362B耦合的多个行驱动器，其中每行的行驱动器电路和逻辑语句被称为行驱动器逻辑342A和342M。如所示，对于M行(行1-M)，行驱动器(驱动器1-P)和逻辑语句以顺序图案排列，其中每个行驱动器后跟逻辑语句。两个行驱动器和逻辑表决电路可以形成行驱动器模块350。每个行驱动器(驱动器1-P)具有输入(例如，令牌输入或Token_In)和至少三个输出(例如，令牌输出或Token_Out、第一控制信号或ControlSignal1和第二控制信号或ControlSignal2)。每个行驱动器的输出ControlSignal1线(从行1到行M)耦合在一起，并耦合到逻辑语句(例如逻辑表决电路)的输入。每个行驱动器(驱动器1-P)的输出ControlSignal2线耦合在一起并耦合到逻辑语句(例如逻辑表决电路)的输入。多个行驱动器(驱动器1-P)可用于向行提供有效信号，即使行驱动器之一产生了错误的信号时。大多数行驱动器会覆写或压制来自有缺陷行驱动器的错误信号。例如，如果驱动器2具有有缺陷或不合格的电路(例如行驱动器)，诸如耦合到高电压电位，则其它驱动器电路(例如驱动器1和驱动器3到驱动器P)可以驱动校正信号来覆写来自驱动器2的错误信号。
图7示出了具有行驱动器360A和360P(具有变化数量的控制信号输出(ControlSignal1-K))和逻辑语句370A的行驱动器模块352和逻辑语句370P。在另一实例(未示出)中，行驱动器还可以包括一个以上非共用输出(例如令牌输出)。行驱动器的额外控制信号输出或额外非共用输出以及逻辑语句的额外非共用输出可以增加更多冗余以检测和校正错误，但是可能增加可能用尽更多晶片或管芯封装的更多电路组件。图6中的行驱动器模块350类似于图7中的行驱动器模块352，其中控制信号输出(ControlSignal1和ControlSignal2)的数量为2。在另一实例中，图6中的行驱动器和逻辑语句可以用行驱动器360A和360P以及370A和370P中的逻辑语句代替。例如，行驱动器逻辑342A和342M可以包括行驱动器360A和360P以及370A和370P中的逻辑语句。
图8示出了用于为单元元件阵列提供控制信号的实例行驱动器。驱动器是用于控制另一电路或组件(例如单元元件)的电气电路或其它电子组件。在单元元件阵列(例如M×N阵列)中，行驱动器向行中的单元元件提供控制信号以在列上读出或从列写入单元元件。在具有成像阵列或矩阵的成像设备中，行驱动器向行中的像素检测器提供控制信号，以在列输出上读出其值。来自行驱动器的控制信号顺序地遍历阵列的每行，直到读取所有行。通常，行提供控制信号，而列产生单元元件的输出。因此，在矩阵成像器(或成像阵列)中，来自每个像素的数据一次一行地通过列读出。
行驱动器可以菊花链布置在一起，并将令牌(或令牌信号)从一个行驱动器传送到下一个行驱动器，以开始每个像素的读出。行驱动器关于彼此的依赖关系可以使行驱动器的可靠性变得重要，因为损坏的令牌可能导致致命的设备故障。令牌信号是用于将控制从序列或循环中的一个模块转移到序列中的另一个模块的信号。令牌信号可用于协调模块之间的操作，从而操作不会相互干扰。通常，管芯或芯片可以具有少于256个行驱动器，并且行驱动器出故障的可能性是低的。并且，当行驱动器中出现缺陷时，候选芯片中出现致命缺陷并且候选芯片被移除。当晶片生产大量候选芯片(例如，大于50)时，由于行驱动器缺陷而导致的不合格管芯或芯片的数量仍可生产可接受良率的合格管芯或芯片。超大面积集成电路可以具有更多的行驱动器(例如，超过1000个行驱动器)。在一些实例中，超大面积的集成电路可以具有超过4000个行驱动器。行驱动器的数量越多，行驱动器产生致命缺陷的可能性就越大。另外，超大面积集成电路的晶片可以具有非常少的候选芯片(例如，一个或四个候选芯片)，每个候选芯片具有更高的值。大量行驱动器和由于致命缺陷(例如，行驱动器缺陷)的低良率的组合使得超大面积集成电路无法接受行驱动器缺陷。本文所述技术(电路、器件和方法)提供了行驱动器电路改进。
再次参考图8，行驱动器可以包括输入(例如，Token_In和ClkB)、输出(例如，Token_Out、ControlSignal1和ControlSignal2)以及电路组件(例如，CMOS晶体管Q11、Q12和Q13[n型MOSFET或NMOS晶体管)和反相器U11、U12、U13、U14和U15。行驱动器由时钟信号(在ClkB上)和令牌控制信号(在Token_In上)激活。图8所示的行驱动器产生耦合到一行单元元件的第一控制信号(在ControlSignal1上)和第二控制信号(在ControlSignal2上)。ControlSignal1(CS1)和ControlSignal2(CS2)可以被称为共用线，因为这些控制线耦合到单元元件。共用线是与一个以上模块(例如行驱动器、表决逻辑模块或单元元件)共享或耦合的控制线。在实例中，共用线是耦合到单元元件的控制线。
图8所示的行驱动器产生令牌控制信号(在Token-Out上)，该信号被传送到序列中的下一行驱动器。令牌信号用于控制行中的单元元件(例如，开始行中的像素检测器的读出)。Token-Out可以被称为非共用线(参见图6-7中的372)，因为此控制线并未耦合到单元元件或者因为Token-Out耦合到单个模块(例如下一行驱动器)。非共用线是非为共用线(即不耦合到共用线)的控制线。在实例中，非共用线是直接耦合两个模块的控制线，诸如行驱动器和表决逻辑模块之间的令牌线，或者两个行驱动器之间的令牌线。
图8示出了产生三个控制信号(在两根共用线和一根非共用线上)的行驱动器的一个实例。在其它实例(未示出)中，行驱动器可以产生至少三个控制信号(在共用和非共用线的组合上)，诸如三个控制信号(在三根共用线和一根非共用线上)。在图8(正常操作或基本无缺陷)中，ControlSignal1的输出和Token_Out具有相同的逻辑值，且ControlSignal2具有ControlSignal1和Token_Out的反相逻辑值(例如Token_Out＝1、ControlSignal1＝1和ControlSignal2＝0；或者Token_Out＝0、ControlSignal1＝0和ControlSignal2＝1)。如果行驱动器出现缺陷，则Token_Out、ControlSignal1和ControlSignal2可能产生无效值，从而可能产生各种错误。
图9示出了用于成像设备的成像矩阵或阵列的实例行电路。每个列(例如，列1-N)耦合到像素电路(例如，包括光电二极管的U1-UN)，并提供用于要从像素电路读取的图像数据的输出(例如，输出1-N)。像素电路由n型MOSFET(NMOS晶体管)QN1、QN2以及QNN和p型MOSFET(PMOS晶体管)QP1、QP2和QPN控制。ControlSignal1(CS1)耦合到NMOS晶体管(开关)QN1、QN2和QNN的栅极，和ControlSignal2(CS2)耦合到PMOS晶体管(开关)QP1、QP2和QPN的栅极。在正确操作中，ControlSignal2是ControlSignal1的反相。
本文描述的技术、器件和工艺可以在诸如有源矩阵成像器的矩阵型电路中提供改进，其中行读出由菊花链布置在一起的行驱动器控制，并且令牌从一个行驱动器被传送到下一行驱动器以启动每根线的数据读出。菊花链是一种布线方案，其中多个模块、电路或器件按顺序或以环(或环路)布线在一起。例如，前一行驱动器或上一行驱动器的令牌输出向菊花链或序列中的后一行驱动器或下一行驱动器的令牌输入提供输入。使用本文所述的技术、器件和工艺可允许少数行驱动器有缺陷，而不会对整个芯片产生致命缺陷，这可导致更高的良率。
在IC的设计阶段期间，每行并行放置多个行驱动器电路，且共用线和输出控制信号以及个别(非共用)线和输出控制信号被识别。例如，基于共用和个别控制信号的不同状态，使用期望的令牌状态来构建真值表。使用真值表，创建数字逻辑电路(例如，逻辑表决电路或逻辑语句)以确定下一行驱动器电路的输入处的令牌的正确状态。例如，如果存在两个共用控制信号和令牌信号，则三取二(TOOT)表决方案可用于确定下一行驱动器处的正确令牌状态。逻辑电路位于行驱动器的令牌输出与下一行驱动器的令牌输入之间。
表1提供了图6和图8所示可用于图9所示行电路的行驱动器的真值表。粗体加下划线的值表示错误值。
Figure GDA0002299238750000121
Figure GDA0002299238750000131
表1
图10示出了实施表1所示真值表的电路。U3是将ControlSignal2反相为ControlSignal2B(或第二控制信号条)的反相器，且U4是将输出Qout反相的反相器。Q1-Q5是PMOS晶体管，和Q6-Q10是NMOS晶体管。图10提供三取二(TOOT)表决方案，其使用三个值中的两个来确定正确的值，而不是仅依赖如在无逻辑表决电路的常规行驱动器连接中所使用、可能出错的令牌输出。由Qout＝CS1*CS2B+TO(CS1+CS2B)表示的方程式示出了真值表的公式，其中Qout表示逻辑表决电路输出，CS1是ControlSignal1，CS2B是ControlSignal2的反相，TO是Token_Out或令牌输出，而Qin是逻辑表决电路输入。虽然图9为表1所示真值表提供了一个实例电路，但是其它电路可以产生相同或相似的结果。另外，其它电路可以使用额外的输入或输出。
逻辑表决电路可以基于相对于预定义方案(例如真值表)的大多数全等控制信号来确定有效输出。全等是指根据预定义方案(例如真值表)彼此一致的信号。真值表是逻辑中使用的数学表，特别是与布尔代数、布尔函数和命题演算有关的数学表，以计算逻辑表达式在其每个函数自变量上的函数值，即其逻辑变量所取值的每个组合。特定而言，真值表可以用于判断命题表达式对于所有合法输入值是否为真，即逻辑上是否有效。
还可以为行驱动器(未示出)的四个控制信号输出产生真值表，并且在指定控制信号作为联络断路器(tie breaker)的情况下，可以使用四取三(TOOF)方案，或者可以使用四取二方案(由于需要产生两个错误信号，所以这种方案很少用)。
阵列中的每个单元元件提供类似的功能(例如，像素检测器元件、像素显示器元件或存储器元件)。国际公布WO2015038709和美国专利9,380,239标题为“Pixel Circuitwith Constant Voltage Biased Photodiode and Related Imaging Method”公开了可用作单元元件210的成像阵列或矩阵的实例像素电路或检测器元件，所述文件其全部内容以引用的方式并入本文。图11示出了包括用于成像阵列或矩阵的像素电路或检测器元件的单元元件410。每个像素电路410包括光电二极管PD、偏置电路10、电荷-电压转换器(电容器)C1以及开关SW1和SW2。开关可以由晶体管形成。光电二极管将光子转换成电荷或电流。偏置电路10包括运算放大器(op amp)20和电压源40。像素电路可被配置为基于控制信号314复位和选择以及参考信号316偏置来操作。VCC、VSS和GND向op amp 20提供电压或电源312，而像素电路的其它组件和数据线提供输出318。图6-10中的行驱动器电路的共用线(例如，ControlSignal1和ControlSignal2)可以耦合到图11-12和图14中的控制信号314中的至少一个。
图12示出了包括用于成像阵列或矩阵的像素电路或检测器元件的另一单元元件412。每个像素电路412包括光电二极管PD、偏置电路10、增益开关电路50、电荷-电压转换器(电容器)C1和C2以及开关SW1和SW2。增益开关电路50包括电压比较器52(例如op amp)和具有锁存器54和开关SW3和SW4的选择电路。像素电路可被配置为基于控制信号314复位和选择以及参考信号316偏置来操作。VCC、VSS和GND向op amp 20、电压比较器52、锁存器54和像素电路的其它组件提供电压或电源312。数据线和增益位值(GB)提供输出318。锁存器或触发器是具有两个稳定状态的电路，且可用于存储状态信息。
像素电路或检测器元件可以用在x射线检测器阵列或矩阵(即x射线成像器)中。x射线检测器元件(或检测器元件)是指检测器像素中将x射线光子转换成电荷的元件。检测器元件可以包括光电导体材料，其可在直接检测方案中将x射线光子直接转换成电荷(电子-空穴对)。合适光电导体材料包括但不限于碘化汞(HgI2)、碘化铅(PbI2)、碘化铋(BiI3)、碲化镉锌(CdZnTe)或非晶硒(a-Se)。在一些实施方案中，如图13所示，检测器元件可以包括将x射线光子转换成光的闪烁体材料和耦合到闪烁体材料以将光转换成电荷的光敏元件(即，间接检测方案)。图13示出了使用间接检测方案的相对于x射线检测器元件420的层的辐射源422，检测器元件包括基板424、光敏元件和检测器电路426以及闪烁体材料层428。x射线检测器元件420可以包括其它层，所示部分可以包括多个层(例如，检测器电路426包括多个处理层)，或者这些层可以是不同的顺序。合适的闪烁体材料包括但不限于氧硫化钆(Gd2O2S:Tb)、钨酸镉(CdWO4)、锗酸铋(Bi4Ge3O12或BGO)、碘化铯(CsI)或碘化铯铊(CsI:Tl))。合适的光敏元件可以包括光电二极管、光闸或光电晶体管。
也可以使用用于像素电路或表示单元元件的检测器元件的其它电路。单元元件还可以表示在显示器阵列中使用的像素显示器元件(未示出)，以从发光二极管(LED)发射光(而不是检测光)。
图14示出了包括用于静态随机存取存储器(SRAM)阵列或矩阵的存储器元件的单元元件416。存储器元件416包括六个晶体管(M1、M2、M3、M4、M5和M6)。晶体管M1、M2、M3和M4存储位，且晶体管M5和M6将存储器元件耦合到位线BL，位线BL用作写入的输入和读取的输出。VDD和GND向晶体管M1、M2、M3和M4提供电压或电源312。存储器元件被配置成基于控制信号314字线WL和位线BL以及用于写入的位线的反相
Figure GDA0002299238750000151
和用于读取的字线WL来操作。在读取时，BL和
Figure GDA0002299238750000152
提供输出318。即使示出了SRAM，也可以类似地配置诸如闪存和动态随机存取存储器(DRAM)的其它存储器元件。
图11-12和图14提供了可用于矩阵型IC的不同类型的单元元件。所公开的实施方案还可以应用于具有矩阵或2D阵列中的单元元件的其它类型IC。
图15示出了具有行驱动器逻辑342A-M的单元元件的M行乘N列2D阵列450。单元元件CE11-CEMN可以包括像素检测器元件(如图11-12所示)、像素图像元件、像素显示器元件或存储器元件(如图14所示)。每行具有行驱动器逻辑342A-M。每列具有输出或输入电路(例如，Out1-OutN)以从每列读取值或向每列写入值。对于像素检测器元件或像素图像元件，输出或输入电路可以包括读取或感测电路以从每列读取值。对于像素显示器元件或像素图像元件，输出或输入电路可以包括写入电路以将信号驱动到每列。对于存储器元件，输出或输入电路可以包括读取和写入电路，以从每一列读取和将信号驱动到每一列。
在另一个实施方案中，矩阵型集成电路包括行驱动器模块350或352以及以垂直列和水平行布置的单元元件的二维(2D)阵列450。2D阵列中的每个单元元件CE11-CEMN提供相似的功能(例如，像素检测器元件、像素图像元件、像素显示器元件或存储器元件)。行驱动器模块包括至少两个行驱动器360A和360P以及表决逻辑模块370A。至少两个行驱动器被配置成在至少两根共用线362A和362K上为2D阵列的至少一行的单元元件产生控制信号，其中每个行驱动器被配置成在至少三根控制线362A、362K和372上产生控制信号，并且至少两个行驱动器中的至少两根控制线是共用线，并且每根共用线耦合到至少两个行驱动器中的另一行驱动器的对应共用线。表决逻辑模块耦合到行驱动器之一的至少三根控制线，并被配置为基于至少三根控制线上的控制信号产生输出。
在实例中，矩阵集成电路是互补金属氧化物半导体(CMOS)图像传感器，并且每个单元元件包括用于像素的光电二极管。CMOS图像传感器可以是包括闪烁体层的X射线图像传感器，所述闪烁体层将辐射转换成用于光电二极管的光子。在另一实例中，矩阵集成电路是x射线图像传感器，并且每个单元元件包括光电导体材料，该光电导体材料可以在直接检测方案中将x射线辐射或x射线光子直接转换成电荷。
在另一实例中，至少三根控制线中的一根控制线是将行驱动器模块352的至少两个驱动器360A中的一个耦合到表决逻辑模块370A的非共用线372。每个行驱动器包括至少一个令牌控制输入和至少一个令牌控制输出，所述令牌控制输入被配置为接收先前控制信号以使行驱动器能够操作，所述令牌控制输出被配置为产生用于将控制传送到序列中的下一行驱动器的下一控制信号。
在另一实例中，矩阵型集成电路还包括多个行驱动器模块。每个行驱动器模块按序列或菊花链耦合到下一行驱动器模块，并且所述表决逻辑模块的输出耦合到下一行驱动器模块的行驱动器的输入。每个驱动器模块可以在共用线上为可区分的行组中的单元元件产生控制信号，并且每个可区分的行组包括至少一行单元元件。例如，可区分的行组可以是矩阵型集成电路的行的子集。
在另一实例中，表决逻辑模块比较至少三根控制线上的控制信号，并基于大多数全等控制信号产生输出。表决逻辑模块可以包括三取二(TOOT)表决电路、四取三(TOOF)表决电路或四取二表决电路。
在另一实例中，每个行驱动器模块包括至少三个行驱动器，并且大多数行驱动器产生用于单元元件的有效控制信号并压制来自有缺陷的行驱动器的至少一个错误控制信号。每根共用线使行驱动器模块中的行驱动器的输出并行耦合。
在另一实例中，矩阵型集成电路包括至少一千(1000)个行驱动器。在另一实例中，矩阵型集成电路的连续区域在掩模版边界上延伸。矩阵型集成电路的连续区域可以大于25平方厘米(cm2)。
图16所示的流程图示出了用于从矩阵型集成电路中的行驱动器的至少三根控制线上的控制信号产生有效令牌控制信号的方法500。在实例中，所述方法可以作为机器或计算机电路上的指令来执行，其中指令包括在至少一个计算机可读介质或至少一个非暂时机器可读存储介质上。所述方法包括以下步骤：在行驱动器的至少三根控制线上产生控制信号，并且行驱动器的至少两根控制线是共用线，其中至少两根共用线上的控制信号控制二维(2D)阵列的至少一个行的单元元件，并且每根共用线耦合到另一行驱动器的对应共用线，如步骤510所示。之后接着使用耦合到行驱动器之一的至少三根控制线的表决逻辑模块将至少三根控制线的控制信号与预定义方案进行比较的步骤，如步骤520所示。所述方法的下一步骤包括基于相对于预定义方案的大多数全等控制信号在表决逻辑模块的输出上产生令牌控制信号，如步骤530所示。在另一实例中，预定义方案可以由真值表表示。
在另一实例中，所述方法还可以包括将令牌控制信号传播到下一行驱动器模块中的行驱动器，激活下一行驱动器模块中的行驱动器，以及在下一行驱动器模块中的行驱动器的至少三根控制线上产生控制信号。
在另一实例中，所述方法还可以包括由行驱动器在共用线之一上产生(或接收)故障或错误控制信号，以及使用至少两个其它行驱动器在共用线上利用故障或错误控制信号产生有效控制信号。有效控制信号覆写故障或错误控制信号。所述方法还可以包括用有效控制信号控制2D阵列的至少一行的单元元件。
电路可以包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。非暂时计算机可读存储介质可以是不包括信号的计算机可读存储介质。
应理解，本说明书中描述的许多功能单元已经被标记为模块，以便更具体强调其实现方式独立性。例如，模块可以被实施为包括定制超大规模集成(VLSI)电路或门阵列的硬件电路，包括(但不限于)逻辑芯片、晶体管或其它组件。模块也可以在可编程硬件器件中实施，包括(但不限于)现场可编程门阵列(FPGA)、可编程阵列逻辑、可编程逻辑器件或相似器件。
在本说明书各处参考“实例”或“实施方案”意味着结合实例描述的特定特征、结构或特性被包括在本发明的至少一个实施方案中。因此，在本说明书各处出现的词语“实例”或“实施方案”不一定都是指相同的实施方案。
此外，所描述的特征、结构或特性可以在一个或多个实施方案中以适当的方式组合。在下面的描述中，提供了许多具体细节(例如布局和设计的实例)以提供对本发明实施方案的透彻理解。然而，相关领域技术人员应明白，本发明可以在没有一个或多个具体细节的情况下实践，或者可以使用其它方法、组件、布局等实践。在其它情形，未详细示出或描述公知的结构、组件或操作，以免模糊本发明的各方面。
虽然前述实例在一个或多个特定应用中说明了本发明的原理，但是对于所属领域技术人员而言，显而易见可以在不行使创造性能力的情况下，并且在不背离本发明的原理和概念的情况下，对实现方式的形式、使用和细节进行诸多修改。因此，无意对本发明有所限制。本发明的各种特征和优点在下面的权利要求书中阐述。

Claims (20)

1.一种矩阵型集成电路，包括：
布置成垂直列和水平行的单元元件的二维阵列，其中每个单元元件提供相似的功能；和
行驱动器模块，包括：
至少两个行驱动器，被配置成在用于所述二维阵列的至少一行的单元元件的至少两根共用线上产生控制信号，其中每个行驱动器被配置成在至少三根控制线上产生控制信号，并且所述至少两个行驱动器中的至少两根控制线是所述共用线，并且每根共用线耦合到所述至少两个行驱动器中的另一行驱动器的对应共用线；和
表决逻辑模块，针对所述行驱动器中的至少一个行驱动器而设置，并且耦合到所述行驱动器之一的所述至少三根控制线，并被配置为基于所述至少三根控制线上的所述控制信号产生输出。
2.根据权利要求1所述的矩阵型集成电路，其中所述至少三根控制线中的一根控制线是将所述行驱动器模块的所述至少两个驱动器中的一个耦合到所述表决逻辑模块的非共用线。
3.根据权利要求1所述的矩阵型集成电路，其中每个行驱动器包括:
令牌控制输入，其被配置为接收先前控制信号以使所述行驱动器能够操作；和
令牌控制输出，其被配置为产生用于将控制传送到序列中的下一行驱动器的下一控制信号。
4.根据权利要求1所述的矩阵型集成电路，其还包括:
多个行驱动器模块，其中每个行驱动器模块按序列或菊花链耦合到下一行驱动器模块，并且所述表决逻辑模块的所述输出耦合到所述下一行驱动器模块的行驱动器的输入。
5.根据权利要求4所述的矩阵型集成电路，其中每个驱动器模块在共用线上为可区分的行组中的单元元件产生所述控制信号，并且所述每个可区分的行组包括至少一行的单元元件。
6.根据权利要求1所述的矩阵型集成电路，其中所述表决逻辑模块比较所述至少三根控制线上的所述控制信号，并基于多数全等控制信号产生输出，其中全等信号是根据预定义方案彼此一致的信号。
7.根据权利要求1所述的矩阵型集成电路，其中所述表决逻辑模块包括三取二表决电路。
8.根据权利要求1所述的矩阵型集成电路，其中所述表决逻辑模块包括互补金属氧化物半导体电路。
9.根据权利要求1所述的矩阵型集成电路，其中所述矩阵集成电路是互补金属氧化物半导体图像传感器，并且每个单元元件包括用于像素的光电二极管。
10.根据权利要求9所述的矩阵型集成电路，其中所述互补金属氧化物半导体图像传感器是包括闪烁体层的X射线图像传感器，所述闪烁体层将辐射转换成用于所述光电二极管的光子。
11.根据权利要求1所述的矩阵型集成电路，其中每个行驱动器模块包括至少三个行驱动器，并且多数行驱动器为所述单元元件产生有效控制信号，并且压制来自有缺陷的行驱动器的至少一个错误控制信号。
12.根据权利要求1所述的矩阵型集成电路，其中所述每根共用线使所述行驱动器模块中的所述至少两个行驱动器的输出并行耦合。
13.根据权利要求1所述的矩阵型集成电路，其中矩阵型集成电路包括至少1000个行驱动器。
14.根据权利要求1所述的矩阵型集成电路，其中所述矩阵型集成电路的连续区域在掩模版边界上延伸。
15.根据权利要求1所述的矩阵型集成电路，其中所述矩阵型集成电路的连续区域大于25平方厘米。
16.一种用于在矩阵型集成电路中从行驱动器的至少三根控制线上的控制信号产生有效令牌控制信号的方法，所述方法包括：
在所述行驱动器的至少三根控制线上产生控制信号，且所述行驱动器的至少两根控制线为共用线，其中所述共用线上的控制信号控制二维阵列的至少一行的单元元件，并且每根共用线耦合到另一行驱动器的对应共用线；
使用表决逻辑模块将所述至少三根控制线的所述控制信号与预定义方案进行比较，所述表决逻辑模块针对所述行驱动器中的至少一个行驱动器设置并且耦合到所述行驱动器之一的所述至少三根控制线；和
基于相对于所述预定义方案的多数全等控制信号，在所述表决逻辑模块的输出上产生令牌控制信号，其中全等信号是根据预定义方案彼此一致的信号。
17.根据权利要求16所述的方法，其中所述预定义方案可以由真值表表示。
18.根据权利要求16所述的方法，其还包括:
将所述令牌控制信号传播到下一行驱动器模块中的行驱动器；
激活所述下一行驱动器模块中的所述行驱动器；和
在所述下一行驱动器模块中的所述行驱动器的至少三根控制线上产生控制信号。
19.根据权利要求16所述的方法，其还包括:
由所述行驱动器在所述共用线之一上产生故障或错误的控制信号；和
使用至少两个其它行驱动器在所述共用线上用所述故障或错误控制信号产生有效控制信号，其中所述有效控制信号覆写所述故障或错误控制信号。
20.根据权利要求19所述的方法，其还包括:
用所述有效控制信号控制所述二维阵列的所述至少一行的所述单元元件。
CN201780008412.1A 2016-01-29 2017-01-28 矩阵型集成电路和用于产生有效令牌控制信号的方法 Active CN108605108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662288431P 2016-01-29 2016-01-29
US62/288,431 2016-01-29
PCT/US2017/015524 WO2017132633A1 (en) 2016-01-29 2017-01-28 Row driver fault isolation circuitry for matrix type integrated circuit

Publications (2)

Publication Number Publication Date
CN108605108A CN108605108A (zh) 2018-09-28
CN108605108B true CN108605108B (zh) 2020-05-01

Family

ID=58044166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008412.1A Active CN108605108B (zh) 2016-01-29 2017-01-28 矩阵型集成电路和用于产生有效令牌控制信号的方法

Country Status (6)

Country Link
US (1) US10055316B2 (zh)
EP (1) EP3409009B1 (zh)
JP (1) JP6490876B2 (zh)
KR (1) KR102065288B1 (zh)
CN (1) CN108605108B (zh)
WO (1) WO2017132633A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3968046A3 (en) * 2017-09-29 2022-06-08 Sony Semiconductor Solutions Corporation Time measurement device and time measurement unit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295958A (ja) * 1992-04-08 1994-10-21 Fu-Chieh Hsu 回路モジュール冗長性アーキテクチャ
JP2007075598A (ja) * 2005-08-17 2007-03-29 Canon Inc 放射線撮像装置、放射線撮像システム、その制御方法、及び制御プログラム
JP2008523772A (ja) * 2004-12-14 2008-07-03 ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド 撮像装置の中の欠陥のある読み出し回路の代用
CN103248839A (zh) * 2012-02-01 2013-08-14 全视科技有限公司 用于cmos图像传感器的可变电压行驱动器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985153A (ja) * 1982-11-08 1984-05-17 Hitachi Ltd 冗長化制御装置
US4979136A (en) * 1988-03-01 1990-12-18 Transitions Research Corporation Processing system and method for enhancing image data
US4873685A (en) * 1988-05-04 1989-10-10 Rockwell International Corporation Self-checking voting logic for fault tolerant computing applications
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JPH08222648A (ja) * 1995-02-14 1996-08-30 Canon Inc 記憶装置
US5886353A (en) * 1995-04-21 1999-03-23 Thermotrex Corporation Imaging device
US6734897B1 (en) * 1999-08-10 2004-05-11 Agilent Technologies, Inc Digital imaging circuit and method
US7539931B2 (en) * 2005-04-08 2009-05-26 Hewlett-Packard Development Company, L.P. Storage element for mitigating soft errors in logic
US7870471B2 (en) * 2007-01-31 2011-01-11 Sandisk 3D Llc Methods and apparatus for employing redundant arrays to configure non-volatile memory
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법
US7958394B1 (en) * 2007-04-04 2011-06-07 Xilinx, Inc. Method of verifying a triple module redundant system
US8064269B2 (en) * 2008-05-02 2011-11-22 Micron Technology, Inc. Apparatus and methods having majority bit detection
US7974805B2 (en) * 2008-10-14 2011-07-05 ON Semiconductor Trading, Ltd Image sensor and method
JP2010225259A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
KR20130040483A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 장치
EP3044951A4 (en) * 2013-09-11 2017-09-06 Varex Imaging Corporation Pixel circuit with constant voltage biased photodiode and related imaging method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295958A (ja) * 1992-04-08 1994-10-21 Fu-Chieh Hsu 回路モジュール冗長性アーキテクチャ
JP2008523772A (ja) * 2004-12-14 2008-07-03 ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド 撮像装置の中の欠陥のある読み出し回路の代用
JP2007075598A (ja) * 2005-08-17 2007-03-29 Canon Inc 放射線撮像装置、放射線撮像システム、その制御方法、及び制御プログラム
CN103248839A (zh) * 2012-02-01 2013-08-14 全视科技有限公司 用于cmos图像传感器的可变电压行驱动器

Also Published As

Publication number Publication date
US20170223283A1 (en) 2017-08-03
JP6490876B2 (ja) 2019-03-27
US10055316B2 (en) 2018-08-21
EP3409009A1 (en) 2018-12-05
CN108605108A (zh) 2018-09-28
JP2019506806A (ja) 2019-03-07
WO2017132633A1 (en) 2017-08-03
KR20180104634A (ko) 2018-09-21
KR102065288B1 (ko) 2020-01-10
EP3409009B1 (en) 2022-12-21

Similar Documents

Publication Publication Date Title
EP3409010B1 (en) Matrix type integrated circuit with fault isolation capability
Prydderch et al. A 512× 512 CMOS monolithic active pixel sensor with integrated ADCs for space science
TW200945414A (en) Method of forming mask for lithography, method of forming mask data for lithography, method of manufacturing back-illuminated solid-state imaging device, back-illuminated solid-state imaging device and electronic device
EP2076018B1 (en) Pixel array with reduced sensitivity to defects
CN108605108B (zh) 矩阵型集成电路和用于产生有效令牌控制信号的方法
KR20170080192A (ko) 엑스레이 검출기용 어레이기판, 이를 포함하는 엑스레이 검출기, 엑스레이 검출기용 어레이기판의 제조방법 및 엑스레이 검출기의 제조방법
TWI743230B (zh) 自恢復數位鎖存器
US9503089B2 (en) Integrated circuit having multiple identified identical blocks
JP6104819B2 (ja) 信頼性が向上した電子部品マトリックス及びマトリックス内の不良位置を特定する方法
US20220252989A1 (en) Semiconductor fabrication apparatus and method of using the same
CN111526355B (zh) 堆叠图像传感器中的像素控制信号验证
Lauxtermann Radiation Hard CMOS Sensors for Detector at High Energy Colliders
EP3445038A1 (en) Stacked photo sensor assembly with pixel level interconnect
Benfante et al. Development of a Fully-distributed Stretcher-based Single Event Monitor for BCD Digital Designs
JP3453993B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant