WO2022023859A1 - 撮像装置、電子機器および移動体 - Google Patents

撮像装置、電子機器および移動体 Download PDF

Info

Publication number
WO2022023859A1
WO2022023859A1 PCT/IB2021/056422 IB2021056422W WO2022023859A1 WO 2022023859 A1 WO2022023859 A1 WO 2022023859A1 IB 2021056422 W IB2021056422 W IB 2021056422W WO 2022023859 A1 WO2022023859 A1 WO 2022023859A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
region
transistor
light
wiring
Prior art date
Application number
PCT/IB2021/056422
Other languages
English (en)
French (fr)
Inventor
井上広樹
米田誠一
根来雄介
池田隆之
楠本直人
吉住健輔
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US18/014,207 priority Critical patent/US20230261017A1/en
Priority to KR1020237004400A priority patent/KR20230044228A/ko
Priority to CN202180047723.5A priority patent/CN116057951A/zh
Priority to JP2022539781A priority patent/JPWO2022023859A1/ja
Publication of WO2022023859A1 publication Critical patent/WO2022023859A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets

Definitions

  • One aspect of the present invention relates to an image pickup device.
  • one aspect of the present invention is not limited to the above technical fields.
  • the technical field of one aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter).
  • the technical fields of one aspect of the present invention disclosed in the present specification include semiconductor devices, display devices, liquid crystal display devices, light emitting devices, lighting devices, power storage devices, storage devices, image pickup devices, and operating methods thereof. , Or their manufacturing methods, can be mentioned as an example.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • Transistors and semiconductor circuits are one aspect of semiconductor devices.
  • the storage device, the display device, the image pickup device, and the electronic device may have a semiconductor device.
  • Patent Document 1 discloses an image pickup apparatus having an oxide semiconductor and using a transistor having an extremely low off-current in a pixel circuit.
  • Non-Patent Document 1 As an example of the performance required for the image pickup apparatus, there is a high definition and a highly accurate autofocus (auto-focus) function (Non-Patent Document 1).
  • Patent Document 2 discloses an example in which the pupil division phase difference method is used as the focus detection method.
  • One aspect of the present invention is to provide a high-performance image pickup apparatus.
  • one of the purposes is to provide a small image pickup device.
  • one of the purposes is to provide an image pickup device capable of high-speed operation.
  • one of the purposes is to provide a highly reliable image pickup apparatus.
  • one of the purposes is to provide a new image pickup device or the like.
  • one of the purposes is to provide a driving method for the image pickup apparatus.
  • one of the purposes is to provide a new semiconductor device or the like.
  • One aspect of the present invention includes a pixel array having n pixels (n is a natural number of 4 or more), a light-shielding layer and a transparent conductive layer arranged on the pixel array, and each of the n pixels.
  • the light-shielding layer has a first region that overlaps with the first pixel and a second region that overlaps with the second pixel, and the transparent conductive layer overlaps with the first region. It has a region and a region that overlaps with the second region, the transparent conductive layer has translucency, and the transparent conductive layer is electrically connected to the first region and the second region, and the first pixel.
  • the first light is incident on the photoelectric conversion device of the second pixel
  • the second light is incident on the photoelectric conversion device of the second pixel
  • the first electricity is converted and generated. It is an image pickup apparatus having a function of performing processing using a signal and a second electric signal generated by converting a second light.
  • the focal position of the image formation is formed by using the first electric signal generated by converting the first light and the second electric signal generated by converting the second light. It is preferable to have a function of detecting.
  • the transparent conductive layer has a region overlapping with two or more of the third pixel to the nth pixel.
  • the transparent conductive layer has a plurality of arranged openings, each of which is superimposed on one or more of the third pixel to the nth pixel, and the plurality of openings are arranged. Therefore, it is preferable to form a grid-like shape.
  • the microlens array having m microlenses (m is a natural number of (n-1) or less) is provided, the first microlens is superimposed on the first pixel, and the second microlens is.
  • the first region is the first region.
  • the 2nd pixel is connected to the 5th region and the 6th region by the second straight line passing through the optical axis of the second microlens.
  • the second region overlaps with 70% or more of the fifth region and overlaps with less than 40% of the sixth region, and the first straight line and the second straight line are parallel to each other and are viewed from above.
  • the x-axis is the direction perpendicular to the first straight line and the second straight line
  • the fourth region is arranged in a region having a larger x-coordinate than the third region
  • the sixth region is located in a region having a larger x-coordinate than the fifth region. It is preferable to be arranged.
  • the microlens array having m microlenses (m is a natural number of (n-1) or less) is provided, and the first microlenses are the first pixel, the second pixel, the third pixel, and the third pixel. It is preferable that the second microlens is superimposed on the fourth pixel and the second microlens is superimposed on the fifth pixel, the sixth pixel, the seventh pixel and the eighth pixel.
  • the light-shielding layer has a first opening, the first opening overlaps with the fifth pixel, the sixth pixel, the seventh pixel, and the eighth pixel, and the transparent conductive layer is the first. It is preferable to have a region that overlaps with the opening of 1.
  • a color filter of any one of red, green, and blue is superposed on each of the third pixel to the nth pixel, and the first pixel, the second pixel, the third pixel, and the third pixel are provided. It is preferable that the fourth pixel is provided with a color filter of the same color, and the fifth pixel, the sixth pixel, the seventh pixel, and the eighth pixel are provided with a color filter of the same color.
  • each of the n pixels has a transistor, and the light-shielding layer is superimposed on one or more of the transistors of each of the third pixel to the nth pixel.
  • each of the n pixels has a transistor having an oxide semiconductor in the channel forming region.
  • the photoelectric conversion device is preferably a pn junction diode provided on a silicon substrate.
  • one aspect of the present invention includes a pixel array having two or more pixels and a liquid crystal element arranged on the pixel array, and each of the pixels of the pixel array has a photoelectric conversion device.
  • the liquid crystal element has a first region superimposed on the first pixel and a second region superimposed on the second pixel, and the photoelectric conversion device included in the first pixel is incident with the first light and has a second region.
  • a second light is incident on the photoelectric conversion device having two pixels, and a first electric signal generated by converting the first light and a second electric signal generated by converting the second light are generated.
  • the liquid crystal element has a function of blocking light when detecting the focal position and transmitting light when not detecting the focal position.
  • one aspect of the present invention is an electronic device having the image pickup apparatus and the display unit according to any one of the above.
  • one aspect of the present invention is a mobile body having the image pickup apparatus according to any one of the above and an integrated circuit having a function of performing image processing.
  • a high-performance imaging device By using one aspect of the present invention, it is possible to provide a high-performance imaging device. Alternatively, a small imaging device can be provided. Alternatively, it is possible to provide an image pickup device capable of high-speed operation. Alternatively, a highly reliable image pickup device can be provided. Alternatively, a new image pickup device or the like can be provided. Alternatively, it is possible to provide a method for driving the image pickup device. Alternatively, a new semiconductor device or the like can be provided.
  • FIG. 1 is a diagram illustrating pixels.
  • FIG. 2 is a diagram illustrating pixels.
  • 3A and 3B are diagrams illustrating a pixel circuit.
  • 4A and 4B are diagrams illustrating the layout of the pixel circuit.
  • 5A and 5B are diagrams illustrating a pixel circuit.
  • FIG. 6 is a timing chart illustrating the operation of the pixels.
  • FIG. 7 is a block diagram illustrating an image pickup apparatus.
  • 8A and 8B are diagrams illustrating a pixel circuit.
  • FIG. 9 is a block diagram illustrating an image pickup apparatus.
  • FIG. 10 is a diagram illustrating the pixel block 200 and the circuit 201.
  • 11A and 11B are diagrams illustrating the pixel 100.
  • FIG. 12A and 12B are timing charts illustrating the operation of the pixel block 200 and the circuit 201.
  • 13A and 13B are diagrams illustrating the circuit 301 and the circuit 302.
  • FIG. 14 is a diagram illustrating a memory cell.
  • 15A and 15B are diagrams showing a configuration example of a neural network.
  • 16A and 16B are diagrams illustrating a configuration example of a photoelectric conversion device.
  • FIG. 17 is an example of a cross-sectional view of the image pickup apparatus.
  • 18A, 18B, and 18C are examples of cross sections of transistors.
  • 19A and 19B are examples of top views of the image pickup apparatus.
  • 20A and 20B are examples of top views of the image pickup apparatus.
  • 21A and 21B are examples of top views of the image pickup apparatus.
  • FIG. 22A and 22B are examples of top views of the image pickup apparatus.
  • 23A and 23B are examples of top views of the image pickup apparatus.
  • 24A and 24B are examples of top views of the image pickup apparatus.
  • 25A and 25B are examples of top views of the image pickup apparatus.
  • FIG. 26 is an example of a cross-sectional view of the image pickup apparatus.
  • FIG. 27 is an example of a cross-sectional view of the image pickup apparatus.
  • FIG. 28 is an example of a cross-sectional view of the image pickup apparatus.
  • FIG. 29 is an example of a cross-sectional view of the image pickup apparatus.
  • FIG. 30 is an example of a cross-sectional view of the image pickup apparatus.
  • FIG. 31 is an example of a cross-sectional view of the image pickup apparatus.
  • 32A, 32B, 32C, and 32D are examples of cross sections of transistors.
  • 33A to 33F are perspective views of a package and a module containing an image pickup apparatus.
  • 34A to 34F are views showing electronic devices.
  • 35A and 35B are diagrams illustrating an automobile.
  • the element may be composed of a plurality of elements if there is no functional inconvenience.
  • a plurality of transistors operating as switches may be connected in series or in parallel.
  • the capacitor may be divided and arranged at a plurality of positions.
  • one conductor may have a plurality of functions such as wiring, electrodes and terminals, and in the present specification, a plurality of names may be used for the same element. Further, even if the elements are shown to be directly connected on the circuit diagram, the elements may actually be connected via one or a plurality of conductors. , In the present specification, such a configuration is also included in the category of direct connection.
  • FIG. 1 is a cross-sectional view of pixels of an image pickup apparatus according to an aspect of the present invention.
  • the pixel has a structure in which a layer 21, a layer 24, a layer 25, and a layer 26 are laminated.
  • the layer 21 has a support substrate and the like.
  • the layer 24 includes a transistor, a photoelectric conversion device, and the like.
  • the layer 25 has an optical conversion layer and the like.
  • the layer 26 has a microlens array and the like.
  • a pixel circuit (excluding photoelectric conversion devices), a pixel circuit drive circuit, a read circuit, a memory circuit, an arithmetic circuit, and the like can be configured by a transistor or the like provided on the layer 24. In the following description, these circuits may be collectively referred to as a functional circuit.
  • FIG. 2 is a diagram in which the laminated structure shown in FIG. 1 is separated into each layer.
  • the elements of each layer are not limited to the elements shown in FIG. 2, and other elements may be included.
  • the element such as the insulating layer arranged in the vicinity of the boundary thereof is shown as an element of one layer for convenience, but may be an element of the other layer.
  • the layer 21 is a support substrate, and is preferably hard and has a flat surface.
  • a semiconductor substrate such as silicon, a glass substrate, a ceramics substrate, a metal substrate, a resin substrate, or the like can be used.
  • the layer 21 is composed of a substrate 411 and an insulating layer 412 covering the substrate 411. Further, the layer 21 may not be provided.
  • the layer 24 has a photoelectric conversion device 101 provided on the substrate 441 and a circuit unit 901.
  • the circuit unit 901 has, for example, a transistor having a channel region formed on the substrate 441.
  • silicon, silicon carbide, germanium, silicon germanium, an oxide semiconductor, or the like can be used.
  • a photodiode can be used as the photoelectric conversion device 101.
  • a pn junction type photodiode in which one surface of the substrate 441 is used as the first light receiving surface can be used.
  • the region showing the photoelectric conversion device 101 and the region showing the circuit unit 901 are shown in a rectangular shape, but each region can have a region having a free shape.
  • one of the source and the drain can also serve as an n-type region or a p-type region of the photoelectric conversion device 101.
  • the layer 25 is a layer provided with an optical conversion layer, and here, an example in which color filters 452R, 452G1, 452G2, and 452B corresponding to color imaging are provided is shown. Further, the layer 25 has a light-shielding layer 451.
  • the color filter 452R is colored red
  • the color filter 452G1 and the color filter 452G2 are colored green
  • the color filter 452B is colored blue.
  • the color filter 452R, the color filter 452G1, the color filter 452G2, and the color filter 452B are provided in an area overlapping the photoelectric conversion device 101 corresponding to each.
  • the light-shielding layer 451 is provided between the color filters, for example, at a position overlapping the boundary, and can prevent light passing through the color filters from entering adjacent pixels.
  • the light-shielding layer 451 preferably has a region that overlaps with one or more of the transistors of the circuit unit 901. More specifically, for example, the light-shielding layer 451 has a region that overlaps with the transistor 102 described later. Further, the light-shielding layer 451 may have a region overlapping with the transistor 103 described later.
  • the light-shielding layer 451 By superimposing the light-shielding layer 451 on the transistor, it is possible to suppress the incident light on the transistor, and it is possible to suppress the leakage current flowing through the transistor, the deterioration of the transistor, and the like. In particular, when the global shutter method is applied to the image pickup apparatus, it is preferable because the leakage of the retained charge can be suppressed by suppressing the leakage current.
  • the light-shielding layer 451 may not be superimposed on the transistor included in the circuit unit 901.
  • the transparent conductive layer 455 described later may be used instead of the light-shielding layer 451.
  • the transparent conductive layer 455 By using the transparent conductive layer 455, the amount of light incident on the photoelectric conversion device 101 is increased, and the sensitivity of the image pickup apparatus may be increased.
  • the layer 25 may have a shutter.
  • the shutter preferably has a function of controlling the transmittance of light.
  • the shutter can switch between a light blocking mode and a translucent mode according to an electric signal. It is preferable that the shutter is provided so as to be superimposed on at least a part of the photoelectric conversion device 101.
  • a liquid crystal element can be used as the shutter.
  • the liquid crystal element is provided, for example, in place of the light-shielding layer 451.
  • the liquid crystal element is provided, for example, so as to overlap with at least one of the light shielding layer and the color filter. Further, the liquid crystal element is provided between the layer 24 and the color filter, for example.
  • a plurality of liquid crystal elements are arranged in a matrix.
  • one liquid crystal element is provided for one pixel.
  • one liquid crystal element may be provided for a plurality of pixels.
  • a plurality of liquid crystal elements may be provided for one pixel.
  • the transmittance of the liquid crystal element can be controlled.
  • the liquid crystal element can function as a light-shielding layer.
  • the liquid crystal element has a structure in which the liquid crystal layer is sandwiched between a pair of translucent electrodes. With such a configuration, the transmittance of the liquid crystal element can be increased by controlling the electric field applied to the liquid crystal element when there is no need for shading.
  • the layer 26 has a microlens array 462 and an insulating layer 461.
  • the microlens array 462 has a function of efficiently incident light on the photoelectric conversion device 101 by condensing the incident light.
  • FIG. 3A is a circuit diagram illustrating an example of the pixel 10.
  • the pixel 10 includes a photoelectric conversion device 101, a transistor 102, a transistor 103, a transistor 104, a transistor 105, and a capacitor 106.
  • the transistor 102, the transistor 103, the transistor 104, the transistor 105, and the capacitor 106 can be elements of the circuit unit 901 shown in FIG.
  • One electrode of the photoelectric conversion device 101 is electrically connected to one of the source and drain of the transistor 102.
  • the other of the source or drain of the transistor 102 is electrically connected to one of the source or drain of the transistor 103, the gate of the transistor 104, and one electrode of the capacitor 106.
  • One of the source or drain of the transistor 104 is electrically connected to the other of the source or drain of the transistor 105.
  • a node FD is a point where the other electrode of the source or drain of the transistor 102, one of the source or drain of the transistor 103, the gate of the transistor 104, and one electrode of the capacitor 106 are electrically connected.
  • the node FD can function as a charge detection unit.
  • the other electrode of the photoelectric conversion device 101 is electrically connected to the wiring 121.
  • the other of the source or drain of the transistor 103 is electrically connected to the wiring 122.
  • the other of the source or drain of the transistor 104 is electrically connected to the wiring 122.
  • the other of the source or drain of the transistor 105 is electrically connected to the wiring 123.
  • the gate of the transistor 102 is electrically connected to the wiring 131.
  • the gate of the transistor 103 is electrically connected to the wiring 132.
  • the gate of the transistor 105 is electrically connected to the wiring 133.
  • Wiring 121 and 122 can have a function as a power line.
  • the wiring 121 may function as a low-potential power supply line
  • the wiring 122 may function as a high-potential power supply line.
  • Wiring 131, 132, 133 can have a function as a signal line for controlling the continuity of each transistor.
  • the wiring 123 can have a function as an output line, and is electrically connected to, for example, a readout circuit having a correlated double sampling circuit (CDS circuit), an A / D conversion circuit, and the like.
  • CDS circuit correlated double sampling circuit
  • the transistor 102 has a function of reading the electric charge from the photoelectric conversion device 101 and controlling the potential of the node FD.
  • the transistor 103 has a function of resetting the potential of the node FD.
  • the transistor 104 functions as an element of the source follower circuit.
  • the transistor 105 has a function of selecting the output of the pixel.
  • the relationship between the cathode and the anode of the photoelectric conversion device 101 may be reversed from that in FIG. 3A.
  • the other side of the source or drain of the transistor 103 may be electrically connected to the wiring 124, the wiring 121 and 122 may function as the high potential power supply line, and the wiring 124 may function as the low potential power supply line.
  • FIG. 4A shows an example of a top view in which the elements of the pixel 10 shown in FIGS. 3A and 3B are simply laid out. Further, FIG. 4B is an enlarged view showing the circuit unit 901 and its vicinity in FIG. 4A.
  • the transistor 102 has a gate electrode 142 sandwiched between a source region and a drain region.
  • the transistor 103 has a gate electrode 143 sandwiched between a source region and a drain region.
  • the transistor 104 has a gate electrode 144 sandwiched between a source region and a drain region.
  • the transistor 105 has a gate electrode 145 sandwiched between a source region and a drain region.
  • one electrode of the photoelectric conversion device 101 and one of the source and drain of the transistor 102 are shared.
  • the other of the source and drain of the transistor 102 and one of the source and drain of the transistor 103 are shared.
  • the other of the source and drain of the transistor 102 and the gate electrode 144 of the transistor 104 are electrically connected via the wiring 127.
  • the other electrode of the photoelectric conversion device 101 and the wiring 121 are electrically connected.
  • the capacitor 106 has a wiring 128 that functions as a first electrode and a wiring 129 that functions as a second electrode.
  • FIG. 4A shows an example in which the photoelectric conversion device 101 and the circuit unit 901 of the pixel 10 are arranged in a region surrounded by the element separation layer 443.
  • transistors can be applied to the transistor 102, the transistor 103, the transistor 104, and the transistor 105.
  • a transistor (Si transistor) using silicon in the channel forming region can be applied.
  • a transistor (OS transistor) using a metal oxide in the channel forming region can be applied.
  • a transistor using silicon carbide, germanium, silicon germanium, gallium arsenic, gallium aluminum arsenide, indium phosphide, zinc selenium, gallium nitride, gallium oxide, or the like for the channel formation region can be applied. Further, these transistors may be applied in any combination.
  • the OS transistor has a characteristic that the off current is extremely low.
  • the period during which the charge can be held in the node FD can be extremely long, and image data with little deterioration can be read out. That is, it enables a global shutter operation in which all pixels simultaneously perform an imaging operation. The rolling shutter operation is also possible.
  • Si transistors may be particularly excellent in amplification characteristics. Therefore, for example, it can be suitably used as a transistor 104.
  • Si transistors have high mobility and can operate at higher speeds. Therefore, for example, it can be suitably used as a transistor 105.
  • the pixel 10 of one aspect of the present invention may have the circuit configuration shown in FIGS. 5A and 5B.
  • the pixel 10 shown in FIGS. 5A and 5B has a configuration in which a transistor 107 is added to the circuit shown in FIGS. 3A and 3B.
  • One of the source or drain of the transistor 107 is electrically connected to one of the source or drain of the transistor 102 and one of the source or drain of the transistor 103.
  • the other of the source or drain of the transistor 107 is electrically connected to the gate of the transistor 104 and one electrode of the capacitor 106.
  • transistors can be applied to the transistor 102, the transistor 103, the transistor 104 and the transistor 105.
  • a transistor Si transistor
  • a transistor OS transistor
  • a transistor using a metal oxide in the channel forming region can be applied.
  • a transistor using silicon carbide, germanium, silicon germanium, gallium arsenic, gallium aluminum arsenide, indium phosphide, zinc selenium, gallium nitride, gallium oxide, or the like for the channel formation region can be applied. Further, these transistors may be applied in any combination.
  • the OS transistor Since the OS transistor has a small off current, by using the OS transistor for the transistor 107, the charge of the node FD can be retained for a long period of time even when the off current of the transistor 102 and the transistor 103 is relatively large.
  • the effect can be obtained even when an OS transistor is used for the transistor 102 and the transistor 103.
  • the transistor 102 and the photoelectric conversion device 101 are connected via wiring. It can be connected directly without any noise, and it can be configured with less noise. In such a case, for example, by using the configurations shown in FIGS. 4A and 4B and using the OS transistor as the transistor 107, it is possible to realize a pixel circuit having less noise and capable of holding the charge of the node FD for a long time. ..
  • FIG. 6 is a timing chart illustrating an example of pixel operation.
  • the pixel circuit shown in FIG. 3A can be operated according to the timing chart. Further, the pixel circuit shown in FIG. 5A can also be operated by supplying the same signal potential to the wiring 131 and the wiring 134. The pixel circuit shown in FIG. 5A may be operated by supplying different signal potentials to the wiring 131 and the wiring 134.
  • the potential for conducting the transistor is "H", and the potential for making the transistor non-conducting is "L". Further, it is assumed that a high potential (for example, VDD) is constantly supplied to the wiring 122 and a low potential (for example, VSS) is constantly supplied to the wiring 121.
  • a high potential for example, VDD
  • VSS low potential
  • the transistor 102 becomes non-conducting and charge accumulation starts in the photoelectric conversion device 101 according to the intensity of the emitted light. .. Further, the transistor 103 becomes non-conducting, and the potential of the node FD is maintained.
  • the transistor 102 When the potential of the wiring 131 is set to "H" at time T3, the transistor 102 conducts, and the electric charge accumulated in the cathode of the photoelectric conversion device 101 is transferred to the node FD. At this time, the potential of the node FD decreases according to the transferred charge amount.
  • the transistor 105 When the potential of the wiring 133 is set to "H" at the time T5, the transistor 105 conducts, the transistor 104 operates according to the potential of the node FD, and data is output to the wiring 123. At time T6, the potential of the wiring 133 is set to “L”, and the transistor 105 is made non-conducting.
  • the potential of the wiring 133 is set to “L”, and the transistor 105 is made non-conducting.
  • FIG. 7 is a block diagram illustrating an image pickup apparatus according to an aspect of the present invention.
  • the image pickup apparatus includes a pixel array 31 having pixels 10 arranged in a matrix, a circuit 32 (low driver) having a function of selecting rows of the pixel array 31, and a circuit 33 having a function of reading data from the pixels 10. And a circuit 38 for supplying the power supply potential.
  • the number of wirings connecting each element is simplified. Further, the circuits 32, 33, and 38 may be plural.
  • the circuit 33 includes a circuit 34 (CDS circuit) for performing correlated double sampling processing on the output data of the pixel 10, and a circuit 35 (A) having a function of converting analog data output from the circuit 34 into digital data. It can have a / D conversion circuit or the like) and a circuit 36 (column driver) or the like having a function of selecting a column for outputting data.
  • CDS circuit circuit 34
  • A circuit 35
  • 36 column driver
  • the transistor may be provided with a back gate.
  • FIG. 8A shows a configuration in which the back gate is electrically connected to the front gate, which has the effect of increasing the on-current.
  • FIG. 8B a configuration capable of supplying a constant potential to the back gate may be used. In this configuration, the threshold voltage of the transistor can be controlled. Further, the configurations of FIGS. 8A and 8B may be mixed in one circuit. Further, a transistor without a back gate may be provided.
  • the imaging device has a function of holding analog data (image data) acquired in an imaging operation in pixels and extracting data obtained by multiplying the analog data by an arbitrary weighting factor. It also has a function (product-sum calculation function) of adding the data output from a plurality of pixels.
  • processing such as image recognition can be performed.
  • a huge amount of image data can be held in a pixel in the state of analog data and can be calculated in the pixel, so that processing can be performed efficiently.
  • FIG. 9 is a block diagram illustrating an image pickup apparatus according to an aspect of the present invention.
  • the image pickup apparatus includes a pixel array 300, a circuit 201, a circuit 301, a circuit 302, a circuit 303, a circuit 304, and a circuit 305.
  • one or more of the circuit 201, the circuit 301, the circuit 302, the circuit 303, and the circuit 304, and the circuit 305 may have a region overlapping with the pixel array 300. With this configuration, the area of the image pickup device can be reduced.
  • circuits 201 and the circuits 301 to 305 instead of the circuit 201 and the circuits 301 to 305, a circuit having two or more functions among the functions of the circuits may be used instead. Further, circuits other than the circuit 201 and the circuits 301 to 305 may be used. Further, one or more of the functions of the circuit 201 and the circuits 301 to 305 may be replaced by the operation by software. Further, some of the circuits of the circuit 201 and the circuits 301 to 305 may be outside the image pickup apparatus.
  • the pixel array 300 can have an image pickup function and a calculation function.
  • the circuits 201 and 301 can have an arithmetic function.
  • the circuit 302 can have an arithmetic function or a data conversion function, and can output data to the wiring 311.
  • the circuits 303 and 304 can have a selection function.
  • the circuit 305 can have a function of supplying an electric potential (weight, etc.) to a pixel.
  • a shift register, a decoder, or the like can be used for the circuit having the selection function.
  • the pixel array 300 has a plurality of pixel blocks 200. As shown in FIG. 10, the pixel block 200 has a plurality of pixels 100 arranged in a matrix. The pixel 100 has wiring such as wiring 124, wiring 125, wiring 133, and wiring 135. The pixel 100 will be described in detail in FIGS. 11A and 11B. Each pixel 100 is electrically connected to the circuit 201 via wiring 124. The circuit 201 can also be provided in the pixel block 200.
  • the number of pixels of the pixel block 200 is set to 3 ⁇ 3 as an example, but the number of pixels is not limited to this. For example, it can be 2 ⁇ 2, 4 ⁇ 4, or the like. Alternatively, the number of pixels in the horizontal direction and the number of pixels in the vertical direction may be different. Further, some pixels may be shared by adjacent pixel blocks.
  • the pixel block 200 and the circuit 201 can be operated as a product-sum calculation circuit.
  • the pixel 100 can have a photoelectric conversion device 101, a transistor 102, a transistor 103, a transistor 104, a transistor 105, a capacitor 106, and a transistor 108.
  • the pixel circuit shown in FIG. 11A is different from the pixel circuit shown in FIGS. 3A and 3B of the first embodiment at a point having a transistor 108, and the other electrode of the capacitor 106 is one of the source or drain of the transistor 108.
  • the points that are electrically connected, the wiring that is electrically connected to the transistor 104, and the wiring that is electrically connected to the transistor 105 are different.
  • One electrode of the photoelectric conversion device 101 is electrically connected to one of the source and drain of the transistor 102.
  • the other of the source or drain of the transistor 102 is electrically connected to one of the source or drain of the transistor 103, one electrode of the capacitor 106, and the gate of the transistor 104.
  • One of the source or drain of the transistor 104 is electrically connected to one of the source or drain of the transistor 105.
  • the other electrode of the capacitor 106 is electrically connected to one of the source or drain of the transistor 108.
  • the other electrode of the photoelectric conversion device 101 is electrically connected to the wiring 121.
  • the gate of the transistor 102 is electrically connected to the wiring 131.
  • the other of the source or drain of the transistor 103 is electrically connected to the wiring 122.
  • the gate of the transistor 103 is electrically connected to the wiring 132.
  • the other of the source or drain of the transistor 104 is electrically connected to a GND wiring or the like.
  • the other of the source or drain of the transistor 105 is electrically connected to the wiring 124.
  • the gate of the transistor 105 is electrically connected to the wiring 133.
  • the other of the source or drain of the transistor 108 is electrically connected to the wiring 125.
  • the gate of the transistor 108 is electrically connected to the wiring 135.
  • a node N is an electrical connection point between the other of the source or drain of the transistor 102, one of the source or drain of the transistor 103, one electrode of the capacitor 106, and the gate of the transistor 104.
  • Wiring 121, 122 can have a function as a power line.
  • the wiring 121 can function as a high-potential power supply line
  • the wiring 122 can function as a low-potential power supply line.
  • the wirings 131, 132, 133, and 135 can function as signal lines for controlling the continuity of each transistor.
  • the wiring 125 can function as a wiring that supplies a potential corresponding to a weighting factor to the pixel 100.
  • the wiring 124 can function as a wiring that electrically connects the pixel 100 and the circuit 201.
  • An amplifier circuit or a gain adjustment circuit may be electrically connected to the wiring 124.
  • a photodiode can be used as the photoelectric conversion device 101.
  • the transistor 102 can have a function of controlling the potential of the node N.
  • the transistor 103 can have a function of initializing the potential of the node N.
  • the transistor 104 can have a function of controlling the current flowing through the circuit 201 according to the potential of the node N.
  • the transistor 105 can have a function of selecting pixels.
  • the transistor 108 can have a function of supplying a potential corresponding to a weighting factor to the node N.
  • the transistor 104 and the transistor 105 electrically connect one of the source or drain of the transistor 104 and one of the source or drain of the transistor 105, and wire the other of the source or drain of the transistor 104. It may be connected to 124 and the other of the source or drain of the transistor 105 may be electrically connected to the GND wiring or the like.
  • the direction of connection of the pair of electrodes of the photoelectric conversion device 101 may be reversed.
  • the wiring 121 may function as a low-potential power supply line
  • the wiring 122 may function as a high-potential power supply line.
  • various transistors can be applied to the transistor 102, the transistor 103, the transistor 104, the transistor 105, and the transistor 108.
  • a transistor (Si transistor) using silicon in the channel forming region can be applied.
  • a transistor (OS transistor) using a metal oxide in the channel forming region can be applied.
  • a transistor using silicon carbide, germanium, silicon germanium, gallium arsenic, gallium aluminum arsenide, indium phosphide, zinc selenium, gallium nitride, gallium oxide, or the like for the channel formation region can be applied. Further, these transistors may be applied in any combination.
  • the OS transistor has a characteristic that the off current is extremely low.
  • the period during which the electric charge can be held at the node N can be made extremely long. Further, it is possible to apply a global shutter method in which charge storage operation is simultaneously performed on all pixels without complicating the circuit configuration and operation method. Further, it is also possible to perform a plurality of operations using the image data while holding the image data in the node N.
  • Si transistors may be particularly excellent in amplification characteristics. Therefore, for example, a Si transistor can be preferably used as the transistor 104.
  • Si transistors have high mobility and can operate at higher speeds. Therefore, for example, a Si transistor can be preferably used as the transistor 105 and the transistor 108.
  • the potential of the node N in the pixel 100 is determined by the sum of the reset potential supplied from the wiring 122 and the potential (image data) generated by the photoelectric conversion by the photoelectric conversion device 101.
  • the potential corresponding to the weighting coefficient supplied from the wiring 125 is capacitively coupled and determined. Therefore, the transistor 104 can pass a current corresponding to the data in which an arbitrary weighting factor is added to the image data.
  • each pixel 100 is electrically connected to each other by wiring 124.
  • the circuit 201 can perform an operation using the sum of the currents flowing through the transistor 104 of each pixel 100.
  • the circuit 201 includes a capacitor 202, a transistor 203, a transistor 204, a transistor 205, a transistor 206, and a transistor 207 as a voltage conversion circuit.
  • An appropriate analog potential (Bias) is applied to the gate of the transistor 207.
  • One electrode of the capacitor 202 is electrically connected to one of the source or drain of the transistor 203 and the gate of the transistor 204.
  • One of the source or drain of transistor 204 is electrically connected to one of the source or drain of transistor 205 and one of the source or drain of transistor 206.
  • the other electrode of the capacitor 202 is electrically connected to one of the wiring 124 and the source or drain of the transistor 207.
  • the other side of the source or drain of the transistor 203 is electrically connected to the wiring 218.
  • the other of the source or drain of transistor 204 is electrically connected to wiring 219.
  • the other of the source or drain of the transistor 205 is electrically connected to a reference power line such as GND wiring.
  • the other of the source or drain of the transistor 206 is electrically connected to the wiring 212.
  • the other of the source or drain of transistor 207 is electrically connected to wiring 217.
  • the gate of the transistor 203 is electrically connected to the wiring 216.
  • the gate of the transistor 205 is electrically connected to the wiring 215.
  • the gate of the transistor 206 is electrically connected to the wiring 213.
  • Wiring 217, 218, 219 can have a function as a power line.
  • the wiring 218 can have a function as a wiring for supplying a reset potential (Vr) for reading.
  • Wiring 217 and 219 can function as high potential power lines.
  • the wirings 213, 215, and 216 can function as signal lines for controlling the continuity of each transistor.
  • the wiring 212 is an output line and can be electrically connected to, for example, the circuit 301 shown in FIG.
  • the transistor 203 can have a function of resetting the potential of the wiring 211 to the potential of the wiring 218.
  • the transistors 204 and 205 can have a function as a source follower circuit.
  • the transistor 206 can have a function of controlling reading.
  • the circuit 201 has a function as a correlated double sampling circuit (CDS circuit), and can be replaced with a circuit having another configuration having the function.
  • CDS circuit correlated double sampling circuit
  • an offset component other than the product of the image data (X) and the weighting factor (W) is removed, and the target WX is extracted.
  • the WX can be calculated by using the data with exposure (with imaging) and without exposure (without imaging) acquired by the same pixel and the data when weights are given to each of them.
  • the total current (I p ) flowing through the pixel 100 when exposed is k ⁇ (X-V th ) 2
  • the total current (I p ) flowing through the pixel 100 when weighted is k ⁇ (W + X-V th ).
  • the total current (I ref ) flowing through the pixel 100 without exposure is k ⁇ (0 ⁇ V th ) 2
  • the total current (I ref ) flowing through the pixel 100 when weighted is k ⁇ (W ⁇ ).
  • V th ) 2 is a constant and Vth is the threshold voltage of the transistor 104.
  • circuit 201 data A and data B can be read out.
  • the difference calculation between the data A and the data B can be performed by, for example, the circuit 301.
  • FIG. 12A is a timing chart illustrating an operation of calculating the difference (data A) between the data with exposure and the data weighted to the data in the pixel block 200 and the circuit 201.
  • the timing at which each signal is converted is also shown for convenience, it is actually preferable to shift the signal in consideration of the delay inside the circuit. Further, in the following description, the high potential is represented by “H” and the low potential is represented by "L”.
  • the potential of the wiring 132 is set to "H”
  • the potential of the wiring 131 is set to "H”
  • the node N of the pixel 100 is set to the reset potential.
  • the potential of the wiring 125 is set to "L”
  • the potential of the wirings 135_1 to 135_3 (wiring 135 in the first to third rows) is set to "H”
  • the weighting coefficient 0 is written.
  • the potential X (image data) is written to the node N by the photoelectric conversion of the photoelectric conversion device 101.
  • the potentials of the wiring 133 (referred to as wiring 133_1, wiring 133_2, and wiring 133_3, respectively) connected to each of the pixel 100 in the first row, the pixel 100 in the second row, and the pixel 100 in the third row in FIG. All the pixels 100 in the pixel block are selected as "H”.
  • a current corresponding to the potential X flows through the transistor 104 of each pixel 100.
  • the potential Vr of the wiring 218 is written in the wiring 211.
  • the operation of the periods T1 to T3 corresponds to the acquisition of data with exposure, and the data is initialized to the potential Vr of the wiring 211.
  • the potential of the wiring 125 is set to the potential corresponding to the weighting coefficient W11 (weight applied to the pixel in the first row), and the potential of the wiring 135_1 is set to “H”, so that the node N of the pixel 100 in the first row is set.
  • the weighting coefficient W11 is added to the capacitor 106 by the capacitive coupling.
  • the potential of the wiring 125 is set to the potential corresponding to the weighting coefficient W12 (weight applied to the pixel in the second row), and the potential of the wiring 135_2 is set to “H”, so that the node N of the pixel 100 in the second row is N.
  • the weighting coefficient W12 is added to the capacitor 106 by the capacitive coupling.
  • the potential of the wiring 125 is set to the potential corresponding to the weighting coefficient W13 (weight applied to the pixel in the third row), and the potential of the wiring 135_3 is set to “H”, so that the node N of the pixel 100 in the third row is N.
  • the weighting coefficient W13 is added to the capacitor 106 by the capacitive coupling.
  • all the pixels 100 in the pixel block are selected with the potentials of the wiring 133_1, the wiring 133_2, and the wiring 133_3 as “H”.
  • a current corresponding to the potential W11 + X flows through the transistor 104 of the pixel 100 in the first row.
  • a current corresponding to the potential W12 + X flows through the transistor 104 of the pixel 100 in the second row.
  • a current corresponding to the potential W13 + X flows through the transistor 104 of the pixel 100 in the third row.
  • the potential of the other electrode of the capacitor 202 changes according to the current flowing through the wiring 124, and the change Y is added to the potential Vr of the wiring 211 by capacitive coupling. Therefore, the potential of the wiring 211 becomes "Vr + Y".
  • Vr 0, Y is the difference itself, and the data A is calculated.
  • the circuit 201 responds to the data A of the pixel block 200 in the first row by the source follower operation.
  • the signal potential can be output.
  • FIG. 12B is a timing chart illustrating an operation of calculating the difference (data B) between the unexposed data and the data weighted to the data in the pixel block 200 and the circuit 201.
  • the data B may be acquired as needed. For example, if there is no change in the input weight, the acquired data B may be stored in the memory and the data B may be read from the memory. In addition, a plurality of data B corresponding to a plurality of weights may be stored in the memory. Further, either data A or data B may be acquired first.
  • the potential of the wiring 132 is set to "H”
  • the potential of the wiring 131 is set to "H”
  • the node N of the pixel 100 is set to the reset potential (0).
  • the potential of the wiring 132 is set to “L” and the potential of the wiring 131 is set to “L”. That is, during the period, the potential of the node N is the reset potential regardless of the operation of the photoelectric conversion device 101.
  • the potential of the wiring 125 is set to "L”
  • the wirings 135_1, 135_2, and 135_3 are set to "H”
  • the weight coefficient 0 is written.
  • the operation may be performed during the period when the potential of the node N is the reset potential.
  • the potential of the wiring 125 is set to the potential corresponding to the weighting coefficient W11 (weight applied to the pixel in the first row), and the potential of the wiring 135_1 is set to “H”, so that the node N of the pixel 100 in the first row is set.
  • the weighting coefficient W11 is added to the capacitor 106 by the capacitive coupling.
  • the potential of the wiring 125 is set to the potential corresponding to the weighting coefficient W12 (weight applied to the pixel in the second row), and the potential of the wiring 135_2 is set to “H”, so that the node N of the pixel 100 in the second row is N.
  • the weighting coefficient W12 is added to the capacitor 106 by the capacitive coupling.
  • period T6 the potential of the wiring 125 is set to the potential corresponding to the weighting coefficient W13 (weight applied to the pixel in the third row), and the potential of the wiring 135_3 is set to “H”, so that the node N of the pixel 100 in the third row is N.
  • the weighting coefficient W13 is added to the capacitor 106 by the capacitive coupling.
  • Period T4 The operation of period T6 corresponds to the generation of weighted data without imaging.
  • the potential of the other electrode of the capacitor 202 changes according to the current flowing through the wiring 124, and the change Y is added to the potential Vr of the wiring 211. Therefore, the potential of the wiring 211 becomes "Vr + Z".
  • Vr 0, Z is the difference itself, and the data B is calculated.
  • the circuit 201 responds to the data B of the pixel block 200 in the first row by the source follower operation.
  • the signal potential can be output.
  • Data A and data B output from the circuit 201 by the above operation are input to the circuit 301.
  • an operation for taking the difference between the data A and the data B is performed, and an unnecessary offset component other than the product of the image data (potential X) and the weighting coefficient (potential W) can be removed.
  • the circuit 301 may be configured to have an arithmetic circuit such as the circuit 201, or may be configured to take a difference by using a memory circuit and software processing.
  • the operation corresponds to the initial operation of the neural network that performs inference and the like. Therefore, at least one calculation can be performed in the image pickup device before taking out a huge amount of image data to the outside, reducing the load such as external calculation and data input / output, speeding up processing, and power consumption. It can be reduced.
  • the potential of the wiring 211 of the circuit 201 may be initialized to a different potential by the data A acquisition operation and the data B acquisition operation.
  • the potential “Vr1” is initialized during the acquisition operation of the data A
  • the potential “Vr2” is initialized during the acquisition operation of the data B.
  • “(Vr1 + Y)-(Vr2 + Z)” "(Vr1-Vr2) + (Y-Z)”.
  • “YZ” is extracted as the product of the image data (potential X) and the weighting coefficient (potential W) in the same manner as in the above operation, and “Vr1-Vr2” is further added.
  • Vr1-Vr2 corresponds to the bias used as the threshold adjustment in the calculation of the intermediate layer of the neural network.
  • the weight has a role of a filter of, for example, a convolutional neural network (CNN), but may also have a role of amplifying or attenuating data in addition to the role of a filter.
  • the weighting coefficient (W) at the time of the acquisition operation of the data A is the product of the filtered portion and the amplified portion
  • the product of the image data and the weighted coefficient of the filtered portion is amplified and the data is corrected to a bright image.
  • the data B is data without imaging and can be said to be black level data. Therefore, it can be said that the operation of taking the difference between the data A and the data B is an operation for promoting the visualization of the image captured in the dark place. That is, it is possible to correct the luminance using a neural network.
  • the present invention it is possible to generate a bias by operating in the image pickup apparatus. It is also possible to add functional weights within the image pickup device. Therefore, it is possible to reduce the load of external calculation and the like, and it can be used for various purposes. For example, in addition to inferring the subject, resolution correction of image data, brightness correction, generation of color images from monochrome images, generation of 3D images from 2D images, restoration of missing information, generation of moving images from still images, out-of-focus. In processing such as image correction, a part of the processing can be performed in the image pickup apparatus.
  • FIG. 13A is a diagram illustrating a circuit 301 and a circuit 302 connected to the circuit 201.
  • the data of the product-sum calculation result output from the circuit 201 is sequentially input to the circuit 301.
  • the circuit 301 may have various calculation functions in addition to the above-mentioned function of calculating the difference between the data A and the data B.
  • the circuit 301 can have the same configuration as the circuit 201.
  • the function of the circuit 301 may be replaced by processing by software.
  • the circuit 301 may have a circuit that performs an operation of the activation function.
  • a comparator circuit can be used for the circuit.
  • the comparator circuit outputs the result of comparing the input data with the set threshold value as binary data. That is, the pixel block 200 and the circuit 301 can act as a part of the neural network.
  • the circuit 301 may have an A / D converter.
  • the circuit 301 can convert the analog data into digital data.
  • the pixel block 200 having 3 ⁇ 3 pixels 100, if the weight supplied to all the pixels 100 is the same (for example, 0) and the transistor 108 of the pixel for which data is to be output is conducted, the pixel block The sum of the image data of the entire 200, the sum of the image data for each row, the data for each pixel, and the like can be output from the pixel block 200.
  • the data output by the pixel block 200 corresponds to the image data of a plurality of bits, but if it can be binarized by the circuit 301, it can be said that the image data is compressed.
  • the data output from the circuit 301 is sequentially input to the circuit 302.
  • the circuit 302 can be configured to include, for example, a latch circuit and a shift register. With this configuration, parallel serial conversion can be performed, and the data input in parallel can be output to the wiring 311 as serial data.
  • the circuit 302 may have a neural network.
  • the neural network has memory cells arranged in a matrix, and each memory cell holds a weighting coefficient.
  • the data output from the circuit 301 is input to each of the memory cells 320, and the product-sum operation can be performed.
  • the number of memory cells shown in FIG. 13B is an example, and is not limited thereto.
  • the data after the product-sum calculation can be output to the wiring 311.
  • connection destination of the wiring 311 is not limited.
  • it can be connected to a neural network, a storage device, a communication device, or the like.
  • the neural network shown in FIG. 13B has a memory cell 320 and a reference memory cell 325 installed in a matrix, a circuit 330, a circuit 350, a circuit 360, and a circuit 370.
  • FIG. 14 shows an example of the memory cell 320 and the reference memory cell 325.
  • Reference memory cells 325 are provided in any one row.
  • the memory cell 320 and the reference memory cell 325 have a similar configuration and include a transistor 161 and a transistor 162 and a capacitor 163.
  • One of the source and drain of the transistor 161 is electrically connected to the gate of the transistor 162.
  • the gate of the transistor 162 is electrically connected to one electrode of the capacitor 163.
  • a node NM is a point to which one of the source and drain of the transistor 161, the gate of the transistor 162, and one electrode of the capacitor 163 are connected.
  • the gate of the transistor 161 is electrically connected to the wiring WL.
  • the other electrode of the capacitor 163 is electrically connected to the wiring RW.
  • One of the source and drain of the transistor 162 is electrically connected to a reference potential wiring such as a GND wiring.
  • the other side of the source or drain of the transistor 161 is electrically connected to the wiring WD.
  • the other of the source or drain of the transistor 162 is electrically connected to the wiring BL.
  • the other of the source or drain of the transistor 161 is electrically connected to the wiring WDref.
  • the other of the source or drain of the transistor 162 is electrically connected to the wiring BLref.
  • the wiring WL is electrically connected to the circuit 330.
  • a decoder, a shift register, or the like can be used for the circuit 330.
  • the wiring RW is electrically connected to the circuit 301.
  • Binary data output from the circuit 301 is written in each memory cell. It should be noted that a sequential circuit such as a shift register may be provided between the circuit 301 and each memory cell.
  • the wiring WD and the wiring WDref are electrically connected to the circuit 350.
  • a decoder, a shift register, or the like can be used in the circuit 350.
  • the circuit 350 may have a D / A converter or SRAM.
  • the circuit 350 can output the weighting factor written to the node NM.
  • the wiring BL and the wiring BLref are electrically connected to the circuit 360.
  • the circuit 360 can have the same configuration as the circuit 201.
  • the circuit 360 can obtain a signal obtained by removing the offset component from the product-sum calculation result.
  • the circuit 360 is electrically connected to the circuit 370.
  • the circuit 370 can also be rephrased as an activation function circuit.
  • the activation function circuit has a function of performing an operation for converting a signal input from the circuit 360 according to a predefined activation function.
  • As the activation function for example, a sigmoid function, a tanh function, a softmax function, a ReLU function, a threshold function, and the like can be used.
  • the signal converted by the activation function circuit is output to the outside as output data.
  • the neural network NN can be composed of an input layer IL, an output layer OL, and an intermediate layer (hidden layer) HL.
  • the input layer IL, the output layer OL, and the intermediate layer HL each have one or more neurons (units).
  • the intermediate layer HL may be one layer or two or more layers.
  • a neural network having two or more intermediate layers HL can also be called a DNN (deep neural network). Learning using a deep neural network can also be called deep learning.
  • Input data is input to each neuron in the input layer IL.
  • the output signals of the neurons in the anterior layer or the posterior layer are input to each neuron in the middle layer HL.
  • the output signal of the neuron in the anterior layer is input to each neuron in the output layer OL.
  • each neuron may be connected to all neurons in the anterior and posterior layers (fully connected), or may be connected to some neurons.
  • FIG. 15B shows an example of an operation by a neuron.
  • two neurons in the presheaf layer that output a signal to the neuron N are shown.
  • the output x 1 of the presheaf neuron and the output x 2 of the presheaf neuron are input to the neuron N.
  • the sum of the multiplication result of the output x 1 and the weight w 1 (x 1 w 1 ) and the multiplication result of the output x 2 and the weight w 2 (x 2 w 2 ) is x 1 w 1 + x 2 w 2 .
  • the operation by the neuron includes the operation of adding the product of the output of the neuron in the previous layer and the weight, that is, the product-sum operation (x 1 w 1 + x 2 w 2 above).
  • This product-sum operation may be performed by software using a program or by hardware.
  • the product-sum calculation is performed using an analog circuit as hardware.
  • an analog circuit is used for the product-sum calculation circuit, it is possible to improve the processing speed and reduce the power consumption by reducing the circuit scale of the product-sum calculation circuit or reducing the number of times the memory is accessed.
  • the product-sum calculation circuit is preferably configured to have an OS transistor. Since the OS transistor has an extremely small off current, it is suitable as a transistor constituting an analog memory of a product-sum calculation circuit.
  • a product-sum calculation circuit may be configured by using both a Si transistor and an OS transistor.
  • the photoelectric conversion device 101C shown in FIG. 16A is an example of a structure that can be used for the photoelectric conversion device 101 included in the layer 24 shown in the first embodiment.
  • the photoelectric conversion device 101C can have a layer 565a and a layer 565b. In some cases, the layer may be referred to as a region.
  • the photoelectric conversion device 101C is a pn junction type photodiode.
  • a p-type semiconductor can be used for the layer 565a and an n-type semiconductor can be used for the layer 565b.
  • an n-type semiconductor may be used for the layer 565a and a p-type semiconductor may be used for the layer 565b.
  • the photoelectric conversion device 101D shown in FIG. 16B may be used for the photoelectric conversion device 101.
  • the photoelectric conversion device 101D is a pin junction type photodiode.
  • a p-type semiconductor can be used for the layer 565a
  • an i-type semiconductor can be used for the layer 565c
  • an n-type semiconductor can be used for the layer 565b.
  • an n-type semiconductor may be used for the layer 565a and a p-type semiconductor may be used for the layer 565b.
  • the pn junction type photodiode and the pin junction type diode can be typically formed by using single crystal silicon.
  • a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used.
  • a typical example is an oxide semiconductor containing indium, and for example, CAAC-OS or CAC-OS, which will be described later, can be used.
  • CAAC-OS is suitable for transistors and the like in which the atoms constituting the crystal are stable and reliability is important. Further, since the CAC-OS exhibits high mobility characteristics, it is suitable for a transistor or the like that is driven at high speed.
  • the OS transistor Since the OS transistor has a large energy gap in the semiconductor layer, it exhibits an extremely low off-current characteristic of several yA / ⁇ m (current value per 1 ⁇ m of channel width). Further, the OS transistor has features different from those of the Si transistor such as impact ionization, avalanche breakdown, and short channel effect, and can form a circuit having high withstand voltage and high reliability. In addition, variations in electrical characteristics due to crystallinity non-uniformity, which is a problem with Si transistors, are unlikely to occur with OS transistors.
  • the semiconductor layer of the OS transistor includes, for example, indium, zinc and M (one or more selected from metals such as aluminum, titanium, gallium, germanium, ittrium, zirconium, lanthanum, cerium, tin, neodymium or hafnium). It can be a film represented by an In—M—Zn-based oxide containing.
  • the In-M-Zn-based oxide can be formed by, for example, a sputtering method, an ALD (Atomic layer deposition) method, a MOCVD (Metalorganic chemical vapor deposition) method, or the like.
  • the atomic number ratio of the metal element of the sputtering target satisfies In ⁇ M and Zn ⁇ M.
  • the atomic number ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic number ratio of the metal element contained in the sputtering target.
  • the semiconductor layer an oxide semiconductor having a low carrier density is used.
  • the semiconductor layer has a carrier density of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, and more preferably 1 ⁇ 10 11 / cm.
  • Oxide semiconductors of 3 or less, more preferably less than 1 ⁇ 10 10 / cm 3 and 1 ⁇ 10 -9 / cm 3 or more can be used.
  • Such oxide semiconductors are referred to as high-purity intrinsic or substantially high-purity intrinsic oxide semiconductors. It can be said that the oxide semiconductor is an oxide semiconductor having a low defect level density and stable characteristics.
  • a transistor having an appropriate composition may be used according to the required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, etc.) of the transistor. Further, in order to obtain the required semiconductor characteristics of the semiconductor, it is preferable that the carrier density, impurity concentration, defect density, atomic number ratio between metal element and oxygen, interatomic distance, density, etc. of the semiconductor layer are appropriate. ..
  • the concentration of silicon or carbon in the semiconductor layer is set to 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of the alkali metal or alkaline earth metal in the semiconductor layer is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the semiconductor layer is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
  • the oxide semiconductor constituting the semiconductor layer contains hydrogen, it reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency in the oxide semiconductor. If the channel formation region in the oxide semiconductor contains oxygen deficiency, the transistor may have normally-on characteristics. In addition, a defect containing hydrogen in an oxygen deficiency may function as a donor and generate electrons as carriers. In addition, a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have normally-on characteristics.
  • Defects containing hydrogen in oxygen deficiencies can function as donors for oxide semiconductors. However, it is difficult to quantitatively evaluate the defect. Therefore, in oxide semiconductors, the carrier concentration may be used for evaluation instead of the donor concentration. Therefore, in the present specification and the like, as a parameter of the oxide semiconductor, a carrier concentration assuming a state in which an electric field is not applied may be used instead of the donor concentration. That is, the "carrier concentration" described in the present specification and the like may be paraphrased as a "donor concentration".
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the semiconductor layer may have, for example, a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor) having crystals oriented on the c-axis, a polycrystalline structure, a microcrystal structure, or an amorphous structure.
  • CAAC-OS C-Axis Aligned Crystalline Oxide Semiconductor
  • the amorphous structure has the highest defect level density
  • CAAC-OS has the lowest defect level density.
  • the oxide semiconductor film having an amorphous structure has a disordered atomic arrangement and does not have a crystal component.
  • the oxide film having an amorphous structure is, for example, a completely amorphous structure and has no crystal portion.
  • the semiconductor layer is a mixed film having two or more of an amorphous structure region, a microcrystal structure region, a polycrystal structure region, a CAAC-OS region, and a single crystal structure region.
  • the mixed film may have, for example, a single-layer structure or a laminated structure including any two or more of the above-mentioned regions.
  • CAC Cloud-Aligned Complex
  • CAC-OS is, for example, a composition of a material in which elements constituting an oxide semiconductor are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or in the vicinity thereof.
  • the oxide semiconductor one or more metal elements are unevenly distributed, and the region having the metal elements is 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or a size in the vicinity thereof.
  • the state of being mixed in is also called a mosaic shape or a patch shape.
  • the oxide semiconductor preferably contains at least indium. In particular, it preferably contains indium and zinc. Also, in addition to them, aluminum, gallium, ittrium, copper, vanadium, berylium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium, etc. One or more selected from the above may be included.
  • CAC-OS in In-Ga-Zn oxide is an indium oxide (hereinafter, InO).
  • InO indium oxide
  • X1 X1 is a real number larger than 0
  • In X2 Zn Y2 O Z2 X2, Y2, and Z2 are real numbers larger than 0
  • gallium With an oxide (hereinafter, GaO X3 (X3 is a real number larger than 0)) or gallium zinc oxide (hereinafter, Ga X4 Zn Y4 O Z4 (X4, Y4, and Z4 are real numbers larger than 0)).
  • Ga X4 Zn Y4 O Z4 X4, Y4, and Z4 are real numbers larger than 0
  • the CAC-OS is a composite oxide semiconductor having a structure in which a region containing GaO X3 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed.
  • the atomic number ratio of In to the element M in the first region is larger than the atomic number ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the region 2.
  • IGZO is a common name and may refer to one compound consisting of In, Ga, Zn, and O. As a typical example, it is represented by InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (-1 ⁇ x0 ⁇ 1, m0 is an arbitrary number). Crystalline compounds can be mentioned.
  • the crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure.
  • the CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented on the ab plane.
  • CAC-OS relates to the material composition of oxide semiconductors.
  • CAC-OS is a region that is observed in the form of nanoparticles mainly composed of Ga in a material structure containing In, Ga, Zn, and O, and nanoparticles mainly composed of In. The regions observed in the shape are randomly dispersed in a mosaic pattern. Therefore, in CAC-OS, the crystal structure is a secondary element.
  • CAC-OS does not include a laminated structure of two or more types of films having different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.
  • CAC-OS has a region observed in the form of nanoparticles mainly composed of the metal element and a nano portion containing In as a main component.
  • the regions observed in the form of particles refer to a configuration in which the regions are randomly dispersed in a mosaic pattern.
  • CAC-OS can be formed by a sputtering method, for example, under the condition that the substrate is not heated.
  • a sputtering method one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as the film forming gas. good.
  • the lower the flow rate ratio of the oxygen gas to the total flow rate of the film-forming gas at the time of film formation is preferable, and for example, the flow rate ratio of the oxygen gas is preferably 0% or more and less than 30%, preferably 0% or more and 10% or less. ..
  • CAC-OS is characterized by the fact that no clear peak is observed when measured using the ⁇ / 2 ⁇ scan by the Out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, from the X-ray diffraction measurement, it can be seen that the orientation of the measurement region in the ab plane direction and the c axis direction is not observed.
  • XRD X-ray diffraction
  • the CAC-OS has a ring-shaped high-brightness region (ring region) and the ring in the electron diffraction pattern obtained by irradiating an electron beam (also referred to as a nanobeam electron beam) having a probe diameter of 1 nm. Multiple bright spots are observed in the area. Therefore, from the electron diffraction pattern, it can be seen that the crystal structure of CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.
  • nc nano-crystal
  • GaO X3 is the main component by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that the region and the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component have a structure in which they are unevenly distributed and mixed.
  • EDX energy dispersive X-ray spectroscopy
  • CAC-OS has a structure different from that of the IGZO compound in which metal elements are uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS is phase-separated into a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component, and a region containing each element as a main component. Has a mosaic-like structure.
  • the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is a region having higher conductivity than the region in which GaO X3 or the like is the main component. That is, the conductivity as an oxide semiconductor is exhibited by the carrier flowing through the region where In X2 Zn Y2 O Z2 or InO X1 is the main component. Therefore, a high field effect mobility ( ⁇ ) can be realized by distributing the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component in the oxide semiconductor in a cloud shape.
  • the region in which GaO X3 or the like is the main component is a region having higher insulating properties than the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component. That is, since the region containing GaO X3 or the like as the main component is distributed in the oxide semiconductor, leakage current can be suppressed and good switching operation can be realized.
  • CAC-OS when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner, so that the insulation is high. On current (Ion) and high field effect mobility ( ⁇ ) can be achieved.
  • CAC-OS is suitable as a constituent material for various semiconductor devices.
  • the cross-sectional view corresponds to a plane in the height direction including the alternate long and short dash line A1-A2 shown in layer 24 of FIG.
  • the elements such as the insulating layer and the conductive layer shown below are examples, and other elements may be included. Alternatively, some of the elements shown below may be omitted.
  • the laminated structure shown below can be formed by repeating a film forming step, a polishing step, and the like, if necessary.
  • FIG. 17 is an example of a cross-sectional view of an image pickup apparatus to which the layout shown in FIG. 4 is applied.
  • the layer 24 shows a transistor 102 and a transistor 103 as transistors having a channel forming region on the substrate 441. Further, the layer 24 shows a photoelectric conversion device 101 and a capacitor 106. Although not shown in FIG. 17, it is preferable to apply a transistor having a channel forming region to the substrate 441 as a configuration of the transistor 104 and the transistor 105. Further, FIG. 17 shows an example in which a transistor having a channel forming region is applied to the substrate 441 as a configuration of the transistor 102 and the transistor 103, but an OS transistor may be applied.
  • FIG. 17 Although the transistor is shown in a planar type in FIG. 17, it may be a fin type as shown in FIGS. 18A and 18B.
  • 18A is a cross-sectional view in the channel length direction
  • FIG. 18B is a cross-sectional view in the channel width direction at the position of the alternate long and short dash line B1-B2 shown in FIG. 18A.
  • the semiconductor layer 417 can be, for example, single crystal silicon (SOI (Silicon on Insulator)) formed on the insulating layer 416 on the substrate 441 of the layer 24.
  • SOI Silicon on Insulator
  • the photoelectric conversion device 101 shown in the layer 24 has the configuration of the pn junction type photodiode shown in FIG. 16A, and is composed of the layer 441n (n-type region) and the layer 441p (p-type region, a part of the substrate 441). There is.
  • the photoelectric conversion device 101 possessed by one pixel is surrounded by the element separation layer 443 and is separated from the photoelectric conversion device 101 of adjacent pixels.
  • the element separation layer 443 may have a function as a light-shielding layer or a reflection layer.
  • an inorganic insulating layer, an organic insulating layer, or the like can be used as the element separation layer 443.
  • a space may be provided in a part of the element separation layer 443.
  • the space may have a gas such as air or an inert gas. Further, the space may be in a decompressed state.
  • the transistor 102 when the transistor 102 is an n-channel type and the conductive type of each low resistance region functioning as a source and a drain is an n-type, one of the source or drain of the transistor 102 and n of the photoelectric conversion device 101. Is shared with the type area. In this configuration, the charge can be completely transferred by completely depleting the photoelectric conversion device 101, and noise can be reduced. Further, the region 441n_2 formed on the substrate 441 functions as the source or drain of the transistor 102.
  • the transistor 103 and the transistor 102 each have a gate electrode and a gate insulating layer, and in each transistor, the gate insulating layer is sandwiched between the gate electrode and the layer 441p.
  • the electrode 102G functions as a gate electrode of the transistor 102.
  • the insulating layer 222 is provided so as to cover the transistor 102, the transistor 103, and the photoelectric conversion device 101
  • the insulating layer 223 is provided so as to cover the insulating layer 222
  • the insulating layer 222 and the insulating layer 223 are provided. Is located between the substrate 441 and the capacitor 106.
  • the layer 24 has a capacitor 106.
  • the capacitor 106 has a wiring 128, a wiring 129, and an insulating layer 226 sandwiched between the wiring 128 and the wiring 129 and functioning as a dielectric. In FIG. 17, the capacitor 106 superimposes on the transistor 102, the transistor 103, and the photoelectric conversion device 101.
  • the wiring 128 and the wiring 121 are provided, for example, in contact with the insulating layer 223. Further, in the configuration shown in FIG. 17, the wiring 128 is electrically connected to one of the source and the drain of the transistor 103 via a plug provided in the insulating layer 223, and the wiring 121 is in the insulating layer 223 and the insulating layer 242. It is electrically connected to the layer 441p via a plug provided in.
  • the insulating layer 227 is provided so as to cover the capacitor 106, and the insulating layer 227 is located on the insulating layer 412 provided on the layer 21. In the configuration shown in FIG. 17 and the like, it is preferable to bond the insulating layer 227 and the insulating layer 412.
  • an inorganic insulating film such as a silicon oxide film or an organic insulating film such as an acrylic resin or a polyimide resin can be used.
  • a silicon nitride film, a silicon oxide film, an aluminum oxide film and the like may be laminated.
  • Conductors that can be used as wiring, electrodes and plugs for electrical connections between devices include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten and hafnium. , Vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. Etc. may be appropriately selected and used.
  • the conductor is not limited to a single layer, and may be a plurality of layers made of different materials.
  • the layer 25 is provided with a light-shielding layer 451 and an optical conversion layer.
  • the color filter 452G1 is shown as the optical conversion layer.
  • the layer 26 has an insulating layer 461 and a microlens array 462.
  • the light passing through the individual lenses of the microlens array 462 passes through the optical conversion layer directly below and irradiates the photoelectric conversion device 101.
  • the microlens array 462 the collected light can be incident on the photoelectric conversion device 101, so that photoelectric conversion can be performed efficiently.
  • the microlens array 462 is preferably formed of a resin or glass having high translucency with respect to light of a target wavelength.
  • the light-shielding layer 451 can suppress the inflow of light to adjacent pixels.
  • a material having a light-shielding property can be used for the light-shielding layer 451.
  • a material having a light transmittance of 15% or less can be used. More specifically, for example, a material having a light transmittance of 15% or less detected by the photoelectric conversion device 101 can be used.
  • a metal layer such as aluminum, tungsten, titanium, tantalum, molybdenum, chromium, or copper can be used. Further, the metal layer and the dielectric film may be laminated.
  • the dielectric film has a function as an antireflection film.
  • a color filter can be used for the optical conversion layer.
  • a color image can be obtained by assigning colors such as R (red), G (green), B (blue), Y (yellow), C (cyan), and M (magenta) to the color filter for each pixel.
  • visible light refers to, for example, light of 360 nm or more and 760 nm or less.
  • FIG. 19A shows a light-shielding layer 451, a plurality of photoelectric conversion devices 101 arranged in a matrix, a microlens array 462, and an optical conversion layer 452.
  • FIG. 19B shows a diagram in which the optical conversion layer 452 is omitted in FIG. 19A in order to make the photoelectric conversion device 101 and the microlens array 462 easier to see.
  • the light-shielding layer 451 is arranged in a grid pattern and has openings arranged in a matrix pattern. It is preferable that each of the plurality of photoelectric conversion devices 101 is arranged so that at least a part thereof is superimposed on the opening of the light shielding layer 451.
  • the color filter 452R red
  • the color filter 452G1 green
  • the color filter 452G2 green
  • the color filter 452B blue
  • the arrangement of the optical conversion layers shown in FIG. 19A may be referred to as a Bayer arrangement.
  • an example is shown in which one, one, or two color filters corresponding to red, blue, and green are used, but two color filters corresponding to red, blue, and green are used. It may be one, one, or one, or one, two, or one color filter corresponding to red, blue, and green, respectively.
  • the arrangement of the optical conversion layers can use adjacent 2 rows and 2 columns of pixels as color filters of the same color.
  • the arrangement of the optical conversion layers shown in FIG. 20A may be referred to as a quad Bayer arrangement.
  • the quad Bayer array is effective as a method of widening the dynamic range in a high-resolution image pickup device.
  • four pixels of the same color are arranged adjacent to each other. By processing the light detected by each of the four pixels of the same color as signals of different pixels, a high-resolution image can be obtained. Further, when the illuminance is low, the sensitivity can be increased and the dynamic range can be widened by operating adjacent four pixels of the same color as one pixel.
  • the ratio of the number of color filters corresponding to red: blue: green is 1: 1: 2 is shown, but the color filters corresponding to red: blue: green are shown.
  • the ratio of the number of color filters may be 2: 1: 1, or the ratio of the number of color filters corresponding to red: blue: green may be 1: 2: 1.
  • FIGS. 19A and 20A show a configuration in which one microlens is provided for one photoelectric conversion device 101, but as shown in FIG. 20B, two rows and two columns of pixels having the same color filter (2 rows and 2 columns). A microlens may be provided for a total of 4 pixels).
  • a light-shielding layer 451 is arranged between adjacent color filters, and the light-shielding layer 451 suppresses the inflow of light to adjacent pixels and suppresses color mixing in adjacent pixels. be able to.
  • the light-shielding layer 451 can be not provided between the adjacent color filters of the same color.
  • the light-receiving area of the pixel can be widened. Therefore, the sensitivity of the image pickup device can be increased, and the dynamic range of the image pickup device can be further expanded.
  • a conductor having translucency can be used.
  • a metal oxide having a transmittance of 70% or more and 100% or less, preferably 80% or more and less than 100% with respect to visible light is used.
  • the translucent conductor indium oxide, tin oxide, zinc oxide, indium-tin oxide, gallium-zinc oxide, indium-gallium-zinc oxide, graphene and the like can be used.
  • the photoelectric conversion device 101 has a pixel 10 whose approximately half surface is covered with a light-shielding layer 451.
  • the pixel 10 having the opening of the light-shielding layer 451 superimposed on the left half surface of the photoelectric conversion device 101 is named pixel 10_L.
  • the substantially right half surface of the photoelectric conversion device 101 and the light-shielding layer 451 are superimposed.
  • the pixel 10 having the opening of the light-shielding layer 451 on the substantially right half surface of the photoelectric conversion device 101 is named pixel 10_R.
  • pixel 10_R the left half surface and the light-shielding layer 451 are superimposed. Note that FIG.
  • FIG. 22A shows a top view in which the optical conversion layer 452, the microlens array 462, etc. are omitted in order to make the figure easier to see, but FIG. 23A also shows the microlens array 462, which is shown in FIG. 24A. Further shows the optical conversion layer 452 as well.
  • FIG. 22B shows a configuration in which a transparent conductive layer 455 is provided in place of a part of the light-shielding layer 451 in FIG. 22A. Note that FIG. 22B shows a top view in which the optical conversion layer 452, the microlens array 462, etc. are omitted in order to make the figure easier to see, but FIG. 23B also shows the microlens array 462, which is shown in FIG. 24B. Further shows the optical conversion layer 452 as well.
  • Pixel 10_L is superposed on the substantially left half of a square concentric with the optical axis of the microlens and the opening of the light-shielding layer 451.
  • the substantially right half of the square concentric with the optical axis of the microlens and the opening of the light-shielding layer 451 overlap.
  • Focus detection by the pupil division phase difference method can be performed by comparing the amount of light incident on the pixel 10_L and the amount of light incident on the pixel 10_R.
  • the optical axis of the microlens is, for example, a straight line passing through the center of the microlens when viewed from the upper surface.
  • the optical axis of the microlens is, for example, substantially perpendicular to the substrate 441.
  • both the pixel 10_L and the pixel 10_R have a photoelectric conversion device 101 having substantially the same shape when viewed from the upper surface.
  • at least a part of the portion where the photoelectric conversion device 101 of the pixel 10_L overlaps with the opening of the light-shielding layer 451 does not overlap with the opening of the light-shielding layer 451 in the photoelectric conversion device 101 of the pixel 10_R. It is a part.
  • the amount of light incident on the pixel 10_L and the amount of light incident on the pixel 10_R change according to the amount of deviation (defocus amount) from the focal position of the image formation.
  • the photographing lens is placed in front of the microlens and the photographing lens is adjusted back and forth to focus.
  • the amount of light incident on one pixel 10_L becomes stronger in one defocus state and weaker in the other defocus state.
  • the amount of light incident on the pixel 10_R is such that the amount of incident light becomes weaker in one defocus state, that is, the amount of light incident on the pixel 10_L becomes stronger, and the amount of light incident on the other defocus state, that is, the pixel 10_L. In the weakened state, the amount of incident light becomes strong.
  • the amount of deviation from the focal position can be detected.
  • the focus detection is performed here by comparing the light amounts of the substantially left half of the pixel and the substantially right half of the pixel, the upper half of the pixel and the lower half of the pixel may be used.
  • the shape of the light-shielding region and the openings are various. Can have.
  • the pixel 10_L is divided into two regions (hereinafter, the third region and the fourth region) by the optical axis of the microlens (hereinafter, the first microlens) superimposed on the pixel 10_L, or by the first straight line passing through the center.
  • the light-shielding layer 451 overlaps with preferably less than 30%, more preferably less than 20% of the third region. Further, the light-shielding layer 451 overlaps with preferably 60% or more, more preferably 70% or more, still more preferably 80% or more of the fourth region.
  • the fourth region is arranged in a region having a larger x-coordinate than the third region.
  • the opening of the light-shielding layer 451 overlaps with, for example, preferably 70% or more, more preferably 80% or more of the third region.
  • the pixel 10_R is divided into two regions (hereinafter, the fifth region and the sixth region) by the optical axis of the microlens (hereinafter, the second microlens) superimposed on the pixel 10_R, or by the second straight line passing through the center.
  • the light-shielding layer 451 overlaps with preferably 70% or more, more preferably 80% or more of the fifth region. Further, the light-shielding layer 451 superimposes on the sixth region, preferably less than 40%, more preferably less than 30%, still more preferably less than 20%.
  • the second straight line is a straight line perpendicular to the x-axis.
  • the sixth region is arranged in a region having a larger x coordinate than the fifth region.
  • the opening of the light-shielding layer 451 is superimposed, for example, preferably 60% or more, more preferably 70% or more, and further preferably 80% or more of the sixth region.
  • the fourth region is arranged on the right side of the third region. That is, when the pixel 10_L is divided into left and right regions by the first straight line, the light-shielding layer 451 is superimposed on the left region, preferably less than 40%, more preferably less than 30%, still more preferably less than 20%.
  • the area on the right side is preferably superimposed with 70% or more, more preferably 80% or more.
  • the opening of the light-shielding layer 451 overlaps, for example, preferably 60% or more, more preferably 70% or more, still more preferably 80% or more in the left region.
  • the sixth region is arranged on the right side of the fifth region. That is, when the pixel 10_R is divided into left and right regions by the second straight line, the light-shielding layer 451 superimposes preferably 70% or more, more preferably 80% or more on the left side region, and preferably 40 on the right side region. %, More preferably less than 30%, still more preferably less than 20%.
  • the opening of the light-shielding layer 451 overlaps, for example, preferably 60% or more, more preferably 70% or more, still more preferably 80% or more in the right region.
  • FIG. 24B an example in which a color filter corresponding to green is used in the pixel 10_L and the pixel 10_R is shown, but the color filter may not be provided in the pixel 10_L and the pixel 10_R.
  • the amount of light can be increased and the time required for focus detection may be shortened.
  • a wavelength cut filter is used for the optical conversion layer 452, it can be used as an image pickup device that can obtain images in various wavelength regions.
  • an infrared filter that blocks light below the wavelength of visible light is used in the optical conversion layer 452, it can be used as an infrared image pickup device. Further, if a filter that blocks light having a wavelength of near infrared rays or less is used for the optical conversion layer 452, a far infrared ray imaging device can be obtained. Further, if the optical conversion layer 452 uses an ultraviolet filter that blocks light having a wavelength equal to or higher than that of visible light, the optical conversion layer 452 can be used as an ultraviolet image pickup device.
  • optical conversion layers having different functions may be mixed and arranged in one image pickup apparatus.
  • each filter corresponding to red, green, blue, and infrared can be assigned to a different pixel.
  • FIG. 25A shows an example in which the color filter 452R (red), the color filter 452G1 (green), the color filter 452B (blue), and the infrared filter 452IR are assigned to different pixels in the quad Bayer arrangement. In this configuration, a visible light image and an infrared light image can be acquired at the same time.
  • each filter corresponding to red, green, blue, and ultraviolet can be assigned to different pixels.
  • FIG. 25B shows an example in which the color filter 452R (red), the color filter 452G1 (green), the color filter 452B (blue), and the ultraviolet filter 452UV are assigned to different pixels in the quad Bayer arrangement. In this configuration, a visible light image and an ultraviolet light image can be acquired at the same time.
  • a scintillator is used for the optical conversion layer 452, it can be an image pickup device that obtains an image that visualizes the intensity of radiation used in an X-ray image pickup device or the like.
  • radiation such as X-rays transmitted through a subject
  • a scintillator it is converted into light (fluorescence) such as visible light or ultraviolet light by a photoluminescence phenomenon.
  • the image data is acquired by detecting the light with the photoelectric conversion device 101.
  • an image pickup device having the above configuration may be used for a radiation detector or the like.
  • the scintillator contains a substance that absorbs the energy and emits visible light or ultraviolet light when irradiated with radiation such as X-rays and gamma rays.
  • Gd 2 O 2 S Tb
  • Gd 2 O 2 S Pr
  • Gd 2 O 2 S Eu
  • BaFCl Eu
  • NaI, CsI, CaF 2 , BaF 2 , CeF 3 LiF, LiI, ZnO and the like.
  • Those dispersed in resin or ceramics can be used.
  • imaging with infrared light or ultraviolet light inspection functions, security functions, sensor functions, etc. can be added to the imaging device. For example, by performing imaging with infrared light, non-destructive inspection of products, selection of agricultural products (sugar content meter function, etc.), vein recognition, medical inspection, etc. can be performed. Further, by performing imaging with ultraviolet light, it is possible to detect ultraviolet light emitted from a light source or a flame, and it is possible to manage a light source, a heat source, a production device, and the like.
  • FIG. 26 is a cross-sectional view corresponding to the configuration shown in FIGS. 21B, 25, etc., in which a part of the light-shielding layer 451 is replaced with the transparent conductive layer 455.
  • the insulating layer 453 is provided on the light-shielding layer 451 and the transparent conductive layer 455 is provided on the insulating layer 453.
  • An opening is provided in the insulating layer 453, and the transparent conductive layer 455 and the light shielding layer 451 can be electrically connected to each other.
  • an opening of the insulating layer 453 is provided on the light-shielding layer 451 so that the transparent conductive layer 455 is embedded in the opening, and the light-shielding layer 451 and the transparent conductive layer 455 are in contact with each other. It is shown.
  • adjacent color filters may be arranged at intervals, and the resin may be arranged between the adjacent color filters.
  • the resin is provided, for example, on the transparent conductive layer 455. Further, the resin may be in contact with the upper surface of the transparent conductive layer 455. Further, in FIG. 27, for example, the color filter is covered with a resin or the like.
  • a gap may be provided between adjacent color filters.
  • the resin provided between the adjacent color filters may come into contact with the upper surface of the light-shielding layer 451.
  • FIG. 28 shows an example of a cross-sectional configuration applicable to the pixel 10_L.
  • FIG. 29 shows an example of a cross-sectional configuration applicable to the pixel 10_R.
  • the light-shielding layer 451 has an opening that overlaps with approximately the left half surface of the photoelectric conversion device 101. Further, the light-shielding layer 451 has a function of light-shielding approximately the right half surface of the photoelectric conversion device 101.
  • the microlens array 462 of the luminous flux 454 incident on the microlens superimposed on the photoelectric conversion device and 101 the luminous flux incident on the left half surface of the lens is incident on the photoelectric conversion device 101.
  • the light-shielding layer 451 has an opening that overlaps with the approximately right half surface of the photoelectric conversion device 101. Further, the light-shielding layer 451 has a function of light-shielding approximately the left half surface of the photoelectric conversion device 101.
  • the microlens array 462 of the luminous flux 454 incident on the microlens superimposed on the photoelectric conversion device and 101 the luminous flux incident on the right half surface of the lens is incident on the photoelectric conversion device 101.
  • FIG. 30 shows an example in which the layer 25 has a liquid crystal element 470.
  • the liquid crystal element 470 shown in FIG. 30 has a transparent conductive layer 455, a transparent conductive layer 471, and a liquid crystal layer 472.
  • a substrate 463a and a polarizing plate 464a are provided between the liquid crystal element 470 and the substrate 441, and a substrate 463b and a polarizing plate 464b are provided between the liquid crystal element 470 and the microlens array 462.
  • an insulating layer 473 may be provided between the liquid crystal element 470 and the optical conversion layer 452.
  • the transmittance of the liquid crystal element 470 can be controlled.
  • the liquid crystal element 470 can function as a light-shielding layer. For example, only when the image pickup apparatus performs focus detection, an electric signal is given to the liquid crystal element 470 to block only one side of the photoelectric conversion device 101, and when focus detection is not performed, the transmittance is increased to detect focus. If this is not done, the sensitivity of the pixel can be increased.
  • liquid crystal element for example, a liquid crystal element to which a vertical orientation (VA: Vertical Alignment) mode is applied can be used.
  • VA Vertical Alignment
  • the vertical alignment mode an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV (Advanced Superior View) mode and the like can be used.
  • liquid crystal element a liquid crystal element to which various modes are applied can be used.
  • a TN (Twisted Nematic) mode a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Synmetrically assigned Micro-cell) mode, and an OCere , FLC (Ferroelectric Liquid Crystal) mode, AFLC (Antiferroelectric Liquid Crystal) mode, ECB (Electricularly Controlled Birefringence) mode, guest host mode and the like can be used.
  • the liquid crystal element is an element that controls the transmission or non-transmission of light by the optical modulation action of the liquid crystal.
  • the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field).
  • the liquid crystal used for the liquid crystal element includes a thermotropic liquid crystal, a low molecular weight liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC: Polymer Dispersed Liquid Crystal), a polymer network type liquid crystal (PNLC: Polymer Network Liquid Crystal), and the like.
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer network Liquid Crystal
  • a strong dielectric liquid crystal, an anti-strong dielectric liquid crystal, or the like can be used.
  • These liquid crystal materials show a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase and
  • liquid crystal material either a positive type liquid crystal or a negative type liquid crystal may be used, and the optimum liquid crystal material may be used according to the applicable mode and design.
  • an alignment film can be provided to control the orientation of the liquid crystal display.
  • a liquid crystal showing a blue phase without using an alignment film may be used.
  • the blue phase is one of the liquid crystal phases, and is a phase that appears immediately before the transition from the cholesteric phase to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase is expressed only in a narrow temperature range, a liquid crystal composition mixed with a chiral agent of several weight% or more is used for the liquid crystal layer in order to improve the temperature range.
  • a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response rate and is optically isotropic.
  • the liquid crystal composition containing the liquid crystal exhibiting the blue phase and the chiral agent does not require an orientation treatment and has a small viewing angle dependence.
  • the rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. ..
  • FIG. 31 shows an example of a configuration in which an OS transistor is used as the transistor 102 and the transistor 103.
  • the transistor 102 and the transistor 103 are provided so as to overlap with the photoelectric conversion device 101, and the capacitor 106 is provided between the photoelectric conversion device 101 and the transistor 102 and the transistor 103.
  • the transistor 102 and the transistor 103 may be arranged between the photoelectric conversion device 101 and the capacitor 106.
  • the transistor 102 and the transistor 103 are arranged in a region deeper than the photoelectric conversion device 101 when viewed from the surface of the substrate 441 to be irradiated with light. Therefore, the influence of light irradiation on the transistor 102 and the transistor 103 can be reduced. Therefore, it may not be necessary to provide the light-shielding layer 451. Further, a transparent conductive layer 455 may be provided instead of the light-shielding layer 451.
  • the substrate 441 can be provided with transistors such as transistors 104 and transistors 105, capacitive elements, and the like.
  • an insulating layer 425 is provided between the transistor 102 and the transistor 103 and a semiconductor element such as a transistor provided on the substrate 441.
  • 32A to 32D are used to show an example of the configuration of the OS transistor applicable to the transistor of one aspect of the present invention.
  • the OS transistor shown in FIG. 32A is a self-aligned type in which an insulating layer is provided on a laminate of an oxide semiconductor layer and a conductive layer, and an opening reaching the oxide semiconductor layer is provided to form a source electrode 705 and a drain electrode 706. It is the composition of.
  • the OS transistor can be configured to have a channel forming region 708, a source region 703, and a drain region 704 formed in the oxide semiconductor layer, as well as a gate electrode 701 and a gate insulating film 702. At least the gate insulating film 702 and the gate electrode 701 are provided in the opening. An oxide semiconductor layer 707 may be further provided in the opening.
  • the OS transistor may have a self-aligned configuration in which the source region 703 and the drain region 704 are formed in the semiconductor layer using the gate electrode 701 as a mask.
  • FIG. 32C it may be a non-self-aligned top gate type transistor having a region where the source electrode 705 or the drain electrode 706 and the gate electrode 701 overlap.
  • the OS transistor shows a structure having a back gate 735, it may have a structure without a back gate.
  • the back gate 735 may be electrically connected to the front gate of the transistor provided opposite to each other as shown in the cross-sectional view in the channel width direction of the transistor shown in FIG. 32D.
  • FIG. 32D shows a cross section of the transistor C1-C2 of FIG. 32A as an example, but the same applies to transistors having other structures.
  • the back gate 735 may be configured to be able to supply a fixed potential different from that of the front gate.
  • the insulating layer 425 has a function as a blocking layer.
  • the blocking layer it is preferable to use a film having a function of preventing the diffusion of hydrogen.
  • hydrogen is required to terminate dangling bonds, but hydrogen in the vicinity of the OS transistor is one of the factors that generate carriers in the oxide semiconductor layer, which reduces reliability. .. Therefore, it is preferable to provide a hydrogen blocking film between the layer on which the Si device is formed and the layer on which the OS transistor is formed.
  • the blocking film for example, aluminum oxide, aluminum nitride, gallium oxide, gallium oxide, yttrium oxide, yttrium oxide, hafnium oxide, hafnium oxide, yttria-stabilized zirconia (YSZ) and the like can be used.
  • aluminum oxide, aluminum nitride, gallium oxide, gallium oxide, yttrium oxide, yttrium oxide, hafnium oxide, hafnium oxide, yttria-stabilized zirconia (YSZ) and the like can be used.
  • FIG. 33A is an external perspective view of the upper surface side of the package containing the image sensor chip.
  • the package has a package substrate 510 for fixing the image sensor chip 550 (see FIG. 33C), a cover glass 520, an adhesive 530 for adhering the two, and the like.
  • FIG. 33B is an external perspective view of the lower surface side of the package.
  • the lower surface of the package has a BGA (Ball grid array) with solder balls as bumps 540.
  • BGA Ball grid array
  • LGA Land grid array
  • PGA Peripheral Component Interconnect Express
  • FIG. 33C is a perspective view of the package shown by omitting a part of the cover glass 520 and the adhesive 530.
  • An electrode pad 560 is formed on the package substrate 510, and the electrode pad 560 and the bump 540 are electrically connected via a through hole.
  • the electrode pad 560 is electrically connected to the image sensor chip 550 by a wire 570.
  • FIG. 33D is an external perspective view of the upper surface side of the camera module in which the image sensor chip is housed in a lens-integrated package.
  • the camera module has a package substrate 511 for fixing an image sensor chip 551 (see FIG. 33F), a lens cover 521, a lens 535, and the like.
  • an IC chip 590 (see FIG. 33F) having functions such as a drive circuit for an image pickup device and a signal conversion circuit is also provided between the package substrate 511 and the image sensor chip 551, and is used as a SiP (System in package). It has a configuration.
  • FIG. 33E is an external perspective view of the lower surface side of the camera module.
  • the lower surface and the side surface of the package substrate 511 have a QFN (Quad flat no-lead package) configuration in which a land 541 for mounting is provided.
  • the configuration is an example, and a QFP (Quad flat package) or the above-mentioned BGA may be provided.
  • FIG. 33F is a perspective view of the module shown by omitting a part of the lens cover 521 and the lens 535.
  • the land 541 is electrically connected to the electrode pad 561, and the electrode pad 561 is electrically connected to the image sensor chip 551 or the IC chip 590 by a wire 571.
  • the image sensor chip By housing the image sensor chip in the above-mentioned package, it can be easily mounted on a printed circuit board or the like, and the image sensor chip can be incorporated into various semiconductor devices and electronic devices.
  • Electronic devices that can use the image pickup device include a display device, a personal computer, an image storage device or image reproduction device provided with a recording medium, a mobile phone, a game machine including a portable type, and a portable data terminal.
  • Electronic book terminals video cameras, cameras such as digital still cameras, goggle type displays (head mount displays), navigation systems, sound reproduction devices (car audio, digital audio players, etc.), copiers, facsimiles, printers, multifunction printers , Automatic cash deposit / payment machine (ATM), vending machine, etc.
  • Specific examples of these electronic devices are shown in FIGS. 34A to 34F.
  • FIG. 34A is an example of a mobile phone, which has a housing 981, a display unit 982, an operation button 983, an external connection port 984, a speaker 985, a microphone 986, a camera 987, and the like.
  • the mobile phone includes a touch sensor on the display unit 982. All operations such as making a phone call or inputting characters can be performed by touching the display unit 982 with a finger or a stylus.
  • the image pickup apparatus of one aspect of the present invention and the operation method thereof can be applied to the mobile phone, and an infrared light image can be acquired in addition to a color image.
  • FIG. 34B is a portable data terminal, which has a housing 911, a display unit 912, a speaker 913, a camera 919, and the like.
  • Information can be input / output by the touch panel function of the display unit 912.
  • characters and the like can be recognized from the image acquired by the camera 919, and the characters can be output as voice by the speaker 913.
  • the image pickup apparatus of one aspect of the present invention and the operation method thereof can be applied to the portable data terminal, and an infrared light image can be acquired in addition to a color image.
  • FIG. 34C is a surveillance camera, which has a support base 951, a camera unit 952, a protective cover 953, and the like.
  • the camera unit 952 is provided with a rotation mechanism or the like, and by installing it on the ceiling, it is possible to take an image of the entire surroundings.
  • An image pickup apparatus according to one aspect of the present invention and an operation method thereof can be applied to an element for image acquisition in the camera unit, and an infrared light image can be acquired in addition to a color image.
  • the surveillance camera is an idiomatic name and does not limit its use.
  • a device having a function as a surveillance camera is also called a camera or a video camera.
  • FIG. 34D is a video camera, which has a first housing 971, a second housing 972, a display unit 973, an operation key 974, a lens 975, a connection unit 976, a speaker 977, a microphone 978, and the like.
  • the operation key 974 and the lens 975 are provided in the first housing 971, and the display unit 973 is provided in the second housing 972.
  • the image pickup apparatus of one aspect of the present invention and the operation method thereof can be applied to the video camera, and an infrared light image can be acquired in addition to a color image.
  • FIG. 34E is a digital camera, which has a housing 961, a shutter button 962, a microphone 963, a light emitting unit 967, a lens 965, and the like.
  • the image pickup apparatus of one aspect of the present invention and the operation method thereof can be applied to the digital camera, and an infrared light image can be acquired in addition to a color image.
  • FIG. 34F is a wristwatch-type information terminal, which has a display unit 932, a housing / wristband 933, a camera 939, and the like.
  • the display unit 932 includes a touch panel for operating the information terminal.
  • the display unit 932 and the housing / wristband 933 have flexibility and are excellent in wearability to the body.
  • the image pickup apparatus of one aspect of the present invention and the operation method thereof can be applied to the information terminal, and an infrared light image can be acquired in addition to a color image.
  • FIG. 35A illustrates an external view of an automobile as an example of a moving body.
  • FIG. 35B is a diagram that simplifies the exchange of data in the automobile.
  • the automobile 890 has a plurality of cameras 891 and the like. An image pickup apparatus of one aspect of the present invention and an operation method thereof can be applied to the camera 891. Further, the automobile 890 is equipped with various sensors (not shown) such as an infrared radar, a millimeter wave radar, and a laser radar.
  • the integrated circuit 893 can be used for the camera 891 and the like.
  • the camera 891 processes a plurality of images obtained in a plurality of imaging directions 892 by the integrated circuit 893, and the host controller 895 or the like collectively analyzes the plurality of images via the bus 894 or the like to perform a guard rail. It is possible to judge the surrounding traffic conditions such as the presence or absence of pedestrians and perform automatic driving. It can also be used in systems for road guidance, danger prediction, and the like.
  • the obtained image data is subjected to arithmetic processing such as a neural network to increase the resolution of the image, reduce image noise, face recognition (security purpose, etc.), and object recognition (purpose of automatic driving).
  • arithmetic processing such as a neural network to increase the resolution of the image, reduce image noise, face recognition (security purpose, etc.), and object recognition (purpose of automatic driving).
  • Etc. image compression, image correction (wide dynamic range), image restoration of lensless image sensor, positioning, character recognition, reduction of reflection reflection, etc. can be performed.
  • the automobile may be an automobile having an internal combustion engine, an electric vehicle, a hydrogen vehicle, or the like.
  • the moving body is not limited to the automobile.
  • examples of moving objects include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc., and the computer of one aspect of the present invention is applied to these moving objects. Therefore, it is possible to provide a system using artificial intelligence.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

高機能の撮像装置を提供する。または小型の撮像装置を提供する。または高速動作が可能な撮像装置などを提供する。または信頼性の高い撮像装置を提供する。 画素アレイと、画素アレイ上の遮光層および透明導電層を有し、遮光層は第１画素と重畳する第１領域と、第２画素と重畳する第２領域を有し、透明導電層は第１領域と重畳する領域と、第２領域と重畳する領域と、を有し、透明導電層は透光性を有し、透明導電層は第１領域と第２領域に電気的に接続され、第１画素が有する光電変換デバイスには第１の光が入射し、第２画素が有する光電変換デバイスには第２の光が入射し、第１の光が変換されて生成される第１の電気信号と、第２の光が変換されて生成される第２の電気信号を用い、結像の焦点位置の検出を行う機能を有する撮像装置である。

Description

撮像装置、電子機器および移動体
　本発明の一態様は、撮像装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
　基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献１に開示されている。
　また撮像装置に求められる性能の一例として、高い精細度と、精度の高い自動焦点（ａｕｔｏ−ｆｏｃｕｓ）機能が挙げられる（非特許文献１）。
　焦点検出の方式として、瞳分割位相差方式を用いる一例が特許文献２に開示されている。
特開２０１１−１１９７１１号公報 特開２０１２−１６５０７０号公報
　本発明の一態様では、高機能の撮像装置を提供することを目的の一つとする。または、小型の撮像装置を提供することを目的の一つとする。または、高速動作が可能な撮像装置などを提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、上記撮像装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、ｎ個の画素（ｎは４以上の自然数）を有する画素アレイと、画素アレイ上に配置される遮光層および透明導電層と、を有し、ｎ個の画素のそれぞれは、光電変換デバイスを有し、遮光層は、第１画素と重畳する第１領域と、第２画素と重畳する第２領域と、を有し、透明導電層は、第１領域と重畳する領域と、第２領域と重畳する領域と、を有し、透明導電層は、透光性を有し、透明導電層は、第１領域と第２領域に電気的に接続され、第１画素が有する光電変換デバイスには、第１の光が入射し、第２画素が有する光電変換デバイスには、第２の光が入射し、第１の光が変換されて生成される第１の電気信号と、第２の光が変換されて生成される第２の電気信号と、を用いて処理を行う機能を有する撮像装置である。
　また、上記構成において、第１の光が変換されて生成される第１の電気信号と、第２の光が変換されて生成される第２の電気信号と、を用い、結像の焦点位置の検出を行う機能を有することが好ましい。
　また、上記構成において、透明導電層は、第３画素乃至第ｎ画素の２以上と重畳する領域を有することが好ましい。
　また上記構成において、透明導電層は、配列された複数の開口部を有し、複数の開口部のそれぞれは、第３画素乃至第ｎ画素の一以上と重畳し、複数の開口部が配列することにより格子状の形状を成すことが好ましい。
　また上記構成において、ｍ個のマイクロレンズ（ｍは（ｎ−１）以下の自然数）を有するマイクロレンズアレイを有し、第１マイクロレンズは、第１画素と重畳し、第２マイクロレンズは、第２画素と重畳し、上面視において、第１マイクロレンズの光軸を通る第１直線により第１画素を第３領域および第４領域の２つの領域に分ける場合において、第１領域は、第３領域の４０％未満と重畳し、第４領域の７０％以上と重畳し、上面視において、第２マイクロレンズの光軸を通る第２直線により第２画素を第５領域および第６領域の２つの領域に分ける場合において、第２領域は、第５領域の７０％以上と重畳し、第６領域の４０％未満と重畳し、第１直線と第２直線は平行であり、上面視において、第１直線および第２直線に垂直な方向をｘ軸とし、第４領域は第３領域よりもｘ座標の大きい領域に配置され、第６領域は第５領域よりもｘ座標の大きい領域に配置されることが好ましい。
　また上記構成において、ｍ個のマイクロレンズ（ｍは（ｎ−１）以下の自然数）を有するマイクロレンズアレイを有し、第１マイクロレンズは、第１画素、第２画素、第３画素および第４画素と重畳し、第２マイクロレンズは、第５画素、第６画素、第７画素および第８画素と重畳することが好ましい。
　また上記構成において、遮光層は、第１の開口部を有し、第１の開口部は、第５画素、第６画素、第７画素および第８画素と重畳し、透明導電層は、第１の開口部と重畳する領域を有することが好ましい。
　また上記構成において、第３画素乃至第ｎ画素のそれぞれの上に、赤色、緑色または青色のいずれかの色のカラーフィルタが重畳して設けられ、第１画素、第２画素、第３画素および第４画素には、同じ色のカラーフィルタが設けられ、第５画素、第６画素、第７画素および第８画素には、同じ色のカラーフィルタが設けられることが好ましい。
　また上記構成において、ｎ個の画素のそれぞれは、トランジスタを有し、遮光層は、第３画素乃至第ｎ画素のそれぞれが有するトランジスタの一以上と重畳することが好ましい。
　また上記構成において、ｎ個の画素のそれぞれは、チャネル形成領域に酸化物半導体を有するトランジスタを有することが好ましい。
　また上記構成において、光電変換デバイスは、シリコン基板上に設けられるｐｎ接合型ダイオードであることが好ましい。
　または、本発明の一態様は、２以上の画素を有する画素アレイと、画素アレイ上に配置される液晶素子と、を有し、画素アレイが有する画素のそれぞれは、光電変換デバイスを有し、液晶素子は、第１画素と重畳する第１領域と、第２画素と重畳する第２領域と、を有し、第１画素が有する光電変換デバイスには、第１の光が入射し、第２画素が有する光電変換デバイスには、第２の光が入射し、第１の光が変換されて生成される第１の電気信号と、第２の光が変換されて生成される第２の電気信号と、を用い、結像の焦点位置の検出を行う機能を有する撮像装置である。
　また上記構成において、液晶素子は、焦点位置の検出を行う場合においては光を遮光し、行わない場合においては光を透過する機能を有することが好ましい。
　または、本発明の一態様は、上記のいずれか一に記載の撮像装置と、表示部と、を有する電子機器である。
　または、本発明の一態様は、上記のいずれか一に記載の撮像装置と、画像処理を行う機能を有する集積回路と、を有する移動体である。
　本発明の一態様を用いることで、高機能の撮像装置を提供することができる。または、小型の撮像装置を提供することができる。または、高速動作が可能な撮像装置などを提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、上記撮像装置の駆動方法を提供することができる。または、新規な半導体装置などを提供することができる。
図１は、画素を説明する図である。
図２は、画素を説明する図である。
図３Ａ、図３Ｂは、画素回路を説明する図である。
図４Ａ、図４Ｂは、画素回路のレイアウトを説明する図である。
図５Ａ、図５Ｂは、画素回路を説明する図である。
図６は、画素の動作を説明するタイミングチャートである。
図７は、撮像装置を説明するブロック図である。
図８Ａ、図８Ｂは、画素回路を説明する図である。
図９は、撮像装置を説明するブロック図である。
図１０は、画素ブロック２００および回路２０１を説明する図である。
図１１Ａ、図１１Ｂは、画素１００を説明する図である。
図１２Ａ、図１２Ｂは、画素ブロック２００および回路２０１の動作を説明するタイミングチャートである。
図１３Ａ、図１３Ｂは、回路３０１および回路３０２を説明する図である。
図１４は、メモリセルを説明する図である。
図１５Ａ、図１５Ｂは、ニューラルネットワークの構成例を示す図である。
図１６Ａ、図１６Ｂは、光電変換デバイスの構成例を説明する図である。
図１７は、撮像装置の断面図の一例である。
図１８Ａ、図１８Ｂ、図１８Ｃは、トランジスタの断面の一例である。
図１９Ａ、図１９Ｂは、撮像装置の上面図の一例である。
図２０Ａ、図２０Ｂは、撮像装置の上面図の一例である。
図２１Ａ、図２１Ｂは、撮像装置の上面図の一例である。
図２２Ａ、図２２Ｂは、撮像装置の上面図の一例である。
図２３Ａ、図２３Ｂは、撮像装置の上面図の一例である。
図２４Ａ、図２４Ｂは、撮像装置の上面図の一例である。
図２５Ａ、図２５Ｂは、撮像装置の上面図の一例である。
図２６は、撮像装置の断面図の一例である。
図２７は、撮像装置の断面図の一例である。
図２８は、撮像装置の断面図の一例である。
図２９は、撮像装置の断面図の一例である。
図３０は、撮像装置の断面図の一例である。
図３１は、撮像装置の断面図の一例である。
図３２Ａ、図３２Ｂ、図３２Ｃ、図３２Ｄは、トランジスタの断面の一例である。
図３３Ａ乃至図３３Ｆは、撮像装置を収めたパッケージ、モジュールの斜視図である。
図３４Ａ乃至図３４Ｆは、電子機器を明する図である。
図３５Ａ、図３５Ｂは、自動車を説明する図である。
　実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
　また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。
　また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が一つまたは複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。
（実施の形態１）
　本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
＜積層構造＞
　図１は、本発明の一態様の撮像装置の画素の断面図である。画素は層２１、層２４、層２５、層２６が積層された構造を有する。層２１は、支持基板等を有する。層２４は、トランジスタ、光電変換デバイス等を有する。層２５は、光学変換層等を有する。層２６は、マイクロレンズアレイ等を有する。
　層２４に設けられるトランジスタ等で、画素回路（光電変換デバイスを除く）、画素回路の駆動回路、読み出し回路、メモリ回路、演算回路などを構成することができる。なお、以下の説明において、これらの回路を総称して機能回路と呼ぶことがある。
　各層の詳細な構成を、図２を用いて説明する。図２は、図１に示す積層構造を各層に分離した図である。なお、各層が有する要素は図２に示す要素に限定されるものではなく、他の要素が含まれていてもよい。また、２つの層が接する構成において、その境近傍に配置される絶縁層などの要素は、便宜的に一方の層の要素として図示しているが、他方の層の要素であってもよい。
＜層２１＞
　層２１は支持基板であり、硬質で表面が平坦であることが好ましい。例えば、シリコン等の半導体基板、ガラス基板、セラミクス基板、金属基板、樹脂基板などを用いることができる。例えば後述する図１７に示す構成においては、層２１は、基板４１１と、基板４１１を覆う絶縁層４１２と、により構成される。また、層２１が設けられない構成としてもよい。
＜層２４＞
　層２４は、基板４４１に設けられた光電変換デバイス１０１と、回路部９０１と、を有する。回路部９０１は例えば、基板４４１にチャネル領域が形成されたトランジスタを有する。基板４４１としてシリコン、炭化シリコン、ゲルマニウム、シリコンゲルマニウム、酸化物半導体、等を用いることができる。光電変換デバイス１０１として例えば、フォトダイオードを用いることができる。フォトダイオードとして、基板４４１の一つの面を第１の受光面としたｐｎ接合型フォトダイオードを用いることができる。なお、図２において光電変換デバイス１０１を示す領域と、回路部９０１を示す領域と、は矩形の形状で示しているが、それぞれの領域は自由な形状の領域を有することができる。また、互いが重畳する領域を有してもよい。また、互いの構成要素の一部を共通としてもよい。例えば、光電変換デバイス１０１と電気的に接続されるトランジスタは、ソースおよびドレインの一方を、光電変換デバイス１０１のｎ型領域あるいはｐ型領域と兼ねることができる。
＜層２５＞
　層２５は、光学変換層が設けられた層であり、ここでは、カラー撮像に対応するカラーフィルタ４５２Ｒ、４５２Ｇ１、４５２Ｇ２、４５２Ｂが設けられた例を示している。また、層２５は、遮光層４５１を有する。
　カラーフィルタ４５２Ｒは赤色に着色されており、カラーフィルタ４５２Ｇ１、カラーフィルタ４５２Ｇ２は緑色に着色されており、カラーフィルタ４５２Ｂは青色に着色されている。カラーフィルタ４５２Ｒ、カラーフィルタ４５２Ｇ１、カラーフィルタ４５２Ｇ２、カラーフィルタ４５２Ｂは、それぞれに対応する光電変換デバイス１０１と重なる領域に設けられる。
　遮光層４５１は、各カラーフィルタの間、例えば境と重なる位置、に設けられ、カラーフィルタを通る光が隣接する画素に侵入することを防ぐことができる。
　遮光層４５１は回路部９０１が有するトランジスタの一以上と重畳する領域を有することが好ましい。より具体的には例えば、遮光層４５１は後述するトランジスタ１０２と重畳する領域を有する。また遮光層４５１は後述するトランジスタ１０３と重畳する領域を有してもよい。遮光層４５１がトランジスタと重畳することにより、トランジスタへの光の入射を抑制することができ、トランジスタにリーク電流が流れること、およびトランジスタが劣化すること、等を抑制することができる。特に、撮像装置にグローバルシャッタ方式を適用する場合には、リーク電流を抑制することにより、保持された電荷のリークを抑制することができるため、好ましい。
　一方、遮光層４５１を回路部９０１が有するトランジスタと重畳しない構成としてもよい。例えば、ローリングシャッタ方式を適用する場合には、遮光層４５１に替えて、後述する透明導電層４５５を用いた構成とすることができる。透明導電層４５５を用いることにより、光電変換デバイス１０１へ入射する光の量が多くなり、撮像装置の感度を高めることができる場合がある。
　また、層２５はシャッターを有してもよい。シャッターは、光の透過率を制御する機能を有することが好ましい。例えばシャッターは、電気信号に応じて遮光モードと透光モードを切り替えられることが好ましい。シャッターは光電変換デバイス１０１の少なくとも一部と重畳して設けられることが好ましい。
　シャッターとして例えば、液晶素子を用いることができる。液晶素子は例えば、遮光層４５１に替えて設けられる。あるいは、液晶素子は例えば、遮光層およびカラーフィルタの少なくとも一と重畳するように設けられる。また、液晶素子は例えば、層２４と、カラーフィルタとの間に設けられる。
　液晶素子はマトリクス状に複数、配置されることが好ましい。液晶素子は例えば、一つの画素に対して一つ設けられる。あるいは液晶素子は複数の画素に対して一つ、設けられてもよい。あるいは液晶素子は、一つの画素に対して複数、設けられてもよい。
　液晶素子に印加する電界を制御することにより、液晶素子の透過率を制御することができる。液晶素子に印加する電界を制御し、透過率を低くすることにより、液晶素子は遮光層として機能することができる。
　また液晶素子は、透光性を有する一対の電極に液晶層が挟まれる構成を有することが好ましい。このような構成とすることにより、遮光の必要がない場合には液晶素子に印加する電界を制御することにより、液晶素子の透過率を高めることができる。
＜層２６＞
　層２６は、マイクロレンズアレイ４６２、および絶縁層４６１を有する。マイクロレンズアレイ４６２は、入射した光を集光することにより、光電変換デバイス１０１に効率よく光を入射させる機能を有する。
＜画素回路１＞
　図３Ａは、画素１０の一例を説明する回路図である。画素１０は、光電変換デバイス１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、トランジスタ１０５と、キャパシタ１０６を有する。例えば、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、およびキャパシタ１０６は、図２に示す回路部９０１が有する要素とすることができる。
　光電変換デバイス１０１の一方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、トランジスタ１０３のソースまたはドレインの一方、トランジスタ１０４のゲート、およびキャパシタ１０６の一方の電極と電気的に接続される。トランジスタ１０４のソースまたはドレインの一方は、トランジスタ１０５のソースまたはドレインの他方と電気的に接続される。
　ここで、トランジスタ１０２のソースまたはドレインの他方と、トランジスタ１０３のソースまたはドレインの一方と、トランジスタ１０４のゲートと、キャパシタ１０６の一方の電極が電気的に接続される点をノードＦＤとする。ノードＦＤは、電荷検出部として機能させることができる。
　光電変換デバイス１０１の他方の電極は、配線１２１と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１２２と電気的に接続される。トランジスタ１０４のソースまたはドレインの他方は、配線１２２と電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、配線１２３と電気的に接続される。
　トランジスタ１０２のゲートは、配線１３１と電気的に接続される。トランジスタ１０３のゲートは、配線１３２と電気的に接続される。トランジスタ１０５のゲートは、配線１３３と電気的に接続される。
　配線１２１および１２２は、電源線としての機能を有することができる。図３Ａに示す構成では、配線１２１は低電位電源線、配線１２２は高電位電源線として機能させればよい。
　配線１３１、１３２、１３３は、各トランジスタの導通を制御する信号線としての機能を有することができる。配線１２３は出力線としての機能を有することができ、例えば、相関二重サンプリング回路（ＣＤＳ回路）、Ａ／Ｄ変換回路などを有する読み出し回路と電気的に接続される。
　トランジスタ１０２は、光電変換デバイス１０１から電荷を読み出し、ノードＦＤの電位を制御する機能を有する。トランジスタ１０３は、ノードＦＤの電位をリセットする機能を有する。トランジスタ１０４は、ソースフォロア回路の要素として機能する。トランジスタ１０５は、画素の出力を選択する機能を有する。
　なお、画素１０の回路は、図３Ｂに示すように、光電変換デバイス１０１のカソードとアノードの接続の関係を図３Ａとは逆にしてもよい。この場合は、トランジスタ１０３のソースまたはドレインの他方を配線１２４に電気的に接続し、配線１２１、１２２を高電位電源線、配線１２４を低電位電源線として機能させればよい。
＜レイアウト１＞
　図４Ａに、図３Ａ、図３Ｂに示す画素１０の要素を簡易的にレイアウトした上面図の一例を示す。また、図４Ｂは、図４Ａにおいて、回路部９０１およびその近傍を拡大して示した図である。
　トランジスタ１０２は、ソース領域とドレイン領域に挟まれるゲート電極１４２を有する。トランジスタ１０３は、ソース領域とドレイン領域に挟まれるゲート電極１４３を有する。トランジスタ１０４は、ソース領域とドレイン領域に挟まれるゲート電極１４４を有する。トランジスタ１０５は、ソース領域とドレイン領域に挟まれるゲート電極１４５を有する。
　図４Ａおよび図４Ｂにおいて、光電変換デバイス１０１の一方の電極と、トランジスタ１０２のソースおよびドレインの一方と、は共有される。トランジスタ１０２のソースおよびドレインの他方と、トランジスタ１０３のソースおよびドレインの一方と、は共有される。また、トランジスタ１０２のソースおよびドレインの他方と、トランジスタ１０４が有するゲート電極１４４と、は配線１２７を介して電気的に接続される。光電変換デバイス１０１の他方の電極と、配線１２１と、は電気的に接続される。キャパシタ１０６は、第１の電極として機能する配線１２８と、第２の電極として機能する配線１２９と、を有する。
　なお図４Ａにおいては、画素１０が有する光電変換デバイス１０１と回路部９０１が、素子分離層４４３に囲まれた領域内に配置される例を示す。
　ここで、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４およびトランジスタ１０５には様々なトランジスタを適用することができる。例えば、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を適用することができる。あるいは例えば、チャネル形成領域に金属酸化物を用いたトランジスタ（ＯＳトランジスタ）を適用することができる。あるいは例えば、炭化シリコン、ゲルマニウム、シリコンゲルマニウム、ガリウムヒ素、ガリウムアルミニウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、酸化ガリウム、等をチャネル形成領域に用いたトランジスタを適用することができる。また、これらのトランジスタを任意に組み合わせて適用してもよい。
　ＯＳトランジスタは、オフ電流が極めて低い特性を有する。トランジスタ１０２、１０３にオフ電流の低いトランジスタを用いることで、ノードＦＤで電荷を保持できる期間を極めて長くすることができ、劣化の少ない画像データを読み出すことができる。すなわち、全画素で撮像動作を同時に行うグローバルシャッタ動作を可能とする。なお、ローリングシャッタ動作も可能である。
　Ｓｉトランジスタは、増幅特性に特に優れる場合がある。よって例えばトランジスタ１０４として好適に用いることができる。
　Ｓｉトランジスタは移動度が高く、より高速な動作が可能である。よって例えばトランジスタ１０５として好適に用いることができる。
＜画素回路２＞
　本発明の一態様の画素１０は、図５Ａ、図５Ｂに示す回路構成であってもよい。図５Ａ、図５Ｂに示す画素１０は、図３Ａ、図３Ｂに示す回路にトランジスタ１０７を加えた構成である。トランジスタ１０７のソースまたはドレインの一方は、トランジスタ１０２のソースまたはドレインの一方およびトランジスタ１０３のソースまたはドレインの一方と電気的に接続される。トランジスタ１０７のソースまたはドレインの他方は、トランジスタ１０４のゲートおよびキャパシタ１０６の一方の電極と電気的に接続される。
　トランジスタ１０２、トランジスタ１０３、トランジスタ１０４およびトランジスタ１０５には様々なトランジスタを適用することができる。例えば、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を適用することができる。あるいは例えば、チャネル形成領域に金属酸化物を用いたトランジスタ（ＯＳトランジスタ）を適用することができる。あるいは例えば、炭化シリコン、ゲルマニウム、シリコンゲルマニウム、ガリウムヒ素、ガリウムアルミニウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、酸化ガリウム、等をチャネル形成領域に用いたトランジスタを適用することができる。また、これらのトランジスタを任意に組み合わせて適用してもよい。
　ＯＳトランジスタはオフ電流が小さいため、トランジスタ１０７にＯＳトランジスタを用いることで、トランジスタ１０２およびトランジスタ１０３のオフ電流が比較的大きい場合であってもノードＦＤの電荷を長期間保持することができる。
　なお、当該効果は、トランジスタ１０２およびトランジスタ１０３にＯＳトランジスタを用いた場合でも得られる。一方、トランジスタ１０２としてシリコン基板にチャネル形成領域を有するＳｉトランジスタを用い、光電変換デバイス１０１としてシリコン基板に半導体領域を有するフォトダイオードを用いる場合には、トランジスタ１０２と光電変換デバイス１０１を、配線を介さずに直接接続することができ、ノイズの少ない構成とすることができる。このような場合に例えば図４Ａおよび図４Ｂに示す構成を用い、トランジスタ１０７としてＯＳトランジスタを用いることにより、ノイズが少なく、かつノードＦＤの電荷を長時間保持可能な画素回路を実現することができる。
＜画素の動作＞
　図６は、画素の動作の一例を説明するタイミングチャートである。当該タイミングチャートに従って、図３Ａに示す画素回路を動作させることができる。また、図５Ａに示す画素回路も配線１３１と配線１３４に同じ信号電位を供給することによって、動作させることができる。なお、図５Ａに示す画素回路は、配線１３１と配線１３４に異なる信号電位を供給して、動作させてもよい。
　以下の説明において、トランジスタを導通させる電位を“Ｈ”、トランジスタを非導通にする電位を“Ｌ”とする。また、配線１２２には高電位（例えば、ＶＤＤ）、配線１２１には低電位（例えば、ＶＳＳ）が常時供給されている状態とする。
　時刻Ｔ１に、配線１３１の電位を“Ｈ”、配線１３２の電位を“Ｈ”とすると、トランジスタ１０２およびトランジスタ１０３が導通し、ノードＦＤおよび光電変換デバイス１０１のカソードの電位が高電位にリセットされる。
　時刻Ｔ２に、配線１３１の電位を“Ｌ”、配線１３２の電位を“Ｌ”とすると、トランジスタ１０２が非導通となり、照射される光の強度に応じて光電変換デバイス１０１に電荷の蓄積が始まる。また、トランジスタ１０３が非導通となり、ノードＦＤの電位が保持される。
　時刻Ｔ３に、配線１３１の電位を“Ｈ”とすると、トランジスタ１０２が導通し、光電変換デバイス１０１のカソードに蓄積された電荷がノードＦＤに転送される。このとき、ノードＦＤの電位は、転送された電荷量に従って低下する。
　時刻Ｔ４に、配線１３１の電位を“Ｌ”とすると、トランジスタ１０２が非導通となり、ノードＦＤの電位が確定して保持される。
　時刻Ｔ５に、配線１３３の電位を“Ｈ”とすると、トランジスタ１０５が導通し、ノードＦＤの電位に従ってトランジスタ１０４が動作し、配線１２３にデータが出力される。時刻Ｔ６に配線１３３の電位を“Ｌ”とし、トランジスタ１０５を非導通とする。以上が、画素の撮像動作の説明である。
＜撮像装置の構成＞
　図７は、本発明の一態様の撮像装置を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素１０を有する画素アレイ３１と、画素アレイ３１の行を選択する機能を有する回路３２（ロードライバ）と、画素１０からデータを読み出す機能を有する回路３３と、電源電位を供給する回路３８を有する。なお、図７では、それぞれの要素を接続する配線数を簡略化している。また、回路３２、３３、３８は複数であってもよい。
　回路３３は、画素１０の出力データに対して相関二重サンプリング処理を行うための回路３４（ＣＤＳ回路）と、回路３４から出力されたアナログデータをデジタルデータに変換する機能を有する回路３５（Ａ／Ｄ変換回路等）と、データを出力する列を選択する機能を有する回路３６（カラムドライバ）などを有することができる。
　また、本発明の一態様においては、図８Ａ、図８Ｂに例示するように、トランジスタにバックゲートを設けた構成としてもよい。図８Ａでは、バックゲートがフロントゲートと電気的に接続された構成を示しており、オン電流を高める効果を有する。または、図８Ｂに示すようにバックゲートに定電位を供給できる構成としてもよい、当該構成では、トランジスタのしきい値電圧を制御することができる。また、一つの回路内に、図８Ａ、図８Ｂの構成が混在してもよい。また、バックゲートが設けられないトランジスタが設けられていてもよい。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
　本実施の形態では、本発明の一態様である演算機能を有する撮像装置について、図面を参照して説明する。本実施の形態で説明する撮像装置には、実施の形態１で説明した積層構造を有する撮像装置を用いることができる。なお、実施の形態１と異なる部分については、都度説明を行う。また、実施の形態１と共通の要素については、共通の符号を用いて説明を行う。
　本発明の一態様は、画像認識などの付加機能を備えた撮像装置である。当該撮像装置は、撮像動作で取得したアナログデータ（画像データ）を画素に保持し、当該アナログデータと任意の重み係数とを乗じたデータを取り出す機能を有する。また、複数の画素から出力される当該データを加算する機能（積和演算機能）を有する。
　さらに、画素から取り出した当該データを撮像装置の内部または外部に設けられたニューラルネットワークなどに取り込むことで、画像認識などの処理を行うことができる。本発明の一態様では、膨大な画像データをアナログデータの状態で画素に保持し、かつ画素内で演算することができるため、効率良く処理を行うことができる。
＜撮像装置＞
　図９は、本発明の一態様の撮像装置を説明するブロック図である。撮像装置は、画素アレイ３００と、回路２０１と、回路３０１と、回路３０２と、回路３０３と、回路３０４と、回路３０５と、を有する。なお、回路２０１、回路３０１、回路３０２、回路３０３、および回路３０４、および回路３０５の一つ以上は、画素アレイ３００と重なる領域を有していてもよい。当該構成とすることで、撮像装置の面積を小さくすることができる。
　なお、本発明の一態様の撮像装置では、回路２０１および回路３０１乃至回路３０５の代わりに、それら回路が有する機能のうち、２つ以上の機能を有する回路を代替して用いてもよい。また、回路２０１および回路３０１乃至回路３０５以外の回路を用いてもよい。また、回路２０１および回路３０１乃至回路３０５が有する機能のうち、一つ以上がソフトウェアによる動作で置き換えられていてもよい。また、回路２０１および回路３０１乃至回路３０５のうち、一部の回路は、撮像装置の外部にあってもよい。
　画素アレイ３００は、撮像機能および演算機能を有することができる。回路２０１、３０１は、演算機能を有することができる。回路３０２は、演算機能またはデータ変換機能を有することができ、データを配線３１１に出力することができる。回路３０３、３０４は、選択機能を有することができる。回路３０５は、画素に電位（重みなど）を供給する機能を有することができる。なお、選択機能を有する回路には、シフトレジスタまたはデコーダなどを用いることができる。
　画素アレイ３００は、複数の画素ブロック２００を有する。画素ブロック２００は、図１０に示すように、マトリクス状に配置された複数の画素１００を有する。画素１００は、配線１２４、配線１２５、配線１３３、配線１３５等の配線を有する。画素１００については図１１Ａおよび図１１Ｂにおいて詳述する。それぞれの画素１００は、配線１２４を介して回路２０１と電気的に接続される。なお、回路２０１は画素ブロック２００内に設けることもできる。
　画素１００では、画像データの取得および画像データと重み係数とを加算したデータを生成することができる。なお、図１０においては、一例として画素ブロック２００が有する画素数を３×３としているが、これに限らない。例えば、２×２、４×４などとすることができる。または、水平方向と垂直方向の画素数が異なっていてもよい。また、一部の画素を隣り合う画素ブロックで共有してもよい。
　画素ブロック２００および回路２０１は、積和演算回路として動作させることができる。
＜画素回路＞
　画素１００は、図１１Ａに示すように、光電変換デバイス１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、トランジスタ１０５と、キャパシタ１０６と、トランジスタ１０８を有することができる。
　図１１Ａに示した画素回路は、実施の形態１の図３Ａ、図３Ｂ等に示した画素回路とは、トランジスタ１０８を有する点、キャパシタ１０６の他方の電極がトランジスタ１０８のソースまたはドレインの一方と電気的に接続する点、トランジスタ１０４と電気的に接続する配線、およびトランジスタ１０５と電気的に接続する配線が異なる。
　光電変換デバイス１０１の一方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、トランジスタ１０３のソースまたはドレインの一方、キャパシタ１０６の一方の電極、およびトランジスタ１０４のゲートと電気的に接続される。トランジスタ１０４のソースまたはドレインの一方は、トランジスタ１０５のソースまたはドレインの一方と電気的に接続される。キャパシタ１０６の他方の電極は、トランジスタ１０８のソースまたはドレインの一方と電気的に接続される。
　光電変換デバイス１０１の他方の電極は、配線１２１と電気的に接続される。トランジスタ１０２のゲートは、配線１３１と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１２２に電気的に接続される。トランジスタ１０３のゲートは、配線１３２と電気的に接続される。トランジスタ１０４のソースまたはドレインの他方は、ＧＮＤ配線などと電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、配線１２４と電気的に接続される。トランジスタ１０５のゲートは、配線１３３と電気的に接続される。トランジスタ１０８のソースまたはドレインの他方は、配線１２５と電気的に接続される。トランジスタ１０８のゲートは、配線１３５と電気的に接続される。
　ここで、トランジスタ１０２のソースまたはドレインの他方と、トランジスタ１０３のソースまたはドレインの一方と、キャパシタ１０６の一方の電極と、トランジスタ１０４のゲートとの電気的な接続点をノードＮとする。
　配線１２１、１２２は、電源線としての機能を有することができる。例えば、配線１２１は高電位電源線、配線１２２は低電位電源線として機能させることができる。配線１３１、１３２、１３３、１３５は、各トランジスタの導通を制御する信号線として機能させることができる。配線１２５は、画素１００に重み係数に相当する電位を供給する配線として機能させることができる。配線１２４は、画素１００と回路２０１とを電気的に接続する配線として機能させることができる。
　なお、配線１２４には、増幅回路やゲイン調整回路が電気的に接続されていてもよい。
　光電変換デバイス１０１としては、フォトダイオードを用いることができる。低照度時の光検出感度を高めたい場合は、アバランシェフォトダイオードを用いることが好ましい。
　トランジスタ１０２は、ノードＮの電位を制御する機能を有することができる。トランジスタ１０３は、ノードＮの電位を初期化する機能を有することができる。トランジスタ１０４は、ノードＮの電位に応じて回路２０１が流す電流を制御する機能を有することができる。トランジスタ１０５は、画素を選択する機能を有することができる。トランジスタ１０８は、ノードＮに重み係数に相当する電位を供給する機能を有することができる。
　なお、トランジスタ１０４およびトランジスタ１０５は、図１１Ｂに示すように、トランジスタ１０４のソースまたはドレインの一方とトランジスタ１０５のソースまたはドレインの一方を電気的に接続し、トランジスタ１０４のソースまたはドレインの他方を配線１２４に接続し、トランジスタ１０５のソースまたはドレインの他方をＧＮＤ配線などと電気的に接続する構成としてもよい。
　また、図１１Ａ、図１１Ｂにおいて、光電変換デバイス１０１が有する一対の電極の接続の向きを逆にしてもよい。この場合、配線１２１は低電位電源線、配線１２２は高電位電源線として機能させればよい。
　ここで、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５およびトランジスタ１０８には様々なトランジスタを適用することができる。例えば、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を適用することができる。あるいは例えば、チャネル形成領域に金属酸化物を用いたトランジスタ（ＯＳトランジスタ）を適用することができる。あるいは例えば、炭化シリコン、ゲルマニウム、シリコンゲルマニウム、ガリウムヒ素、ガリウムアルミニウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、酸化ガリウム、等をチャネル形成領域に用いたトランジスタを適用することができる。また、これらのトランジスタを任意に組み合わせて適用してもよい。
　ＯＳトランジスタは、オフ電流が極めて低い特性を有する。トランジスタ１０２、１０３にＯＳトランジスタを用いることによって、ノードＮで電荷を保持できる期間を極めて長くすることができる。また、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。また、ノードＮに画像データを保持させつつ、当該画像データを用いた複数回の演算を行うこともできる。
　Ｓｉトランジスタは、増幅特性に特に優れる場合がある。よって例えばトランジスタ１０４としてＳｉトランジスタを好適に用いることができる。
　Ｓｉトランジスタは移動度が高く、より高速な動作が可能である。よって例えばトランジスタ１０５およびトランジスタ１０８としてＳｉトランジスタを好適に用いることができる。
　画素１００におけるノードＮの電位は、配線１２２から供給されるリセット電位および光電変換デバイス１０１による光電変換で生成される電位（画像データ）が加算された電位で確定される。または、さらに配線１２５から供給される重み係数に相当する電位が容量結合されて確定される。したがって、トランジスタ１０４は、画像データに任意の重み係数が加わったデータに応じた電流を流すことができる。
＜回路２０１＞
　図１０に示すように、各画素１００は、配線１２４で互いに電気的に接続される。回路２０１は、各画素１００のトランジスタ１０４に流れる電流の和を用いて演算を行うことができる。
　回路２０１は、キャパシタ２０２と、トランジスタ２０３と、トランジスタ２０４と、トランジスタ２０５と、トランジスタ２０６と、電圧変換回路としてトランジスタ２０７を有する。トランジスタ２０７のゲートには、適切なアナログ電位（Ｂｉａｓ）が印加される。
　キャパシタ２０２の一方の電極は、トランジスタ２０３のソースまたはドレインの一方、およびトランジスタ２０４のゲートと電気的に接続される。トランジスタ２０４のソースまたはドレインの一方は、トランジスタ２０５のソースまたはドレインの一方、およびトランジスタ２０６のソースまたはドレインの一方と電気的に接続される。キャパシタ２０２の他方の電極は、配線１２４およびトランジスタ２０７のソースまたはドレインの一方と電気的に接続される。
　トランジスタ２０３のソースまたはドレインの他方は、配線２１８と電気的に接続される。トランジスタ２０４のソースまたはドレインの他方は、配線２１９と電気的に接続される。トランジスタ２０５のソースまたはドレインの他方は、ＧＮＤ配線などの基準電源線と電気的に接続される。トランジスタ２０６のソースまたはドレインの他方は、配線２１２と電気的に接続される。トランジスタ２０７のソースまたはドレインの他方は、配線２１７と電気的に接続される。トランジスタ２０３のゲートは、配線２１６と電気的に接続される。トランジスタ２０５のゲートは、配線２１５と電気的に接続される。トランジスタ２０６のゲートは、配線２１３と電気的に接続される。
　配線２１７、２１８、２１９は、電源線としての機能を有することができる。例えば、配線２１８は、読み出し用のリセット電位（Ｖｒ）を供給する配線としての機能を有することができる。配線２１７、２１９は、高電位電源線として機能させることができる。配線２１３、２１５、２１６は、各トランジスタの導通を制御する信号線として機能させることができる。配線２１２は出力線であり、例えば、図９に示す回路３０１と電気的に接続することができる。
　トランジスタ２０３は、配線２１１の電位を配線２１８の電位にリセットする機能を有することができる。トランジスタ２０４、２０５は、ソースフォロア回路としての機能を有することができる。トランジスタ２０６は、読み出しを制御する機能を有することができる。なお、回路２０１は、相関二重サンプリング回路（ＣＤＳ回路）としての機能を有し、当該機能を有する他の構成の回路に置き換えることもできる。
　本発明の一態様では、画像データ（Ｘ）と重み係数（Ｗ）との積以外のオフセット成分を除去し、目的のＷＸを抽出する。ＷＸは、同じ画素で取得される露光あり（撮像あり）、露光なし（撮像なし）のデータと、そのそれぞれに対して、重みを与えたときのデータを利用して算出することができる。
　露光ありのときに画素１００に流れる電流（Ｉｐ）の合計はｋΣ（Ｘ−Ｖｔｈ）２、重みを与えたときに画素１００に流れる電流（Ｉｐ）の合計はｋΣ（Ｗ＋Ｘ−Ｖｔｈ）２となる。また、露光なしのときに画素１００に流れる電流（Ｉｒｅｆ）の合計はｋΣ（０−Ｖｔｈ）２、重みを与えたときに画素１００に流れる電流（Ｉｒｅｆ）の合計はｋΣ（Ｗ−Ｖｔｈ）２となる。ここで、ｋは定数、Ｖｔｈはトランジスタ１０４のしきい値電圧である。
　まず、露光ありのデータと、当該データに重みを与えたデータとの差分（データＡ）を算出する。ｋΣ（（Ｘ−Ｖｔｈ）２−（Ｗ＋Ｘ−Ｖｔｈ）２）＝ｋΣ（−Ｗ２−２Ｗ・Ｘ＋２Ｗ・Ｖｔｈ）となる。
　次に、露光なしのデータと、当該データに重みを与えたデータとの差分（データＢ）を算出する。ｋΣ（（０−Ｖｔｈ）２−（Ｗ−Ｖｔｈ）２）＝ｋΣ（−Ｗ２＋２Ｗ・Ｖｔｈ）となる。
　そして、データＡとデータＢとの差分をとる。ｋΣ（−Ｗ２−２Ｗ・Ｘ＋２Ｗ・Ｖｔｈ−（−Ｗ２＋２Ｗ・Ｖｔｈ））＝ｋΣ（−２Ｗ・Ｘ）となる。すなわち、画像データ（Ｘ）と重み係数（Ｗ）との積以外のオフセット成分を除去することができる。
　回路２０１では、データＡおよびデータＢを読み出すことができる。なお、データＡとデータＢとの差分演算は、例えば回路３０１で行うことができる。
＜撮像動作＞
　図１２Ａは、画素ブロック２００および回路２０１において、露光ありのデータと、当該データに重みを与えたデータとの差分（データＡ）を算出する動作を説明するタイミングチャートである。なお、便宜的に各信号が変換するタイミングをあわせて図示しているが、実際には回路内部の遅延を考慮してずらすことが好ましい。また、以下の説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表している。
　まず、期間Ｔ１に配線１３２の電位を“Ｈ”、配線１３１の電位を“Ｈ”とし、画素１００のノードＮをリセット電位とする。また、配線１２５の電位を“Ｌ”、配線１３５＿１乃至１３５＿３（１行目乃至３行目の配線１３５）の電位を“Ｈ”とし、重み係数０を書き込む。
　期間Ｔ２まで配線１３１の電位を“Ｈ”に維持し、配線１３２の電位を”Ｌ”とすることで光電変換デバイス１０１の光電変換によりノードＮに電位Ｘ（画像データ）を書き込む。
　期間Ｔ３に、図１０の１行目の画素１００、２行目の画素１００、３行目の画素１００のそれぞれに接続する配線１３３（それぞれ配線１３３＿１、配線１３３＿２、配線１３３＿３とする）の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、各画素１００のトランジスタ１０４には、電位Ｘに応じた電流が流れる。また、配線２１６の電位を“Ｈ”とすることで、配線２１１に配線２１８の電位Ｖｒを書き込む。期間Ｔ１乃至Ｔ３の動作は露光ありのデータの取得に相当し、当該データは、配線２１１の電位Ｖｒに初期化される。
　期間Ｔ４において、配線１２５の電位を重み係数Ｗ１１（１行目の画素に加える重み）に相当する電位とし、配線１３５＿１の電位を“Ｈ”とすることで、１行目の画素１００のノードＮにキャパシタ１０６の容量結合で重み係数Ｗ１１を加算する。
　期間Ｔ５において、配線１２５の電位を重み係数Ｗ１２（２行目の画素に加える重み）に相当する電位とし、配線１３５＿２の電位を“Ｈ”とすることで、２行目の画素１００のノードＮにキャパシタ１０６の容量結合で重み係数Ｗ１２を加算する。
　期間Ｔ６において、配線１２５の電位を重み係数Ｗ１３（３行目の画素に加える重み）に相当する電位とし、配線１３５＿３の電位を“Ｈ”とすることで、３行目の画素１００のノードＮにキャパシタ１０６の容量結合で重み係数Ｗ１３を加算する。期間Ｔ４乃至期間Ｔ６の動作は、撮像ありのデータに重みを与えたデータの生成に相当する。
　期間Ｔ７に配線１３３＿１、配線１３３＿２、配線１３３＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、１行目の画素１００のトランジスタ１０４には、電位Ｗ１１＋Ｘに応じた電流が流れる。また、２行目の画素１００のトランジスタ１０４には、電位Ｗ１２＋Ｘに応じた電流が流れる。また、３行目の画素１００のトランジスタ１０４には、電位Ｗ１３＋Ｘに応じた電流が流れる。
　ここで、配線１２４に流れる電流に従ってキャパシタ２０２の他方の電極の電位が変化し、その変化分Ｙが容量結合によって配線２１１の電位Ｖｒに加算される。したがって、配線２１１の電位は、“Ｖｒ＋Ｙ”になる。ここで、Ｖｒ＝０と考えると、Ｙは差分そのものであり、データＡが算出されたことになる。
　また、配線２１３の電位を“Ｈ”、配線２１５の電位を“Ｖｂｉａｓ”などの適切なアナログ電位とすることで、回路２０１はソースフォロア動作により１行目の画素ブロック２００のデータＡに応じた信号電位を出力することができる。
　図１２Ｂは、画素ブロック２００および回路２０１において、露光なしのデータと、当該データに重みを与えたデータとの差分（データＢ）を算出する動作を説明するタイミングチャートである。なお、データＢは、必要に応じて取得すればよい。例えば、入力する重みに変更がなければ、取得したデータＢをメモリに格納し、当該メモリからデータＢを読み出してもよい。なお、複数の重みに対応した複数のデータＢを当該メモリに格納させてもよい。また、データＡとデータＢは、どちらを先に取得してもよい。
　まず、期間Ｔ１乃至Ｔ２に配線１３２の電位を“Ｈ”、配線１３１の電位を“Ｈ”とし、画素１００のノードＮをリセット電位（０）とする。期間Ｔ２の終わりには、配線１３２の電位を“Ｌ”、配線１３１の電位を“Ｌ”とする。すなわち、当該期間中において、ノードＮの電位は、光電変換デバイス１０１の動作にかかわらずリセット電位である。
　また、期間Ｔ１では、配線１２５の電位を“Ｌ”、配線１３５＿１、１３５＿２、１３５＿３を“Ｈ”とし、重み係数０を書き込む。当該動作は、ノードＮの電位がリセット電位である期間中に行えばよい。
　期間Ｔ３に配線１３３＿１、配線１３３＿２、配線１３３＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、各画素１００のトランジスタ１０４には、リセット電位に応じた電流が流れる。また、配線２１６の電位を“Ｈ”とすることで、配線２１１に配線２１８の電位Ｖｒを書き込む。期間Ｔ１乃至Ｔ３の動作は露光なしのデータの取得に相当し、当該データは、配線２１１の電位Ｖｒに初期化される。
　期間Ｔ４において、配線１２５の電位を重み係数Ｗ１１（１行目の画素に加える重み）に相当する電位とし、配線１３５＿１の電位を“Ｈ”とすることで、１行目の画素１００のノードＮにキャパシタ１０６の容量結合で重み係数Ｗ１１を加算する。
　期間Ｔ５において、配線１２５の電位を重み係数Ｗ１２（２行目の画素に加える重み）に相当する電位とし、配線１３５＿２の電位を“Ｈ”とすることで、２行目の画素１００のノードＮにキャパシタ１０６の容量結合で重み係数Ｗ１２を加算する。
　期間Ｔ６において、配線１２５の電位を重み係数Ｗ１３（３行目の画素に加える重み）に相当する電位とし、配線１３５＿３の電位を“Ｈ”とすることで、３行目の画素１００のノードＮにキャパシタ１０６の容量結合で重み係数Ｗ１３を加算する。期間Ｔ４期間Ｔ６の動作は、撮像なしのデータに重みを与えたデータの生成に相当する。
　期間Ｔ７に配線１３３＿１、配線１３３＿２、配線１３３＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、１行目の画素１００のトランジスタ１０４には、電位Ｗ１１＋０に応じた電流が流れる。また、２行目の画素１００のトランジスタ１０４には、電位Ｗ１２＋０に応じた電流が流れる。また、３行目の画素１００のトランジスタ１０４には、電位Ｗ１３＋０に応じた電流が流れる。
　ここで、配線１２４に流れる電流に従ってキャパシタ２０２の他方の電極の電位が変化し、その変化分Ｙが配線２１１の電位Ｖｒに加算される。したがって、配線２１１の電位は、“Ｖｒ＋Ｚ”になる。ここで、Ｖｒ＝０と考えると、Ｚは差分そのものであり、データＢが算出されたことになる。
　また、配線２１３の電位を“Ｈ”、配線２１５の電位を適切なアナログ電位（Ｖｂｉａｓ）などとすることで、回路２０１はソースフォロア動作により１行目の画素ブロック２００のデータＢに応じた信号電位を出力することができる。
　上記動作によって回路２０１から出力されるデータＡおよびデータＢは、回路３０１に入力される。回路３０１では、データＡとデータＢの差分をとる演算が行われ、画像データ（電位Ｘ）と重み係数（電位Ｗ）との積以外の不要なオフセット成分を除去することができる。回路３０１としては、回路２０１のような演算回路を有する構成のほか、メモリ回路およびソフトウェア処理を利用して差分をとる構成としてもよい。
　なお、上記動作において、回路２０１の配線２１１の電位は、データＡの取得動作およびデータＢの取得動作ともに同じ電位“Ｖｒ”に初期化している。そして、その後の差分演算で、“（Ｖｒ＋Ｙ）−（Ｖｒ＋Ｚ）”＝“Ｙ−Ｚ”となり、電位“Ｖｒ”の成分は除去される。また、前述したように、その他の不要なオフセット成分も除去されるため、画像データ（電位Ｘ）と重み係数（電位Ｗ）との積を抽出することができる。
　当該動作は、推論などを行うニューラルネットワークの始めの動作に相当する。したがって、膨大な画像データを外部に取り出す前に撮像装置内で少なくとも一つの演算を行うことができ、外部での演算やデータの入出力などの負荷の低減、処理の高速化、および消費電力を低減させることができる。
　また、上記とは異なる動作として、データＡの取得動作とデータＢの取得動作で、回路２０１の配線２１１の電位を異なる電位に初期化してもよい。例えば、データＡの取得動作時に電位“Ｖｒ１”に初期化し、データＢに取得動作時に電位“Ｖｒ２”に初期化したとする。この場合、その後の差分演算では、“（Ｖｒ１＋Ｙ）−（Ｖｒ２＋Ｚ）”＝“（Ｖｒ１−Ｖｒ２）＋（Ｙ−Ｚ）”となる。“Ｙ−Ｚ”は前述の動作と同様に画像データ（電位Ｘ）と重み係数（電位Ｗ）との積として抽出され、さらに、“Ｖｒ１−Ｖｒ２”が加わる。ここで、“Ｖｒ１−Ｖｒ２”は、ニューラルネットワークの中間層の演算でしきい値調整として用いられるバイアスに相当する。
　また、重みは、例えば、畳み込みニューラルネットワーク（ＣＮＮ：Ｃｏｎｖｏｌｕｔｉｏｎａｌ　Ｎｅｕｒａｌ　Ｎｅｔｗｏｒｋ）のフィルタの役割を有するが、それ以外にデータの増幅または減衰を行う役割を有していてもよい。例えば、データＡの取得動作時の重み係数（Ｗ）をフィルタ処理分と増幅分の積とすれば、画像データとフィルタ処理分の重み係数との積を増幅し、明るい画像に補正されたデータを抽出することができる。また、データＢは撮像無しのデータであり、黒レベルのデータであるということもできる。したがって、データＡとデータＢの差分をとる動作は、暗所で撮像した画像の可視化を助長するための動作といえる。すなわち、ニューラルネットワークを用いた輝度補正が可能となる。
　上述したように、本発明の一態様では、撮像装置内の動作でバイアスの生成が可能である。また、撮像装置内で機能的な重みを付加することもできる。したがって、外部での演算などの負荷を低減できるとともに、様々な用途に用いることができる。例えば、被写体の推論のほか、画像データの解像度補正、輝度補正、モノクロ画像からのカラー画像の生成、２次元画像からの３次元画像の生成、欠損情報の復元、静止画から動画の生成、ピンボケ画像の修正などの処理において、その一部の処理を撮像装置内で行うことができる。
＜回路３０１、３０２＞
　図１３Ａは、回路２０１と接続する回路３０１および回路３０２を説明する図である。回路２０１から出力される積和演算結果のデータは、回路３０１に順次入力される。回路３０１には、前述したデータＡとデータＢとの差分を演算する機能のほかに、様々な演算機能を有していてもよい。例えば、回路３０１は、回路２０１と同等の構成とすることができる。または、回路３０１の機能をソフトウェアによる処理で置き換えてもよい。
　また、回路３０１は、活性化関数の演算を行う回路を有していてもよい。当該回路には、例えばコンパレータ回路を用いることができる。コンパレータ回路では、入力されたデータと、設定されたしきい値とを比較した結果を２値データとして出力する。すなわち、画素ブロック２００および回路３０１はニューラルネットワークの一部の要素として作用することができる。
　また、回路３０１は、Ａ／Ｄコンバータを有していてもよい。積和演算の有無を問わず、画素ブロック２００から画像データを外部に出力するときは、回路３０１でアナログデータをデジタルデータに変換することができる。
　例えば、３×３の画素１００を有する画素ブロック２００において、全ての画素１００に供給する重みを同じ（例えば、０）とし、データを出力させたい画素が有するトランジスタ１０８を導通させれば、画素ブロック２００全体の画像データの和、行毎の画像データの和、または画素毎のデータなどを画素ブロック２００から出力させることができる。
　また、画素ブロック２００が出力するデータは複数ビットの画像データに相当するが、回路３０１で２値化できる場合は、画像データを圧縮しているともいえる。
　回路３０１から出力されたデータは、回路３０２に順次入力される。回路３０２は、例えばラッチ回路およびシフトレジスタなどを有する構成とすることができる。当該構成によって、パラレルシリアル変換を行うことができ、並行して入力されたデータを配線３１１にシリアルデータとして出力することができる。
　また、図１３Ｂに示すように、回路３０２はニューラルネットワークを有していてもよい。当該ニューラルネットワークは、マトリクス状に配置されたメモリセルを有し、各メモリセルには重み係数が保持されている。回路３０１から出力されたデータはメモリセル３２０にそれぞれ入力され、積和演算を行うことができる。なお、図１３Ｂに示すメモリセルの数は一例であり、これに限定されない。積和演算後のデータは、配線３１１に出力することができる。
　なお、図１３Ａ、および図１３Ｂにおいて、配線３１１の接続先は限定されない。例えば、ニューラルネットワーク、記憶装置、通信装置などと接続することができる。
　図１３Ｂに示すニューラルネットワークは、マトリクス状に設置されたメモリセル３２０および参照メモリセル３２５と、回路３３０と、回路３５０と、回路３６０と、回路３７０を有する。
　図１４にメモリセル３２０および参照メモリセル３２５の一例を示す。参照メモリセル３２５は、任意の一列に設けられる。メモリセル３２０および参照メモリセル３２５は同様の構成を有し、トランジスタ１６１と、トランジスタ１６２と、キャパシタ１６３と、を有する。
　トランジスタ１６１のソースまたはドレインの一方は、トランジスタ１６２のゲートと電気的に接続される。トランジスタ１６２のゲートは、キャパシタ１６３の一方の電極と電気的に接続される。ここで、トランジスタ１６１のソースまたはドレインの一方、トランジスタ１６２のゲート、キャパシタ１６３の一方の電極が接続される点をノードＮＭとする。
　トランジスタ１６１のゲートは、配線ＷＬと電気的に接続される。キャパシタ１６３の他方の電極は、配線ＲＷと電気的に接続される。トランジスタ１６２のソースまたはドレインの一方は、ＧＮＤ配線等の基準電位配線と電気的に接続される。
　メモリセル３２０において、トランジスタ１６１のソースまたはドレインの他方は、配線ＷＤと電気的に接続される。トランジスタ１６２のソースまたはドレインの他方は、配線ＢＬと電気的に接続される。
　参照メモリセル３２５において、トランジスタ１６１のソースまたはドレインの他方は、配線ＷＤｒｅｆと電気的に接続される。トランジスタ１６２のソースまたはドレインの他方は、配線ＢＬｒｅｆと電気的に接続される。
　配線ＷＬは、回路３３０と電気的に接続される。回路３３０にはデコーダまたはシフトレジスタなどを用いることができる。
　配線ＲＷは、回路３０１と電気的に接続される。各メモリセルには、回路３０１から出力された２値のデータが書き込まれる。なお、回路３０１と各メモリセルとの間にシフトレジスタなどの順序回路を有していてもよい。
　配線ＷＤおよび配線ＷＤｒｅｆは、回路３５０と電気的に接続される。回路３５０には、デコーダまたはシフトレジスタなどを用いることができる。また、回路３５０は、Ｄ／ＡコンバータやＳＲＡＭを有していてもよい。回路３５０は、ノードＮＭに書き込まれる重み係数を出力することができる。
　配線ＢＬおよび配線ＢＬｒｅｆは、回路３６０と電気的に接続される。回路３６０は、回路２０１と同等の構成とすることができる。回路３６０により、積和演算結果からオフセット成分を除いた信号を得ることができる。
　回路３６０は、回路３７０と電気的に接続される。回路３７０は、活性化関数回路とも換言できる。活性化関数回路は、回路３６０から入力された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。活性化関数回路によって変換された信号は、出力データとして外部に出力される。
　図１５Ａに示すように、ニューラルネットワークＮＮは、入力層ＩＬ、出力層ＯＬ、中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬは、それぞれ１または複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともできる。また、ディープニューラルネットワークを用いた学習は、深層学習と呼ぶこともできる。
　入力層ＩＬの各ニューロンには、入力データが入力される。中間層ＨＬの各ニューロンには、前層または後層のニューロンの出力信号が入力される。出力層ＯＬの各ニューロンには、前層のニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
　図１５Ｂに、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層のニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニューロンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と出力ｘ２と重みｗ２の乗算結果（ｘ２ｗ２）の総和ｘ１ｗ１＋ｘ２ｗ２が計算された後、必要に応じてバイアスｂが加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈによって変換され、ニューロンＮから出力信号ｙ＝ａｈが出力される。
　このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わせる演算、すなわち積和演算が含まれる（上記のｘ１ｗ１＋ｘ２ｗ２）。この積和演算は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われてもよい。
　本発明の一態様では、ハードウェアとしてアナログ回路を用いて積和演算を行う。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、または、メモリへのアクセス回数の減少による処理速度の向上および消費電力の低減を図ることができる。
　積和演算回路は、ＯＳトランジスタを有する構成とすることが好ましい。ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のアナログメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の撮像装置の構造例などについて説明する。
＜光電変換デバイス＞
　図１６Ａに示す光電変換デバイス１０１Ｃは、実施の形態１に示した層２４が有する光電変換デバイス１０１に用いることのできる構造の一例である。光電変換デバイス１０１Ｃは、層５６５ａおよび層５６５ｂを有することができる。なお、場合によって、層を領域と言い換えてもよい。
　光電変換デバイス１０１Ｃはｐｎ接合型フォトダイオードであり、例えば、層５６５ａにｐ型半導体、層５６５ｂにｎ型半導体を用いることができる。または、層５６５ａにｎ型半導体、層５６５ｂにｐ型半導体を用いてもよい。
　また、図１６Ｂに示す光電変換デバイス１０１Ｄの構造を光電変換デバイス１０１に用いてもよい。光電変換デバイス１０１Ｄはｐｉｎ接合型フォトダイオードであり、例えば、層５６５ａにｐ型半導体、層５６５ｃにｉ型半導体、層５６５ｂにｎ型半導体を用いることができる。または、層５６５ａにｎ型半導体、層５６５ｂにｐ型半導体用いてもよい。
　上記ｐｎ接合型フォトダイオード、およびｐｉｎ接合型ダイオードは、代表的には単結晶シリコンを用いて形成することができる。
＜ＯＳトランジスタ＞
　次に、本発明の一態様の画素回路に適用可能なＯＳトランジスタについて説明する。
　ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ−ＯＳまたはＣＡＣ−ＯＳなどを用いることができる。ＣＡＡＣ−ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ−ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
　ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
　ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属から選ばれた一つ、または複数）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ−Ｍ−Ｚｎ系酸化物は、例えば、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ　ｌａｙｅｒ　ｄｅｐｏｓｉｔｉｏｎ）法、またはＭＯＣＶＤ（Ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。
　Ｉｎ−Ｍ−Ｚｎ系酸化物をスパッタリング法で成膜する場合、スパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
　半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
　なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
　半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
　また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
　酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
　非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
　なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
　以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
　つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
　なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
　上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
　一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
　なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
　なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
　なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
　ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
　ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
　また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
　また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
　ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
　一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
　したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
　また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
　次に、撮像装置の積層構造について、断面図を用いて説明する。当該断面図は、図２の層２４に示す一点鎖線Ａ１−Ａ２を含む高さ方向の面に相当する。なお、以下に示す絶縁層および導電層などの要素は一例であり、さらに他の要素が含まれていてもよい。または、以下に示す要素の一部が省かれていてもよい。また、以下に示す積層構造は、必要に応じて、成膜工程、研磨工程などを繰り返して形成することができる。
＜積層構造１＞
　図１７は、図４に示したレイアウトが適用された撮像装置の断面図の一例である。層２４には基板４４１にチャネル形成領域を有するトランジスタとして、トランジスタ１０２およびトランジスタ１０３を示す。また、層２４には、光電変換デバイス１０１と、キャパシタ１０６と、を示す。なお、図１７には示していないが、トランジスタ１０４およびトランジスタ１０５の構成として、基板４４１にチャネル形成領域を有するトランジスタを適用することが好ましい。また、図１７はトランジスタ１０２およびトランジスタ１０３の構成として、基板４４１にチャネル形成領域を有するトランジスタを適用する例を示すが、ＯＳトランジスタを適用してもよい。
　図１７では、当該トランジスタをプレーナー型で示しているが、図１８Ａ、図１８Ｂに示すようにフィン型であってもよい。図１８Ａは、チャネル長方向の断面図、図１８Ｂは、図１８Ａに示す一点鎖線Ｂ１−Ｂ２位置のチャネル幅方向の断面図である。
　または、図１８Ｃに示すように、シリコン薄膜の半導体層４１７を有するトランジスタであってもよい。半導体層４１７は、例えば、層２４が有する基板４４１上の絶縁層４１６上に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ））とすることができる。
　層２４に示す光電変換デバイス１０１は、図１６Ａに示すｐｎ接合型フォトダイオードの構成を有し、層４４１ｎ（ｎ型領域）および層４４１ｐ（ｐ型領域、基板４４１の一部）で構成されている。
　一つの画素が有する光電変換デバイス１０１は、素子分離層４４３で囲まれており、隣接する画素の光電変換デバイス１０１と分離される。素子分離層４４３を設けることで、光電変換により発生したキャリアの隣接する画素への拡散を抑制することができる。なお、素子分離層４４３は、遮光層や反射層としての機能を有していてもよい。
　素子分離層４４３としては、無機絶縁層、有機絶縁層などを用いることができる。素子分離層４４３の一部に空間を設けてもよい。当該空間は空気や不活性ガスなどの気体を有していてもよい。また、当該空間は減圧状態であってもよい。
　図１７において、トランジスタ１０２がｎチャネル型であり、ソースおよびドレインとして機能するそれぞれの低抵抗領域の導電型がｎ型である場合、トランジスタ１０２のソースまたはドレインの一方と、光電変換デバイス１０１のｎ型領域と、は共有されている。当該構成では、光電変換デバイス１０１の完全空乏化による電荷の完全転送が可能で、ノイズを低減させることができる。また、基板４４１に形成される領域４４１ｎ＿２は、トランジスタ１０２のソースまたはドレインの他方として機能する。
　トランジスタ１０３およびトランジスタ１０２はそれぞれ、ゲート電極と、ゲート絶縁層と、を有し、それぞれのトランジスタにおいて、ゲート絶縁層は、ゲート電極と層４４１ｐに挟まれる。電極１０２Ｇは、トランジスタ１０２のゲート電極として機能する。
　図１７に示す構成においては、トランジスタ１０２、トランジスタ１０３および光電変換デバイス１０１を覆うように絶縁層２２２が設けられ、絶縁層２２２を覆うように絶縁層２２３が設けられ、絶縁層２２２および絶縁層２２３は、基板４４１と、キャパシタ１０６との間に位置する。
　層２４は、キャパシタ１０６を有する。キャパシタ１０６は、配線１２８と、配線１２９と、配線１２８と配線１２９に挟まれ誘電体として機能する絶縁層２２６と、を有する。図１７において、キャパシタ１０６は、トランジスタ１０２、トランジスタ１０３および光電変換デバイス１０１と重畳する。
　配線１２８および配線１２１は例えば、絶縁層２２３と接して設けられる。また図１７に示す構成においては、配線１２８は絶縁層２２３内に設けられるプラグを介して、トランジスタ１０３のソースおよびドレインの一方と電気的に接続され、配線１２１は絶縁層２２３および絶縁層２４２内に設けられるプラグを介して層４４１ｐに電気的に接続される。
　図１７に示す構成においては、キャパシタ１０６を覆うように絶縁層２２７が設けられ、絶縁層２２７は、層２１に設けられる絶縁層４１２上に位置する。図１７等に示す構成において、絶縁層２２７と絶縁層４１２を貼り合わせることが好ましい。
　層２４等に含まれる絶縁層としては、例えば、酸化シリコン膜などの無機絶縁膜、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜を用いることができる。また、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜などを積層してもよい。
　また、デバイス間の電気的な接続に用いられる配線、電極およびプラグとして用いることのできる導電体には、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を適宜選択して用いればよい。当該導電体は単層に限らず、異なる材料で構成された複数の層であってもよい。
　層２５には、遮光層４５１および光学変換層が設けられる。ここでは、光学変換層として、カラーフィルタ４５２Ｇ１を示している。
　層２６は、絶縁層４６１と、マイクロレンズアレイ４６２と、を有する。マイクロレンズアレイ４６２が有する個々のレンズを通る光が直下の光学変換層を通り、光電変換デバイス１０１に照射されるようになる。マイクロレンズアレイ４６２を設けることにより、集光した光を光電変換デバイス１０１に入射することができるため、効率よく光電変換を行うことができる。マイクロレンズアレイ４６２は、目的の波長の光に対して透光性の高い樹脂またはガラスなどで形成することが好ましい。
　遮光層４５１は、隣接する画素への光の流入を抑えることができる。遮光層４５１には、遮光性を有する材料を用いることができ、例えば、光の透過率が１５％以下である材料を用いることができる。より具体的には例えば、光電変換デバイス１０１において検出される光の透過率が１５％以下である材料を用いることができる。遮光層４５１には、アルミニウム、タングステン、チタン、タンタル、モリブデン、クロム、銅などの金属層を用いることができる。また、当該金属層と誘電体膜を積層してもよい。当該誘電体膜は、反射防止膜としての機能を有する。
　光電変換デバイス１０１が可視光に感度を有するとき、光学変換層にカラーフィルタを用いることができる。カラーフィルタにＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を画素別に割り当てることにより、カラー画像を得ることができる。本明細書等では可視光とは例えば、３６０ｎｍ以上７６０ｎｍ以下の光を指す。
　図１９Ａに示す上面図は、遮光層４５１と、マトリックス状に配置された複数の光電変換デバイス１０１と、マイクロレンズアレイ４６２と、光学変換層４５２と、を示す。光電変換デバイス１０１およびマイクロレンズアレイ４６２を見やすくするために、図１９Ａにおいて光学変換層４５２を省いた図を、図１９Ｂに示す。
　図１９Ａおよび図１９Ｂにおいて、遮光層４５１は格子状に配置され、マトリックス状に配置された開口部を有する。複数の光電変換デバイス１０１のそれぞれは、遮光層４５１の開口部に少なくとも一部が重畳するように配置されることが好ましい。
　図１９Ａには、光学変換層４５２として、カラーフィルタ４５２Ｒ（赤）、カラーフィルタ４５２Ｇ１（緑）、カラーフィルタ４５２Ｇ２（緑）、カラーフィルタ４５２Ｂ（青）が配列し、遮光層４５１と重畳する様子を示す。カラーフィルタ４５２Ｒ、カラーフィルタ４５２Ｇ１、カラーフィルタ４５２Ｇ２およびカラーフィルタ４５２Ｂは例えばそれぞれ、異なる画素に割り当てることができる。図１９Ａに示す光学変換層の配列をベイヤー配列と呼ぶ場合がある。なお、図１９Ａに示すベイヤー配列においては、赤、青、緑に対応するカラーフィルタをそれぞれ１つ、１つ、２つとする例を示すが、赤、青、緑に対応するカラーフィルタをそれぞれ２つ、１つ、１つとしてもよいし、赤、青、緑に対応するカラーフィルタをそれぞれ１つ、２つ、１つとしてもよい。
　光学変換層の配列は、図２０Ａに示すように、隣接する２行２列の画素を、同色のカラーフィルタとすることができる。図２０Ａに示す光学変換層の配列をクワッドベイヤー配列と呼ぶ場合がある。クワッドベイヤー配列は、解像度の高い撮像装置において、ダイナミックレンジを広げる方法として有効である。図２０Ａに一例を示す配列においては、同色の４画素が隣接して配置されている。同色の４画素は、各々が検出した光をそれぞれ異なる画素の信号として処理することにより、解像度の高い画像を得ることができる。また、照度が低い場合には隣接する同色の４画素を一つの画素として動作させることにより、感度を高めることができ、ダイナミックレンジを広げることができる。
　なお、図２０Ａに示すクワッドベイヤー配列においては、赤：青：緑に対応するカラーフィルタの個数の割合を１：１：２とする例を示すが、赤：青：緑に対応するカラーフィルタの個数の割合をそれぞれ２：１：１としてもよいし、赤：青：緑に対応するカラーフィルタの個数の割合をそれぞれ１：２：１としてもよい。
　なお、図１９Ａおよび図２０Ａにおいては、一つの光電変換デバイス１０１に対してマイクロレンズを一つ設ける構成を示すが、図２０Ｂに示すように、同色のカラーフィルタを有する２行２列の画素（計４画素）に対して、一つのマイクロレンズを設ける構成としてもよい。
　図１９Ａ、図２０Ａおよび図２０Ｂにおいて、隣接するカラーフィルタの間には遮光層４５１が配置され、遮光層４５１により、隣接する画素への光の流入を抑制し、隣接する画素における混色を抑制することができる。
　しかしながら図２０Ａおよび図２０Ｂにおいて、隣接する同色のカラーフィルタの間では混色が生じない。よって図２１Ａに示すように、隣接する同色のカラーフィルタの間には、遮光層４５１を設けない構成とすることができる。遮光層４５１を設けない構成とすることにより、画素における受光面積を広くすることができる。よって、撮像装置の感度を高めることができ、撮像装置のダイナミックレンジをさらに広げることができる。
　一方、隣接する画素の間には、電気的なノイズ等が発生する場合がある。図２１Ｂに示すように、隣接する同色のカラーフィルタの間には、透光性を有する透明導電層４５５を設ける構成とすることにより、ノイズが少なく、感度の高い撮像装置を実現することができる。
　透明導電層４５５として、透光性を有する導電体を用いることができ、例えば、可視光に対する透過率が７０％以上１００％以下、好ましくは８０％以上１００％未満である金属酸化物を用いることができる。透光性を有する導電体として、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム−錫酸化物、ガリウム−亜鉛酸化物、インジウム−ガリウム−亜鉛酸化物、またはグラフェンなどを用いることができる。
　図２２Ａに示す構成においては、光電変換デバイス１０１のおよそ半面が遮光層４５１に覆われた画素１０を有する。光電変換デバイス１０１のおおよそ左半面に重畳して、遮光層４５１の開口部を有する画素１０を、画素１０＿Ｌと名付ける。画素１０＿Ｌにおいては、光電変換デバイス１０１のおおよそ右半面と、遮光層４５１と、が重畳する。また、光電変換デバイス１０１のおおよそ右半面に遮光層４５１の開口部を有する画素１０を、画素１０＿Ｒと名付ける。画素１０＿Ｒにおいては、おおよそ左半面と、遮光層４５１と、が重畳する。なお、図２２Ａには図を見やすくするため、光学変換層４５２、マイクロレンズアレイ４６２、等を省略した上面図を示したが、図２３Ａには、マイクロレンズアレイ４６２も合わせて示し、図２４Ａにはさらに光学変換層４５２も合わせて示す。
　図２２Ｂは、図２２Ａにおいて、遮光層４５１の一部に替えて透明導電層４５５を設ける構成を示す。なお、図２２Ｂには図を見やすくするため、光学変換層４５２、マイクロレンズアレイ４６２、等を省略した上面図を示したが、図２３Ｂには、マイクロレンズアレイ４６２も合わせて示し、図２４Ｂにはさらに光学変換層４５２も合わせて示す。
　画素１０＿Ｌは、マイクロレンズの光軸に対して同心の正方形の概略左半分と、遮光層４５１の開口部と、が重畳する。画素１０＿Ｒは、マイクロレンズの光軸に対して同心の正方形の概略右半分と、遮光層４５１の開口部と、が重畳する。画素１０＿Ｌに入射する光量と、画素１０＿Ｒに入射する光量の比較を行うことにより、瞳分割位相差方式による焦点検出を行うことができる。ここで、マイクロレンズの光軸は例えば、上面からみてマイクロレンズの中心を通る直線である。また、マイクロレンズの光軸は例えば、基板４４１に概略垂直である。
　画素１０＿Ｌと画素１０＿Ｒがともに上面からみて概略同形状の光電変換デバイス１０１を有する場合を考える。このような場合において、画素１０＿Ｌが有する光電変換デバイス１０１が遮光層４５１の開口部と重畳する部分の少なくとも一部は、画素１０＿Ｒが有する光電変換デバイス１０１においては遮光層４５１の開口部と重畳しない部分である。
　結像の焦点位置からのズレ量（デフォーカス量）に応じて画素１０＿Ｌに入射する光量と画素１０＿Ｒに入射する光量は変化する。
　一例として、マイクロレンズの手前に撮影レンズが配置され、撮影レンズを前後に調整して焦点を合わせる場合を考える。焦点位置を基準として、撮影レンズが手前側にずれる状態（手前側のデフォーカス状態）と、撮影レンズが奥側にずれる状態（奥側のデフォーカス状態）と、の２つのデフォーカス状態がある。本発明の一態様の撮像装置において、一方の画素１０＿Ｌに入射する光量は、一方のデフォーカス状態において強くなり、他方のデフォーカス状態において弱くなる。また、画素１０＿Ｒに入射する光量は、一方のデフォーカス状態、すなわち画素１０＿Ｌに入射する光量が強くなる状態において、入射する光量が弱くなり、他方のデフォーカス状態、すなわち画素１０＿Ｌに入射する光量が弱くなる状態において、入射する光量が強くなる。
　よって、画素１０＿Ｌに入射する光量の変化と画素１０＿Ｒに入射する光量の変化を解析することにより、焦点位置からのズレ量を検出することができる。なお、ここでは画素の概略左半分と、概略右半分と、の光量の比較を用いて焦点検出を行ったが、画素の概略上半分と、概略下半分と、を用いてもよい。あるいは、画素に対して、光電変換デバイスへ入射される光が焦点位置の２つのデフォーカス状態に対応する２つの開口部が設けられる構成であれば、遮光領域および開口部の形状は様々な形状を有することができる。
　上面視において、画素１０＿Ｌと重畳するマイクロレンズ（以下、第１のマイクロレンズ）の光軸、あるいは中心を通る第１直線により画素１０＿Ｌを２つの領域（以下、第３領域および第４領域）に分ける場合において、遮光層４５１は、第３領域の好ましくは３０％未満、より好ましくは２０％未満と重畳する。また、遮光層４５１は、第４領域の好ましくは６０％以上、より好ましくは７０％以上、さらに好ましくは８０％以上と重畳する。ここで第１直線に垂直な方向をｘ軸とすると、第４領域は、第３領域よりもｘ座標の大きい領域に配置される。
　遮光層４５１の開口部は例えば、第３の領域の好ましくは７０％以上、より好ましくは８０％以上と重畳する。
　上面視において、画素１０＿Ｒと重畳するマイクロレンズ（以下、第２のマイクロレンズ）の光軸、あるいは中心を通る第２直線により画素１０＿Ｒを２つの領域（以下、第５領域および第６領域）に分ける場合において、遮光層４５１は、第５の領域の好ましくは７０％以上、より好ましくは８０％以上と重畳する。また、遮光層４５１は、第６領域の好ましくは４０％未満、より好ましくは３０％未満、さらに好ましくは２０％未満と重畳する。ここで第２直線をｘ軸に垂直な直線とする。第６領域は、第５領域よりもｘ座標の大きい領域に配置される。
　遮光層４５１の開口部は例えば、第６の領域の好ましくは６０％以上、より好ましくは７０％以上、さらに好ましくは８０％以上と重畳する。
　ｘ軸が上面図における左右方向である場合には、第４領域は、第３領域の右側に配置される。すなわち、遮光層４５１は、画素１０＿Ｌが第１直線により左右の領域に分けられる場合に、左側の領域の好ましくは４０％未満、より好ましくは３０％未満、さらに好ましくは２０％未満と重畳し、右側の領域の好ましくは７０％以上、より好ましくは８０％以上と重畳する。遮光層４５１の開口部は例えば、左側の領域の好ましくは６０％以上、より好ましくは７０％以上、さらに好ましくは８０％以上と重畳する。
　ｘ軸が上面図における左右方向である場合には、第６領域は、第５領域の右側に配置される。すなわち、遮光層４５１は、画素１０＿Ｒが第２直線により左右の領域に分けられる場合に、左側の領域の好ましくは７０％以上、より好ましくは８０％以上と重畳し、右側の領域の好ましくは４０％未満、より好ましくは３０％未満、さらに好ましくは２０％未満と重畳する。遮光層４５１の開口部は例えば、右側の領域の好ましくは６０％以上、より好ましくは７０％以上、さらに好ましくは８０％以上と重畳する。
　ここで、図２４Ｂでは、画素１０＿Ｌおよび画素１０＿Ｒにおいて、緑に対応するカラーフィルタを用いる例を示すが、画素１０＿Ｌおよび画素１０＿Ｒにはカラーフィルタを設けなくてもよい。カラーフィルタを設けない構成とすることにより、光量を多くすることができ、焦点検出に要する時間を短くできる場合がある。
　光学変換層４５２に波長カットフィルタを用いれば、様々な波長領域における画像が得られる撮像装置とすることができる。
　例えば、光学変換層４５２に可視光線の波長以下の光を遮る赤外線フィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層４５２に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層４５２に可視光線の波長以上の光を遮る紫外線フィルタを用いれば、紫外線撮像装置とすることができる。
　なお、一つの撮像装置内に機能の異なる光学変換層を混在させて配置してもよい。例えば、赤、緑、青、赤外に対応するそれぞれのフィルタをそれぞれ異なる画素に割り当てることができる。図２５Ａには、クワッドベイヤー配列において、カラーフィルタ４５２Ｒ（赤）、カラーフィルタ４５２Ｇ１（緑）、カラーフィルタ４５２Ｂ（青）、赤外線フィルタ４５２ＩＲをそれぞれ異なる画素に割り当てる一例を示す。当該構成では、可視光画像および赤外光画像を同時に取得することができる。
　または、赤、緑、青、紫外に対応するそれぞれのフィルタをそれぞれ異なる画素に割り当てることができる。図２５Ｂには、クワッドベイヤー配列において、カラーフィルタ４５２Ｒ（赤）、カラーフィルタ４５２Ｇ１（緑）、カラーフィルタ４５２Ｂ（青）、紫外フィルタ４５２ＵＶをそれぞれ異なる画素に割り当てる一例を示す。当該構成では、可視光画像および紫外光画像を同時に取得することができる。
　また、光学変換層４５２にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換デバイス１０１で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
　シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いることができる。
　赤外光または紫外光による撮像を行うことで、検査機能、セキュリティ機能、センサ機能などを撮像装置に付与することができる。例えば、赤外光による撮像を行うことで、生産物の非破壊検査、農産物の選別（糖度計機能など）、静脈認証、医療検査などを行うことができる。また、紫外光による撮像を行うことで、光源や火炎から放出される紫外光を検出することができ、光源、熱源、生産装置等の管理などを行うことができる。
＜積層構造２＞
　図２６は、図２１Ｂ、図２５等に示した、遮光層４５１の一部を透明導電層４５５に替えた構成に対応する断面図である。図２６に示す構成においては、遮光層４５１上に絶縁層４５３が設けられ、絶縁層４５３上に透明導電層４５５が設けられる。
　絶縁層４５３に開口部を設け、透明導電層４５５と遮光層４５１を電気的に接続させることができる。後述する図２８等には、遮光層４５１上に絶縁層４５３の開口部が設けられ、透明導電層４５５が開口部に埋め込まれるように形成され、遮光層４５１と透明導電層４５５が接する様子が示されている。
　また図２７に示すように、隣接するカラーフィルタが間隔を空けて配置され、隣接するカラーフィルタの間に樹脂が配置されてもよい。該樹脂は例えば、透明導電層４５５上に設けられる。また該樹脂は透明導電層４５５の上面に接してもよい。また、図２７において例えば、カラーフィルタは樹脂等で覆われる。
　あるいは、隣接するカラーフィルタ間に間隙を設けてもよい。
　また、隣接するカラーフィルタの間に設けられる樹脂が、遮光層４５１の上面と接する場合がある。
　図２８には、画素１０＿Ｌに適用可能な断面の構成の一例を示す。図２９には、画素１０＿Ｒに適用可能な断面の構成の一例を示す。
　図２８においては、遮光層４５１は、光電変換デバイス１０１のおよそ左半面と重畳する開口部を有する。また遮光層４５１は光電変換デバイス１０１のおよそ右半面に対して遮光を行う機能を有する。マイクロレンズアレイ４６２において、光電変換デバイスと１０１と重畳するマイクロレンズに入射する光束４５４のうち、レンズの左半面に入射する光束が、光電変換デバイス１０１に入射する。
　図２９においては、遮光層４５１は、光電変換デバイス１０１のおよそ右半面と重畳する開口部を有する。また遮光層４５１は光電変換デバイス１０１のおよそ左半面に対して遮光を行う機能を有する。マイクロレンズアレイ４６２において、光電変換デバイスと１０１と重畳するマイクロレンズに入射する光束４５４のうち、レンズの右半面に入射する光束が、光電変換デバイス１０１に入射する。
　図３０には、層２５が液晶素子４７０を有する例を示す。図３０に示す液晶素子４７０は、透明導電層４５５、透明導電層４７１、および液晶層４７２を有する。図３０においては、液晶素子４７０と基板４４１の間に、基板４６３ａおよび偏光板４６４ａが設けられ、液晶素子４７０とマイクロレンズアレイ４６２の間に、基板４６３ｂおよび偏光板４６４ｂが設けられる。また液晶素子４７０と光学変換層４５２との間には、絶縁層４７３が設けられてもよい。
　液晶素子４７０に印加する電界を制御することにより、液晶素子４７０の透過率を制御することができる。液晶素子４７０に印加する電界を制御し、透過率を低くすることにより、液晶素子４７０は遮光層として機能することができる。例えば、撮像装置が焦点検出を行う場合のみ、液晶素子４７０に電気信号を与えて光電変換デバイス１０１の半面のみを遮光し、焦点検出を行わない場合には透過率を高くすれば、焦点検出を行わない場合において、該画素の感度を高めることができる。
　液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ　Ｓｕｐｅｒ　Ｖｉｅｗ）モードなどを用いることができる。
　また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用された液晶素子を用いることができる。
　なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
　また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
　また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
　図３１には、トランジスタ１０２およびトランジスタ１０３としてＯＳトランジスタを用いる構成の一例を示す。図３１において、トランジスタ１０２およびトランジスタ１０３は光電変換デバイス１０１と重畳するように設けられ、光電変換デバイス１０１と、トランジスタ１０２およびトランジスタ１０３と、の間にキャパシタ１０６が設けられる。なお、トランジスタ１０２およびトランジスタ１０３は、光電変換デバイス１０１とキャパシタ１０６の間に配置されてもよい。
　トランジスタ１０２およびトランジスタ１０３は、基板４４１において光が照射される面からみて、光電変換デバイス１０１よりも深い領域に配置される。よって、トランジスタ１０２およびトランジスタ１０３に対する光照射の影響を小さくすることができる。よって、遮光層４５１を設けなくてもよい場合がある。また、遮光層４５１の代わりに透明導電層４５５を設ければよい場合がある。
　また図３１には図示しないが、基板４４１には、トランジスタ１０４、トランジスタ１０５等のトランジスタや、容量素子、等を設けることができる。
　図３１において、トランジスタ１０２およびトランジスタ１０３と、基板４４１に設けられるトランジスタ等の半導体素子と、の間には絶縁層４２５が設けられる。
　図３２Ａ乃至図３２Ｄを用いて、本発明の一態様のトランジスタに適用可能なＯＳトランジスタの構成の一例を示す。
　図３２Ａに示すＯＳトランジスタは、酸化物半導体層および導電層の積層上に絶縁層を設け、当該酸化物半導体層に達する開口部を設けることでソース電極７０５およびドレイン電極７０６を形成するセルフアライン型の構成である。
　ＯＳトランジスタは、酸化物半導体層に形成されるチャネル形成領域７０８、ソース領域７０３およびドレイン領域７０４のほか、ゲート電極７０１、ゲート絶縁膜７０２を有する構成とすることができる。上記開口部には少なくともゲート絶縁膜７０２およびゲート電極７０１が設けられる。当該開口部には、さらに酸化物半導体層７０７が設けられていてもよい。
　ＯＳトランジスタは、図３２Ｂに示すように、ゲート電極７０１をマスクとして半導体層にソース領域７０３およびドレイン領域７０４を形成するセルフアライン型の構成としてもよい。
　または、図３２Ｃに示すように、ソース電極７０５またはドレイン電極７０６とゲート電極７０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。
　ＯＳトランジスタはバックゲート７３５を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート７３５は、図３２Ｄに示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートと電気的に接続してもよい。なお、図３２Ｄは図３２ＡのトランジスタのＣ１−Ｃ２の断面を例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート７３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
　ＯＳトランジスタが設けられる層とＳｉトランジスタが設けられる層との間には、絶縁層４２５を設けることが好ましい。絶縁層４２５は、ブロッキング層としての機能を有する。
　ブロッキング層としては、水素の拡散を防止する機能を有する膜を用いることが好ましい。Ｓｉデバイスにおいて、水素はダングリングボンドを終端するために必要とされるが、ＯＳトランジスタの近傍にある水素は、酸化物半導体層中にキャリアを生成する要因の一つとなり、信頼性を低下させる。したがって、Ｓｉデバイスが形成される層とＯＳトランジスタが形成される層との間には、水素のブロッキング膜が設けられることが好ましい。
　当該ブロッキング膜としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
＜パッケージ、モジュール＞
　図３３Ａは、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ５５０（図３３Ｃ参照）を固定するパッケージ基板５１０、カバーガラス５２０および両者を接着する接着剤５３０等を有する。
　図３３Ｂは、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ５４０としたＢＧＡ（Ｂａｌｌ　ｇｒｉｄ　ａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ　ｇｒｉｄ　ａｒｒａｙ）やＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）などを有していてもよい。
　図３３Ｃは、カバーガラス５２０および接着剤５３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板５１０上には電極パッド５６０が形成され、電極パッド５６０およびバンプ５４０はスルーホールを介して電気的に接続されている。電極パッド５６０は、イメージセンサチップ５５０とワイヤ５７０によって電気的に接続されている。
　また、図３３Ｄは、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ５５１（図３３Ｆ参照）を固定するパッケージ基板５１１、レンズカバー５２１、およびレンズ５３５等を有する。また、パッケージ基板５１１とイメージセンサチップ５５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ５９０（図３３Ｆ参照）も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）としての構成を有している。
　図３３Ｅは、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板５１１の下面および側面には、実装用のランド５４１が設けられたＱＦＮ（Ｑｕａｄ　ｆｌａｔ　ｎｏ−ｌｅａｄ　ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ　ｆｌａｔ　ｐａｃｋａｇｅ）や前述したＢＧＡが設けられていてもよい。
　図３３Ｆは、レンズカバー５２１およびレンズ５３５の一部を省いて図示したモジュールの斜視図である。ランド５４１は電極パッド５６１と電気的に接続され、電極パッド５６１はイメージセンサチップ５５１またはＩＣチップ５９０とワイヤ５７１によって電気的に接続されている。
　イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
　本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３４Ａ乃至図３４Ｆに示す。
　図３４Ａ携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９８２に触れることで行うことができる。当該携帯電話機に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
　図３４Ｂは携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ９１９で取得した画像から文字等を認識し、スピーカ９１３で当該文字を音声出力することができる。当該携帯データ端末に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
　図３４Ｃは監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー９５３等を有する。カメラユニット９５２には回転機構などが設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
　図３４Ｄはビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６、スピーカ９７７、マイク９７８等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラに本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
　図３４Ｅはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラに本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
　図３４Ｆは腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３、カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネルを備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着性が優れている。当該情報端末に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
　図３５Ａは、移動体の一例として自動車の外観図を図示している。図３５Ｂは、自動車内でのデータのやり取りを簡略化した図である。自動車８９０は、複数のカメラ８９１等を有する。カメラ８９１に本発明の一態様の撮像装置およびその動作方法を適用することができる。また、自動車８９０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサ（図示せず）などを備える。
　自動車８９０において、カメラ８９１等に集積回路８９３を用いることができる。自動車８９０は、カメラ８９１が複数の撮像方向８９２で得られた複数の画像を集積回路８９３で処理し、バス８９４等を介してホストコントローラ８９５等により複数の画像をまとめて解析することで、ガードレールや歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。また、道路案内、危険予測などを行うシステムに用いることができる。
　集積回路８９３では、得られた画像データをニューラルネットワークなどの演算処理を行うことで、例えば、画像の高解像度化、画像ノイズの低減、顔認識（防犯目的など）、物体認識（自動運転の目的など）、画像圧縮、画像補正（広ダイナミックレンジ化）、レンズレスイメージセンサの画像復元、位置決め、文字認識、反射映り込み低減などの処理を行うことができる。
　なお、上述では、移動体の一例として自動車について説明しているが、自動車は、内燃機関を有する自動車、電気自動車、水素自動車など、いずれであってもよい。また、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０：画素、１０＿Ｌ：画素、１０＿Ｒ：画素、２１：層、２４：層、２５：層、２６：層、３１：画素アレイ、３２：回路、３３：回路、３４：回路、３５：回路、３６：回路、３８：回路、１００：画素、１０１：光電変換デバイス、１０１Ｃ：光電変換デバイス、１０１Ｄ：光電変換デバイス、１０２：トランジスタ、１０２Ｇ：電極、１０３：トランジスタ、１０４：トランジスタ、１０５：トランジスタ、１０６：キャパシタ、１０７：トランジスタ、１０８：トランジスタ、１２１：配線、１２２：配線、１２３：配線、１２４：配線、１２５：配線、１２７：配線、１２８：配線、１２９：配線、１３１：配線、１３２：配線、１３３：配線、１３３＿１：配線、１３３＿２：配線、１３３＿３：配線、１３４：配線、１３５：配線、１３５＿１：配線、１３５＿２：配線、１３５＿３：配線、１４２：ゲート電極、１４３：ゲート電極、１４４：ゲート電極、１４５：ゲート電極、１６１：トランジスタ、１６２：トランジスタ、１６３：キャパシタ、２００：画素ブロック、２０１：回路、２０２：キャパシタ、２０３：トランジスタ、２０４：トランジスタ、２０５：トランジスタ、２０６：トランジスタ、２０７：トランジスタ、２１１：配線、２１２：配線、２１３：配線、２１５：配線、２１６：配線、２１７：配線、２１８：配線、２１９：配線、２２２：絶縁層、２２３：絶縁層、２２６：絶縁層、２２７：絶縁層、２４２：絶縁層、３００：画素アレイ、３０１：回路、３０２：回路、３０３：回路、３０４：回路、３０５：回路、３１１：配線、３２０：メモリセル、３２５：参照メモリセル、３３０：回路、３５０：回路、３６０：回路、３７０：回路、４１１：基板、４１２：絶縁層、４１６：絶縁層、４１７：半導体層、４２５：絶縁層、４４１：基板、４４１ｎ：層、４４１ｎ＿２：領域、４４１ｐ：層、４４３：素子分離層、４５１：遮光層、４５２：光学変換層、４５２Ｂ：カラーフィルタ、４５２Ｇ１：カラーフィルタ、４５２Ｇ２：カラーフィルタ、４５２ＩＲ：赤外線フィルタ、４５２Ｒ：カラーフィルタ、４５２ＵＶ：紫外フィルタ、４５３：絶縁層、４５４：光束、４５５：透明導電層、４６１：絶縁層、４６２：マイクロレンズアレイ、４６３ａ：基板、４６３ｂ：基板、４６４ａ：偏光板、４６４ｂ：偏光板、４７０：液晶素子、４７１：透明導電層、４７２：液晶層、４７３：絶縁層、５１０：パッケージ基板、５１１：パッケージ基板、５２０：カバーガラス、５２１：レンズカバー、５３０：接着剤、５３５：レンズ、５４０：バンプ、５４１：ランド、５５０：イメージセンサチップ、５５１：イメージセンサチップ、５６０：電極パッド、５６１：電極パッド、５６５ａ：層、５６５ｂ：層、５６５ｃ：層、５７０：ワイヤ、５７１：ワイヤ、５９０：ＩＣチップ、７０１：ゲート電極、７０２：ゲート絶縁膜、７０３：ソース領域、７０４：ドレイン領域、７０５：ソース電極、７０６：ドレイン電極、７０７：酸化物半導体層、７０８：チャネル形成領域、７３５：バックゲート、８９０：自動車、８９１：カメラ、８９２：撮像方向、８９３：集積回路、８９４：バス、８９５：ホストコントローラ、９０１：回路部、９１１：筐体、９１２：表示部、９１３：スピーカ、９１９：カメラ、９３２：表示部、９３３：筐体兼リストバンド、９３９：カメラ、９５１：支持台、９５２：カメラユニット、９５３：保護カバー、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：レンズ、９６７：発光部、９７１：筐体、９７２：筐体、９７３：表示部、９７４：操作キー、９７５：レンズ、９７６：接続部、９７７：スピーカ、９７８：マイク、９８１：筐体、９８２：表示部、９８３：操作ボタン、９８４：外部接続ポート、９８５：スピーカ、９８６：マイク、９８７：カメラ

Claims (15)

  1. 　ｎ個の画素（ｎは４以上の自然数）を有する画素アレイと、前記画素アレイ上に配置される遮光層および透明導電層と、を有し、
    　前記ｎ個の画素のそれぞれは、光電変換デバイスを有し、
    　前記遮光層は、第１画素と重畳する第１領域と、第２画素と重畳する第２領域と、を有し、
    　前記透明導電層は、前記第１領域と重畳する領域と、前記第２領域と重畳する領域と、を有し、
    　前記透明導電層は、透光性を有し、
    　前記透明導電層は、前記第１領域と前記第２領域に電気的に接続され、
    　前記第１画素が有する光電変換デバイスには、第１の光が入射し、
    　前記第２画素が有する光電変換デバイスには、第２の光が入射し、
    　前記第１の光が変換されて生成される第１の電気信号と、前記第２の光が変換されて生成される第２の電気信号と、を用いて処理を行う機能を有する撮像装置。
  2. 　請求項１において、
    　前記第１の光が変換されて生成される第１の電気信号と、前記第２の光が変換されて生成される第２の電気信号と、を用いて結像の焦点位置の検出を行う機能を有する撮像装置。
  3. 　請求項１または請求項２において、
    　前記透明導電層は、第３画素乃至第ｎ画素の２以上と重畳する領域を有する撮像装置。
  4. 　請求項１において、
    　前記透明導電層は、配列された複数の開口部を有し、
    　前記複数の開口部のそれぞれは、前記第３画素乃至前記第ｎ画素の一以上と重畳し、
    　前記複数の開口部が配列することにより格子状の形状を成す撮像装置。
  5. 　請求項４において、
    　ｍ個のマイクロレンズ（ｍは（ｎ−１）以下の自然数）を有するマイクロレンズアレイを有し、
    　第１マイクロレンズは、前記第１画素と重畳し、
    　第２マイクロレンズは、前記第２画素と重畳し、
    　上面視において、前記第１マイクロレンズの光軸を通る第１直線により前記第１画素を第３領域および第４領域の２つの領域に分ける場合において、前記第１領域は、前記第３領域の４０％未満と重畳し、前記第４領域の７０％以上と重畳し、
    　上面視において、前記第２マイクロレンズの光軸を通る第２直線により前記第２画素を第５領域および第６領域の２つの領域に分ける場合において、前記第２領域は、前記第５領域の７０％以上と重畳し、前記第６領域の４０％未満と重畳し、
    　前記第１直線と前記第２直線は平行であり、
    　上面視において、前記第１直線および前記第２直線に垂直な方向をｘ軸とし、前記第４領域は前記第３領域よりもｘ座標の大きい領域に配置され、前記第６領域は前記第５領域よりもｘ座標の大きい領域に配置される撮像装置。
  6. 　請求項４において、
    　ｍ個のマイクロレンズ（ｍは（ｎ−１）以下の自然数）を有するマイクロレンズアレイを有し、
    　第１マイクロレンズは、前記第１画素、前記第２画素、前記第３画素および第４画素と重畳し、
    　第２マイクロレンズは、第５画素、第６画素、第７画素および第８画素と重畳する撮像装置。
  7. 　請求項６において、
    　前記遮光層は、第１の開口部を有し、
    　前記第１の開口部は、前記第５画素、前記第６画素、前記第７画素および前記第８画素と重畳し、
    　前記透明導電層は、前記第１の開口部と重畳する領域を有する撮像装置。
  8. 　請求項６または請求項７において、
    　前記第３画素乃至前記第ｎ画素のそれぞれの上に、赤色、緑色または青色のいずれかの色のカラーフィルタが重畳して設けられ、
    　前記第１画素、前記第２画素、前記第３画素および前記第４画素には、同じ色のカラーフィルタが設けられ、
    　前記第５画素、前記第６画素、前記第７画素および前記第８画素には、同じ色のカラーフィルタが設けられる撮像装置。
  9. 　請求項１において、
    　前記ｎ個の画素のそれぞれは、トランジスタを有し、
    　前記遮光層は、前記第３画素乃至前記第ｎ画素のそれぞれが有する前記トランジスタの一以上と重畳する撮像装置。
  10. 　請求項１において、
    　前記ｎ個の画素のそれぞれは、チャネル形成領域に酸化物半導体を有するトランジスタを有する撮像装置。
  11. 　請求項１において、
    　前記光電変換デバイスは、シリコン基板上に設けられるｐｎ接合型ダイオードである撮像装置。
  12. 　２以上の画素を有する画素アレイと、前記画素アレイ上に配置される液晶素子と、を有し、
    　前記画素アレイが有する画素のそれぞれは、光電変換デバイスを有し、
    　前記液晶素子は、第１画素と重畳する第１領域と、第２画素と重畳する第２領域と、を有し、
    　前記第１画素が有する光電変換デバイスには、第１の光が入射し、
    　前記第２画素が有する光電変換デバイスには、第２の光が入射し、
    　前記第１の光が変換されて生成される第１の電気信号と、前記第２の光が変換されて生成される第２の電気信号と、を用い、結像の焦点位置の検出を行う機能を有する撮像装置。
  13. 　請求項１２において、
    　前記液晶素子は、
    　前記焦点位置の前記検出を行う場合においては光を遮光し、行わない場合においては光を透過する機能を有する撮像装置。
  14. 　請求項１乃至請求項１３のいずれか一に記載の撮像装置と、
    　表示部と、を有する電子機器。
  15. 　請求項１乃至請求項１３のいずれか一に記載の撮像装置と、
    　画像処理を行う機能を有する集積回路と、を有する移動体。
PCT/IB2021/056422 2020-07-31 2021-07-16 撮像装置、電子機器および移動体 WO2022023859A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/014,207 US20230261017A1 (en) 2020-07-31 2021-07-16 Imaging device, electronic device, and moving object
KR1020237004400A KR20230044228A (ko) 2020-07-31 2021-07-16 촬상 장치, 전자 기기, 및 이동체
CN202180047723.5A CN116057951A (zh) 2020-07-31 2021-07-16 摄像装置、电子设备及移动体
JP2022539781A JPWO2022023859A1 (ja) 2020-07-31 2021-07-16

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-129838 2020-07-31
JP2020129838 2020-07-31

Publications (1)

Publication Number Publication Date
WO2022023859A1 true WO2022023859A1 (ja) 2022-02-03

Family

ID=80037727

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/056422 WO2022023859A1 (ja) 2020-07-31 2021-07-16 撮像装置、電子機器および移動体

Country Status (5)

Country Link
US (1) US20230261017A1 (ja)
JP (1) JPWO2022023859A1 (ja)
KR (1) KR20230044228A (ja)
CN (1) CN116057951A (ja)
WO (1) WO2022023859A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014551A (ko) * 2021-07-21 2023-01-30 삼성전자주식회사 이미지 센서, 이미지 처리 장치 및 이미지 처리 방법
CN114640763A (zh) * 2022-02-28 2022-06-17 北京极感科技有限公司 屏下摄像头传感器、图像处理方法、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165070A (ja) * 2011-02-03 2012-08-30 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
WO2013031348A1 (ja) * 2011-08-30 2013-03-07 富士フイルム株式会社 撮像装置
JP2013211790A (ja) * 2012-03-30 2013-10-10 Fujifilm Corp 撮像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165070A (ja) * 2011-02-03 2012-08-30 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
WO2013031348A1 (ja) * 2011-08-30 2013-03-07 富士フイルム株式会社 撮像装置
JP2013211790A (ja) * 2012-03-30 2013-10-10 Fujifilm Corp 撮像装置

Also Published As

Publication number Publication date
CN116057951A (zh) 2023-05-02
JPWO2022023859A1 (ja) 2022-02-03
KR20230044228A (ko) 2023-04-03
US20230261017A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
JP7467587B2 (ja) 撮像装置及び電子機器
JP6956784B2 (ja) 撮像装置
WO2018215882A1 (ja) 撮像装置および電子機器
WO2022023859A1 (ja) 撮像装置、電子機器および移動体
JP2021027351A (ja) 撮像装置および電子機器
WO2021033065A1 (ja) 撮像装置および電子機器
JP2019009640A (ja) 撮像装置および電子機器
WO2020250095A1 (ja) 撮像装置および電子機器
WO2020222059A1 (ja) 撮像装置、その動作方法、および電子機器
WO2021090110A1 (ja) 撮像装置、その動作方法および電子機器
WO2019243949A1 (ja) 撮像装置の動作方法
WO2021165781A1 (ja) 撮像装置、電子機器および移動体
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
WO2021209868A1 (ja) 撮像装置および電子機器
WO2021214616A1 (ja) 撮像装置
KR20210029726A (ko) 촬상 패널, 촬상 장치
WO2021191719A1 (ja) 撮像装置および電子機器
WO2022018561A1 (ja) 撮像装置および電子機器
WO2021028754A1 (ja) 撮像装置、または撮像システム
WO2022064317A1 (ja) 撮像装置および電子機器
JP7336441B2 (ja) 撮像装置および電子機器
WO2021053449A1 (ja) 撮像システムおよび電子機器
WO2021099889A1 (ja) 撮像装置および電子機器
JPWO2020026080A1 (ja) 撮像装置の動作方法
JP2018164139A (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21849408

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022539781

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20237004400

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21849408

Country of ref document: EP

Kind code of ref document: A1