JP2019009640A

JP2019009640A - 撮像装置および電子機器

Info

Publication number: JP2019009640A
Application number: JP2017124174A
Authority: JP
Inventors: 池田　寿雄; Toshio Ikeda; 寿雄池田; 林　健太郎; Kentaro Hayashi; 健太郎林
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-06-26
Filing date: 2017-06-26
Publication date: 2019-01-17

Abstract

【課題】ダイナミックレンジが高い撮像装置を提供する。【解決手段】光電変換素子と、光学素子と、第１乃至第３のトランジスタと、容量素子と、が設けられた画素を有する。光電変換素子の一方の電極は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２のトランジスタのゲート、および第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、光学素子の一方の電極、および容量素子の一方の電極と電気的に接続され、第３のトランジスタのチャネル形成領域は、金属酸化物を有する。また、光学素子は、当該光学素子の一方の電極に印加される電位と、他方の電極に印加される電位と、の電位差に応じて、光透過率が変化する。【選択図】図１

Description

本発明の一態様は、撮像装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

撮像装置のダイナミックレンジを高めるための技術が開発されている。ダイナミックレンジを高めることにより、撮像された画像の明暗差が大きくても、白飛びおよび黒つぶれ等を抑制することができる。例えば、露光量を変えて２枚の画像を撮像して合成することにより、ダイナミックレンジを高める方法が特許文献１に開示されている。

また、基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献２に開示されている。

特開２０１７−５０８９３号公報特開２０１１−１１９７１１号公報

２枚の画像を合成することによりダイナミックレンジを高める場合、２枚の画像は時間をずらして撮像することになる。したがって、画像に動体物が含まれている場合、またはてぶれが発生した場合等は、２枚の画像を正しく合成することができず、画質が低下する場合がある。

したがって、本発明の一態様では、ダイナミックレンジが高い撮像装置を提供することを目的の一つとする。または、高画質の画像を撮像できる撮像装置を提供することを目的の一つとする。または、単純な構成の撮像装置を提供することを目的の一つとする。または、フレーム周波数が高い撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、高感度の撮像が行える撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置を提供することを目的の一つとする。または、上記撮像装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置を提供することを目的の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、光電変換素子と、光学素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有する撮像装置であって、光電変換素子の一方の電極は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２のトランジスタのゲート、および第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、光学素子の一方の電極、および容量素子の一方の電極と電気的に接続され、第３のトランジスタのチャネル形成領域は、金属酸化物を有し、光学素子は、光学素子の一方の電極に印加される電位と、光学素子の他方の電極に印加される電位と、の電位差に応じて、光透過率が変化する撮像装置である。

また、上記態様において、光学素子は、光電変換素子と重なる領域を有するように設けられてもよい。

また、上記態様において、光電変換素子は、セレン、またはセレンを含む化合物を有してもよい。

また、上記態様において、光学素子は、液晶素子であってもよい。

また、上記態様において、光学素子は、ゲストホストモードが適用された液晶素子であってもよい。

また、上記態様において、第１乃至第３のトランジスタは、光電変換素子および光学素子の下に設けられてもよい。

また、上記態様において、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有してもよい。

また、上記態様において、第３のトランジスタをオンとすることにより、光学素子の光透過率は、光電変換素子に入射した光の照度に応じて変化してもよい。

また、上記態様において、撮像装置は、撮像された画像を入力データとするニューラルネットワークを有し、ニューラルネットワークは、光学素子の光の透過率を変化させるタイミングを決定する機能を有してもよい。

また、本発明の一態様の撮像装置と、表示装置と、を有する電子機器も本発明の一態様である。

本発明の一態様を用いることで、高ダイナミックレンジの撮像装置を提供することができる。または、高画質の画像を撮像できる撮像装置を提供することができる。または、単純な構成の撮像装置を提供することができる。または、フレーム周波数が高い撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、高感度の撮像が行える撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置を提供することができる。または、上記撮像装置の駆動方法を提供することができる。または、新規な半導体装置を提供することができる。

なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。

撮像装置の画素の構成例を説明する回路図。撮像装置の画素の動作方法例を説明するタイミングチャート。撮像装置の画素の構成例を説明する回路図。撮像装置の画素の構成例を説明する断面図。撮像装置の画素の構成例を説明する断面図。撮像装置の画素の構成例を説明する断面図。撮像装置の画素の構成例を説明する断面図。撮像装置の画素の構成例を説明する断面図。撮像装置の画素の構成例を説明する断面図。撮像装置の構成例を説明するブロック図。ニューラルネットワークの構成例を説明する図。半導体装置の構成例を説明する図。メモリセルの構成例を説明する図。オフセット回路の構成例を説明する図。半導体装置の動作方法例を説明するタイミングチャート。撮像装置を収めたパッケージ、モジュールの斜視図。電子機器を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。

図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値等に限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつき等を含むことが可能である。

本明細書等において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置である場合があり、または半導体装置を有している場合がある。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、等）であるとする。

トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型および各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子という場合がある。

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。

電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０Ｖを意味しない場合もある。

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。

本明細書等において、人工ニューラルネットワーク（ＡＮＮ、以後、ニューラルネットワークと呼称する。）とは、生物の神経回路網を模したモデル全般を指す。一般的には、ニューラルネットワークは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。

シナプスの結合（ニューロン同士の結合）の強度（重み係数ともいう。）は、ニューラルネットワークに既存の情報を与えることによって、変化することができる。このように、ニューラルネットワークに既存の情報を与えて、結合強度を決める処理を「学習」という場合がある。

また、「学習」を行った（結合強度を定めた）ニューラルネットワークに対して、何らかの情報を与えることにより、その結合強度に基づいて新たな情報を出力することができる。このように、ニューラルネットワークにおいて、与えられた情報と結合強度に基づいて新たな情報を出力する処理を「推論」または「認知」という場合がある。

ニューラルネットワークのモデルとしては、例えば、ホップフィールド型、階層型等が挙げられる。特に、多層構造としたニューラルネットワークを「ディープニューラルネットワーク」（ＤＮＮ）と呼称し、ディープニューラルネットワークによる機械学習を「ディープラーニング」と呼称する。

本明細書等において、金属酸化物（ｍｅｔａｌｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳということができる。また、ＯＳＦＥＴ（またはＯＳトランジスタ）と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−ＡｌｉｇｎｅｄＣｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。

また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌｍａｔｒｉｘｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。

本発明の一態様は、画素に光電変換素子の他、透過型の光学素子が設けられた撮像装置である。光学素子は、光電変換素子と重なる領域を有するように設けられ、外部環境から画素に照射された光は、光学素子を透過した後に光電変換素子に入射される。光学素子の光透過率は、画素に照射された光の照度に応じて変化させることができる。具体的には、光学素子は、画素に照射された光の照度が高い場合は透過率を低くし、画素に照射された光の照度が低い場合は透過率を高くする。なお、光学素子の光透過率は、画素ごとに制御することができる。以上により、光学素子は光電変換素子に入射する光の照度を調整する機能を有し、撮像装置のダイナミックレンジを高めることができる。

光学素子として、例えば液晶素子を用いることができる。特に、ゲストホストモードが適用された液晶素子を用いると、本発明の一態様の撮像装置を容易に作製することができるため好ましい。なお、光学素子として、例えばエレクトロクロミック素子を用いてもよい。

光学素子の一方の電極には、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタ）のソースまたはドレインと、容量素子の一方の電極と、が電気的に接続されている。ＯＳトランジスタは、オフ電流が極めて低いという特性を有する。これにより、光学素子の一方の電極に印加される電位を保持することができ、光学素子の光透過率を保持することができる。以上より、撮像装置の回路構成および動作方法を複雑にすることなく、光学素子の光透過率を、外部環境から画素に照射された光の照度に応じた値に保持することができる。

また、ＯＳトランジスタはオフ電流が極めて低いので、光学素子の光透過率は長期間、具体的には２フレーム期間以上保持することができる。したがって、光学素子の光透過率を、１フレームごとに更新しなくてもよい。例えば、撮像装置が取得する画像において、フレーム間の明暗の変化が大きい場合は、光学素子の光透過率の更新頻度を高くし、フレーム間の明暗の変化が小さい場合は、光学素子の光透過率の更新頻度を低くすることができる。

ここで、フレーム間の明暗の変化の大きさは、撮像装置が取得した画像をニューラルネットワークに取り込むことで推論することができる。つまり、撮像装置が取得した画像を基に、ニューラルネットワークを用いてその後のフレームの画像を推論することができる。これにより、推論結果に応じて、光学素子の光透過率を更新するタイミングを決定することができる。なお、当該タイミングは、画素ごとに決定することができる。以上により、撮像装置が取得する画像の明暗の変化に応じて適切なタイミングで光学素子の光透過率を更新することができる。したがって、撮像装置が光学素子を有しない構成である場合よりフレーム周波数が大幅に低下することを抑制しつつ、高画質の画像を撮像することができる。

＜画素回路および動作＞
図１は、本発明の一態様の撮像装置が有する画素である画素１０の構成例を説明する回路図である。画素１０は、光電変換素子１１と、トランジスタ１２と、トランジスタ１３と、トランジスタ１４と、トランジスタ１５と、トランジスタ１６と、容量素子１７と、容量素子１８と、光学素子１９と、を有する。なお、本実施の形態では、光学素子１９として透過型の液晶素子を用いる場合について説明しているが、本発明の一態様はこれに限らない。例えば、光学素子１９として、電圧を印加することで可逆的に色が変化する、エレクトロクロミック素子を用いてもよい。

光電変換素子１１の一方の電極は、トランジスタ１２のソースまたはドレインの一方と電気的に接続される。トランジスタ１２のソースまたはドレインの他方は、トランジスタ１３のソースまたはドレインの一方、トランジスタ１４のゲート、トランジスタ１５のソースまたはドレインの一方、および容量素子１７の一方の電極と電気的に接続される。トランジスタ１４のソースまたはドレインの一方は、トランジスタ１６のソースまたはドレインの一方と電気的に接続される。トランジスタ１５のソースまたはドレインの他方は、容量素子１８の一方の電極、および光学素子１９の一方の電極と電気的に接続される。なお、容量素子１７が設けられない構成であってもよい。

光電変換素子１１の他方の電極は、配線２１と電気的に接続される。トランジスタ１３のソースまたはドレインの他方は、配線２３と電気的に接続される。トランジスタ１４のソースまたはドレインの他方は、配線２４と電気的に接続される。トランジスタ１６のソースまたはドレインの他方は、配線２６と電気的に接続される。容量素子１７の他方の電極は、配線２７と電気的に接続される。容量素子１８の他方の電極は、配線２８と電気的に接続される。光学素子１９の他方の電極は、配線２９と電気的に接続される。なお、図１では、光電変換素子１１の一方の電極をカソードとし、光電変換素子１１の他方の電極をアノードとしている。

トランジスタ１２のゲートは、配線３２と電気的に接続される。トランジスタ１３のゲートは、配線３３と電気的に接続される。トランジスタ１５のゲートは、配線３５と電気的に接続される。トランジスタ１６のゲートは、配線３６と電気的に接続される。

配線２１、配線２３、配線２４、配線２７、配線２８、および配線２９は、電源線としての機能を有する。例えば、配線２３および配線２４は高電位電源線、配線２１、配線２７、配線２８、および配線２９は低電位電源線とすることができる。なお、低電位として、例えば接地電位、または負電位とすることができる。

配線２６は、画素から信号を出力する出力線としての機能を有する。配線３２、配線３３、配線３５、および配線３６は、各トランジスタの導通を制御する信号線としての機能を有する。

なお、トランジスタ１２のソースまたはドレインの他方、トランジスタ１３のソースまたはドレインの一方、トランジスタ１４のゲート、トランジスタ１５のソースまたはドレインの一方、および容量素子１７の一方の電極が接続されるノードを電荷蓄積部ＦＤ１とする。また、トランジスタ１５のソースまたはドレインの他方、容量素子１８の一方の電極、および光学素子１９の一方の電極が接続されるノードを電荷蓄積部ＦＤ２とする。

トランジスタ１２は、光電変換素子１１の動作に応じて変化する、光電変換素子１１の一方の電極の電位を、電荷蓄積部ＦＤ１に転送する機能を有する。トランジスタ１３は、電荷蓄積部ＦＤ１の電位を初期化する機能、および電荷蓄積部ＦＤ２の電位を初期化する機能を有する。トランジスタ１４は、電荷蓄積部ＦＤ１の電位に応じた信号を出力する機能を有する。トランジスタ１５は、電荷蓄積部ＦＤ２の電位を設定する機能を有する。トランジスタ１６は、信号を読み出す画素１０を選択する機能を有する。容量素子１７は、電荷蓄積部ＦＤ１の電位を保持する機能を有する。容量素子１８は、電荷蓄積部ＦＤ２の電位を保持する機能を有する。

光学素子１９は、また詳細は後述するが、光電変換素子１１と重なる領域を有するように設けられる。これにより、外部環境から画素１０に照射された光は、光学素子１９を透過した後に、光電変換素子１１に入射される。したがって、光電変換素子１１に入射される光の照度を、光学素子１９の光透過率により調整することができる。例えば、画素１０に照射された光の照度が高い場合は光学素子１９の光透過率を低くすることにより、光電変換素子１１の検出上限より高い照度の光が光電変換素子１１に入射することを抑制することができる。また、画素１０に照射された光の照度が低い場合は光学素子１９の光透過率を高くすることにより、光電変換素子１１の検出下限より低い照度の光が光電変換素子１１に入射することを抑制することができる。なお、光学素子１９の光透過率は、画素１０ごとに制御することができる。以上より、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

光電変換素子１１には、光学素子１９を透過した後の光が入射される。したがって、光電変換素子１１として、光検出感度の高い光電変換素子を用いることが好ましい。例えば、光電変換素子１１として、アバランシェフォトダイオードを用いることが好ましい。アバランシェフォトダイオードとして、セレンまたはセレンを含む化合物を有するフォトダイオードを用いることができる。なお、光電変換素子１１はアバランシェフォトダイオード以外の素子であってもよい。また、光電変換素子１１がアバランシェフォトダイオードである場合でも、アバランシェ増倍が生じない電圧を光電変換素子１１に印加して使用してもよい。

トランジスタ１５は、オフ電流が低いトランジスタ、例えばＯＳトランジスタとすることが好ましい。これにより、電荷蓄積部ＦＤ２で電荷を保持できる期間を極めて長くすることができる。電荷蓄積部ＦＤ２の電位は、光学素子１９の一方の電極に印加される電位となる。したがって、トランジスタ１５をオフ電流が低いトランジスタとすることにより、光学素子１９の一方の電極に印加される電位を保持することができる。光学素子１９の光透過率は、光学素子１９の一方の電極に印加される電位と、光学素子１９の他方の電極に印加される電位と、の電位差に応じて変化する。光学素子１９の他方の電極には、定電位が印加されるので、光学素子１９の光透過率は、光学素子１９の一方の電極に印加される電位によって定まる。以上より、トランジスタ１５をオフ電流が低いトランジスタとすることにより、本発明の一態様の撮像装置の回路構成および動作方法を複雑にすることなく、光学素子１９の光透過率を保持することができる。

また、トランジスタ１２およびトランジスタ１３も、ＯＳトランジスタ等、オフ電流が低いトランジスタとすることが好ましい。これにより、電荷蓄積部ＦＤ１で電荷を保持できる期間を極めて長くすることができる。そのため、本発明の一態様の撮像装置の回路構成および動作方法を複雑にすることなく、すべての画素１０で同時に電荷の蓄積動作を行い、順次読み出し動作を行うグローバルシャッタ方式を適用することができる。

また、ＯＳトランジスタは、高耐圧であるという特徴を有する。つまり、ＯＳトランジスタには、高電圧を印加することができる。光電変換素子１１がアバランシェフォトダイオードである場合、光電変換素子１１には高電圧が印加される。これにより、トランジスタ１２、トランジスタ１３、およびトランジスタ１５にも高電圧が印加される場合がある。したがって、トランジスタ１２、トランジスタ１３、およびトランジスタ１５にＯＳトランジスタを用いることにより、本発明の一態様の撮像装置の信頼性を高めることができる。

一方、トランジスタ１４およびトランジスタ１６は増幅特性が優れていることが望まれるため、オン電流が高いトランジスタであることが好ましい。したがって、トランジスタ１４およびトランジスタ１６には、シリコンをチャネル形成領域に用いたトランジスタ（以下、Ｓｉトランジスタ）を適用することが好ましい。

なお、トランジスタ１４およびトランジスタ１６にＯＳトランジスタを適用してもよい。または、トランジスタ１２およびトランジスタ１３にＳｉトランジスタを適用してもよい。いずれの場合においても画素１０を動作させることができる。

次に、図２のタイミングチャートを用いて、画素１０の動作方法例を説明する。図２等において、電位ＶＤＤを高電位とし、電位ＶＳＳを低電位とする。また、配線２３および配線２４には高電位が印加され、配線２１、配線２７、配線２８、および配線２９には低電位が印加されるとする。

また、光学素子１９として、ノーマリーブラック型の液晶素子を用いるものとする。これにより、電荷蓄積部ＦＤ２の電位が高いほど、光学素子１９の光透過率が高くなる。

図２において、時刻Ｔ０１乃至時刻Ｔ０５で光学素子１９の光透過率を設定する。また、時刻Ｔ１１乃至時刻Ｔ１５で画像を撮像し、出力する。なお、時刻Ｔ０１乃至時刻Ｔ０５を１フレーム期間とすることができ、また時刻Ｔ１１乃至時刻Ｔ１５を１フレーム期間とすることができる。

時刻Ｔ０１乃至時刻Ｔ０２の期間に、配線３２、配線３３、および配線３５に電位ＶＤＤを印加し、配線３６に電位ＶＳＳを印加する。これにより、電荷蓄積部ＦＤ１および電荷蓄積部ＦＤ２の電位が、電位ＶＤＤとなる（リセット動作）。

時刻Ｔ０２乃至時刻Ｔ０３の期間に、配線３２および配線３５に電位ＶＤＤを印加し、配線３３および配線３６に電位ＶＳＳを印加する。これにより、電荷蓄積部ＦＤ１および電荷蓄積部ＦＤ２の電位が低下し始める（露光動作）。電荷蓄積部ＦＤ１および電荷蓄積部ＦＤ２の電位は、外部環境から画素１０に照射された光の照度が高いほど大きく低下する。

時刻Ｔ０３乃至時刻Ｔ０４の期間に、配線３２、配線３３、配線３５、および配線３６に電位ＶＳＳを印加する。これにより、露光動作が終了し、電荷蓄積部ＦＤ１および電荷蓄積部ＦＤ２の電位が保持される。

時刻Ｔ０４乃至時刻Ｔ０５の期間に、配線３６に電位ＶＤＤを印加し、配線３２、配線３３、および配線３５に電位ＶＳＳを印加する。これにより、電荷蓄積部ＦＤ１の電位に応じた信号が、配線２６から出力される。つまり、時刻Ｔ０２乃至時刻Ｔ０３において光電変換素子１１に入射した光の照度に応じた出力信号を得ることができる。これにより、光学素子１９の光透過率に関する情報を外部に出力することができる。なお、時刻Ｔ０４乃至時刻Ｔ０５の動作は省略してもよい。つまり、電荷蓄積部ＦＤ１の電位に応じた信号を出力しなくてもよい。

以上により、電荷蓄積部ＦＤ２の電位が、外部環境から画素１０に照射された光の照度に応じた値に設定される。これにより、光学素子１９の光透過率が、画素１０に照射された光の照度に応じた値に設定される。前述の通り、光学素子１９はノーマリーブラック型の液晶素子であり、電荷蓄積部ＦＤ２の電位が小さいほど光透過率が低下する。以上より、時刻Ｔ０２乃至時刻Ｔ０３において画素１０に照射された光の照度が高いほど、光学素子１９の光透過率が低下する。

なお、電荷蓄積部ＦＤ２の電位は、アンプにより増幅してもよい。これにより、光学素子１９の光透過率の制御を容易にすることができる。

時刻Ｔ１１乃至時刻Ｔ１２の期間に、配線３２および配線３３に電位ＶＤＤを印加し、配線３５および配線３６に電位ＶＳＳを印加する。これにより、電荷蓄積部ＦＤ１の電位が、電位ＶＤＤとなる（リセット動作）。

時刻Ｔ１２乃至時刻Ｔ１３の期間に、配線３２に電位ＶＤＤを印加し、配線３３、配線３５、および配線３６に電位ＶＳＳを印加する。これにより、電荷蓄積部ＦＤ１の電位が変化し始める（露光動作）。電荷蓄積部ＦＤ１の電位は、光電変換素子１１に入射した光の照度に応じて変化する。

ここで、光電変換素子１１に入射する光の照度は、外部環境から画素１０に照射された光の照度だけではなく、時刻Ｔ０１乃至時刻Ｔ０５において設定した、光学素子１９の光透過率に応じて変化する。前述の通り、画素１０に照射された光の照度が高いほど光学素子１９の光透過率が低下するので、光電変換素子１１の検出上限より高い照度の光が光電変換素子１１に入射することを抑制することができる。これにより、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

時刻Ｔ１３乃至時刻Ｔ１４の期間に、配線３２、配線３３、配線３５、および配線３６に電位ＶＳＳを印加する。これにより、露光動作が終了し、電荷蓄積部ＦＤ１の電位が保持される。

時刻Ｔ１４乃至時刻Ｔ１５の期間に、配線３６に電位ＶＤＤを印加し、配線３２、配線３３、および配線３５に電位ＶＳＳを印加する。これにより、電荷蓄積部ＦＤ１の電位に応じた信号が、配線２６から出力される。つまり、時刻Ｔ１２乃至時刻Ｔ１３において光電変換素子１１に入射した光の照度に応じた出力信号を得ることができる。以上により、画素１０により撮像された画像が、画像データとして外部に出力される。

時刻Ｔ０４乃至時刻Ｔ０５において出力された光学素子１９の光透過率と、時刻Ｔ１４乃至時刻Ｔ１５において出力された画像データと、を基にして、例えば撮像装置の外部に設けられた表示装置により画像を表示することができる。

前述のように、トランジスタ１５のオフ電流は極めて低いため、電荷蓄積部ＦＤ２の電位を長期間、具体的には２フレーム期間以上保持することができる。このため、光学素子１９の光透過率を、１フレームごとに更新しなくてもよい。つまり、時刻Ｔ１１乃至時刻Ｔ１５における動作を行った後、時刻Ｔ０１乃至時刻Ｔ０５における動作を行わず、再び時刻Ｔ１１乃至時刻Ｔ１５における動作を行ってもよい。例えば、時刻Ｔ１１乃至時刻Ｔ１５において撮像した画像において、フレーム間の明暗の変化が大きい画素１０については、時刻Ｔ０１乃至時刻Ｔ０５における動作を行う頻度を高くし、フレーム間の明暗の変化が小さい画素１０については、時刻Ｔ０１乃至時刻Ｔ０５における動作を行う頻度を低くすることができる。

ここで、フレーム間の明暗の変化の大きさは、画素１０が撮像した画像をニューラルネットワークに取り込むことで推論することができる。つまり、画素１０が撮像した画像を基に、ニューラルネットワークを用いてその後のフレームの画像を推論することができる。

ニューラルネットワークが上記機能を有するようになるには、まず、ニューラルネットワークに画像を入力する。その後、当該画像の１フレーム後の画像、または２フレーム以上後の画像を教師データとして、ニューラルネットワークに学習を行わせる。具体的には、例えばニューラルネットワークの重み係数を更新する。これにより、ニューラルネットワークが、入力された画像、具体的には時刻Ｔ１１乃至時刻Ｔ１５において画素１０が撮像した画像を基にして、当該画像の１フレーム後の画像、および２フレーム以上後の画像を推論することができる。

ニューラルネットワークにより画像を推論できるようになると、推論結果に応じて、時刻Ｔ０１乃至時刻Ｔ０５における動作を行う頻度、つまり光学素子１９の光透過率を更新する頻度を決定することができるようになる。例えば、フレーム間の照度変化が小さい場合は、光透過率の更新頻度を低くし、フレーム間の照度変化が大きい場合は、光透過率の更新頻度を高くすることができる。なお、当該頻度は、画素１０ごとに決定することができる。以上により、画素１０が撮像する画像の明暗の変化に応じて適切なタイミングで光学素子１９の光透過率を更新することができる。したがって、撮像装置が光学素子１９を有しない構成である場合よりフレーム周波数が大幅に低下することを抑制しつつ、高画質の画像を撮像することができる。

なお、ニューラルネットワークは、画像を推論する機能を有しなくてもよい。例えば、ニューラルネットワークが学習を行う際、教師データとして各画素１０に設けられた光学素子１９の光透過率を更新するタイミング、具体的にはどの画素１０に設けられた光学素子１９の光透過率を何フレーム後に更新するかを示すデータを用いる。この場合、ニューラルネットワークの構成を単純にしても、画素１０が撮像する画像の明暗の変化に応じて適切なタイミングで光学素子１９の光透過率を更新することができる。

図３（Ａ）乃至（Ｆ）は、図１に示す構成の画素１０の変形例である。図３（Ａ）に示す構成の画素１０では、光電変換素子１１のアノードが、トランジスタ１２のソースまたはドレインの一方と電気的に接続され、光電変換素子１１のカソードが、配線２１と電気的に接続される点が、図１に示す構成の画素１０と異なる。つまり、図３（Ａ）に示す構成の画素１０は、光電変換素子１１の向きが、図１に示す構成の画素１０と逆になっている。この場合、例えば配線２１は高電位電源線、配線２３は低電位電源線とし、光学素子１９はノーマリーホワイト型の液晶素子とする。

図３（Ｂ）に示す構成の画素１０は、トランジスタ１３のソースまたはドレインの一方が、光電変換素子１１の一方の電極、およびトランジスタ１２のソースまたはドレインの一方と電気的に接続される点が、図１に示す構成の画素１０と異なる。図３（Ｂ）に示す構成の画素１０では、トランジスタ１２およびトランジスタ１３をオンとすることにより、電荷蓄積部ＦＤ１の電位を初期化することができ、トランジスタ１２、トランジスタ１３、およびトランジスタ１５をオンとすることにより、電荷蓄積部ＦＤ２の電位を初期化することができる。

図３（Ｃ）に示す構成の画素１０は、配線２４が、トランジスタ１６のソースまたはドレインの一方と電気的に接続され、配線２６が、トランジスタ１４のソースまたはドレインの他方と電気的に接続される点が、図１に示す構成の画素１０と異なる。図３（Ｃ）に示す構成の画素１０では、トランジスタ１６のソースまたはドレインの一方に、高電位等の定電位が印加される。

図３（Ｄ）に示す構成の画素１０は、トランジスタ１３および配線２３を有しない点で、図１に示す構成の画素１０と異なる。図３（Ｄ）に示す構成の画素１０では、光電変換素子１１のアノードが配線２１と電気的に接続される場合、配線２１に高電位を印加し、かつトランジスタ１２をオンとすることにより、電荷蓄積部ＦＤ１の電位を初期化することができる。また、配線２１に印加する電位を低電位とすることにより、露光動作を行うことができる。画素１０を図３（Ｄ）に示す構成とすることにより、画素１０が有するトランジスタの数を減少させることができるため、１個あたりの画素１０の占有面積を減少させることができる。

図３（Ｅ）、（Ｆ）に示す構成の画素１０は、トランジスタ１２、トランジスタ１３、およびトランジスタ１５がバックゲートを有する点が、図１に示す構成の画素１０と異なる。バックゲートを設けることで、トランジスタのしきい値電圧を制御することができる。図３（Ｅ）は、トランジスタ１２、トランジスタ１３、およびトランジスタ１５のバックゲートを配線３７と電気的に接続した構成である。配線３７には、定電位を印加してもよいし、画素１０の動作に合わせて印加する電位を制御してもよい。トランジスタ１２、トランジスタ１３、およびトランジスタ１５がｎチャネル型トランジスタである場合、バックゲートに正電位を印加するとオン電流が増加し、負電位を印加するとオフ電流が低下する。したがって、トランジスタ１２、トランジスタ１３、およびトランジスタ１５のバックゲートに印加する電位を、画素１０の動作に合わせて制御する場合は、トランジスタがオン状態である場合はバックゲートに正電位を印加し、トランジスタがオフ状態である場合はバックゲートに負電位を印加することが好ましい。

なお、トランジスタ１４および／またはトランジスタ１６にバックゲートを設けてもよい。特に、トランジスタ１４および／またはトランジスタ１６がＯＳトランジスタである場合、当該ＯＳトランジスタにはバックゲートを設けることが好ましい。また、トランジスタ１２、トランジスタ１３、およびトランジスタ１５の中の一部のトランジスタにのみバックゲートを設けてもよい。

本明細書等では、バックゲートを有するトランジスタにおいて、単にゲートという場合は、フロントゲートを意味する場合がある。また、バックゲートを有しないトランジスタにおいても、単にゲートという場合は、フロントゲートを意味する場合がある。

＜画素の構成例＞
図４は、本発明の一態様の撮像装置の構成例を示す断面図である。図４に示すように、本発明の一態様の撮像装置は、層６１、層６２、層６３、および層６４の積層構造となっている。なお、図４には、画素１０が有する光電変換素子１１、トランジスタ１２、トランジスタ１４、トランジスタ１５、およびトランジスタ１６を示している。

層６１は、基板４０を有し、基板４０上にトランジスタ１４およびトランジスタ１６等を設けることができる。また、画素１０を駆動する回路、画像信号の読み出し回路、画像処理回路等を設けることができる。基板４０として、例えばシリコン基板とすることができ、この場合、層６１に設けられたトランジスタはＳｉトランジスタとすることができる。

層６２は、トランジスタ１２およびトランジスタ１５等を設けることができる。層６２に設けられたトランジスタは、半導体層５１を有する。半導体層５１として、Ｉｎ、元素Ｍ（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）、Ｚｎの少なくとも一を有する酸化物である金属酸化物を用いることができる。つまり、層６２には、ＯＳトランジスタが設けることができる。

なお、図４において、半導体層５１は２層以上の積層構造とすることができる。図４では、半導体層５１が、半導体層５１ａと半導体層５１ｂの２層構造である場合を示している。この場合、チャネル形成領域は半導体層５１ｂに形成されることが好ましい。このため、半導体層５１ａは半導体層５１ｂよりも絶縁性が比較的高い材料を用いることが好ましい。

例えば、半導体層５１ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、半導体層５１ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、半導体層５１ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、半導体層５１ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、半導体層５１ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、半導体層５１ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。

以上のような金属酸化物を半導体層５１ａとして用いて、半導体層５１ａの伝導帯下端のエネルギーが、半導体層５１ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、半導体層５１ａの電子親和力が、半導体層５１ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。

ここで、半導体層５１ａおよび半導体層５１ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、半導体層５１ａと半導体層５１ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。

具体的には、半導体層５１ａと半導体層５１ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、半導体層５１ｂがＩｎＧａＺｎ酸化物の場合、半導体層５１ａとして、ＩｎＧａＺｎ酸化物、ＧａＺｎ酸化物、酸化Ｇａ等を用いるとよい。

このとき、キャリアの主たる経路は半導体層５１ｂに形成されるナローギャップ部分となる。半導体層５１ａと半導体層５１ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。

なお、半導体層５１を単層としてもよいし、３層以上の積層構造としてもよい。

また、層６２に設けられたトランジスタには、導電層５５を設けることができる。導電層５５は、トランジスタのバックゲートとしての機能を有する。なお、導電層５５を設けなくてもよい。

また、層６２に設けられたトランジスタを覆うように、絶縁層４２が設けられる。また、絶縁層４２上には絶縁層４１が設けられる。絶縁層４２および絶縁層４１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタン等を用いることができる。絶縁層４２は、平坦化されていることが好ましい。なお、層６１にトランジスタを設けず、すべてのトランジスタを層６２に設けてもよい。この場合、撮像装置の作製工程数を削減することができる。

Ｓｉトランジスタが形成される領域とＯＳトランジスタが形成される領域との間、つまり層６１と層６２の間には、水素の拡散を防止する機能を有する絶縁層４３が設けられる。トランジスタ１４およびトランジスタ１６等のチャネル形成領域近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。一方、トランジスタ１２およびトランジスタ１５のチャネル形成領域の近傍に設けられる絶縁層中の水素は、金属酸化物中にキャリアを生成する要因の一つとなる。

絶縁層４３により、層６１に水素を閉じ込めることでトランジスタ１４およびトランジスタ１６の信頼性を向上させることができる。また、層６１から層６２への水素の拡散が抑制されることでトランジスタ１５の信頼性も向上させることができる。

絶縁層４３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。

層６３は、光電変換素子１１を有する。光電変換素子１１は、導電層６６ａと、光電変換層６６ｂと、光電変換層６６ｃと、導電層６６ｄとの積層とすることができる。この場合、導電層６６ａは、光電変換素子１１の一方の電極とすることができ、導電層６６ｄは、光電変換素子１１の他方の電極とすることができる。光電変換素子１１を覆うように、絶縁層４４が設けられる。絶縁層４４として、絶縁層４２と同様に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタン等を用いることができる。絶縁層４４は、平坦化されていることが好ましい。なお、図４に示す光電変換素子１１は、アバランシェフォトダイオードの構成例である。

導電層６６ａは、トランジスタ１２のソースまたはドレインの一方と電気的に接続されている。導電層６６ｄは、導電層５７を介して電源線（図１に示す配線２１）と電気的に接続されている。

導電層６６ａは、低抵抗の金属層等とすることが好ましい。例えば、Ａｌ、Ｔｉ、Ｗ、Ｔａ、Ａｇまたはそれらの積層を用いることができる。

導電層６６ｄは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物、ＩｎＳｎ酸化物、ＧａＺｎ酸化物、ＩｎＧａＺｎ酸化物、またはグラフェン等を用いることができる。なお、導電層６６ｄを省く構成とすることもできる。

光電変換層６６ｂおよび光電変換層６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードの構成とすることができる。光電変換層６６ｂとしてはｎ型半導体であるセレン系材料を用い、光電変換層６６ｃとしてはｐ型半導体であるガリウム酸化物等を用いることが好ましい。なお、光電変換層６６ｂとしてｐ型半導体であるセレン系材料を用い、光電変換層６６ｃとしてｎ型半導体であるガリウム酸化物等を用いてもよい。

セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ増倍を利用することにより、入射される光量に対する電子の増幅を大きくすることができる。これにより、当該光電変換素子の光検出感度を高めることができる。特に、本発明の一態様では、光電変換素子１１には光学素子１９を透過した後の光が入射されるため、光電変換素子１１として、セレン系材料を用いた光電変換素子のような、光検出感度の高い光電変換素子を用いることが好ましい。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できる等の生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法等を用いて形成することができる。

セレン系材料としては、単結晶セレンや多結晶セレン等の結晶性セレン、非晶質セレン、もしくは銅、インジウム、およびセレンの化合物（ＣＩＳ）、または銅、インジウム、ガリウム、およびセレンの化合物（ＣＩＧＳ）等を用いることができる。

光電変換層６６ｃは、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、Ｚｎ酸化物、Ｇａ酸化物、Ｉｎ酸化物、Ｓｎ酸化物、またはそれらが混在した酸化物等を用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。

層６４は、基板７０を有し、基板７０上に光学素子１９が設けられる。前述のように、光学素子１９は、透過型の液晶素子とする。基板７０として、例えばガラス基板、石英基板等の透光性基板を用いることが好ましい。光学素子１９は、導電層７３ａと、配向層７４ａと、液晶層７５と、配向層７４ｂと、導電層７３ｂと、を有する。液晶層７５を挟んで基板４０側に導電層７３ａが設けられ、基板７０側に導電層７３ｂが設けられる。当該構成の場合、導電層７３ａは、光学素子１９の画素電極とすることができ、導電層７３ｂは、光学素子１９の共通電極とすることができる。

なお、光学素子１９は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。

導電層７３ａは、絶縁層４４、絶縁層４１、および絶縁層４２に設けられた開口部７２を介して、トランジスタ１５のソースまたはドレインの一方と電気的に接続される。

導電層７３ａおよび導電層７３ｂは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物、ＩｎＳｎ酸化物、ＧａＺｎ酸化物、ＩｎＧａＺｎ酸化物、またはグラフェン等を用いることができる。

光学素子１９は、ゲストホストモードが適用されていることが好ましい。この場合、液晶層７５は、液晶の他、二色性色素を有する構成とする。液晶をホスト分子、二色性色素をゲスト分子として、液晶層７５に加える電圧によってホスト分子の配列、およびゲスト分子の配列を変化させる。例えば、ゲスト分子である二色性色素は、ホスト分子に対し平行に配向する性質がある。このため、ゲスト分子として例えば棒状構造の二色性色素を用い、液晶層７５に電圧を加えてホスト分子である液晶の配向を変化させると、ゲスト分子である二色性色素の配向方向も変化する。これにより、液晶層７５における光透過率を変化させることができる。

光学素子１９として、ゲストホストモードが適用された液晶素子を用いることにより、偏光板等を省略することができる。これにより、容易に開口部７２を形成することができる。また、光電変換素子１１に入射する光の照度を高めることができるため、外部環境から画素１０に照射された光の照度が低い場合であっても、画素１０は画像を撮像することができ、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

図４に示すように、光学素子１９は、光電変換素子１１と重なる領域を有するように設けられる。画素１０を当該構成とすることにより、外部環境から画素１０に照射された光５０は、光学素子１９を透過した後に、光電変換素子１１に入射される。これにより、前述のように、光電変換素子１１に入射される光の照度を、光学素子１９の光透過率により調整することができる。例えば、画素１０に照射された光の照度が高い場合は光学素子１９の光透過率を低くすることにより、光電変換素子１１の検出上限より高い照度の光が光電変換素子１１に入射することを抑制することができる。また、画素１０に照射された光の照度が低い場合は光学素子１９の光透過率を高くすることにより、光電変換素子１１の検出下限より低い照度の光が光電変換素子１１に入射することを抑制することができる。以上より、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

また、撮像装置が複数の層（図４では層６１乃至層６４）を有する構成とすることで、画素１０を構成する要素を複数の層に分散させ、かつ当該要素を重ねて設けることができるため、撮像装置の面積を小さくすることができる。

図５は、図４に示す構成の変形例であり、偏光板７６ａおよび偏光板７６ｂを有する点が、図４に示す構成と異なる。偏光板７６ａは、絶縁層４４と、導電層７３ａおよび配向層７４ａとの間に設けられる。偏光板７６ｂは、基板７０の裏面と接するように設けられる。なお、偏光板７６ａが液晶層７５と光電変換素子１１の間に設けられ、偏光板７６ｂが液晶層７５より基板７０側に設けられていれば、偏光板７６ａおよび偏光板７６ｂが設けられる場所は図５に示す場所に限られない。図５に示す構成では、開口部７２は、絶縁層４４、絶縁層４１、および絶縁層４２の他、偏光板７６ａに設けられる。

本発明の一態様の撮像装置を図５に示す構成とすることにより、光学素子１９として、ゲストホストモードが適用された液晶素子以外の液晶素子を用いることができる。例えば、垂直配向（ＶＡ：ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＥＣＢ（ＥｌｅｃｔｒｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード等が適用された液晶素子を用いることができる。

また、本発明の一態様の撮像装置が図５に示す構成であり、光学素子１９が液晶素子である場合、光学素子１９に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：ＰｏｌｙｍｅｒＮｅｔｗｏｒｋＬｉｑｕｉｄＣｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、導電層７３ａと液晶層７５との間に配向層７４ａを設けることができ、導電層７３ｂと液晶層７５との間に配向層７４ｂを設けることができる。配向層７４ａおよび配向層７４ｂは、液晶の配向を制御する機能を有する。

なお、横電界方式を採用する場合、ブルー相を示す液晶を用いることができる。この場合、配向層７４ａおよび配向層７４ｂを省略することができる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向層を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

図６（Ａ）、（Ｂ）、（Ｃ）は、図４に示す層６１の構成の変形例である。図４において、Ｓｉトランジスタは基板４０にチャネル形成領域を有するプレーナ型の構成を示しているが、図６（Ａ）、（Ｂ）では、基板４０にフィン型の半導体層を有する構成を示している。図６（Ａ）はチャネル長方向の断面、図６（Ｂ）はチャネル幅方向の断面に相当する。

図６（Ｃ）では、Ｓｉトランジスタとして、シリコン薄膜の半導体層４５を有する構成を示している。半導体層４５は、例えば基板４０上の絶縁層４６に形成された単結晶シリコン（ＳＯＩ：ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）とすることができる。

図６（Ｄ）、（Ｅ）は、図４に示す層６２の変形例である。図４において、ＯＳトランジスタはセルフアライン型の構成を示しているが、図６（Ｄ）、（Ｅ）では、ノンセルフアライン型のトップゲート型トランジスタの構成を示している。図６（Ｄ）はチャネル長方向の断面、図６（Ｅ）はチャネル幅方向の断面に相当する。

図６（Ｅ）に示すように、トランジスタのバックゲートとしての機能を有する導電層５５は、当該導電層５５が設けられたトランジスタのフロントゲートと電気的に接続することができる。また、当該導電層５５と、トランジスタのフロントゲートとを電気的に接続することができる。この場合、導電層５５には、当該導電層５５が設けられたトランジスタのフロントゲートとは異なる電位を印加することができる。

図７は、図４に示す構成の変形例であり、光学素子１９にＦＦＳモードが適用されている点が、図４に示す構成と異なる。光学素子１９は、画素電極としての機能を有する導電層７３ａと、導電層７３ａと絶縁層７７を介して重なる導電層７３ｂとを有する。導電層７３ｂは、スリット状または櫛歯状の上面形状を有する。

図８は、図７に示す構成の変形例である。図７では、導電層７３ｂが液晶層７５側に位置する構成としている。一方、図８は、導電層７３ａが、液晶層７５側に位置する構成としている。この時、導電層７３ａがスリット状または櫛歯状の上面形状を有する。

＜その他の画素の構成要素＞
図９（Ａ）は、本発明の一態様の撮像装置が有する画素にカラーフィルタ等を付加した例を示す斜視図である。当該斜視図では、複数の画素の断面もあわせて図示している。層６４上には、絶縁層８０が形成される。絶縁層８０は可視光に対して透光性の高い酸化シリコン層等を用いることができる。また、パッシベーション層として窒化シリコン層を積層してもよい。また、反射防止層として、酸化ハフニウム等の誘電体層を積層してもよい。

絶縁層８０上には、遮光層８１が形成されてもよい。遮光層８１は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層８１には、アルミニウム、タングステン等の金属層を用いることができる。また、当該金属層と反射防止層としての機能を有する誘電体層を積層してもよい。

絶縁層８０および遮光層８１上には、平坦化層として有機樹脂層８２を設けることができる。また、画素別にカラーフィルタ８３（カラーフィルタ８３ａ、８３ｂ、８３ｃ）が形成される。例えば、カラーフィルタ８３ａ、８３ｂ、８３ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）等の色を割り当てることにより、カラー画像を得ることができる。カラーフィルタ８３として、金属材料、樹脂材料、または顔料もしくは染料が含まれた樹脂材料を用いることができる。

カラーフィルタ８３上には、可視光に対して透光性を有する絶縁層８６等を設けることができる。

また、図９（Ｂ）に示すように、カラーフィルタ８３の代わりに光学変換層８５を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。

例えば、光学変換層８５に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層８５に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層８５に可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。

また、光学変換層８５にシンチレータを用いれば、Ｘ線撮像装置等に用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線等の光（蛍光）に変換される。そして、当該光を光電変換素子１１で検知することにより画像データを取得する。また、放射線検出器等に当該構成の撮像装置を用いてもよい。

シンチレータは、Ｘ線やガンマ線等の放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ_２Ｏ_２Ｓ：Ｔｂ、Ｇｄ_２Ｏ_２Ｓ：Ｐｒ、Ｇｄ_２Ｏ_２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ_２、ＢａＦ_２、ＣｅＦ_３、ＬｉＦ、ＬｉＩ、ＺｎＯ等を樹脂やセラミクスに分散させたものを用いることができる。

なお、セレン系材料を用いた光電変換素子１１においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。

また、図９（Ｃ）に示すように、カラーフィルタ８３上にマイクロレンズアレイ８４を設けてもよい。マイクロレンズアレイ８４が有する個々のレンズを通る光が直下のカラーフィルタ８３を通り、光電変換素子１１に照射されるようになる。また、図９（Ｂ）に示す光学変換層８５上にマイクロレンズアレイ８４を設けてもよい。

＜周辺回路＞
図１０（Ａ）は、本発明の一態様の撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素１０を有する画素アレイ９１と、画素アレイ９１の行を選択する機能を有するロードライバ９２と、画素１０の出力信号に対して相関二重サンプリング処理を行うためのＣＤＳ回路９３と、ＣＤＳ回路９３から出力されたアナログデータをデジタルデータに変換する機能を有するＡ／Ｄ変換回路９４と、Ａ／Ｄ変換回路９４で変換されたデータを選択して読み出す機能を有するカラムドライバ９５と、を有する。なお、ＣＤＳ回路９３を設けない構成とすることもできる。

図１０（Ｂ）は、画素アレイ９１の１つの列に接続されるＣＤＳ回路９３の回路図およびＡ／Ｄ変換回路９４のブロック図である。なお、図１０（Ｂ）において、高電位電源線にはＶＤＤと記載し、低電位電源線にはＶＳＳと記載している。

ＣＤＳ回路９３は、２つのトランジスタと２つの容量素子を有する構成とすることができる。ＣＤＳ回路９３では、撮像された画像に対応する電位からリセット電位を差し引くことでノイズ成分を削減することができる。

Ａ／Ｄ変換回路９４は、コンパレータ回路ＣＯＭＰおよびカウンター回路ＣＯＵＮＴＥＲを有する構成とすることができる。Ａ／Ｄ変換回路９４では、ＣＤＳ回路９３からコンパレータ回路に入力される信号電位と、掃引される基準電位（ＲＡＭＰ）とが比較される。そして、コンパレータ回路の出力に応じてカウンター回路が動作し、配線９９にデジタル信号が出力される。

＜各構成要素について＞
以下では、上記に示す各構成要素について説明する。

〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂等の材料を用いることができる。

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。または、可撓性を有する程度に薄いガラス等を基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。

〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物等であり、例えば、後述するＣＡＣ−ＯＳ等を用いることができる。

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。

半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのとき金属酸化物を用いることで、多結晶シリコンよりも低温で形成できる、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板等を好適に用いることができる。

半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア密度の金属酸化物を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性な金属酸化物と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する金属酸化物であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属およびアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体等がある。

また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−ＡｌｉｇｎｅｄＣｏｍｐｏｓｉｔｅｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。

なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはＣＡＣ−ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを好適に用いることができる。

なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ−ＯＳを用いると好ましい。ＣＡＣ−ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。

なお、半導体層がＣＡＡＣ−ＯＳの領域、多結晶酸化物半導体の領域、ｎｃ−ＯＳの領域、擬似非晶質酸化物半導体の領域、および非晶質酸化物半導体の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

〔ＣＡＣ−ＯＳの構成〕
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）等と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ−ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、撮像装置をはじめとするさまざまな半導体装置に最適である。

〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極等の導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の金属、またはこれを主成分とする合金等が挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極等の導電層に用いることのできる、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛等の導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタン等の金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）等を用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜等を用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極等の導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。

また、透光性を有する導電性材料として、不純物元素を含有させる等して低抵抗化された酸化物半導体（酸化物導電体（ＯＣ：ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ））を用いることが好ましい。

〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシ等の樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を用いることもできる。

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、上記の実施の形態で説明したニューラルネットワークに用いることが可能な半導体装置の構成例について説明する。

図１１（Ａ）に示すように、ニューラルネットワークＮＮは入力層ＩＬ、出力層ＯＬ、中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬはそれぞれ、１または複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともでき、ディープニューラルネットワークを用いた学習は深層学習と呼ぶこともできる。

入力層ＩＬの各ニューロンには入力データが入力され、中間層ＨＬの各ニューロンには前層または後層のニューロンの出力信号が入力され、出力層ＯＬの各ニューロンには前層のニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。

図１１（Ｂ）に、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層のニューロンの出力ｘ_１と、前層のニューロンの出力ｘ_２が入力される。そして、ニューロンＮにおいて、出力ｘ_１と重みｗ_１の乗算結果（ｘ_１ｗ_１）と出力ｘ_２と重みｗ_２の乗算結果（ｘ_２ｗ_２）の総和ｘ_１ｗ_１＋ｘ_２ｗ_２が計算された後、必要に応じてバイアスｂが加算され、値ａ＝ｘ_１ｗ_１＋ｘ_２ｗ_２＋ｂが得られる。そして、値ａは活性化関数ｈによって変換され、ニューロンＮから出力信号ｙ＝ｈ（ａ）が出力される。

このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わせる演算、すなわち積和演算が含まれる（上記のｘ_１ｗ_１＋ｘ_２ｗ_２）。この積和演算は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われてもよい。積和演算をハードウェアによって行う場合は、積和演算回路を用いることができる。この積和演算回路としては、デジタル回路を用いてもよいし、アナログ回路を用いてもよい。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、または、メモリへのアクセス回数の減少による処理速度の向上および消費電力の低減を図ることができる。

積和演算回路は、Ｓｉトランジスタによって構成してもよいし、ＯＳトランジスタによって構成してもよい。特に、ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のアナログメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。以下、積和演算回路の機能を備えた半導体装置の構成例について説明する。

＜半導体装置の構成例＞
図１２に、ニューラルネットワークの演算を行う機能を有する半導体装置ＭＡＣの構成例を示す。半導体装置ＭＡＣは、ニューロン間の結合強度（重み）に対応する第１のデータと、入力データに対応する第２のデータの積和演算を行う機能を有する。なお、第１のデータおよび第２のデータはそれぞれ、アナログデータまたは多値のデータ（離散的なデータ）とすることができる。また、半導体装置ＭＡＣは、積和演算によって得られたデータを活性化関数によって変換する機能を有する。

半導体装置ＭＡＣは、セルアレイＣＡ、電流源回路ＣＳ、カレントミラー回路ＣＭ、回路ＷＤＤ、回路ＷＬＤ、回路ＣＬＤ、オフセット回路ＯＦＳＴ、および活性化関数回路ＡＣＴＶを有する。

セルアレイＣＡは、複数のメモリセルＭＣおよび複数のメモリセルＭＣｒｅｆを有する。図１２には、セルアレイＣＡがｍ行ｎ列（ｍ，ｎは１以上の整数）のメモリセルＭＣ（ＭＣ［１，１］乃至［ｍ，ｎ］）と、ｍ個のメモリセルＭＣｒｅｆ（ＭＣｒｅｆ［１］乃至［ｍ］）を有する構成例を示している。メモリセルＭＣは、第１のデータを格納する機能を有する。また、メモリセルＭＣｒｅｆは、積和演算に用いられる参照データを格納する機能を有する。なお、参照データはアナログデータまたは多値のデータとすることができる。

メモリセルＭＣ［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ［ｊ］、および配線ＢＬ［ｊ］と接続されている。また、メモリセルＭＣｒｅｆ［ｉ］は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤｒｅｆ、配線ＢＬｒｅｆと接続されている。ここで、メモリセルＭＣ［ｉ，ｊ］と配線ＢＬ［ｊ］間を流れる電流をＩ_{ＭＣ［ｉ，ｊ］}と表記し、メモリセルＭＣｒｅｆ［ｉ］と配線ＢＬｒｅｆ間を流れる電流をＩ_{ＭＣｒｅｆ［ｉ］}と表記する。

メモリセルＭＣおよびメモリセルＭＣｒｅｆの具体的な構成例を、図１３に示す。図１３には代表例としてメモリセルＭＣ［１，１］、［２，１］およびメモリセルＭＣｒｅｆ［１］、［２］を示しているが、他のメモリセルＭＣおよびメモリセルＭＣｒｅｆにも同様の構成を用いることができる。メモリセルＭＣおよびメモリセルＭＣｒｅｆはそれぞれ、トランジスタＴｒ１１、Ｔｒ１２、容量素子Ｃ１１を有する。ここでは、トランジスタＴｒ１１およびトランジスタＴｒ１２がｎチャネル型のトランジスタである場合について説明する。

メモリセルＭＣにおいて、トランジスタＴｒ１１のゲートは配線ＷＬと接続され、ソースまたはドレインの一方はトランジスタＴｒ１２のゲート、および容量素子Ｃ１１の第１の電極と接続され、ソースまたはドレインの他方は配線ＷＤと接続されている。トランジスタＴｒ１２のソースまたはドレインの一方は配線ＢＬと接続され、ソースまたはドレインの他方は配線ＶＲと接続されている。容量素子Ｃ１１の第２の電極は、配線ＲＷと接続されている。配線ＶＲは、所定の電位を供給する機能を有する配線である。ここでは一例として、配線ＶＲから低電源電位（接地電位等）が供給される場合について説明する。

トランジスタＴｒ１１のソースまたはドレインの一方、トランジスタＴｒ１２のゲート、および容量素子Ｃ１１の第１の電極と接続されたノードを、ノードＮＭとする。また、メモリセルＭＣ［１，１］、［２，１］のノードＮＭを、それぞれノードＮＭ［１，１］、［２，１］と表記する。

メモリセルＭＣｒｅｆも、メモリセルＭＣと同様の構成を有する。ただし、メモリセルＭＣｒｅｆは配線ＷＤの代わりに配線ＷＤｒｅｆと接続され、配線ＢＬの代わりに配線ＢＬｒｅｆと接続されている。また、メモリセルＭＣｒｅｆ［１］、［２］において、トランジスタＴｒ１１のソースまたはドレインの一方、トランジスタＴｒ１２のゲート、および容量素子Ｃ１１の第１の電極と接続されたノードを、それぞれノードＮＭｒｅｆ［１］、［２］と表記する。

ノードＮＭとノードＮＭｒｅｆはそれぞれ、メモリセルＭＣとメモリセルＭＣｒｅｆの保持ノードとして機能する。ノードＮＭには第１のデータが保持され、ノードＮＭｒｅｆには参照データが保持される。また、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］のトランジスタＴｒ１２には、それぞれ電流Ｉ_{ＭＣ［１，１］}、Ｉ_{ＭＣ［２，１］}が流れる。また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］、［２］のトランジスタＴｒ１２には、それぞれ電流Ｉ_{ＭＣｒｅｆ［１］}、Ｉ_{ＭＣｒｅｆ［２］}が流れる。

トランジスタＴｒ１１は、ノードＮＭまたはノードＮＭｒｅｆの電位を保持する機能を有するため、トランジスタＴｒ１１のオフ電流は小さいことが好ましい。そのため、トランジスタＴｒ１１としてオフ電流が極めて小さいＯＳトランジスタを用いることが好ましい。これにより、ノードＮＭまたはノードＮＭｒｅｆの電位の変動を抑えることができ、演算精度の向上を図ることができる。また、ノードＮＭまたはノードＮＭｒｅｆの電位をリフレッシュする動作の頻度を低く抑えることが可能となり、消費電力を削減することができる。

トランジスタＴｒ１２は特に限定されず、例えばＳｉトランジスタまたはＯＳトランジスタ等を用いることができる。トランジスタＴｒ１２にＯＳトランジスタを用いる場合、トランジスタＴｒ１１と同じ製造装置を用いて、トランジスタＴｒ１２を作製することが可能となり、製造コストを抑制することができる。なお、トランジスタＴｒ１２はｎチャネル型であってもｐチャネル型であってもよい。

電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］および配線ＢＬｒｅｆと接続されている。電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］および配線ＢＬｒｅｆに電流を供給する機能を有する。なお、配線ＢＬ［１］乃至［ｎ］に供給される電流値と配線ＢＬｒｅｆに供給される電流値は異なっていてもよい。ここでは、電流源回路ＣＳから配線ＢＬ［１］乃至［ｎ］に供給される電流をＩ_Ｃ、電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩ_Ｃｒｅｆと表記する。

カレントミラー回路ＣＭは、配線ＩＬ［１］乃至［ｎ］および配線ＩＬｒｅｆを有する。配線ＩＬ［１］乃至［ｎ］はそれぞれ配線ＢＬ［１］乃至［ｎ］と接続され、配線ＩＬｒｅｆは、配線ＢＬｒｅｆと接続されている。ここでは、配線ＩＬ［１］乃至［ｎ］と配線ＢＬ［１］乃至［ｎ］の接続箇所をノードＮＰ［１］乃至［ｎ］と表記する。また、配線ＩＬｒｅｆと配線ＢＬｒｅｆの接続箇所をノードＮＰｒｅｆと表記する。

カレントミラー回路ＣＭは、ノードＮＰｒｅｆの電位に応じた電流Ｉ_ＣＭを配線ＩＬｒｅｆに流す機能と、この電流Ｉ_ＣＭを配線ＩＬ［１］乃至［ｎ］にも流す機能を有する。図１２には、配線ＢＬｒｅｆから配線ＩＬｒｅｆに電流Ｉ_ＣＭが排出され、配線ＢＬ［１］乃至［ｎ］から配線ＩＬ［１］乃至［ｎ］に電流Ｉ_ＣＭが排出される例を示している。また、カレントミラー回路ＣＭから配線ＢＬ［１］乃至［ｎ］を介してセルアレイＣＡに流れる電流を、Ｉ_Ｂ［１］乃至［ｎ］と表記する。また、カレントミラー回路ＣＭから配線ＢＬｒｅｆを介してセルアレイＣＡに流れる電流を、Ｉ_Ｂｒｅｆと表記する。

回路ＷＤＤは、配線ＷＤ［１］乃至［ｎ］および配線ＷＤｒｅｆと接続されている。回路ＷＤＤは、メモリセルＭＣに格納される第１のデータに対応する電位を、配線ＷＤ［１］乃至［ｎ］に供給する機能を有する。また、回路ＷＤＤは、メモリセルＭＣｒｅｆに格納される参照データに対応する電位を、配線ＷＤｒｅｆに供給する機能を有する。回路ＷＬＤは、配線ＷＬ［１］乃至［ｍ］と接続されている。回路ＷＬＤは、データの書き込みを行うメモリセルＭＣまたはメモリセルＭＣｒｅｆを選択するための信号を、配線ＷＬ［１］乃至［ｍ］に供給する機能を有する。回路ＣＬＤは、配線ＲＷ［１］乃至［ｍ］と接続されている。回路ＣＬＤは、第２のデータに対応する電位を、配線ＲＷ［１］乃至［ｍ］に供給する機能を有する。

オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］および配線ＯＬ［１］乃至［ｎ］と接続されている。オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］からオフセット回路ＯＦＳＴに流れる電流量、および／または、配線ＢＬ［１］乃至［ｎ］からオフセット回路ＯＦＳＴに流れる電流の変化量を検出する機能を有する。また、オフセット回路ＯＦＳＴは、検出結果を配線ＯＬ［１］乃至［ｎ］に出力する機能を有する。なお、オフセット回路ＯＦＳＴは、検出結果に対応する電流を配線ＯＬに出力してもよいし、検出結果に対応する電流を電圧に変換して配線ＯＬに出力してもよい。セルアレイＣＡとオフセット回路ＯＦＳＴの間を流れる電流を、Ｉ_α［１］乃至［ｎ］と表記する。

オフセット回路ＯＦＳＴの構成例を図１４に示す。図１４に示すオフセット回路ＯＦＳＴは、回路ＯＣ［１］乃至［ｎ］を有する。また、回路ＯＣ［１］乃至［ｎ］はそれぞれ、トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、容量素子Ｃ２１、および抵抗素子Ｒ１を有する。各素子の接続関係は図１４に示す通りである。なお、容量素子Ｃ２１の第１の電極および抵抗素子Ｒ１の第１の端子と接続されたノードを、ノードＮａとする。また、容量素子Ｃ２１の第２の電極、トランジスタＴｒ２１のソースまたはドレインの一方、およびトランジスタＴｒ２２のゲートと接続されたノードを、ノードＮｂとする。

配線ＶｒｅｆＬは電位Ｖｒｅｆを供給する機能を有し、配線ＶａＬは電位Ｖａを供給する機能を有し、配線ＶｂＬは電位Ｖｂを供給する機能を有する。また、配線ＶＤＤＬは電位ＶＤＤを供給する機能を有し、配線ＶＳＳＬは電位ＶＳＳを供給する機能を有する。ここでは、電位ＶＤＤが高電源電位であり、電位ＶＳＳが低電源電位である場合について説明する。また、配線ＲＳＴは、トランジスタＴｒ２１の導通状態を制御するための電位を供給する機能を有する。トランジスタＴｒ２２、トランジスタＴｒ２３、配線ＶＤＤＬ、配線ＶＳＳＬ、および配線ＶｂＬによって、ソースフォロワ回路が構成される。

次に、回路ＯＣ［１］乃至［ｎ］の動作例を説明する。なお、ここでは代表例として回路ＯＣ［１］の動作例を説明するが、回路ＯＣ［２］乃至［ｎ］も同様に動作させることができる。まず、配線ＢＬ［１］に第１の電流が流れると、ノードＮａの電位は、第１の電流と抵抗素子Ｒ１の抵抗値に応じた電位となる。また、このときトランジスタＴｒ２１はオン状態であり、ノードＮｂに電位Ｖａが供給される。その後、トランジスタＴｒ２１はオフ状態となる。

次に、配線ＢＬ［１］に第２の電流が流れると、ノードＮａの電位は、第２の電流と抵抗素子Ｒ１の抵抗値に応じた電位に変化する。このときトランジスタＴｒ２１はオフ状態であり、ノードＮｂはフローティング状態となっているため、ノードＮａの電位の変化に伴い、ノードＮｂの電位は容量結合により変化する。ここで、ノードＮａの電位の変化をΔＶ_Ｎａとし、容量結合係数を１とすると、ノードＮｂの電位はＶａ＋ΔＶ_Ｎａとなる。そして、トランジスタＴｒ２２のしきい値電圧をＶ_ｔｈとすると、配線ＯＬ［１］から電位Ｖａ＋ΔＶ_Ｎａ−Ｖ_ｔｈが出力される。ここで、Ｖａ＝Ｖ_ｔｈとすることにより、配線ＯＬ［１］から電位ΔＶ_Ｎａを出力することができる。

電位ΔＶ_Ｎａは、第１の電流から第２の電流への変化量、抵抗素子Ｒ１、および電位Ｖｒｅｆに応じて定まる。ここで、抵抗素子Ｒ１と電位Ｖｒｅｆは既知であるため、電位ΔＶ_Ｎａから配線ＢＬに流れる電流の変化量を求めることができる。

上記のようにオフセット回路ＯＦＳＴによって検出された電流量、および／または電流の変化量に対応する信号は、配線ＯＬ［１］乃至［ｎ］を介して活性化関数回路ＡＣＴＶに入力される。

活性化関数回路ＡＣＴＶは、配線ＯＬ［１］乃至［ｎ］、および、配線ＮＩＬ［１］乃至［ｎ］と接続されている。活性化関数回路ＡＣＴＶは、オフセット回路ＯＦＳＴから入力された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数等を用いることができる。活性化関数回路ＡＣＴＶによって変換された信号は、出力データとして配線ＮＩＬ［１］乃至［ｎ］に出力される。

＜半導体装置の動作例＞
上記の半導体装置ＭＡＣを用いて、第１のデータと第２のデータの積和演算を行うことができる。以下、積和演算を行う際の半導体装置ＭＡＣの動作例を説明する。

図１５に半導体装置ＭＡＣの動作例のタイミングチャートを示す。図１５には、図１３における配線ＷＬ［１］、配線ＷＬ［２］、配線ＷＤ［１］、配線ＷＤｒｅｆ、ノードＮＭ［１，１］、ノードＮＭ［２，１］、ノードＮＭｒｅｆ［１］、ノードＮＭｒｅｆ［２］、配線ＲＷ［１］、および配線ＲＷ［２］の電位の推移と、電流Ｉ_Ｂ［１］−Ｉ_α［１］、および電流Ｉ_Ｂｒｅｆの値の推移を示している。電流Ｉ_Ｂ［１］−Ｉ_α［１］は、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］に流れる電流の総和に相当する。

なお、ここでは代表例として図１３に示すメモリセルＭＣ［１，１］、［２，１］およびメモリセルＭＣｒｅｆ［１］、［２］に着目して動作を説明するが、他のメモリセルＭＣおよびメモリセルＭＣｒｅｆも同様に動作させることができる。

［第１のデータの格納］
まず、時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＬ［１］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位（ＧＮＤ）よりもＶ_ＰＲ−Ｖ_{Ｗ［１，１］}大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶ_ＰＲ大きい電位となる。また、配線ＲＷ［１］、および配線ＲＷ［２］の電位が基準電位（ＲＥＦＰ）となる。なお、電位Ｖ_{Ｗ［１，１］}はメモリセルＭＣ［１，１］に格納される第１のデータに対応する電位である。また、電位Ｖ_ＰＲは参照データに対応する電位である。これにより、メモリセルＭＣ［１，１］およびメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［１，１］の電位がＶ_ＰＲ−Ｖ_{Ｗ［１，１］}、ノードＮＭｒｅｆ［１］の電位がＶ_ＰＲとなる。

このとき、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣ［１，１］，０}は、次の式で表すことができる。ここで、ｋはトランジスタＴｒ１２のチャネル長、チャネル幅、移動度、およびゲート絶縁膜の容量等で決まる定数である。また、Ｖ_ｔｈはトランジスタＴｒ１２のしきい値電圧である。

Ｉ_{ＭＣ［１，１］，０}＝ｋ（Ｖ_ＰＲ−Ｖ_{Ｗ［１，１］}−Ｖ_ｔｈ）^２（１）

また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣｒｅｆ［１］，０}は、次の式で表すことができる。

Ｉ_{ＭＣｒｅｆ［１］，０}＝ｋ（Ｖ_ＰＲ−Ｖ_ｔｈ）^２（２）

次に、時刻Ｔ０２乃至時刻Ｔ０３において、配線ＷＬ［１］の電位がローレベルとなる。これにより、メモリセルＭＣ［１，１］およびメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［１，１］およびノードＮＭｒｅｆ［１］の電位が保持される。

なお、前述の通り、トランジスタＴｒ１１としてＯＳトランジスタを用いることが好ましい。これにより、トランジスタＴｒ１１のリーク電流を抑えることができ、ノードＮＭ［１，１］およびノードＮＭｒｅｆ［１］の電位を正確に保持することができる。

次に、時刻Ｔ０３乃至時刻Ｔ０４において、配線ＷＬ［２］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位よりもＶ_ＰＲ−Ｖ_{Ｗ［２，１］}大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶ_ＰＲ大きい電位となる。なお、電位Ｖ_{Ｗ［２，１］}はメモリセルＭＣ［２，１］に格納される第１のデータに対応する電位である。これにより、メモリセルＭＣ［２，１］およびメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［１，１］の電位がＶ_ＰＲ−Ｖ_{Ｗ［２，１］}、ノードＮＭｒｅｆ［１］の電位がＶ_ＰＲとなる。

このとき、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣ［２，１］，０}は、次の式で表すことができる。

Ｉ_{ＭＣ［２，１］，０}＝ｋ（Ｖ_ＰＲ−Ｖ_{Ｗ［２，１］}−Ｖ_ｔｈ）^２（３）

また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣｒｅｆ［２］，０}は、次の式で表すことができる。

Ｉ_{ＭＣｒｅｆ［２］，０}＝ｋ（Ｖ_ＰＲ−Ｖ_ｔｈ）^２（４）

次に、時刻Ｔ０４乃至時刻Ｔ０５において、配線ＷＬ［２］の電位がローレベルとなる。これにより、メモリセルＭＣ［２，１］およびメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［２，１］およびノードＮＭｒｅｆ［２］の電位が保持される。

以上の動作により、メモリセルＭＣ［１，１］、［２，１］に第１のデータが格納され、メモリセルＭＣｒｅｆ［１］、［２］に参照データが格納される。

ここで、時刻Ｔ０４乃至時刻Ｔ０５において、配線ＢＬ［１］および配線ＢＬｒｅｆに流れる電流を考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流が供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩ_Ｃｒｅｆ、配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩ_ＣＭ，０とすると、次の式が成り立つ。

Ｉ_Ｃｒｅｆ−Ｉ_ＣＭ，０＝Ｉ_{ＭＣｒｅｆ［１］，０}＋Ｉ_{ＭＣｒｅｆ［２］，０} （５）

配線ＢＬ［１］には、電流源回路ＣＳからの電流が供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。また、配線ＢＬ［１］からオフセット回路ＯＦＳＴに電流が流れる。電流源回路ＣＳから配線ＢＬ［１］に供給される電流をＩ_Ｃ，０、配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩ_α，０とすると、次の式が成り立つ。

Ｉ_Ｃ−Ｉ_ＣＭ，０＝Ｉ_{ＭＣ［１，１］，０}＋Ｉ_{ＭＣ［２，１］，０}＋Ｉ_α，０（６）

［第１のデータと第２のデータの積和演算］
次に、時刻Ｔ０５乃至時刻Ｔ０６において、配線ＲＷ［１］の電位が基準電位よりもＶ_Ｘ［１］大きい電位となる。このとき、メモリセルＭＣ［１，１］、およびメモリセルＭＣｒｅｆ［１］のそれぞれの容量素子Ｃ１１には電位Ｖ_Ｘ［１］が供給され、容量結合によりトランジスタＴｒ１２のゲートの電位が上昇する。なお、電位Ｖ_ｘ［１］はメモリセルＭＣ［１，１］およびメモリセルＭＣｒｅｆ［１］に供給される第２のデータに対応する電位である。

トランジスタＴｒ１２のゲートの電位の変化量は、配線ＲＷの電位の変化量に、メモリセルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子Ｃ１１の容量、トランジスタＴｒ１２のゲート容量、および寄生容量等によって算出される。以下では便宜上、配線ＲＷの電位の変化量とトランジスタＴｒ１２のゲートの電位の変化量が同じ、すなわち容量結合係数が１であるとして説明する。実際には、容量結合係数を考慮して電位Ｖ_ｘを決定すればよい。

メモリセルＭＣ［１］およびメモリセルＭＣｒｅｆ［１］の容量素子Ｃ１１に電位Ｖ_Ｘ［１］が供給されると、ノードＮＮ［１］およびノードＮＭｒｅｆ［１］の電位がそれぞれＶ_Ｘ［１］上昇する。

ここで、時刻Ｔ０５乃至時刻Ｔ０６において、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣ［１，１］，１}は、次の式で表すことができる。

Ｉ_{ＭＣ［１，１］，１}＝ｋ（Ｖ_ＰＲ−Ｖ_{Ｗ［１，１］}＋Ｖ_Ｘ［１］−Ｖ_ｔｈ）^２（７）

すなわち、配線ＲＷ［１］に電位Ｖ_Ｘ［１］を供給することにより、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流は、ΔＩ_{ＭＣ［１，１］}＝Ｉ_{ＭＣ［１，１］，１}−Ｉ_{ＭＣ［１，１］，０}増加する。

また、時刻Ｔ０５乃至時刻Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣｒｅｆ［１］，１}は、次の式で表すことができる。

Ｉ_{ＭＣｒｅｆ［１］，１}＝ｋ（Ｖ_ＰＲ＋Ｖ_Ｘ［１］−Ｖ_ｔｈ）^２（８）

すなわち、配線ＲＷ［１］に電位Ｖ_Ｘ［１］を供給することにより、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流は、ΔＩ_{ＭＣｒｅｆ［１］}＝Ｉ_{ＭＣｒｅｆ［１］，１}−Ｉ_{ＭＣｒｅｆ［１］，０}増加する。

また、配線ＢＬ［１］および配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流Ｉ_Ｃｒｅｆが供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩ_ＣＭ，１とすると、次の式が成り立つ。

Ｉ_Ｃｒｅｆ−Ｉ_ＣＭ，１＝Ｉ_{ＭＣｒｅｆ［１］，１}＋Ｉ_{ＭＣｒｅｆ［２］，０} （９）

配線ＢＬ［１］には、電流源回路ＣＳから電流Ｉ_Ｃが供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩ_α，１とすると、次の式が成り立つ。

Ｉ_Ｃ−Ｉ_ＣＭ，１＝Ｉ_{ＭＣ［１，１］，１}＋Ｉ_{ＭＣ［２，１］，１}＋Ｉ_α，１（１０）

そして、式（１）乃至式（１０）から、電流Ｉ_α，０と電流Ｉ_α，１の差（差分電流ΔＩ_α）は次の式で表すことができる。

ΔＩ_α＝Ｉ_α，０−Ｉ_α，１＝２ｋＶ_{Ｗ［１，１］}Ｖ_Ｘ［１］（１１）

このように、差分電流ΔＩ_αは、電位Ｖ_{Ｗ［１，１］}とＶ_Ｘ［１］の積に応じた値となる。

その後、時刻Ｔ０６乃至時刻Ｔ０７において、配線ＲＷ［１］の電位は接地電位となり、ノードＮＭ［１，１］およびノードＮＭｒｅｆ［１］の電位は時刻Ｔ０４乃至時刻Ｔ０５と同様になる。

次に、時刻Ｔ０７乃至時刻Ｔ０８において、配線ＲＷ［１］の電位が基準電位よりもＶ_Ｘ［１］大きい電位となり、配線ＲＷ［２］の電位が基準電位よりもＶ_Ｘ［２］大きい電位が供給される。これにより、メモリセルＭＣ［１，１］、およびメモリセルＭＣｒｅｆ［１］のそれぞれの容量素子Ｃ１１に電位Ｖ_Ｘ［１］が供給され、容量結合によりノードＮＭ［１，１］およびノードＮＭｒｅｆ［１］の電位がそれぞれＶ_Ｘ［１］上昇する。また、メモリセルＭＣ［２，１］、およびメモリセルＭＣｒｅｆ［２］のそれぞれの容量素子Ｃ１１に電位Ｖ_Ｘ［２］が供給され、容量結合によりノードＮＭ［２，１］およびノードＮＭｒｅｆ［２］の電位がそれぞれＶ_Ｘ［２］上昇する。

ここで、時刻Ｔ０７乃至時刻Ｔ０８において、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣ［２，１］，１}は、次の式で表すことができる。

Ｉ_{ＭＣ［２，１］，１}＝ｋ（Ｖ_ＰＲ−Ｖ_{Ｗ［２，１］}＋Ｖ_Ｘ［２］−Ｖ_ｔｈ）^２（１２）

すなわち、配線ＲＷ［２］に電位Ｖ_Ｘ［２］を供給することにより、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流は、ΔＩ_{ＭＣ［２，１］}＝Ｉ_{ＭＣ［２，１］，１}−Ｉ_{ＭＣ［２，１］，０}増加する。

また、時刻Ｔ０５乃至時刻Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流Ｉ_{ＭＣｒｅｆ［２］，１}は、次の式で表すことができる。

Ｉ_{ＭＣｒｅｆ［２］，１}＝ｋ（Ｖ_ＰＲ＋Ｖ_Ｘ［２］−Ｖ_ｔｈ）^２（１３）

すなわち、配線ＲＷ［２］に電位Ｖ_Ｘ［２］を供給することにより、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流は、ΔＩ_{ＭＣｒｅｆ［２］}＝Ｉ_{ＭＣｒｅｆ［２］，１}−Ｉ_{ＭＣｒｅｆ［２］，０}増加する。

また、配線ＢＬ［１］および配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流Ｉ_Ｃｒｅｆが供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩ_ＣＭ，２とすると、次の式が成り立つ。

Ｉ_Ｃｒｅｆ−Ｉ_ＣＭ，２＝Ｉ_{ＭＣｒｅｆ［１］，１}＋Ｉ_{ＭＣｒｅｆ［２］，１} （１４）

配線ＢＬ［１］には、電流源回路ＣＳから電流Ｉ_Ｃが供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩ_α，２とすると、次の式が成り立つ。

Ｉ_Ｃ−Ｉ_ＣＭ，２＝Ｉ_{ＭＣ［１，１］，１}＋Ｉ_{ＭＣ［２，１］，１}＋Ｉ_α，２（１５）

そして、式（１）乃至式（８）、および、式（１２）乃至式（１５）から、電流Ｉ_α，０と電流Ｉ_α，２の差（差分電流ΔＩ_α）は次の式で表すことができる。

ΔＩ_α＝Ｉ_α，０−Ｉ_α，２＝２ｋ（Ｖ_{Ｗ［１，１］}Ｖ_Ｘ［１］＋Ｖ_{Ｗ［２，１］}Ｖ_Ｘ［２］）（１６）

このように、差分電流ΔＩ_αは、電位Ｖ_{Ｗ［１，１］}と電位Ｖ_Ｘ［１］の積と、電位Ｖ_{Ｗ［２，１］}と電位Ｖ_Ｘ［２］の積と、を足し合わせた結果に応じた値となる。

その後、時刻Ｔ０８乃至時刻Ｔ０９において、配線ＲＷ［１］、［２］の電位は接地電位となり、ノードＮＭ［１，１］、［２，１］およびノードＮＭｒｅｆ［１］、［２］の電位は時刻Ｔ０４乃至時刻Ｔ０５と同様になる。

式（９）および式（１６）に示されるように、オフセット回路ＯＦＳＴに入力される差分電流ΔＩ_αは、第１のデータ（重み）に対応する電位Ｖ_Ｘと、第２のデータ（入力データ）に対応する電位Ｖ_Ｗの積を足し合わせた結果に応じた値となる。すなわち、差分電流ΔＩ_αをオフセット回路ＯＦＳＴで計測することにより、第１のデータと第２のデータの積和演算の結果を得ることができる。

なお、上記では特にメモリセルＭＣ［１，１］、［２，１］およびメモリセルＭＣｒｅｆ［１］、［２］に着目したが、メモリセルＭＣおよびメモリセルＭＣｒｅｆの数は任意に設定することができる。メモリセルＭＣおよびメモリセルＭＣｒｅｆの行数ｍを任意の数とした場合の差分電流ΔＩαは、次の式で表すことができる。

ΔＩ_α＝２ｋΣ_ｉＶ_{Ｗ［ｉ，１］}Ｖ_Ｘ［ｉ］（１７）

また、メモリセルＭＣおよびメモリセルＭＣｒｅｆの列数ｎを増やすことにより、並列して実行される積和演算の数を増やすことができる。

以上のように、半導体装置ＭＡＣを用いることにより、第１のデータと第２のデータの積和演算を行うことができる。なお、メモリセルＭＣおよびメモリセルＭＣｒｅｆとして図１３に示す構成を用いることにより、少ないトランジスタ数で積和演算回路を構成することができる。そのため、半導体装置ＭＡＣの回路規模の縮小を図ることができる。

半導体装置ＭＡＣをニューラルネットワークにおける演算に用いる場合、メモリセルＭＣの行数ｍは一のニューロンに供給される入力データの数に対応させ、メモリセルＭＣの列数ｎはニューロンの数に対応させることができる。例えば、図１１（Ａ）に示す中間層ＨＬにおいて半導体装置ＭＡＣを用いた積和演算を行う場合を考える。このとき、メモリセルＭＣの行数ｍは、入力層ＩＬから供給される入力データの数（入力層ＩＬのニューロンの数）に設定し、メモリセルＭＣの列数ｎは、中間層ＨＬのニューロンの数に設定することができる。

なお、半導体装置ＭＡＣを適用するニューラルネットワークの構造は特に限定されない。例えば半導体装置ＭＡＣは、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、オートエンコーダ、ボルツマンマシン（制限ボルツマンマシンを含む）等に用いることもできる。

以上のように、半導体装置ＭＡＣを用いることにより、ニューラルネットワークの積和演算を行うことができる。さらに、セルアレイＣＡに図１３に示すメモリセルＭＣおよびメモリセルＭＣｒｅｆを用いることにより、演算精度の向上、消費電力の削減、または回路規模の縮小を図ることが可能な集積回路ＩＣを提供することができる。

（実施の形態３）

本実施の形態では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、上記実施の形態で示した撮像装置の構成を用いることができる。

図１６（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。

図１６（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌｇｒｉｄａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄｇｒｉｄａｒｒａｙ）やＰＧＡ（ＰｉｎＧｒｉｄＡｒｒａｙ）等を有していてもよい。

図１６（Ａ３）は、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。

また、図１６（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１およびイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路等の機能を有するＩＣチップ４９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍｉｎｐａｃｋａｇｅ）としての構成を有している。

図１６（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられたＱＦＮ（Ｑｕａｄｆｌａｔｎｏ−ｌｅａｄｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄｆｌａｔｐａｃｋａｇｅ）や前述したＢＧＡが設けられていてもよい。

図１６（Ｂ３）は、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。

イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。

（実施の形態４）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機等が挙げられる。これら電子機器の具体例を図１７に示す。

図１７（Ａ）は監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー９５３等を有する。カメラユニット９５２には回転機構等が設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。

図１７（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。

図１７（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。

図１７（Ｄ）は腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３、カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネルを備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着性が優れている。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。

図１７（Ｅ）携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指やスタイラス等で表示部９８２に触れることで行うことができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。

図１７（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。

１０画素
１１光電変換素子
１２トランジスタ
１３トランジスタ
１４トランジスタ
１５トランジスタ
１６トランジスタ
１７容量素子
１８容量素子
１９光学素子
２１配線
２３配線
２４配線
２６配線
２７配線
２８配線
２９配線
３２配線
３３配線
３５配線
３６配線
３７配線
４０基板
４１絶縁層
４２絶縁層
４３絶縁層
４４絶縁層
４５半導体層
４６絶縁層
５０光
５１半導体層
５１ａ半導体層
５１ｂ半導体層
５５導電層
５７導電層
６１層
６２層
６３層
６４層
６６ａ導電層
６６ｂ光電変換層
６６ｃ光電変換層
６６ｄ導電層
７０基板
７２開口部
７３ａ導電層
７３ｂ導電層
７４ａ配向層
７４ｂ配向層
７５液晶層
７６ａ偏光板
７６ｂ偏光板
７７絶縁層
８０絶縁層
８１遮光層
８２有機樹脂層
８３カラーフィルタ
８３ａカラーフィルタ
８３ｂカラーフィルタ
８３ｃカラーフィルタ
８４マイクロレンズアレイ
８５光学変換層
８６絶縁層
９１画素アレイ
９２ロードライバ
９３ＣＤＳ回路
９４Ａ／Ｄ変換回路
９５カラムドライバ
９９配線
４１０パッケージ基板
４１１パッケージ基板
４２０カバーガラス
４２１レンズカバー
４３０接着剤
４３５レンズ
４４０バンプ
４４１ランド
４５０イメージセンサチップ
４５１イメージセンサチップ
４６０電極パッド
４６１電極パッド
４７０ワイヤ
４７１ワイヤ
４９０ＩＣチップ
９１１筐体
９１２表示部
９１９カメラ
９３２表示部
９３３筐体兼リストバンド
９３９カメラ
９５１支持台
９５２カメラユニット
９５３保護カバー
９６１筐体
９６２シャッターボタン
９６３マイク
９６５レンズ
９６７発光部
９７１筐体
９７２筐体
９７３表示部
９７４操作キー
９７５レンズ
９７６接続部
９８１筐体
９８２表示部
９８３操作ボタン
９８４外部接続ポート
９８５スピーカ
９８６マイク
９８７カメラ

Claims

光電変換素子と、光学素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有する撮像装置であって、
前記光電変換素子の一方の電極は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲート、および前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は、前記光学素子の一方の電極、および前記容量素子の一方の電極と電気的に接続され、
前記第３のトランジスタのチャネル形成領域は、金属酸化物を有し、
前記光学素子は、前記光学素子の一方の電極に印加される電位と、前記光学素子の他方の電極に印加される電位と、の電位差に応じて、光透過率が変化することを特徴とする撮像装置。
請求項１において、
前記光学素子は、前記光電変換素子と重なる領域を有するように設けられることを特徴とする撮像装置。
請求項１または２において、
前記光電変換素子は、光電変換層にセレン、またはセレンを含む化合物を有することを特徴とする撮像装置。
請求項１乃至３のいずれか一項において、
前記光学素子は、液晶素子であることを特徴とする撮像装置。
請求項４において、
前記光学素子は、ゲストホストモードが適用された液晶素子であることを特徴とする撮像装置。
請求項１乃至５のいずれか一項において、
前記第１乃至第３のトランジスタは、前記光電変換素子および前記光学素子の下に設けられることを特徴とする撮像装置。
請求項１乃至６のいずれか一項において、
前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することを特徴とする撮像装置。
請求項１乃至７のいずれか一項において、
前記第３のトランジスタをオンとすることにより、前記光学素子の光透過率は、前記光電変換素子に入射した光の照度に応じて変化することを特徴とする撮像装置。
請求項８において、
前記撮像装置は、撮像された画像を入力データとするニューラルネットワークを有し、
前記ニューラルネットワークは、前記光学素子の光の透過率を変化させるタイミングを決定する機能を有することを特徴とする撮像装置。
請求項１乃至９のいずれか一項に記載の撮像装置と、表示装置と、を有する電子機器。