CN108281426A - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN108281426A CN108281426A CN201710011189.8A CN201710011189A CN108281426A CN 108281426 A CN108281426 A CN 108281426A CN 201710011189 A CN201710011189 A CN 201710011189A CN 108281426 A CN108281426 A CN 108281426A
- Authority
- CN
- China
- Prior art keywords
- control gate
- gate structure
- electrode layer
- grid
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000007667 floating Methods 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims description 46
- 229910021332 silicide Inorganic materials 0.000 claims description 46
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 46
- 239000011248 coating agent Substances 0.000 claims description 34
- 238000000576 coating method Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 210000000746 body region Anatomy 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 281
- 239000012528 membrane Substances 0.000 description 15
- 238000000926 separation method Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 210000005056 cell body Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 102000013275 Somatomedins Human genes 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种存储器及其形成方法，其中方法包括：提供基底；在所述基底上形成若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构，所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接；在所述基底上形成覆盖所述若干第一栅极结构的介质层，同时在相邻第一栅极结构之间的介质层中形成空气隙，所述空气隙的顶端高于或齐平于控制栅极结构的顶部表面。所述方法能够降低相邻第一栅极结构之间发生编程串扰的几率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种存储器及其形成方法。
背景技术
快闪存储器(Flash Memory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。
根据结构的不同，闪存分为非门闪存(NOR Flash Memory)和与非门闪存(NANDFlash Memory)。相比非门闪存，与非门闪存能提供高的单元密度，可以达到高存储密度。
然而，现有的与非门闪存的电学性能较差。
发明内容
本发明解决的问题是提供一种存储器及其形成方法，以降低相邻第一栅极结构之间发生编程串扰的几率。
为解决上述问题，本发明提供一种存储器的形成方法，包括：提供基底；在所述基底上形成若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构，所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接；在所述基底上形成覆盖所述若干第一栅极结构的介质层，同时在相邻第一栅极结构之间的介质层中形成空气隙，所述空气隙的顶端高于或齐平于控制栅极结构的顶部表面。
可选的，形成所述若干第一栅极结构的方法包括：在所述基底上形成初始栅极结构，所述初始栅极结构包括浮栅极结构和位于浮栅极结构上的初始控制栅极结构，所述初始控制栅极结构具有位于顶部的刻蚀区域；对初始控制栅极结构的刻蚀区域进行刻蚀，使初始控制栅极结构形成所述控制栅极结构，使初始栅极结构形成所述第一栅极结构。
可选的，还包括：对所述初始控制栅极结构的刻蚀区域进行刻蚀之前，在所述基底上形成覆盖层，所述覆盖层暴露出初始控制栅极结构的刻蚀区域；以所述覆盖层为掩膜刻蚀初始控制栅极结构的刻蚀区域，使初始控制栅极结构形成所述控制栅极结构；以所述覆盖层为掩膜刻蚀初始控制栅极结构的刻蚀区域后，去除所述覆盖层。
可选的，以所述覆盖层为掩膜刻蚀初始控制栅极结构的刻蚀区域的工艺为等离子体干刻工艺。
可选的，所述等离子体干刻工艺的参数包括：采用的气体包括CH3F、O2和He，CH3F的流量为100sccm～500sccm，O2的流量为30sccm～100sccm，He的流量为50sccm～200sccm，源射频功率为100瓦～800瓦，偏置电压为20伏～100伏，腔室压强为1mtorr～300mtorr。
可选的，所述覆盖层的材料为光阻材料、抗反射层材料或有机聚合物。
可选的，形成所述覆盖层的方法包括：在所述基底上形成初始覆盖层，所述初始覆盖层覆盖所述若干第一栅极结构；回刻蚀所述初始覆盖层，形成所述覆盖层。
可选的，形成所述介质层的工艺包括等离子体增强型化学气相沉积工艺。
可选的，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或低K介质材料。
可选的，所述控制栅极结构包括位于浮栅极结构上的控制栅介质层和位于控制栅介质层上的控制栅电极层。
可选的，所述控制栅极结构包括仅包括所述控制栅介质层和所述控制栅电极层；顶区域具有部分控制栅电极层，体区具有控制栅介质层和部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域控制栅电极层的尺寸小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；空气隙的顶端高于或齐平于控制栅电极层的顶部表面。
可选的，所述控制栅极结构还包括位于控制栅电极层上的金属硅化物层；顶区域具有金属硅化物层，体区域具有控制栅介质层和至少部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸；空气隙的顶端高于或齐平于金属硅化物层的顶部表面。
可选的，所述基底包括存储区和逻辑区；所述第一栅极结构位于存储区基底上；所述存储器的形成方法还包括：在形成所述介质层之前，在逻辑区基底上形成第二栅极结构；所述介质层还覆盖第二栅极结构。
本发明还提供一种存储器，包括：基底；位于所述基底上的若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构；所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接；位于基底上的介质层，所述介质层覆盖所述若干第一栅极结构；位于相邻第一栅极结构之间介质层中的空气隙，所述空气隙的顶端高于或齐平于控制栅极结构的顶部表面。
可选的，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或低K介质材料。
可选的，所述控制栅极结构包括位于浮栅极结构上的控制栅介质层和位于控制栅介质层上的控制栅电极层。
可选的，所述控制栅极结构包括仅包括所述控制栅介质层和所述控制栅电极层；顶区域具有部分控制栅电极层，体区具有控制栅介质层和部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域控制栅电极层的尺寸小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；空气隙的顶端高于或齐平于控制栅电极层的顶部表面。
可选的，所述控制栅极结构还包括位于控制栅电极层上的金属硅化物层；顶区域具有金属硅化物层，体区域具有控制栅介质层和至少部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸；空气隙的顶端高于或齐平于金属硅化物层的顶部表面。
可选的，当顶区域具有金属硅化物层和部分控制栅电极层，体区域具有控制栅介质层和部分控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层和顶区域控制栅电极层的尺寸分别小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；当顶区域仅具有金属硅化物层，体区域具有控制栅介质层和控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸，且顶区域金属硅化物层侧壁和体区控制栅电极层侧壁连接。
可选的，所述基底包括存储区和逻辑区；所述第一栅极结构位于存储区基底上；所述存储器还包括：位于逻辑区基底上的第二栅极结构；所述介质层还覆盖第二栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的存储器的形成方法中，形成了若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构，所述控制栅极结构包括体区和位于体区上的顶区域。由于在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接，因此在形成介质层的过程中，介质层在顶区域顶角处的生长速率相对于在控制栅极结构中其它位置处的生长速率较大，顶区域顶角处介质层的生长情况决定空气隙顶端的位置。位于相邻控制栅极结构中的顶区域之间的距离相对于位于相邻控制栅极结构中体区之间的距离较大，介质层沿着顶区域侧壁斜向上生长，使得空气顶端的高度较高，容易使得空气隙的顶端高于或齐平于控制栅极结构的顶部表面。因此使得位于相邻控制栅极结构的顶区域之间、以及位于相邻控制栅极结构的体区之间的介质的平均介电常数均较小，相应的，降低了相邻第一栅极结构之间的电容。各个第一栅极结构上施加的电压耦合到相邻第一栅极结构上的程度较小，各个第一栅极结构对相邻第一栅极结构上施加电压的影响较小，因此能够降低相邻第一栅极结构之间发生编程串扰的几率。
本发明技术方案提供的存储器中，由于空气隙的顶端高于或齐平于控制栅极结构的顶部表面，因此使得位于相邻控制栅极结构的顶区域之间、以及位于相邻控制栅极结构的体区之间的介质的平均介电常数均较小，相应的，降低了相邻第一栅极结构之间的电容。各个第一栅极结构上施加的电压耦合到相邻第一栅极结构上的程度较小，各个第一栅极结构对相邻第一栅极结构上施加电压的影响较小，因此能够降低相邻第一栅极结构之间发生编程串扰的几率。
附图说明
图1是一种存储器的结构示意图；
图2至图7是本发明一实施例中存储器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的存储器的电学性能较差。
图1是一种存储器的结构示意图，存储器包括：基底100；位于所述基底100上的若干栅极结构130，所述栅极结构130包括浮栅极结构131和位于浮栅极结构131上的控制栅极结构132；介质层140，位于基底100上且覆盖所述若干栅极结构130；空气隙141，位于相邻栅极结构130之间的介质层140中，所述空气隙141的顶部边缘低于所述控制栅极结构132的顶部表面。
所述空气隙141的作用为：降低相邻栅极结构130之间的电容，以降低相邻栅极结构130之间发生编程串扰的几率。
然而，上述存储器的电学性能较差，经研究发现，原因在于：
在形成介质层140的过程中，由于介质层140在控制栅极结构132顶角区域的生长受到介质层140在控制栅极结构132顶部表面和侧壁表面生长的共同作用，因此介质层140在控制栅极结构132顶角区域的生长速率相对于控制栅极结构132中其它位置处的生长速率较大。控制栅极结构132顶角区域介质层140的生长情况决定空气隙141顶端的位置。由于相邻控制栅极结构132之间凹槽的深宽比较大，因此在生长介质层140的过程中，相邻控制栅极结构132顶角区域的介质层140连接在一起后，使得空气隙141的顶部边缘低于所述控制栅极结构132的顶部表面。
在此基础上，随着存储器的特征尺寸的不断减小，相邻栅极结构130之间的距离不断减小，导致相邻栅极结构130的电容增加，相邻栅极结构130之间的发生编程串扰的几率较大。因此导致存储器的电学性能较差。
为了解决上述问题，本发明提供一种存储器的形成方法，包括：提供基底；在所述基底上形成若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构，所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接；在所述基底上形成覆盖所述若干第一栅极结构的介质层，同时在相邻第一栅极结构之间的介质层中形成空气隙，所述空气隙的顶端高于或齐平于控制栅极结构的顶部表面。
所述方法中，由于空气隙的顶端高于或齐平于控制栅极结构的顶部表面，因此使得位于相邻控制栅极结构的顶区域之间、以及位于相邻控制栅极结构的体区之间的介质的平均介电常数均较小，相应的，降低了相邻第一栅极结构之间的电容。各个第一栅极结构上施加的电压耦合到相邻第一栅极结构上的程度较小，各个第一栅极结构对相邻第一栅极结构上施加电压的影响较小，因此能够降低相邻第一栅极结构之间发生编程串扰的几率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明一实施例中存储器形成过程的结构示意图。
参考图2，提供基底200。
所述基底200为形成存储器提供工艺平台。
所述基底200的材料可以为硅、锗或者锗化硅。所述基底200还可以绝缘体上硅(SOI)、绝缘体上锗(GeOI)或绝缘体上锗化硅(SiGeOI)。本实施例中，所述基底200的材料单晶硅。
接着，在所述基底200上形成若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构，所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接。
下面参考图3至图6具体介绍形成若干第一栅极结构的方法。
参考图3，在所述基底200上形成若干初始栅极结构210，所述初始栅极结构210包括浮栅极结构211和位于浮栅极结构211上的初始控制栅极结构212，所述初始控制栅极结构212具有位于顶部的刻蚀区域。
本实施例中，浮栅极结构211包括位于基底200上的浮栅介质层(未图示)和位于浮栅介质层上的浮栅电极层(未图示)。
所述浮栅介质层的材料为氧化硅或高K(K大于3.9)介质材料。所述浮栅电极层的材料为多晶硅。
所述初始控制栅极结构212包括位于浮栅极结构211上的初始控制栅介质层(未图示)和位于初始控制栅介质层上的初始控制栅电极层(未图示)。
所述初始控制栅介质层为单层结构或叠层结构。当所述初始控制栅介质层为单层结构时，所述初始控制栅介质层的材料为氧化硅；当所述初始控制栅介质层为叠层结构时，所述初始控制栅介质层包括第一初始控制栅介质层、位于第一初始控制栅介质层上的第二初始控制栅介质层、以及位于第二初始控制栅介质层上的第三初始控制栅介质层。所述第一初始控制栅介质层和第三初始控制栅介质层的材料为氧化硅，所述第二初始控制栅介质层的材料为氮化硅。
所述初始控制栅介质层用于形成控制栅介质层。
所述初始控制栅电极层的材料为多晶硅。
所述初始控制栅电极层用于形成控制栅电极层。
本实施例中，还形成了隔离层，在形成所述初始栅极结构210的过程中形成所述隔离层。
具体的，形成所述初始栅极结构210和隔离层的方法包括：在基底200上形成初始浮栅极结构膜；在所述初始浮栅极结构膜上形成第一掩膜材料层；图形化所述第一掩膜材料层、初始浮栅极结构膜和部分基底200，在所述基底200上形成浮栅极结构膜和位于浮栅极结构膜上的第一掩膜层，同时形成沟槽，所述沟槽位于相邻浮栅极结构膜、相邻第一掩膜层之间以及基底200中；在所述沟槽中形成隔离层；形成所述隔离层后，去除第一掩膜层；去除所述第一掩膜层后，在基底200、浮栅极结构膜和隔离层上形成控制栅极结构膜；在所述控制栅极结构膜上形成图形化的第二掩膜层，所述第二掩膜层的延伸方向垂直于浮栅极结构膜的延伸方向；以所述第二掩膜层为掩膜刻蚀所述控制栅极结构膜和浮栅极结构膜，使浮栅极结构膜形成浮栅极结构211，使控制栅极结构膜形成初始控制栅极结构212，所述浮栅极结构211和初始控制栅极结构212构成初始栅极结构210；然后去除所述第二掩膜层。
所述隔离层的材料为氧化硅。
所述隔离层的顶部表面高于浮栅极结构膜的顶部表面；或者，所述隔离层的顶部表面高于基底200表面且低于浮栅极结构膜的顶部表面；或者，所述隔离层的顶部表面与浮栅极结构膜的顶部表面齐平。本实施例中，所述隔离层的顶部表面高于浮栅极结构膜的顶部表面。
接着，对初始控制栅极结构212的刻蚀区域进行刻蚀，使初始控制栅极结构212形成所述控制栅极结构，使初始栅极结构210形成所述第一栅极结构。
本实施例中，对所述初始控制栅极结构212的刻蚀区域进行刻蚀之前，在所述基底200上形成覆盖层，所述覆盖层暴露出初始控制栅极结构212的刻蚀区域；以所述覆盖层为掩膜刻蚀初始控制栅极结构212的刻蚀区域，使初始控制栅极结构212形成控制栅极结构；以所述覆盖层为掩膜刻蚀初始控制栅极结构212的刻蚀区域后，去除所述覆盖层。
参考图4，在所述基底200上形成覆盖层220，所述覆盖层220暴露出初始控制栅极结构212的刻蚀区域。
所述覆盖层220的材料为光阻材料、抗反射层材料或有机聚合物。
形成所述覆盖层220的方法包括：在所述基底上形成初始覆盖层，所述初始覆盖层覆盖所述若干第一栅极结构；回刻蚀所述初始覆盖层，形成所述覆盖层。
形成所述初始覆盖层的工艺包括旋涂工艺。
参考图5，以所述覆盖层220为掩膜刻蚀初始控制栅极结构212的刻蚀区域，使初始控制栅极结构212形成控制栅极结构213，且使初始栅极结构210形成第一栅极结构230。
所述第一栅极结构230包括浮栅极结构211和位于浮栅极结构211上的控制栅极结构213，所述控制栅极结构213包括体区和位于体区上方的顶区域。
在平行于控制栅极结构213排列方向上，顶区域控制栅极结构213的尺寸小于体区控制栅极结构213的尺寸，且顶区域控制栅极结构213侧壁和体区控制栅极结构213侧壁连接。
以所述覆盖层220为掩膜刻蚀初始控制栅极结构212的刻蚀区域的工艺为等离子体干刻工艺。所述等离子体干刻工艺中设置有偏置电压。
由于以所述覆盖层220为掩膜刻蚀初始控制栅极结构212的刻蚀区域采用的等离子体干刻工艺中设置有偏置电压，刻蚀气体在源射频功率下形成等离子体，所述等离子体以倾斜角度向暴露出的初始控制栅极结构212的侧壁运动并和暴露出的初始控制栅极结构212的侧壁发生物理和化学反应。由于相邻初始控制栅极结构212之间的距离较小，因此在所述等离子体以倾斜角度向暴露出的初始控制栅极结构212的侧壁运动的过程中，相邻初始控制栅极结构212会产生阻挡作用，使得在垂直于基底200表面的方向上，等离子体接触到暴露出的初始控制栅极结构212侧壁中顶部区域的几率大于底部区域的几率。因此经过上述等离子体干刻工艺的刻蚀，使得在平行于控制栅极结构213排列方向上，顶区域控制栅极结构213的尺寸小于体区控制栅极结构213的尺寸。
在一个实施例中，所述等离子体干刻工艺的参数包括：采用的气体包括CH3F、O2和He，CH3F的流量为100sccm～500sccm，O2的流量为30sccm～100sccm，He的流量为50sccm～200sccm，源射频功率为100瓦～800瓦，偏置电压为20伏～100伏，腔室压强为1mtorr～300mtorr。
所述控制栅极结构213包括位于浮栅极结构211上的控制栅介质层(未图示)和位于控制栅介质层上的控制栅电极层(未图示)。
当所述初始控制栅介质层为单层结构时，所述控制栅介质层为单层结构，相应的，所述控制栅介质层的材料为氧化硅。
当所述初始控制栅介质层为叠层结构时，所述控制栅介质层包括第一控制栅介质层、位于第一控制栅介质层上的第二控制栅介质层、以及位于第二控制栅介质层上的第三控制栅介质层。相应的，所述第一控制栅介质层和第三控制栅介质层的材料为氧化硅，所述第二控制栅介质层的材料为氮化硅。
所述控制栅电极层的材料为多晶硅。
在本实施例中，所述控制栅极结构213仅包括位于浮栅极结构211上的控制栅介质层和位于控制栅介质层上的控制栅电极层。在此情况下，顶区域具有部分控制栅电极层，体区具有控制栅介质层和部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域控制栅电极层的尺寸小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接。
在另一个实施例中，所述控制栅极结构包括位于浮栅极结构上的控制栅介质层、位于控制栅介质层上的控制栅电极层、以及位于控制栅电极层上的金属硅化物层。在此情况下，顶区域具有金属硅化物层，体区域具有控制栅介质层和至少部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸。
当顶区域具有金属硅化物层和部分控制栅电极层，体区域具有控制栅介质层和部分控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层和顶区域控制栅电极层的尺寸分别小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；当顶区域仅具有金属硅化物层，体区域具有控制栅介质层和控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸，且顶区域金属硅化物层侧壁和体区控制栅电极层侧壁连接。
参考图6，以所述覆盖层220为掩膜刻蚀初始控制栅极结构212的刻蚀区域后，去除所述覆盖层220(参考图5)。
去除所述覆盖层220的工艺为干刻工艺或湿刻工艺。
本实施例中，去除所述覆盖层220的工艺为干刻工艺。
接着，在所述第一栅极结构230一侧的基底200中形成第一源区，在所述栅极结构230另一侧的基底200中形成第一漏区。
本实施例中，在后续形成介质层之前且在形成第一栅极结构230之后，形成所述第一源区和第一漏区。在其它实施例中，在形成初始栅极结构210之后且在形成第一栅极结构230之前，形成所述第一源区和第一漏区。
接着，参考图7，在所述基底200上形成覆盖所述若干第一栅极结构230的介质层240，同时在相邻第一栅极结构230之间的介质层240中形成空气隙241，所述空气隙241的顶端高于或齐平于控制栅极结构213的顶部表面。
所述介质层240的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或低K介质材料。
形成所述介质层240的工艺为化学气相沉积工艺。具体实际工艺中，可选择填充能力较弱的化学气相沉积工艺形成介质层240，如等离子体增强型化学气相沉积工艺。
由于形成所述介质层240的工艺的填充能力较弱，而相邻第一栅极结构230之间的距离较小，因此容易在相邻第一栅极结构230之间的介质层240中形成空气隙241。
由于在平行于控制栅极结构213排列方向上，顶区域控制栅极结构213的尺寸小于体区控制栅极结构213的尺寸，且顶区域控制栅极结构213侧壁和体区控制栅极结构213侧壁连接，因此在形成介质层240的过程中，介质层240在顶区域顶角处的生长速率相对于在控制栅极结构213中其它位置处的生长速率较大，顶区域顶角处介质层240的生长情况决定空气隙241顶端的位置。
在形成介质层240的过程中，介质层240在顶区域顶角处的生长速率相对于在控制栅极结构213中其它位置处的生长速率较大的原因在于：在形成介质层240的过程中，由于介质层240在控制栅极结构213顶角区域的生长受到介质层240在控制栅极结构213顶部表面和侧壁表面生长的共同作用。
位于相邻控制栅极结构213中的顶区域之间的距离相对于位于相邻控制栅极结构213中体区之间的距离较大，介质层240沿着顶区域侧壁斜向上生长，使得空气顶端的高度较高，容易使得空气隙的顶端高于或齐平于控制栅极结构的顶部表面。
所述空气隙241的顶端高于或齐平于控制栅极结构213的顶部表面的作用包括：降低相邻第一栅极结构230之间发生编程串扰的几率。
由于空气隙241的顶端高于或齐平于控制栅极结构213的顶部表面，因此位于相邻控制栅极结构213的顶区域之间、以及位于相邻控制栅极结构213的体区之间的介质的平均介电常数均较小，相应的，降低了相邻第一栅极结构230之间的电容。各个第一栅极结构230上施加的电压耦合到相邻第一栅极结构230上的程度较小，各个第一栅极结构230对相邻第一栅极结构230上施加电压的影响较小，因此能够降低相邻第一栅极结构230之间发生编程串扰的几率。
当所述控制栅极结构213仅包括位于浮栅极结构211上的控制栅介质层和位于控制栅介质层上的控制栅电极层时，空气隙241的顶端高于或齐平于控制栅电极层的顶部表面。
当所述控制栅极结构213包括位于浮栅极结构211上的控制栅介质层、位于控制栅介质层上的控制栅电极层、以及位于控制栅电极层上的金属硅化物层时，空气隙241的顶端高于或齐平于金属硅化物层的顶部表面。
所述介质层240还覆盖所述第一源区和第一漏区。
本实施例中，还包括：在所述介质层240中形成第一导电插塞和第二导电插塞，所述第一导电插塞暴露出第一栅极结构230的顶部表面，所述第二导电插塞暴露出第一源区或第一漏区。
相应的，本实施例还提供一种存储器，请继续参考图7，包括：基底200；位于所述基底200上的若干第一栅极结构230，所述第一栅极结构230包括浮栅极结构211和位于浮栅极结构211上的控制栅极结构213；所述控制栅极结构213包括体区和位于体区上方的顶区域，在平行于控制栅极结构213排列方向上，顶区域控制栅极结构213的尺寸小于体区控制栅极结构213的尺寸，且顶区域控制栅极结构213侧壁和体区控制栅极结构213侧壁连接；位于基底200上的介质层240，介质层240覆盖所述若干第一栅极结构230；位于相邻第一栅极结构230之间的介质层240中的空气隙241，所述空气隙241的顶端高于或齐平于控制栅极结构213的顶部表面。
所述介质层240的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或低K介质材料。
所述控制栅极结构213包括位于浮栅极结构211上的控制栅介质层和位于控制栅介质层上的控制栅电极层。
在本实施例中，所述控制栅极结构213仅包括位于浮栅极结构211上的控制栅介质层和位于控制栅介质层上的控制栅电极层。在此情况下，顶区域具有部分控制栅电极层，体区具有控制栅介质层和部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域控制栅电极层的尺寸小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接。
在另一个实施例中，所述控制栅极结构包括位于浮栅极结构上的控制栅介质层、位于控制栅介质层上的控制栅电极层、以及位于控制栅电极层上的金属硅化物层。在此情况下，顶区域具有金属硅化物层，体区域具有控制栅介质层和至少部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸。
当顶区域具有金属硅化物层和部分控制栅电极层，体区域具有控制栅介质层和部分控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层和顶区域控制栅电极层的尺寸分别小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；当顶区域仅具有金属硅化物层，体区域具有控制栅介质层和控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸，且顶区域金属硅化物层侧壁和体区控制栅电极层侧壁连接。
当所述控制栅极结构213仅包括位于浮栅极结构211上的控制栅介质层和位于控制栅介质层上的控制栅电极层时，空气隙241的顶端高于或齐平于控制栅电极层的顶部表面。
当所述控制栅极结构213包括位于浮栅极结构211上的控制栅介质层、位于控制栅介质层上的控制栅电极层、以及位于控制栅电极层上的金属硅化物层时，空气隙241的顶端高于或齐平于金属硅化物层的顶部表面。
本实施例提供的存储器中，由于空气隙241的顶端高于或齐平于控制栅极结构213的顶部表面，因此使得位于相邻控制栅极结构213的顶区域之间、以及位于相邻控制栅极结构213的体区之间的介质的平均介电常数均较小，相应的，降低了相邻第一栅极结构230之间的电容。各个第一栅极结构230上施加的电压耦合到相邻第一栅极结构230上的程度较小，各个第一栅极结构230对相邻第一栅极结构230上施加电压的影响较小，因此能够降低相邻第一栅极结构230之间发生编程串扰的几率。
本发明另一实施例还提供一种存储器的形成方法，关于本实施例和前一实施的相同之处不再详述。
关于本实施例和前一实施的存储器的形成方法的不同之处在于：所述基底包括存储区和逻辑区；所述第一栅极结构位于存储区基底上；所述存储器的形成方法还包括：在形成所述介质层之前，在逻辑区基底上形成第二栅极结构；所述介质层还覆盖第二栅极结构。
所述第二栅极结构包括第二栅介质层和位于第二栅介质层上的第二栅电极层。
本实施例，还包括：在第二栅极结构一侧的逻辑区基底中形成第二源区，在第二栅极结构另一侧的逻辑区基底中形成第二漏区；然后形成所述介质层。
相应的，本实施例还提供一种存储器，关于本实施例和前一实施的存储器的相同之处不再详述。
关于本实施例和前一实施的存储器的不同之处在于：所述基底包括存储区和逻辑区；所述第一栅极结构位于存储区基底上；所述存储器还包括：位于逻辑区基底上的第二栅极结构；所述介质层还覆盖第二栅极结构。
所述存储器包括：位于第二栅极结构一侧的逻辑区基底中的第二源区；位于第二栅极结构另一侧的逻辑区基底中的第二漏区。
所述介质层还覆盖所述第二源区和第二漏区。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种存储器的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构，所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接；
在所述基底上形成覆盖所述若干第一栅极结构的介质层，同时在相邻第一栅极结构之间的介质层中形成空气隙，所述空气隙的顶端高于或齐平于控制栅极结构的顶部表面。
2.根据权利要求1所述的存储器的形成方法，其特征在于，形成所述若干第一栅极结构的方法包括：在所述基底上形成初始栅极结构，所述初始栅极结构包括浮栅极结构和位于浮栅极结构上的初始控制栅极结构，所述初始控制栅极结构具有位于顶部的刻蚀区域；对初始控制栅极结构的刻蚀区域进行刻蚀，使初始控制栅极结构形成所述控制栅极结构，使初始栅极结构形成所述第一栅极结构。
3.根据权利要求2所述的存储器的形成方法，其特征在于，还包括：对所述初始控制栅极结构的刻蚀区域进行刻蚀之前，在所述基底上形成覆盖层，所述覆盖层暴露出初始控制栅极结构的刻蚀区域；以所述覆盖层为掩膜刻蚀初始控制栅极结构的刻蚀区域，使初始控制栅极结构形成所述控制栅极结构；以所述覆盖层为掩膜刻蚀初始控制栅极结构的刻蚀区域后，去除所述覆盖层。
4.根据权利要求3所述的存储器的形成方法，其特征在于，以所述覆盖层为掩膜刻蚀初始控制栅极结构的刻蚀区域的工艺为等离子体干刻工艺。
5.根据权利要求4所述的存储器的形成方法，其特征在于，所述等离子体干刻工艺的参数包括：采用的气体包括CH3F、O2和He，CH3F的流量为100sccm～500sccm，O2的流量为30sccm～100sccm，He的流量为50sccm～200sccm，源射频功率为100瓦～800瓦，偏置电压为20伏～100伏，腔室压强为1mtorr～300mtorr。
6.根据权利要求3所述的存储器的形成方法，其特征在于，所述覆盖层的材料为光阻材料、抗反射层材料或有机聚合物。
7.根据权利要求3所述的存储器的形成方法，其特征在于，形成所述覆盖层的方法包括：在所述基底上形成初始覆盖层，所述初始覆盖层覆盖所述若干第一栅极结构；回刻蚀所述初始覆盖层，形成所述覆盖层。
8.根据权利要求1所述的存储器的形成方法，其特征在于，形成所述介质层的工艺包括等离子体增强型化学气相沉积工艺。
9.根据权利要求1所述的存储器的形成方法，其特征在于，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或低K介质材料。
10.根据权利要求1所述的存储器的形成方法，其特征在于，所述控制栅极结构包括位于浮栅极结构上的控制栅介质层和位于控制栅介质层上的控制栅电极层。
11.根据权利要求10所述的存储器的形成方法，其特征在于，所述控制栅极结构包括仅包括所述控制栅介质层和所述控制栅电极层；顶区域具有部分控制栅电极层，体区具有控制栅介质层和部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域控制栅电极层的尺寸小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；空气隙的顶端高于或齐平于控制栅电极层的顶部表面。
12.根据权利要求10所述的存储器的形成方法，其特征在于，所述控制栅极结构还包括位于控制栅电极层上的金属硅化物层；顶区域具有金属硅化物层，体区域具有控制栅介质层和至少部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸；空气隙的顶端高于或齐平于金属硅化物层的顶部表面。
13.根据权利要求1所述的存储器的形成方法，其特征在于，所述基底包括存储区和逻辑区；所述第一栅极结构位于存储区基底上；所述存储器的形成方法还包括：在形成所述介质层之前，在逻辑区基底上形成第二栅极结构；所述介质层还覆盖第二栅极结构。
14.一种存储器，其特征在于，包括：
基底；
位于所述基底上的若干第一栅极结构，所述第一栅极结构包括浮栅极结构和位于浮栅极结构上的控制栅极结构；
所述控制栅极结构包括体区和位于体区上方的顶区域，在平行于控制栅极结构排列方向上，顶区域控制栅极结构的尺寸小于体区控制栅极结构的尺寸，且顶区域控制栅极结构侧壁和体区控制栅极结构侧壁连接；
位于基底上的介质层，所述介质层覆盖所述若干第一栅极结构；
位于相邻第一栅极结构之间介质层中的空气隙，所述空气隙的顶端高于或齐平于控制栅极结构的顶部表面。
15.根据权利要求14所述的存储器，其特征在于，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或低K介质材料。
16.根据权利要求14所述的存储器，其特征在于，所述控制栅极结构包括位于浮栅极结构上的控制栅介质层和位于控制栅介质层上的控制栅电极层。
17.根据权利要求16所述的存储器，其特征在于，所述控制栅极结构包括仅包括所述控制栅介质层和所述控制栅电极层；顶区域具有部分控制栅电极层，体区具有控制栅介质层和部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域控制栅电极层的尺寸小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；空气隙的顶端高于或齐平于控制栅电极层的顶部表面。
18.根据权利要求16所述的存储器，其特征在于，所述控制栅极结构还包括位于控制栅电极层上的金属硅化物层；顶区域具有金属硅化物层，体区域具有控制栅介质层和至少部分控制栅电极层；在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸；空气隙的顶端高于或齐平于金属硅化物层的顶部表面。
19.根据权利要求18所述的存储器，其特征在于，当顶区域具有金属硅化物层和部分控制栅电极层，体区域具有控制栅介质层和部分控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层和顶区域控制栅电极层的尺寸分别小于体区控制栅电极层的尺寸，且顶区域控制栅电极层侧壁和体区控制栅电极层侧壁连接；
当顶区域仅具有金属硅化物层，体区域具有控制栅介质层和控制栅电极层时，在平行于控制栅极结构排列方向上，顶区域金属硅化物层的尺寸小于体区控制栅电极层的尺寸，且顶区域金属硅化物层侧壁和体区控制栅电极层侧壁连接。
20.根据权利要求14所述的存储器，其特征在于，所述基底包括存储区和逻辑区；所述第一栅极结构位于存储区基底上；所述存储器还包括：位于逻辑区基底上的第二栅极结构；所述介质层还覆盖第二栅极结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710011189.8A CN108281426B (zh) | 2017-01-06 | 2017-01-06 | 存储器及其形成方法 |
| US15/862,100 US10325810B2 (en) | 2017-01-06 | 2018-01-04 | Memory and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710011189.8A CN108281426B (zh) | 2017-01-06 | 2017-01-06 | 存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281426A true CN108281426A (zh) | 2018-07-13 |
| CN108281426B CN108281426B (zh) | 2020-11-27 |
Family
ID=62783601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710011189.8A Active CN108281426B (zh) | 2017-01-06 | 2017-01-06 | 存储器及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10325810B2 (zh) |
| CN (1) | CN108281426B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086398A (zh) * | 2019-06-14 | 2020-12-15 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120146125A1 (en) * | 2010-12-13 | 2012-06-14 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of fabricating the same |
| CN103681685A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| CN104658897A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2017
- 2017-01-06 CN CN201710011189.8A patent/CN108281426B/zh active Active
-
2018
- 2018-01-04 US US15/862,100 patent/US10325810B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120146125A1 (en) * | 2010-12-13 | 2012-06-14 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of fabricating the same |
| CN103681685A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| CN104658897A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180197778A1 (en) | 2018-07-12 |
| CN108281426B (zh) | 2020-11-27 |
| US10325810B2 (en) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105190853B (zh) | 通过选择性循环蚀刻形成的finFET隔离 | |
| CN105448841B (zh) | 半导体结构的形成方法 | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| CN105336622B (zh) | 半浮栅器件及其形成方法 | |
| CN103035561B (zh) | 深沟槽顶部倾斜角形成的工艺方法 | |
| CN109712981A (zh) | 存储器及其形成方法 | |
| CN104183473B (zh) | 金属栅极晶体管的形成方法及半导体器件 | |
| CN108155192B (zh) | 半导体器件及其形成方法 | |
| CN106783866B (zh) | 闪存器件的制造方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| TWI607573B (zh) | 半導體結構的製造方法 | |
| CN104617048B (zh) | 快闪存储器及其形成方法 | |
| CN108281426A (zh) | 存储器及其形成方法 | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN101499442A (zh) | 制造非易失存储器件的方法 | |
| TWI828991B (zh) | 形成具有更薄隧道氧化物之分離閘記憶體單元的方法 | |
| CN113745228B (zh) | 半导体结构及其形成方法 | |
| JP2005197705A (ja) | 半導体デバイスを製造するための方法 | |
| CN104658979B (zh) | 快闪存储器及其形成方法 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| CN109216372B (zh) | 半导体结构的形成方法 | |
| CN112908840A (zh) | 半导体结构及其形成方法、存储器 | |
| CN105990249A (zh) | 半导体结构的形成方法 | |
| CN210837653U (zh) | 半导体结构和存储器 | |
| US20120225528A1 (en) | Floating gate flash cell device and method for partially etching silicon gate to form the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |