CN108281380A - 接触孔的制造方法 - Google Patents

接触孔的制造方法 Download PDF

Info

Publication number
CN108281380A
CN108281380A CN201810071106.9A CN201810071106A CN108281380A CN 108281380 A CN108281380 A CN 108281380A CN 201810071106 A CN201810071106 A CN 201810071106A CN 108281380 A CN108281380 A CN 108281380A
Authority
CN
China
Prior art keywords
contact hole
metal wire
dielectric layer
medium layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810071106.9A
Other languages
English (en)
Inventor
单园园
郭振强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810071106.9A priority Critical patent/CN108281380A/zh
Publication of CN108281380A publication Critical patent/CN108281380A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接触孔的制造方法，包括步骤：步骤一、提供表面上形成有多条金属线一半导体衬底；步骤二、形成第一介质层，第一介质层将金属线之间的间隔顶部封口；步骤三、形成作为第一介质层刻蚀时的刻蚀停止层的第二介质层；步骤四、将各金属线正上方的第二介质层材料去除；步骤五、形成和第一介质层的材料相同的第三介质层并进行平坦化；步骤六、光刻定义出接触孔的形成区域并进行刻蚀形成接触孔的开口，接触孔的底部区域最大边界由金属线的两侧的第二介质层自对准定义；步骤七、在接触孔的开口中填充金属材料形成接触孔。本发明能将接触孔的底部区域自对准的限定在对应的金属线的顶部，从而防止接触孔和相邻的金属线之间产生短路。

Description

接触孔的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种接触孔的制造方法。
背景技术
在传统的接触孔对准金属刻蚀工艺中，随着金属布线的增加，步进(pitch)缩小，为了减小金属间电容的考虑，金属线之间会存在空洞，其中pitch为金属布线中对应金属层中的金属线的宽度和间距的和。当金属线之间存在空洞时，接触孔与金属线之间的重叠偏移(overlay shift)容易使接触孔中填充的金属钨(tungsten)流到金属层间介质空洞里去，而空洞与金属线的间距很小，容易导致接触孔和金属线短路。
如图1所示，是现有接触孔的制造方法形成的接触孔的示意图；现有接触孔的制造方法的步骤包括：
在半导体衬底表面形成金属层，对金属层进行图形化形成多条金属线101。
利用化学气相沉积(CVD)生长一层氧化硅102，氧化硅102将金属线101之间的间距填充并形成有空洞103，在将金属线101之间的间距填充的基础上还具有一定的层间厚度，以实现上下金属层之间的隔离。
之后，用化学机械研磨工艺(CMP)工艺磨平氧化硅102的表面。
之后，进行光刻定义出接触孔104的形成区域并对接触孔104的形成区域的氧化硅102进行刻蚀形成接触孔104的开口。
然后，在接触孔104的开口中填充金属如金属钨形成接触孔104。
随着技术的发展，金属线101的步进会缩小，而接触孔104和对应的金属线101之间不可避免会存在overlay shift；当接触孔104偏移到空洞103的形成区域时，接触孔104中的金属就容易形成在空洞103中。如图1所示，距离d1是在理想情况下接触孔104的底部和相邻的金属线101之间的距离；由于实际上接触孔104中的金属会容易形成在空洞103中，故实际上接触孔104和相邻的金属线101之间的距离为距离d2，显然距离d2具有较小的值，容易造成接触孔104和相邻的金属线101之间的短路。
发明内容
本发明所要解决的技术问题是提供一种接触孔的制造方法，能防止接触孔和底部相邻的金属线之间产生短路。
为解决上述技术问题，本发明提供的接触孔的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上形成有多条金属线，各所述金属线之间具有间隔。
步骤二、形成第一介质层，所述第一介质层的厚度保证将所述金属线之间的间隔顶部封口，所述第一介质层在各所述金属线的表面呈凸起结构。
步骤三、形成第二介质层，所述第二介质层的材料和所述第一介质层的材料不同且作为所述第一介质层刻蚀时的刻蚀停止层。
步骤四、将各所述金属线正上方的所述第二介质层材料去除，各所述金属线之间的所述第二介质层保留，以保留的所述第二介质层作为接触孔的底部的最大偏移的自对准边界。
步骤五、形成第三介质层并进行平坦化，所述第三介质层的材料和所述第一介质层的材料相同。
步骤六、光刻定义出所述接触孔的形成区域，对所述接触孔的形成区域的所述第三介质层和所述第一介质层进行刻蚀形成所述接触孔的开口，刻蚀到所述接触孔的底部区域时，由于在所述金属线的两侧具有所述第二介质层作为自对准边界，使得所述接触孔的底部区域完全位于所述金属线的顶部，防止所述接触孔的底部和邻近的所述金属线短接。
步骤七、在所述接触孔的开口中填充金属材料形成所述接触孔。
进一步的改进是，所述第一介质层的材料为氧化硅。
进一步的改进是，所述第二介质层的材料为氮化硅。
进一步的改进是，所述第一介质层采用常压化学气相沉积工艺(APCVD)形成。
进一步的改进是，所述第三介质层采用常压化学气相沉积工艺形成。
进一步的改进是，所述第二介质层采用常压化学气相沉积工艺形成。
进一步的改进是，步骤二中所述第一介质层将所述金属线之间的间隔全部填充。
进一步的改进是，步骤二中所述第一介质层未将所述金属线之间的间隔全部填充且在所述第一介质层形成的封口底部形成有空洞，通过所述空洞减少相邻的所述金属线之间的电容。
进一步的改进是，步骤四中采用化学机械研磨工艺将各所述金属线正上方的所述第二介质层材料去除，同时对所述第一介质层和所述第二介质层的叠加层的表面进行平坦化。
进一步的改进是，步骤五中采用化学机械研磨工艺对所述第三介质层的表面进行平坦化。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，在所述半导体衬底表面上形成有半导体器件的掺杂区，所述金属线的底部和对应的所述半导体器件的掺杂区连接。
进一步的改进是，所述金属线的材料为铝。
进一步的改进是，所述接触孔中填充的金属材料包括钨。
进一步的改进是，在所述半导体器件的掺杂区包括N+区或P+区。
本发明对金属层之间的层间介质层的形成方法进行了特别的设计，将层间介质层分成了第一介质层、第二介质层和第三介质层，其中第一介质层用于填充金属线之间的间隔，同时第一介质层还延伸到金属线的顶部，之后再在第一介质层的表面形成材料不同的第二介质层且第二介质层的材料保证作为第一介质层刻蚀时的刻蚀停止层，之后在去除金属线顶部的第二介质层，然后在形成第三介质层并平坦化，这样就组成了由第一介质层、第二介质层和第三介质层叠加而成的层间介质层，而第二介质层则会将金属线的顶部区域打开，这样在后续形成金属线顶部对应的接触孔的开口时，第二介质层会自对准的作为接触孔的底部区域的最大偏移的边界，从而使得接触孔的底部区域保证位于金属线的顶部，从而能消除接触孔的偏移而带来的容易和相邻的金属线相短路的情形，特别是适用于在金属线的间隔中存在空洞的情形，所以本发明能将接触孔的底部区域自对准的限定在对应的金属线的顶部，从而防止接触孔和相邻的金属线之间产生短路。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有接触孔的制造方法形成的接触孔的示意图；
图2是本发明第一实施例接触孔的制造方法的流程图；
图3A-图3E是本发明第一实施例方法各步骤中接触孔的结构图；
图4是本发明第一实施例方法形成的接触孔的结构图。
具体实施方式
本发明第一实施例方法：
如图2所示，是本发明第一实施例接触孔6的制造方法的流程图；如图3A至图3E所示，是本发明第一实施例方法各步骤中接触孔6的结构图；本发明第一实施例接触孔6的制造方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底，在所述半导体衬底上形成有多条金属线1，各所述金属线1之间具有间隔。
较佳为，所述半导体衬底为硅衬底。在所述半导体衬底表面上形成有半导体器件的掺杂区如N+区或P+区，所述金属线1的底部和对应的所述半导体器件的掺杂区连接。所述金属线1的材料为铝。
步骤二、如图3A所示，形成第一介质层2，所述第一介质层2的厚度保证将所述金属线1之间的间隔顶部封口，所述第一介质层2在各所述金属线1的表面呈凸起结构。
本发明第一实施例中，所述第一介质层2未将所述金属线1之间的间隔全部填充且在所述第一介质层2形成的封口底部形成有空洞3，通过所述空洞3减少相邻的所述金属线1之间的电容。
较佳为，所述第一介质层2的材料为氧化硅。所述第一介质层2采用常压化学气相沉积工艺形成。
步骤三、如图3B所示，形成第二介质层4，所述第二介质层4的材料和所述第一介质层2的材料不同且作为所述第一介质层2刻蚀时的刻蚀停止层。
较佳为，所述第二介质层4的材料为氮化硅。所述第二介质层4采用常压化学气相沉积工艺形成。
步骤四、如图3C所示，将各所述金属线1正上方的所述第二介质层4材料去除，各所述金属线1之间的所述第二介质层4保留，以保留的所述第二介质层4作为接触孔6的底部的最大偏移的自对准边界，对应的所示金属线1顶部的接触孔6的底部区域的自对准边界如图3C中的线AA和线BB所示。
较佳为，采用化学机械研磨工艺将各所述金属线1正上方的所述第二介质层4材料去除，同时对所述第一介质层2和所述第二介质层4的叠加层的表面进行平坦化。
步骤五、如图3D所示，形成第三介质层5并进行平坦化，所述第三介质层5的材料和所述第一介质层2的材料相同。
较佳为，采用化学机械研磨工艺对所述第三介质层5的表面进行平坦化。
步骤六、如图3E所示，光刻定义出所述接触孔6的形成区域，对所述接触孔6的形成区域的所述第三介质层5和所述第一介质层2进行刻蚀形成所述接触孔6的开口，刻蚀到所述接触孔6的底部区域时，由于在所述金属线1的两侧具有所述第二介质层4作为自对准边界，使得所述接触孔6的底部区域完全位于所述金属线1的顶部，防止所述接触孔6的底部和邻近的所述金属线1短接。
步骤七、如图3E所示，在所述接触孔6的开口中填充金属材料形成所述接触孔6。所述接触孔6中填充的金属材料包括钨。
本发明第一实施例对金属层之间的层间介质层的形成方法进行了特别的设计，将层间介质层分成了第一介质层2、第二介质层4和第三介质层5，其中第一介质层2用于填充金属线1之间的间隔，同时第一介质层2还延伸到金属线1的顶部，之后再在第一介质层2的表面形成材料不同的第二介质层4且第二介质层4的材料保证作为第一介质层2刻蚀时的刻蚀停止层，之后在去除金属线1顶部的第二介质层4，然后在形成第三介质层5并平坦化，这样就组成了由第一介质层2、第二介质层4和第三介质层5叠加而成的层间介质层，而第二介质层4则会将金属线1的顶部区域打开，这样在后续形成金属线1顶部对应的接触孔6的开口时，第二介质层4会自对准的作为接触孔6的底部区域的最大偏移的边界，从而使得接触孔6的底部区域保证位于金属线1的顶部，从而能消除接触孔6的偏移而带来的容易和相邻的金属线1相短路的情形，特别是适用于在金属线1的间隔中存在空洞3的情形，所以本发明第一实施例能将接触孔6的底部区域自对准的限定在对应的金属线1的顶部，从而防止接触孔6和相邻的金属线1之间产生短路。
本发明第二实施例方法：
如图4所示，是本发明第一实施例方法形成的接触孔的结构图；本发明第二实施例接触孔的制造方法和本发明第一实施例接触孔的制造方法的区别之处为：
步骤二中所述第一介质层2将所述金属线1之间的间隔全部填充。
本发明第二实施例能将接触孔6的底部区域自对准的限定在对应的金属线1的顶部，也能防止接触孔6和相邻的金属线1之间产生短路。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种接触孔的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上形成有多条金属线，各所述金属线之间具有间隔；
步骤二、形成第一介质层，所述第一介质层的厚度保证将所述金属线之间的间隔顶部封口，所述第一介质层在各所述金属线的表面呈凸起结构；
步骤三、形成第二介质层，所述第二介质层的材料和所述第一介质层的材料不同且作为所述第一介质层刻蚀时的刻蚀停止层；
步骤四、将各所述金属线正上方的所述第二介质层材料去除，各所述金属线之间的所述第二介质层保留，以保留的所述第二介质层作为接触孔的底部的最大偏移的自对准边界；
步骤五、形成第三介质层并进行平坦化，所述第三介质层的材料和所述第一介质层的材料相同；
步骤六、光刻定义出所述接触孔的形成区域，对所述接触孔的形成区域的所述第三介质层和所述第一介质层进行刻蚀形成所述接触孔的开口，刻蚀到所述接触孔的底部区域时，由于在所述金属线的两侧具有所述第二介质层作为自对准边界，使得所述接触孔的底部区域完全位于所述金属线的顶部，防止所述接触孔的底部和邻近的所述金属线短接；
步骤七、在所述接触孔的开口中填充金属材料形成所述接触孔。
2.如权利要求1所述的接触孔的制造方法，其特征在于：所述第一介质层的材料为氧化硅。
3.如权利要求2所述的接触孔的制造方法，其特征在于：所述第二介质层的材料为氮化硅。
4.如权利要求2所述的接触孔的制造方法，其特征在于：所述第一介质层采用常压化学气相沉积工艺形成。
5.如权利要求2所述的接触孔的制造方法，其特征在于：所述第三介质层采用常压化学气相沉积工艺形成。
6.如权利要求3所述的接触孔的制造方法，其特征在于：所述第二介质层采用常压化学气相沉积工艺形成。
7.如权利要求1所述的接触孔的制造方法，其特征在于：步骤二中所述第一介质层将所述金属线之间的间隔全部填充。
8.如权利要求1所述的接触孔的制造方法，其特征在于：步骤二中所述第一介质层未将所述金属线之间的间隔全部填充且在所述第一介质层形成的封口底部形成有空洞，通过所述空洞减少相邻的所述金属线之间的电容。
9.如权利要求1所述的接触孔的制造方法，其特征在于：步骤四中采用化学机械研磨工艺将各所述金属线正上方的所述第二介质层材料去除，同时对所述第一介质层和所述第二介质层的叠加层的表面进行平坦化。
10.如权利要求1所述的接触孔的制造方法，其特征在于：步骤五中采用化学机械研磨工艺对所述第三介质层的表面进行平坦化。
11.如权利要求1所述的接触孔的制造方法，其特征在于：所述半导体衬底为硅衬底。
12.如权利要求11所述的接触孔的制造方法，其特征在于：在所述半导体衬底表面上形成有半导体器件的掺杂区，所述金属线的底部和对应的所述半导体器件的掺杂区连接。
13.如权利要求1所述的接触孔的制造方法，其特征在于：所述金属线的材料为铝。
14.如权利要求1所述的接触孔的制造方法，其特征在于：所述接触孔中填充的金属材料包括钨。
15.如权利要求12所述的接触孔的制造方法，其特征在于：在所述半导体器件的掺杂区包括N+区或P+区。
CN201810071106.9A 2018-01-25 2018-01-25 接触孔的制造方法 Pending CN108281380A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810071106.9A CN108281380A (zh) 2018-01-25 2018-01-25 接触孔的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810071106.9A CN108281380A (zh) 2018-01-25 2018-01-25 接触孔的制造方法

Publications (1)

Publication Number Publication Date
CN108281380A true CN108281380A (zh) 2018-07-13

Family

ID=62804976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810071106.9A Pending CN108281380A (zh) 2018-01-25 2018-01-25 接触孔的制造方法

Country Status (1)

Country Link
CN (1) CN108281380A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745192A (zh) * 2020-05-28 2021-12-03 长鑫存储技术有限公司 位线引出结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387797B1 (en) * 1999-01-20 2002-05-14 Philips Electronics No. America Corp. Method for reducing the capacitance between interconnects by forming voids in dielectric material
US20040056358A1 (en) * 1999-09-03 2004-03-25 Ellis Lee Interconnect structure
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387797B1 (en) * 1999-01-20 2002-05-14 Philips Electronics No. America Corp. Method for reducing the capacitance between interconnects by forming voids in dielectric material
US20040056358A1 (en) * 1999-09-03 2004-03-25 Ellis Lee Interconnect structure
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745192A (zh) * 2020-05-28 2021-12-03 长鑫存储技术有限公司 位线引出结构及其制备方法
CN113745192B (zh) * 2020-05-28 2024-03-29 长鑫存储技术有限公司 位线引出结构及其制备方法

Similar Documents

Publication Publication Date Title
EP0825645B1 (en) Gapfill and planarization process for shallow trench isolation
CN108735656A (zh) 具有多个接触插塞的装置及其制造方法
KR100424239B1 (ko) 기판의 피처내의 캡슐화된 금속 구조물 및금속-절연체-금속 캐패시터와 그들의 제조방법
CN103579092B (zh) 半导体器件及其制造方法
TW477002B (en) A capacitor for integration with copper damascene processes and a method of manufacture therefore
TWI397974B (zh) 分離式字元線之製程
KR20060085844A (ko) Ｍｉｍ 커패시터의 제조 방법 및 ｍｉｍ 커패시터
TWI559388B (zh) 用於微機電系統的化學機械研磨處理流程
CN107958888A (zh) 存储器元件及其制造方法
US5866466A (en) Methods of fabricating trench isolation regions with risers
CN1701433A (zh) 在半导体器件中形成浅沟槽隔离结构的方法
CN108281380A (zh) 接触孔的制造方法
JP2003031649A (ja) 半導体装置の製造方法
EP4033522A1 (en) A method for producing a gate cut in a semiconductor component
CN105702709A (zh) 沟槽型超级结的制造方法
KR100244493B1 (ko) 반도체소자의 분리구조 제조방법
US20040002209A1 (en) Method for forming contact plug of semiconductor device
KR101090371B1 (ko) 매립게이트를 구비한 반도체장치 제조 방법
JP4134405B2 (ja) 半導体素子の製造方法及び半導体素子
KR100835406B1 (ko) 반도체 소자의 소자 분리막 제조 방법
JP2000515321A (ja) 基板におけるトレンチを充填する方法
CN109817571A (zh) 一种平坦化处理方法以及三维存储器的制备方法
CN109390287A (zh) 半导体元件结构及其制造方法
CN102969274B (zh) 一种铜大马士革结构的形成方法
TW415017B (en) Method of improving trench isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180713

RJ01 Rejection of invention patent application after publication