CN113745192A - 位线引出结构及其制备方法 - Google Patents

位线引出结构及其制备方法 Download PDF

Info

Publication number
CN113745192A
CN113745192A CN202010465006.1A CN202010465006A CN113745192A CN 113745192 A CN113745192 A CN 113745192A CN 202010465006 A CN202010465006 A CN 202010465006A CN 113745192 A CN113745192 A CN 113745192A
Authority
CN
China
Prior art keywords
bit line
contact hole
layer
axis direction
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010465006.1A
Other languages
English (en)
Other versions
CN113745192B (zh
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010465006.1A priority Critical patent/CN113745192B/zh
Priority to PCT/CN2021/095062 priority patent/WO2021238781A1/zh
Priority to US17/445,948 priority patent/US11985813B2/en
Publication of CN113745192A publication Critical patent/CN113745192A/zh
Application granted granted Critical
Publication of CN113745192B publication Critical patent/CN113745192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及一种位线引出结构及其制备方法，在衬底上形成沿Y轴方向延伸的位线；形成沿X轴方向覆盖位线的接触孔，X轴方向和Y轴方向垂直；形成覆盖接触孔的金属线，接触孔位于位线和金属线之间并分别与位线和金属线接触；其中，接触孔与金属线的接触面积大于接触孔与位线的接触面积。上述位线引出结构，通过使接触孔与金属线的接触面积大于接触孔与位线的接触面积，可以减小位线引出结构的接触电阻。

Description

位线引出结构及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种位线引出结构和位线引出结构的制备方法。
背景技术
半导体存储器是利用晶体管阵列控制存储电容的充放电而实现数据的存取。其中，晶体管的漏区与位线电连接，在衬底上形成位线后，需要在位线上方形成位线引出结构，通过位线引出结构实现位线与外部控制电路的电连接。
然而，随着半导体器件集成度的不断提高，位线尺寸以及位线之间的间距的不断缩小，位线引出结构的面积也会相应减小，使得位线引出结构与相应位线之间的接触电阻变大，导致流经位线的电流过小，从而降低了半导体存储器的感应裕度和存储电容的充放电速度。
发明内容
基于此，本申请针对上述接触电阻较大而降低半导体存储器的感应裕度和存储电容的充放电速度的技术问题，提出一种位线引出结构和位线引出结构的制备方法。
一种位线引出结构，包括：
位线,沿Y轴方向延伸；
接触孔，沿X轴方向覆盖所述位线，所述X轴方向和所述Y轴方向垂直；
金属线，覆盖所述接触孔，所述接触孔位于所述位线和所述金属线之间并分别与所述位线和所述金属线接触；
其中，所述接触孔与所述金属线的接触面积大于所述接触孔与所述位线的接触面积。
在其中一个实施例中，所述接触孔的横截面为T型结构。
在其中一个实施例中，所述位线引出结构包括2*N条所述位线、2*N个所述接触孔和2*N条所述金属线，各所述位线沿所述X轴方向并列分布，各所述金属线沿所述Y轴方向延伸；其中，N为正整数，2*N条所述位线、2*N个所述接触孔、2*N条所述金属线均一一对应。
在其中一个实施例中，各所述位线在X轴方向上对齐排列。
在其中一个实施例中，N条所述金属线和N个所述接触孔位于所述位线的沿所述Y轴方向的一侧，另外N条所述金属线和另外N个接触孔位于所述位线的沿所述Y轴方向的另一侧；其中，位于同一侧的金属线沿所述X轴方向并列分布。
在其中一个实施例中，位于所述位线的其中一侧的所述接触孔覆盖第奇数条所述位线，位于所述位线的另一侧的所述接触孔覆盖第偶数条所述位线。
在其中一个实施例中，所述接触孔与所述金属线具有不同的导电率。
一种位线引出结构的制备方法，包括：
在衬底上形成第一介质层，所述第一介质层开设有第一沟槽；
在所述第一沟槽内形成沿Y轴方向延伸的位线，所述位线的顶面低于所述第一介质层的顶面；
在所述位线上和所述第一沟槽外的第一介质层上形成接触孔层；
在所述接触孔层上形成金属层；
刻蚀所述金属层和所述接触孔层，形成上述的位线引出结构。
在其中一个实施例中，所述在所述第一沟槽内形成位线，所述位线的顶面低于所述第一介质层的顶面，包括：
在所述第一沟槽内和所述第一沟槽外的第一介质层上沉积位线材料层；
对所述位线材料层的顶面进行平坦化处理并去除第一介质层上的位线材料层，保留第一沟槽内的位线材料层；
回刻所述第一沟槽内的位线材料层，去除第一沟槽顶部的部分位线材料层，保留第一沟槽底部的部分位线材料层，形成所述位线。
在其中一个实施例中，所述第一介质层上开设有2*N个所述第一沟槽，在2*N个所述第一沟槽形成2*N条所述位线，各所述位线沿X轴方向并列分布；
所述在所述位线上和所述第一沟槽外的第一介质层上形成接触孔层，包括：
在所述第一介质层和所述第一沟槽上形成第二介质层；
刻蚀所述第二介质层，形成沿X轴方向延伸的第二沟槽，所述第二沟槽穿透所述第二介质层并暴露出所述位线和所述第一介质层；
在所述第一沟槽和第二沟槽内形成接触孔层；
所述刻蚀所述金属层和所述接触孔层，包括：
在所述金属层上形成2*N个掩膜，各所述掩膜沿Y轴方向跨过所述第二沟槽且一个掩膜沿X轴方向覆盖一条位线；
依次刻蚀所述金属层和所述接触孔层，保留于所述掩膜下方的所述金属层形成2*N个金属线、保留于所述金属线下方的所述接触孔层形成2*N个接触孔，其中，N为正整数，2*N条所述位线、2*N个所述接触孔、2*N条所述金属线均一一对应。
上述位线引出结构及其制备方法，在位线上形成接触孔和金属线，叠设于位线上的接触孔和金属线形成位线引出结构。其中，接触孔沿X轴方向覆盖位线，而金属线覆盖接触孔，接触孔与金属线的接触面积大于接触孔与位线的接触面积。上述位线引出结构，通过调整接触孔与位线和金属线的接触面积，接触孔和位线的接触面积较小，可以减小接触孔对器件集成度的影响，而接触孔与金属线的接触面积较大，可以减小整个位线引出结构的接触电阻，从而提高半导体存储器的感应裕度和存储电容的充放电速度。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例的位线引出结构的分布俯视图；
图2为一实施例的对应图1中AA’剖面线的侧剖图；
图3为一实施例的位线引出结构的制备方法的步骤流程图；
图4a为一实施例的形成位线后的俯视图；
图4b为一实施例的对应图4a中AA’剖面线的侧剖图；
图5a为一实施例的在第二介质层上开设第二沟槽后的俯视图；
图5b为一实施例的对应图5a中AA’剖面线的侧剖图；
图6a为一实施例的在第一沟槽和第二沟槽内填充接触孔层后的俯视图；
图6b为一实施例的对应图6a中AA’剖面线的侧剖图；
图7a为一实施例的形成金属层后的俯视图；
图7b为一实施例的对应图7a中AA’剖面线的侧剖图；
图8a为一实施例的形成2*N个掩膜后的俯视图；
图8b为一实施例的对应图8a中AA’剖面线的侧剖图；
图9a为一实施例的形成2*N条金属线后的俯视图；
图9b为一实施例的对应图9a中AA’剖面线的侧剖图。
元件标号说明：
衬底：100；第一介质层：200；第一沟槽：201；位线：210；第二介质层：300；第二沟槽：301；接触孔层：400；接触孔：410；金属层：500；金属线：510；掩膜：600。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”时，其可以直接地在其它元件或层上或者可以存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
图1为本申请中一实施例中位线引出结构的俯视图，图2为对应图1中AA’剖面线的侧剖图。
结合图1和图2所示，位线引出结构包括位线210、接触孔410和金属线510。
其中，位线210沿Y轴方向延伸。
接触孔410位于位线210上方并沿X轴方向覆盖位线210，X轴方向与Y轴方向相互垂直。接触孔410沿X轴方向覆盖位线210，指的是接触孔410沿X轴方向的宽度大于或等于位线210沿X轴方向的宽度，在沿Y轴方向上的一段位线210被接触孔410覆盖。
金属线510位于接触孔410上并覆盖接触孔410，即接触孔410位于位线210与金属线510之间，接触孔410的底面与位线210接触，接触孔410的顶面与金属线510接触。其中，接触孔410与金属线510的接触面积大于接触孔410与位线210的接触面积，接触孔410与金属线510的接触面沿X轴方向的宽度大于接触孔410与位线210的接触面沿X轴方向的宽度。
上述位线引出结构，位线210形成于半导体器件的内部，通过在位线210上方形成接触孔410和金属线510，可以通过金属线510和接触孔410将外部电信号传输至位线210，并通过位线210对半导体器件进行控制。在本申请中，接触孔410沿X轴方向覆盖位线210，而金属线510覆盖接触孔410，接触孔410与金属线510的接触面积大于接触孔410与位线210的接触面积，通过调整接触孔410与位线210和金属线510的接触面积，接触孔410和位线210的接触面积较小，可以减小接触孔410对器件集成度的影响，而接触孔410与金属线510的接触面积较大，可以减小整个位线引出结构的接触电阻，从而提高半导体存储器的感应裕度和存储电容的充放电速度。
在一实施例中，如图2所示，接触孔410的横截面为T型结构，即接触孔410在图2所示的Z轴方向的截面为T型结构，其中，X轴、Y轴和Z轴两两垂直。在本实施例中，接触孔410呈T型结构，接触孔410顶面沿X轴方向的宽度大于底面沿X轴方向的宽度，从而实现接触孔410与金属线510的接触面积大于接触孔410与位线210的接触面积。
更具体的，位线210形成于衬底100上，其中，衬底100上形成有第一介质层200，第一介质层200开设有沿Y轴方向延伸的第一沟槽201，位线210具体填充于第一沟槽201内且位线210的顶面低于第一介质层200的顶面，即位线210的厚度小于第一沟槽201的深度。接触孔410的一部分填充于第一沟槽201内，且位于第一沟槽201外的接触孔410沿X轴方向延伸至位线210两侧的第一介质层200上，此时，位于第一沟槽201内的接触孔410和位于第一沟槽201外的接触孔410共同形成具有T型结构的接触孔410。进一步的，接触孔410上方的金属线510沿X轴方向的宽度等于接触孔410沿X轴方向的宽度，且接触孔410和金属线510沿Y轴方向延伸的侧面相互对齐。
在一实施例中，结合图1和图2所示，位线引出结构包括2*N条位线210，各位线210沿X轴方向并列分布，2*N条位线210上分别形成2*N个接触孔410，2*N个接触孔410上分别形成2*N条金属线510，各金属线510沿Y轴方向延伸；其中，N为正整数，2*N条位线210、2*N个接触孔410、2*N条金属线510均一一对应。在本实施例中，衬底100上形成有2*N沿X轴方向并列分布的位线210，每条位线210上方均形成有与之对应的接触孔410和金属线510，即每条位线210对应一个独立的位线引出结构，从而可以分别对各条位线210独立控制。更进一步的，2*N条位线210在X轴方向上对齐排列，即2*N条位线210沿Y轴方向的长度相同，各位线210的端点沿X轴方向对齐。
更具体的，如图1所示，N条金属线510和N个接触孔410位于位线210的沿Y轴方向的一侧，另外N条金属线510和另外N个接触孔410位于位线210的沿Y轴方向的另一侧；其中，位于同一侧的金属线510沿X轴方向并列分布。在本实施例中，2*N个接触孔410和2*N条金属线510形成的2*N个引出结构共分为两组引出结构，第一组引出结构包括N个接触孔410和与该N个接触孔410接触的N条金属线510，第二组引出结构包括另外N个接触孔410和与该N个接触孔410接触的另外N条金属线510，其中，第一组引出结构靠近位线210一端端点，第二组引出结构靠近位线210另一端端点，通过将金属线510和接触孔410分散设置于位线210两侧，可以适当提高金属线510或接触孔410的宽度，从而减小位线引出结构的接触电阻。
更进一步的，位于位线210的其中一侧的接触孔410覆盖第奇数条位线210，位于位线210的另一侧的接触孔410覆盖第偶数条位线210。在本实施例中，2*N条位线210沿X轴方向依次排布，第一组引出结构设于第奇数条位线210上，第二组引出结构设于第偶数条位线210上，由此可以增大相邻接触孔410之间的间距，继而可以增大接触孔410和金属线510的宽度，提高接触面积，减小接触电阻。
在一实施例中，接触孔410和金属线510具有不同的导电率，即接触孔410的金属线510的材料不同。具体的，接触孔410的材料可以为包含铜、铝、镍、钨、银、金等中一种或多种的金属合金，金属线510可以为钨线、铝线、铜线、银线、金线等的一种。
如图3所示为本申请一实施例中的位线引出结构的制备方法。
在一实施例中，位线引出结构的制备方法包括：
步骤S100：在衬底上形成第一介质层，所述第一介质层开设有沿Y轴方向延伸的第一沟槽。
步骤S200：在所述第一沟槽内形成沿Y轴方向延伸的位线，所述位线的顶面低于所述第一介质层的顶面。
结合图4a和图4b，其中，图4a为形成位线210后的俯视图，图4b对应图4a中AA’剖面线的侧剖图。
其中，在衬底100上形成第一介质层200，第一介质层200开设有第一沟槽201。在一具体的实施例中，先通过沉积工艺沉积第一介质层200，然后刻蚀第一介质层200，形成上述第一沟槽201。
其中，在第一沟槽201内形成沿Y轴方向延伸的位线210，位线210的顶面低于第一介质层200的顶面，即位线210的厚度小于第一沟槽201的深度。
在一具体的实施例中，如图4a所示，第一介质层200上开设有2*N个分别沿Y轴方向延伸的第一沟槽201，各沟槽沿X轴方向并列分布，在2*N个第一沟槽201形成2*N条沿Y轴方向延伸的位线210，各位线210沿X轴方向并列分布。进一步的，上述各位线210在X轴方向上对齐排列，即2*N条位线210沿Y轴方向的长度相同，各位线210的端点沿X轴方向对齐。
在一具体的实施例中，形成位线210的过程包括：
步骤S210：在所述第一沟槽内和所述第一沟槽外的第一介质层上沉积位线材料层。
具体的，通过沉积工艺覆盖一层位线材料层，位线材料层具有一定的厚度并覆盖第一沟槽201以及第一介质层200。
步骤S220：对所述位线材料层的顶面进行平坦化处理并去除第一介质层上的位线材料层，保留第一沟槽内的位线材料层。
在沉积位线材料层后，位线材料层具有凹凸不平的上表面，接着，通过化学机械研磨工艺，对位线材料层的上表面进行研磨，使位线材料层的上表面平坦化，刻蚀位线材料层以暴露出第一介质层200，保留第一沟槽201内的位线材料层。
步骤S230：回刻所述第一沟槽内的位线材料层，去除第一沟槽顶部的部分位线材料层，保留第一沟槽底部的部分位线材料层，形成所述位线。
具体的，具体通过刻蚀工艺刻蚀第一沟槽201内的位线材料层，削减位线材料层的厚度，使位线材料层的厚度小于第一沟槽201的深度，停止刻蚀后，所保留的位线材料层形成位线210。其中，对位线材料层的回刻深度可以根据具体需要灵活选择。
在形成上述位线210之后，继续执行：
步骤S300：在所述位线上和所述第一沟槽外的第一介质层上形成接触孔层。
在一实施例中，可以在位线210上和第一沟槽201外的第一介质层200上直接形成接触孔层400。
在另一实施例中，步骤S300也可以包括以下子步骤：
步骤S311：在所述第一介质层和所述第一沟槽上形成第二介质层。
通过沉积工艺，在第一介质层200和第一沟槽201上沉积第二介质层300，并对第二介质层300的顶面进行研磨，使第二介质层300的顶面平坦化。
步骤S312：刻蚀所述第二介质层，形成沿X轴方向延伸的第二沟槽，所述第二沟槽穿透所述第二介质层并暴露出所述位线和所述第一介质层。
如图5a和图5b所示，其中，图5a为在第二介质层300上开设第二沟槽301后的俯视图，图5b对应图5a中AA’剖面线的侧剖图。刻蚀第二介质层300，在第二介质层300上形成沿X轴方向延伸的第二沟槽301，第二沟槽301沿Z轴方向穿透第二介质层300并暴露出第二沟槽301底部的位线210和第一介质层200。需要说明的是，在该实施例中，第二介质层300和第一介质层200的刻蚀选择比不同，因此，在刻蚀第二介质层300形成第二沟槽301期间，基本不会刻蚀第一介质层200。
在一实施例中，如图5a所示，在第二介质层300上开设有两个分别沿X轴方向延伸的第二沟槽301，其中一个第二沟槽301位于位线210沿Y轴方向延伸的一侧，其中另一个第二沟槽301位于位线210沿Y轴方向延伸的另一侧，即两个第二沟槽301沿Y轴方向并列分布。更进一步的，两个第二沟槽301分别靠近位线210沿Y轴方向的两侧端点。
步骤S313：在所述第一沟槽和第二沟槽内形成接触孔层。
如图6a和图6b所示，其中，图6a为在第一沟槽201和第二沟槽301内填充接触孔层400后的俯视图，图6b对应图6a中AA’剖面线的侧剖图。通过沉积工艺沉积一层较厚的接触孔材料，接触孔材料填充所暴露的第一沟槽201和第二沟槽301内并高于第二介质层300，再通过研磨工艺对接触孔材料进行平坦化处理，去除第二介质层300上方的接触孔材料，仅保留第一沟槽201和第二沟槽301内的接触孔材料，由此形成所需的接触孔层400。
上述实施例通过步骤S311～步骤S313形成接触孔层400，在其他的实施例中，还可以通过以下子步骤S321～步骤S323形成所需的接触孔层400：
步骤S321：在所述第一介质层200和所述第一沟槽201上沉积接触孔材料。
步骤S322：刻蚀所述接触孔材料，去除两侧的接触孔材料，形成沿X轴方向延伸的接触孔层400。
步骤S323：沉积第二介质材料，并对第二介质材料进行平坦化处理，去除所述接触孔层400上方的第二介质材料层并暴露出所述接触孔层400，保留所述接触孔层400两侧的第二介质材料，形成第二介质层300。
通过上述步骤，形成接触孔层400后，继续执行：
步骤S400：在所述接触孔层上形成金属层。
如图7a和7b所示，其中，图7a为形成金属层500后的俯视图，图7b对应图7a中AA’剖面线的侧剖图。通过沉积工艺，在接触孔层400上形成金属层500。在一实施例中，接触孔层400形成于第二沟槽301内，金属层500形成于接触孔层400和第二介质层300上。
步骤S500：刻蚀所述金属层和所述接触孔层，形成上述位线引出结构。
在接触孔层400上形成金属层500之后，对金属层500和接触孔层400进行刻蚀，刻蚀金属层500形成金属线510，刻蚀接触孔层400形成接触孔410，由此形成上述位线引出结构，其中，位线引出结构中的位线210、接触孔410和金属线510的位置关系已在上文介绍，在此不再赘述。
在一实施例中，刻蚀所述金属层500和所述接触孔层400，具体包括：在金属层500上形成掩膜，在掩膜的保护下，向下刻蚀暴露的金属层500，形成金属线510，并在金属线510的保护下，继续向下刻蚀暴露的接触孔层400，形成接触孔410。即上述对接触孔层400的刻蚀属于自对准刻蚀，经自对准刻蚀后所形成的接触孔410和金属线510的边界对齐，避免两者对位出现偏移而影响器件电性性能。
在一具体的实施例中，衬底100上形成有2*N条位线210，接触孔层400形成于第二沟槽301内并沿X轴方向延伸，此时，步骤S500包括：
步骤S510：在所述金属层上形成2*N个掩膜，各所述掩膜沿Y轴方向跨过所述第二沟槽301且一个掩膜沿X轴方向覆盖一条位线。
如图8a和图8b所示，其中，图8a为形成2*N个掩膜600后的俯视图，图8b对应图8a中AA’剖面线的侧剖图。在金属层500上形成2*N个掩膜600，各掩膜600沿Y轴方向跨过第二沟槽301且一个掩膜600沿X轴方向覆盖一条位线210，即2*N个掩膜600与2*N条位线210一一对应。进一步的，第二介质层300内开设有两个第二沟槽301，在两个第二沟槽301内分别对应形成两个沿X轴方向延伸的接触孔层400时，上述2*N个掩膜600中，其中N个掩膜600位于金属层500沿Y轴方向的一侧并分别沿Y轴方向跨过位于同侧的第二沟槽301，且分别覆盖第奇数条位线210，另外N个掩膜600位于金属层500沿Y轴方向的另一侧并分别沿Y轴方向跨过位于同侧的另一第二沟槽301，且分别覆盖第偶数条位线210。进一步的，位于同一侧的掩膜600沿X轴方向并列分布。
步骤S520：依次刻蚀所述金属层和所述接触孔层，保留所述掩膜下方的所述金属层以形成2*N个金属线、保留所述金属线下方的所述接触孔层以形成2*N个接触孔，其中，N为正整数，2*N条所述位线、2*N个所述接触孔、2*N条所述金属线均一一对应。
如图9a和图9b所示，其中，图9a为形成2*N条金属线510后的俯视图，图9b对应图9a中AA’剖面线的侧剖图。在2*N个掩膜的保护下，对暴露的金属层500进行刻蚀，形成2*N条独立的金属线510，在金属线510的保护下，继续对暴露的接触孔层400进行刻蚀，形成2*N个独立接触孔410，此时，2*N条所述位线210、2*N个所述接触孔410、2*N条所述金属线510均一一对应，每一条位线210通过其上方的接触孔410和金属线510引出。
在本实施例中，先形成沿X轴方向延伸的接触孔层400，接触孔层400一体成型且与多个位线210电连接，接着在接触孔层400上和第二介质层300上形成金属层500，并在金属层500上形成掩膜，掩膜沿Y轴方向跨过第二沟槽301，然后在掩膜的遮挡作用下依次对暴露的金属层500和接触孔层400进行刻蚀，将沿X轴方向延伸的接触孔层400切割成多个独立的部分，未被刻蚀的金属层500和接触孔层400便形成位线210的引出结构。由于上述对于接触孔层400采用自对准刻蚀，省略了传统技术中前后刻蚀的对准步骤，且本申请中，刻蚀后所保留的金属层500和接触孔层400的边界齐平，金属层500和接触孔层400不存在位置偏移，大大改善了半导体器件的电性性能。
通过上述位线引出结构制备方法，形成上文介绍的位线引出结构，其中，接触孔410沿X轴方向覆盖位线210，而金属线510覆盖接触孔410，接触孔410与金属线510的接触面积大于接触孔410与位线210的接触面积。上述位线引出结构，通过调整接触孔410与位线210和金属线510的接触面积，接触孔410和位线210的接触面积较小，可以减小接触孔410对器件集成度的影响，而接触孔410与金属线510的接触面积较大，可以减小整个位线引出结构的接触电阻，从而提高半导体存储器的感应裕度和存储电容的充放电速度。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种位线引出结构，其特征在于，包括：
位线,沿Y轴方向延伸；
接触孔，沿X轴方向覆盖所述位线，所述X轴方向和所述Y轴方向垂直；
金属线，覆盖所述接触孔，所述接触孔位于所述位线和所述金属线之间并分别与所述位线和所述金属线接触；
其中，所述接触孔与所述金属线的接触面积大于所述接触孔与所述位线的接触面积。
2.根据权利要求1所述的位线引出结构，其特征在于，所述接触孔的横截面为T型结构。
3.根据权利要求2所述的位线引出结构，其特征在于，所述位线引出结构包括2*N条所述位线、2*N个所述接触孔和2*N条所述金属线，各所述位线沿所述X轴方向并列分布，各所述金属线沿所述Y轴方向延伸；其中，N为正整数，2*N条所述位线、2*N个所述接触孔、2*N条所述金属线均一一对应。
4.根据权利要求3所述的位线引出结构，其特征在于，各所述位线在X轴方向上对齐排列。
5.根据权利要求3所述的位线引出结构，其特征在于，N条所述金属线和N个所述接触孔位于所述位线的沿所述Y轴方向的一侧，另外N条所述金属线和另外N个接触孔位于所述位线的沿所述Y轴方向的另一侧；其中，位于同一侧的金属线沿所述X轴方向并列分布。
6.根据权利要求5所述的位线引出结构，其特征在于，位于所述位线的其中一侧的所述接触孔覆盖第奇数条所述位线，位于所述位线的另一侧的所述接触孔覆盖第偶数条所述位线。
7.根据权利要求1所述的位线引出结构，其特征在于，所述接触孔与所述金属线具有不同的导电率。
8.一种位线引出结构的制备方法，其特征在于，包括：
在衬底上形成第一介质层，所述第一介质层开设有沿Y轴方向延伸的第一沟槽；
在所述第一沟槽内形成沿Y轴方向延伸的位线，所述位线的顶面低于所述第一介质层的顶面；
在所述位线上和所述第一沟槽外的第一介质层上形成接触孔层；
在所述接触孔层上形成金属层；
刻蚀所述金属层和所述接触孔层，形成权利要求1至7任一项所述的位线引出结构。
9.根据权利要求8所述的制备方法，其特征在于，所述在所述第一沟槽内形成位线，所述位线的顶面低于所述第一介质层的顶面，包括：
在所述第一沟槽内和所述第一沟槽外的第一介质层上沉积位线材料层；
对所述位线材料层的顶面进行平坦化处理并去除第一介质层上的位线材料层，保留第一沟槽内的位线材料层；
回刻所述第一沟槽内的位线材料层，去除第一沟槽顶部的部分位线材料层，保留第一沟槽底部的部分位线材料层，形成所述位线。
10.根据权利要求8所述的制备方法，其特征在于，所述第一介质层上开设有2*N个所述第一沟槽，在2*N个所述第一沟槽形成2*N条所述位线，各所述位线沿X轴方向并列分布；
所述在所述位线上和所述第一沟槽外的第一介质层上形成接触孔层，包括：
在所述第一介质层和所述第一沟槽上形成第二介质层；
刻蚀所述第二介质层，形成沿X轴方向延伸的第二沟槽，所述第二沟槽穿透所述第二介质层并暴露出所述位线和所述第一介质层；
在所述第一沟槽和第二沟槽内形成接触孔层；
所述刻蚀所述金属层和所述接触孔层，包括：
在所述金属层上形成2*N个掩膜，各所述掩膜沿Y轴方向跨过所述第二沟槽且一个掩膜沿X轴方向覆盖一条位线；
依次刻蚀所述金属层和所述接触孔层，保留于所述掩膜下方的所述金属层形成2*N个金属线、保留于所述金属线下方的所述接触孔层形成2*N个接触孔，其中，N为正整数，2*N条所述位线、2*N个所述接触孔、2*N条所述金属线均一一对应。
CN202010465006.1A 2020-05-28 2020-05-28 位线引出结构及其制备方法 Active CN113745192B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010465006.1A CN113745192B (zh) 2020-05-28 2020-05-28 位线引出结构及其制备方法
PCT/CN2021/095062 WO2021238781A1 (zh) 2020-05-28 2021-05-21 位线引出结构及其制备方法
US17/445,948 US11985813B2 (en) 2020-05-28 2021-08-25 Bit line lead-out structure and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010465006.1A CN113745192B (zh) 2020-05-28 2020-05-28 位线引出结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113745192A true CN113745192A (zh) 2021-12-03
CN113745192B CN113745192B (zh) 2024-03-29

Family

ID=78723940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010465006.1A Active CN113745192B (zh) 2020-05-28 2020-05-28 位线引出结构及其制备方法

Country Status (3)

Country Link
US (1) US11985813B2 (zh)
CN (1) CN113745192B (zh)
WO (1) WO2021238781A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469434A (zh) * 2002-07-17 2004-01-21 茂德科技股份有限公司 接触孔的形成方法
KR20080017633A (ko) * 2006-08-21 2008-02-27 주식회사 하이닉스반도체 반도체 소자 제조방법
WO2013000197A1 (zh) * 2011-06-30 2013-01-03 中国科学院微电子研究所 一种半导体结构及其制造方法
CN108281380A (zh) * 2018-01-25 2018-07-13 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN209045566U (zh) * 2018-11-30 2019-06-28 长鑫存储技术有限公司 导电插塞结构及半导体器件
CN110767538A (zh) * 2018-07-26 2020-02-07 长鑫存储技术有限公司 版图结构以及半导体集成电路器件的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7413833B2 (en) 2004-05-14 2008-08-19 Infineon Technologies Ag Single exposure of mask levels having a lines and spaces array using alternating phase-shift mask
US20080042171A1 (en) 2006-08-18 2008-02-21 Sebastian Mosler Transistor arrangement, sense-amplifier arrangement and methods of manufacturing the same via a phase shift mask
KR20150134934A (ko) * 2014-05-23 2015-12-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 장치와, 이를 포함하는 반도체 시스템과, 그 제조방법
CN107342263B (zh) * 2017-07-07 2018-06-26 睿力集成电路有限公司 存储器及其形成方法、半导体器件
CN208478283U (zh) * 2018-07-26 2019-02-05 长鑫存储技术有限公司 版图结构
CN208655642U (zh) * 2018-09-05 2019-03-26 长鑫存储技术有限公司 半导体存储器
CN109727908B (zh) * 2018-11-26 2020-11-17 长江存储科技有限责任公司 3d nand存储器件中导电插塞的形成方法及3d nand存储器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469434A (zh) * 2002-07-17 2004-01-21 茂德科技股份有限公司 接触孔的形成方法
KR20080017633A (ko) * 2006-08-21 2008-02-27 주식회사 하이닉스반도체 반도체 소자 제조방법
WO2013000197A1 (zh) * 2011-06-30 2013-01-03 中国科学院微电子研究所 一种半导体结构及其制造方法
CN108281380A (zh) * 2018-01-25 2018-07-13 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN110767538A (zh) * 2018-07-26 2020-02-07 长鑫存储技术有限公司 版图结构以及半导体集成电路器件的形成方法
CN209045566U (zh) * 2018-11-30 2019-06-28 长鑫存储技术有限公司 导电插塞结构及半导体器件

Also Published As

Publication number Publication date
US20210391336A1 (en) 2021-12-16
WO2021238781A1 (zh) 2021-12-02
CN113745192B (zh) 2024-03-29
US11985813B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
CN107342263B (zh) 存储器及其形成方法、半导体器件
CN109411503A (zh) 一种集成电路及其形成方法
CN108520876B (zh) 集成电路存储器及其制备方法、半导体器件
US6133641A (en) Semiconductor substrate and method of manufacturing semiconductor device
CN113745193B (zh) 字线引出结构及其制备方法
US7871921B2 (en) Methods of forming interconnection structures for semiconductor devices
CN100452351C (zh) 制造半导体器件的方法
CN116133391A (zh) 半导体结构及其制备方法
US20240258167A1 (en) Methods for forming conductive vias, and associated devices and systems
CN101730928B (zh) 使用保形绝缘体层形成互补金属元件
CN113745192B (zh) 位线引出结构及其制备方法
US20040188746A1 (en) Semiconductor device and fabrication method thereof
CN114725099A (zh) 存储器件、半导体结构及其形成方法
EP4002453A1 (en) Word line lead-out structure and preparation method therefor
EP0928024A2 (en) Improvements in or relating to interconnect conducting paths
CN112864122A (zh) 多层结构
US7030011B2 (en) Method for avoiding short-circuit of conductive wires
US6242315B1 (en) Method of manufacturing mixed mode semiconductor device
US5212352A (en) Self-aligned tungsten-filled via
KR100920050B1 (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR100920049B1 (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
CN116936362A (zh) 半导体器件的制作方法以及半导体器件
CN118591256A (zh) 半导体结构及其制备方法
CN117690908A (zh) 半导体结构及其制造方法
CN115224000A (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant