CN107958888A - 存储器元件及其制造方法 - Google Patents

存储器元件及其制造方法 Download PDF

Info

Publication number
CN107958888A
CN107958888A CN201610903212.XA CN201610903212A CN107958888A CN 107958888 A CN107958888 A CN 107958888A CN 201610903212 A CN201610903212 A CN 201610903212A CN 107958888 A CN107958888 A CN 107958888A
Authority
CN
China
Prior art keywords
layer
substrate
etching stopping
cap rock
memory component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610903212.XA
Other languages
English (en)
Other versions
CN107958888B (zh
Inventor
李淑媚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610903212.XA priority Critical patent/CN107958888B/zh
Priority to US15/359,583 priority patent/US10020253B2/en
Publication of CN107958888A publication Critical patent/CN107958888A/zh
Priority to US15/979,426 priority patent/US10297545B2/en
Application granted granted Critical
Publication of CN107958888B publication Critical patent/CN107958888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器元件及其制造方法。存储器元件包括衬底、多个第一导线、多个蚀刻停止层、介电层以及多个接触窗。衬底具有沿第一方向交错排列的多个第一区域以及多个第二区域。第一导线埋入于衬底中，沿第一方向延伸。第一导线包括导电层和位于所述导电层上的盖层，盖层的上表面具有凹槽。蚀刻停止层位于盖层上并填入凹槽。介电层位于衬底上，在第一区域中具有多个接触窗开口。接触窗开口暴露出衬底和蚀刻停止层。接触窗填入接触窗开口并与衬底电性连接。在本发明中，在开口中形成覆盖开口的底部和侧壁的保护层。通过设置此保护层，可进一步在形成接触窗开口的时候，保护介电层、盖层以及导电层，提升工艺裕度。

Description

存储器元件及其制造方法
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储器元件及其制造方法。
背景技术
在存储器元件中，为了增加晶体管的沟道长度、充分利用衬底空间、增加不同层级的导线之间的距离等等目的，往往会在衬底中形成埋入式导线。为了保护埋入式导线使其免于被后续工艺影响，通常会在埋入式导线上方设置盖层，以保护埋入式导线。然而，在盖层中常常会有空隙(void)的存在，而大大减少了盖层的保护功效。
发明内容
本发明提供一种存储器元件，其增加对埋入式导线的保护。
本发明还提供一种存储器元件的制造方法。
本发明的存储器元件包括衬底、多个第一导线、蚀刻停止层、介电层以及多个接触窗。衬底具有多个第一区域以及多个第二区域，第一区域和第二区域沿第一方向交错排列。第一导线埋入于衬底中，沿第一方向延伸。第一导线包括导电层和位于所述导电层上的盖层，盖层的上表面具有凹槽。蚀刻停止层位于衬底上以及盖层上，并填入于凹槽中。介电层位于衬底上，在第一区域中具有多个接触窗开口。接触窗开口暴露出衬底和蚀刻停止层。接触窗填入接触窗开口，包覆所述凹槽的顶角，而与衬底电性连接。
本发明的存储器元件包括多个第一导线、介电层、蚀刻停止层以及多个接触窗。第一导线作为多数个字线，分别沿第一方向延伸，埋入于衬底中，第一导线包括导电层和位于导电层上的盖层。介电层位于衬底上。蚀刻停止层位于盖层与介电层之间以及介电层与衬底之间。接触窗穿过介电层与蚀刻停止层。接触窗与衬底的上表面以及盖层所裸露的衬底的侧壁电性连接。此外，蚀刻停止层与接触窗的下侧壁接触。
本发明的存储器元件的制造方法包括：提供具有多个第一区域和多个第二区域的衬底，其中第一区域和第二区域沿第一方向交错排列。在衬底中形成多个沿第一方向延伸的第一导线。第一导线包括导电层和位于导电层上的盖层。移除部分盖层，以在盖层的上表面形成凹槽。形成蚀刻停止层，蚀刻停止层至少覆盖盖层并填入凹槽。形成介电层，在第一区域中的介电层覆盖第一导线以及衬底。在第一区域中的介电层中形成多个开口，开口暴露出蚀刻停止层的上表面。对开口进行蚀刻，形成多个接触窗开口，接触窗开口暴露出衬底的上表面以及凹槽。形成多个接触窗，接触窗填入接触窗开口并与衬底电性连接。
在本发明中，在第一导线的盖层上形成第一蚀刻停止层，其中第一蚀刻停止层的材料和盖层的材料不同。因此，第一蚀刻停止层和盖层之间有一蚀刻选择比，可以在形成接触窗开口的时候，保护下方的盖层以及导电层。
在本发明中，在开口中形成覆盖开口的底部和侧壁的保护层。通过设置此保护层，可更进一步在形成接触窗开口的时候，保护介电层、盖层以及导电层，提升工艺裕度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图13A为图1D至图13D中线A-A’的剖面示意图。
图1B至图13B为图1D至图13D中线B-B’的剖面示意图。
图1B至图13B为图1D至图13D中线C-C’的剖面示意图。
图1C至图13C为图1D至图13D中线D-D’的剖面示意图。
图1D至图13D为依照本发明一些实施例的一种存储器元件的制造过程的各种阶段的上视图。
具体实施方式
关于本发明存储器元件的制造方法的实施例，请先参照图1D，提供衬底100。衬底100具有多个第一区域R1和多个第二区域R2。第一区域R1和第二区域R2沿第一方向D1交错排列。在一些实施例中，衬底100为半导体材料，例如是硅或其他合适的材料。在一些实施例中，衬底100为绝缘层上覆硅(silicon on insulating layer，SOI)衬底。在一些实施例中，衬底100可以是合适的化合物半导体，例如是氮化镓、砷化镓或磷化铟。在一些实施例中，衬底100可以是合适的合金半导体，例如是硅锗、硅锡、砷化铝镓或砷磷化镓。
请参照图1A至图1D，衬底100中已形成多个第一隔离结构300以及多个第二隔离结构400。第一隔离结构300埋入于衬底100中，并沿第一方向D1沿伸。第二隔离结构400埋入于两相邻第一隔离结构300之间的第一区域R1的衬底100中。第一隔离结构300与第二隔离结构400可以分别为单层、双层或多层。在第一隔离结构300与第二隔离结构400为双层或是多层的实施例中，可以依需求使用相同或是相异的方法来形成，使所形成的各层隔离结构具有想要的特性。在一些实施例中，第一隔离结构300包括氧化层310和位于氧化层310上的高密度氧化层320；第二隔离结构400可以包括氧化层410和位于氧化层410上的高密度氧化层420。氧化层310、410和高密度氧化层320、420的材料例如是氧化硅。在一些实施例中，第一隔离结构300以及第二隔离结构400可以通过浅沟渠隔离法来形成。更具体说，可以先在衬底100中形成沟渠，再于沟渠中填入氧化层与高密度氧化层。在一些实施例中，形成氧化层310、410的方法例如是使用等离子体增强化学气相沉积法(Plasma-enhanced chemicalvapor deposition，PECVD)在沟渠中填入氧化层；形成高密度氧化层320、420的方法例如是使用高密度等离子体化学气相沉积法(High-density plasma chemical vapordeposition，HDPCVD)在氧化层310、410上形成高密度氧化层。
接着，在衬底100上形成蚀刻停止材料层500。在一些实施例中，蚀刻停止材料层500为条状，其沿着第一方向D1延伸，覆盖第一隔离结构300及其两侧的部分衬底100表面，并且覆盖相邻两个第一隔离结构300之间的部分第二个隔离结构400及部分的衬底100表面。蚀刻停止材料层500的材料例如是氧化硅，形成的方法例如是化学气相沉积法，厚度例如是14纳米(nm)至24nm之间。
在未被蚀刻停止材料层500覆盖的各个衬底100中均形成导电层210，各导电层210位于第一隔离结构300的两侧，并沿第一方向D1沿伸，且穿过第二隔离结构400。导电层210的形成方法例如是在衬底100中形成沿着第一方向D1延伸的沟槽(未示出)，再于沟槽中形成导电材料层。导电材料层覆盖衬底100表面，并且填入于沟槽中。导电材料层的材料包括金属、金属硅化物或其组合。导电材料层的材料例如是钨(tungsten)或其他合适的材料。之后，进行化学机械研磨法和/或回蚀刻法，移除衬底100上部分的导电材料层以及沟槽中部分的导电材料层，以在沟槽中形成导电层210。导电层210的上表面低于衬底100的表面。
接着，在衬底100上形成盖材料层220a。盖材料层220a覆盖蚀刻停止材料层500并且覆盖导电层210。盖材料层220a的材料包括介电材料。盖材料层220a的材料与第一隔离结构300不同，且与第二隔离结构400不同。在第一隔离结构300材料为氧化硅的实施例中，盖材料层220a的材料例如是氮化硅、氮氧化硅或其他合适的材料。盖材料层220a的形成方法例如是化学气相沉积法。
请继续参照图2A至图2D，移除部分盖材料层220a，留下沟槽中的盖层220。盖层220的上表面低于衬底100的表面，而形成凹槽230。凹槽230的深度dp1(衬底100的上表面以及盖层220的上表面的高度差)的范围例如是在5纳米至15纳米之间。在一些实例中，移除部分盖材料层220a的方法例如是以蚀刻停止材料层500为停止层，先进行化学机械研磨工艺，再进行回蚀刻工艺，以移除盖材料层220a。在另一些实例中，移除部分盖材料层220a的方法例如是以蚀刻停止材料层500为停止层，进行回蚀刻工艺，以移除盖材料层220a。
至此，完成第一导线200。第一导线200包括导电层210以及位于其上方的盖层220。第一导线200分别位于第一隔离结构300的两侧，并沿第一方向D1沿伸，且穿过第二隔离结构400。在一些实施例中，第一导线200例如是作为字线。
请参照图3A至图3D，在衬底100上形成另一层蚀刻停止材料层，其与上述蚀刻停止材料层500共同组成蚀刻停止材料层600。另一层蚀刻停止材料层的材料可以与上述蚀刻停止材料层500相同或相异，但与盖层220的材料不同。另一层蚀刻停止材料层的形成方法例如是以四乙氧基硅烷(tetraethylorthosilicate，TEOS)为气体源，进行化学气相沉积工艺。蚀刻停止层600的材料例如是氧化硅或其他合适的材料，或其组合。蚀刻停止材料层600填入凹槽230并覆盖衬底100、第一导线200、第一隔离结构300以及第二隔离结构400。蚀刻停止材料层600在凹槽230中的厚度范围例如是在5nm至15nm之间且在衬底100上的厚度范围例如是在11nm至21nm之间。
请参照图4A至图4D，接着，图案化蚀刻停止材料层600，以形成第一蚀刻停止层600a。第一蚀刻停止层600a沿着第一方向D1延伸。相邻的两个第一蚀刻停止层600a之间的间隙602暴露出相邻第一导线200之间的高密度氧化层420(第二隔离结构400)以及衬底100。图案化蚀刻停止材料层600的方法例如是光刻与蚀刻工艺。蚀刻工艺可以采用各向异性蚀刻，例如是等离子体蚀刻。在移除部分的蚀刻停止材料层600时，也可能会同时移除部分的盖层220、衬底100以及第二隔离结构400，因此，间隙602也会暴露出部分盖层220(第一隔离结构200)。
请参照图5A至图5D，在衬底100上形成导电层910和覆盖导电层910的盖层920。导电层910覆盖间隙602所裸露的高密度氧化层420(第二隔离结构400)、盖层220(第一隔离结构200)以及衬底100。导电层910可以是由单一导电材料层所构成；或者，导电层910可以由多层导电材料层所构成。在此实施例中，导电层910可以与其他区域的晶体管的工艺整合。举例来说，导电层910可以由导电层911、导电层912、导电层913以及导电层914所构成，其中导电层911的材料为钛(Ti)、导电层912的材料为氮化钛(TiN)、导电层913的材料为硅化钨(WSi)、导电层914的材料为钨，但本发明不限于此，其他合适的导电材料也可使用。导电层910可以通过物理气相沉积法或是化学气相沉积法来形成。在一些实施例中，盖层920的材料与停止材料层600不同。盖层920的材料例如是氮化硅或氮氧化硅，形成的方法例如是化学气相沉积法。
请参照图6A至图6D，图案化盖层920与导电层910，以形成第二导线900。在一些实施例中，第二导线900例如是位线。第二导线900沿第二方向D2延伸，并且覆盖第二区域R2上的第一蚀刻停止层600a、盖层220(第一隔离结构200)以及衬底100，其中第二方向D2和第一方向D1不同。在一些实施例中，第二方向D2和第一方向D1互相垂直。相邻两个第二导线900之间的间隙902裸露出第一区域R1上的第一蚀刻停止层600a、高密度氧化层420(第二隔离结构400)、盖层220(第一隔离结构200)以及衬底100。图案化盖层920与导电层910可以进行光刻与蚀刻工艺来实施。蚀刻工艺例如是各向异性蚀刻工艺。在一些实施例中，第二导线900包括盖层920a与导电层910a，其中导电层910a包括导电层911a、导电层912a、导电层913a、导电层914a。在另一些实施例中，在图案化盖层920与导电层910时，除了形成第二导线900之外，在衬底100的另一区域还同时形成了栅极结构(未示出)。栅极结构包括栅极以及盖层。栅极结构的栅极是由导电层911、导电层912、导电层913以及导电层914图案化后所形成所构成。栅极结构的盖层位于栅极上，其是由盖层920图案化后所形成。
请参照图7A至图7D，在衬底100、盖层220、高密度氧化层420(第二隔离结构400)、盖层920a以及第一蚀刻停止层600a上形成第二蚀刻停止层604。第二蚀刻停止层604还覆盖第二导线900的侧壁。之后，于蚀刻停止层604上形成介电层1000。介电层1000覆盖第一区域R1，并且填入第二导线900之间的间隙902。第二蚀刻停止层604的材料与介电层1000的材料不同，且与第一蚀刻停止层600a不同。第二蚀刻停止层604的材料例如是氮化硅或氮氧化硅，形成的方法例如是以化学气相沉积法。介电层1000的材料例如是氧化硅、旋涂式玻璃(SOG)、其他合适的材料，或其组合。形成介电层1000的方法例如是以化学气相沉积法或是旋涂法。在形成介电层1000之后，还可进一步以第二蚀刻停止层604为停止层，进行化学机械研磨工艺，以使介电层100具有平坦的表面。在一些实施例中，介电层1000的上表面和第二导线900上的第二蚀刻停止层604的上表面共平面，但本发明不限于此。
请参照图8A至图8D，在介电层1000上形成中间层1200和硬掩模层1300。在一些实施例中，中间层1200的材料与介电层1000不同，例如中间层1200的材料是氧化硅或其他合适的材料，形成的方法例如是化学气相沉积法。硬掩模层1300的材料例如是多晶硅或其他合适的材料，形成的方法例如是化学气相沉积法。
请参照图9A至图9D，将硬掩模层1300和中间层1200图案化，以形成图案化硬掩模层1300a和图案化中间层1200a。图案化硬掩模层1300a和图案化中间层1200a例如是沿着第一方向D1延伸的条状物。之后，以图案化中间层1200a和图案化硬掩模层1300a为掩膜，对介电层1000进行各向异性蚀刻，以形成开口1100。在第一区域R1中，开口1100的底部裸露出第一蚀刻停止层600a。此外，在一些实施例中，由于相邻两个图案化硬掩模层1300a之间的间隙例如是沿着第一方向D1延伸且跨过第一区域R1与第二区域R2的沟渠，因此，在第二区域R2中，开口1100的底部裸露出盖层920a。
对介电层1000进行各向异性蚀刻工艺时，可以多阶段蚀刻工艺来进行。在一些实施例中，进行第一阶段蚀刻工艺，是先以第二蚀刻停止层604为蚀刻停止层，选择对于介电层1000与第二蚀刻停止层604之间具有良好蚀刻选择比且对于介电层1000与盖层920a之间具有高蚀刻选择比的蚀刻剂，来移除图案化硬掩模层1300a所裸露的介电层1000。进行第二阶段蚀刻工艺，是移除图案化硬掩模层1300a所裸露的第二蚀刻停止层604，以形成开口1100。在进行第二阶段蚀刻工艺时，在第一区域R1中，通过第一蚀刻停止层600a的材料与第二蚀刻停止层604的材料不同，选择对于第二蚀刻停止层604与第一蚀刻停止层600a之间具有高蚀刻选择比的蚀刻剂，因此，在蚀刻第二蚀刻停止层604时可以第一蚀刻停止层600a作为蚀刻停止层，以避免下方的盖层220被蚀刻或被蚀穿。换言之，在进行第二阶段的蚀刻工艺之后，在第一区域R1中，开口1100的底部裸露出第一蚀刻停止层600a，而不会裸露出盖层220或甚至裸露出盖层220下方的导电层210。此外，在一些实施例中，在进行第二阶段蚀刻工艺时，当所选择的蚀刻剂对于第二蚀刻停止层604与盖层920a之间没有足够高的蚀刻选择比时，在第二区域R2中未被图案化硬掩模层1300a覆盖的部分盖层920a也会被蚀刻。由于蚀刻第二蚀刻停止层604的厚度相当薄，其远比盖层920a薄，因此，在第二区域R2的盖层920a只有少许被蚀刻，而不会被蚀穿，因此，在第一区域R1的开口1100的深度较深；而在第二区域R2的开口1100的深度较浅。
请参照图10A至图10D，在衬底100上方形成保护层1400。保护层1400覆盖开口1100的底部和侧壁以及图案化硬掩模层1300a。保护层1400的材料与介电层1000不同，且与第一蚀刻停止层600a不同。保护层1400的材料例如是氮化硅、氮氧化硅或其他合适的材料。形成保护层1400的方法例如是以化学气相沉积法。保护层1400的厚度范围例如是3纳米至10纳米之间。
请参照图11A至图11D，对保护层1400进行各向异性蚀刻工艺，以在开口1100的侧壁形成保护层1400a。若所形成的开口1100的位置发生偏移或尺寸过大时，开口1100的底面或侧壁裸露的材料层(例如是高密度氧化层420)可能与后续欲移除的第一蚀刻停止层600a的材料相同或具有相似的蚀刻特性时，保护层1400a可以覆盖开口1100的侧壁与开口1100的部分底面，以在后续蚀刻工艺中提供足够的保护。
请参照图11A至图11D以及图12A至图12D，移除开口1100底部所裸露的第一蚀刻停止层600a，以形成多个接触窗开口1100a。接触窗开口1100a暴露出衬底100的上表面以及部分凹槽230侧壁所裸露的衬底100。移除开口1100底部所裸露的第一蚀刻停止层600a的方法例如是进行选择性蚀刻工艺。在本发明中，由于第一蚀刻停止层600a的材料与盖层220不同，因此第一蚀刻停止层600a与盖层220之间有足够的蚀刻选择比，因此，第一蚀刻停止层600a可以在形成接触窗开口1100a时，保护下方的盖层220以及导电层210。
请继续参照图12A至图12D，在图案化硬掩模层1300a上以及接触窗开口1100a中形成导体层1500。导体层1500的材料例如是掺杂多晶硅或金属，形成的方法例如是化学气相沉积法或是物理气相沉积法。
请继续参照图13A至图13D，以图案化中间层1200a为停止层，进行化学机械研磨工艺，移除图案化硬掩模层1300a以及其上方的导体层1500，以在接触窗开口1100a中形成接触窗1500a。接触窗1500a与衬底100电性连接。在形成接触窗1500a之后，还包括形成与接触窗1500a连接的电容器等工艺，于此不再赘述。
在本发明中，请参照图2A至图2D以及图11A至图11D，在第一导线200的盖层220上形成凹槽230，之后再于凹槽230中形成第一蚀刻停止层600a。由于第一蚀刻停止层600a的材料和盖层220的材料不同，因此，在后续形成接触窗开口1100a时，第一蚀刻停止层600a和盖层220之间有足够的蚀刻选择比，以保护其下方的盖层220，避免盖层220被蚀刻，藉此，即使盖层中有空隙的存在，以本发明的制造方法仍能避免裸露出导电层210，因此可以减少或避免后续形成的接触窗1500a与导电层210发生短路。
再者，在本发明中，请参照图10A至图10D以及图11A至图11D，在本发明中，在移除第一蚀刻停止层600a之前，先形成覆盖开口1100的底部和侧壁的保护层1400a。通过设置此保护层1400a，可更进一步在形成接触窗开口1100a的时候，保护介电层1000、盖层220以及导电层210，提升工艺裕度。
请参照图13A至图13D，本发明的存储器元件的接触窗1500a穿过介电层1000与蚀刻停止层604。接触窗1500a包覆凹槽230的顶角230a，而与衬底100电性连接。换言之，接触窗1500a与衬底100的上表面以及盖层220所裸露的衬底100的侧壁电性连接。接触窗1500a具有不同高度的两个底面。更详细地说，与盖层220接触的接触窗1500a的一底面的高度较低；而与衬底100上表面接触的接触窗1500a的另一底面的高度较高。在一实施例中，两个底面的高度差的范围为5纳米至15纳米。
值得一提的是，在一些实施例中，接触窗1500a的侧壁上段及中段被保护层1400a环绕，接触窗1500a的侧壁下段的至少一部分被蚀刻停止层600a覆盖。另一方面，此外，在另一些实施例中，接触窗1500a的侧壁上段及中段直接被介电层1000环绕，接触窗1500a的侧壁下段的至少一部分直接被蚀刻停止层600a覆盖。
综合以上所述，在本发明中，将第一导线上的盖层减薄，以形成第一蚀刻停止层，可以在形成接触窗开口时，保护下方的盖层以及导电层。另外，在接触窗开口形成之前，先在开口中形成覆盖开口的底部和侧壁的保护层，可更进一步保护介电层、盖层以及导电层，提升工艺裕度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种存储器元件，其特征在于包括：
衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和所述第二区域沿第一方向交错排列；
多个第一导线，分别埋入于所述衬底中，沿所述第一方向延伸，其中所述第一导线包括导电层和位于所述导电层上的盖层，所述盖层的上表面具有凹槽；
蚀刻停止层，位于所述衬底上以及所述盖层上且填满所述凹槽；
介电层，位于所述衬底上，其中所述介电层在第一区域中具有多个接触窗开口，所述接触窗开口暴露出所述衬底和所述蚀刻停止层；以及
多个接触窗，分别填入所述接触窗开口，所述接触窗包覆所述凹槽的顶角，而与所述衬底电性连接。
2.根据权利要求1所述的存储器元件，其中所述蚀刻停止层的材料与所述盖层的材料不同。
3.根据权利要求1或2所述的存储器元件，还包括多个保护层，分别覆盖所述接触窗开口的侧壁。
4.根据权利要求1或2所述的存储器元件，其中所述凹槽的深度范围为5纳米至15纳米之间。
5.根据权利要求1或2所述的存储器元件，还包括：
多个第一隔离结构，位于所述衬底中，所述第一隔离结构沿所述第一方向延伸，其中所述第一导线分别位于所述第一隔离结构的两侧；以及
多个第二隔离结构，分别位于两相邻第一隔离结构之间的所述第一区域的所述衬底中，其中所述第一导线穿过所述第二隔离结构。
6.根据权利要求5所述的存储器元件，其中所述蚀刻停止层更覆盖所述第二区域中的所述第一隔离结构以及位于所述第一导线和所述第一隔离结构之间的所述衬底。
7.根据权利要求1或2所述的存储器元件，还包括多个第二导线，分别位于所述第二区域中并沿第二方向延伸，其中所述第一方向和所述第二方向不同，所述第二导线覆盖部分所述蚀刻停止层以及所述衬底。
8.一种存储器元件，其特征在于包括：
多个第一导线，作为多数个字线，分别沿第一方向延伸，埋入于衬底中，所述第一导线包括导电层和位于所述导电层上的盖层；
介电层，位于所述衬底上；
蚀刻停止层，位于所述盖层与所述介电层之间以及所述介电层与所述衬底之间；以及
多个接触窗，穿过所述介电层与所述蚀刻停止层，所述接触窗与所述衬底的上表面以及所述盖层所裸露的所述衬底的侧壁电性连接，其中所述蚀刻停止层与所述接触窗的侧壁下段接触。
9.一种存储器元件的制造方法，其特征在于包括：
提供衬底，所述衬底具有多个第一区域和多个第二区域，所述第一区域和所述第二区域沿第一方向交错排列；
在衬底中形成多个第一导线，所述第一导线沿所述第一方向延伸，所述第一导线包括导电层和位于所述导电层上的盖层；
移除部分所述盖层，以在所述盖层的上表面形成凹槽；
形成蚀刻停止层，所述蚀刻停止层至少覆盖所述盖层并填入所述凹槽；
形成介电层，在所述第一区域中的所述介电层覆盖所述第一导线以及所述衬底；
在所述第一区域中的所述介电层中形成多个开口，所述开口暴露出所述蚀刻停止层的上表面；
对所述开口进行蚀刻，形成多个接触窗开口，所述接触窗开口暴露出所述衬底的上表面以及所述凹槽；以及
形成多个接触窗，所述接触窗填入所述接触窗开口并与所述衬底电性连接。
10.根据权利要求9所述的存储器元件的制造方法，其中形成所述蚀刻停止层的方法包括：
形成第一蚀刻停止层，所述第一蚀刻停止层至少覆盖所述盖层并填入所述凹槽；以及
形成第二蚀刻停止层，所述第二蚀刻停止层至少覆盖所述第一蚀刻停止层以及所述盖层。
11.根据权利要求9所述的存储器元件的制造方法，还包括：
在移除部分所述盖层前，在所述衬底中形成多个第一隔离结构，其中所述第一导线分别位于所述第一隔离结构的两侧；以及
在移除部分所述盖层前，在所述衬底中形成多个第二隔离结构，分别位于两相邻第一隔离结构之间的所述第一区域的所述衬底中。
12.根据权利要求9所述的存储器元件的制造方法，还包括在形成所述蚀刻停止层后，在所述第二区域中形成多个第二导线，所述第二导线沿第二方向延伸并覆盖所述蚀刻停止层以及所述衬底，其中所述第一方向和所述第二方向不同。
CN201610903212.XA 2016-10-17 2016-10-17 存储器元件及其制造方法 Active CN107958888B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610903212.XA CN107958888B (zh) 2016-10-17 2016-10-17 存储器元件及其制造方法
US15/359,583 US10020253B2 (en) 2016-10-17 2016-11-22 Manufacturing method of memory device
US15/979,426 US10297545B2 (en) 2016-10-17 2018-05-14 Memory device having capped embedded wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610903212.XA CN107958888B (zh) 2016-10-17 2016-10-17 存储器元件及其制造方法

Publications (2)

Publication Number Publication Date
CN107958888A true CN107958888A (zh) 2018-04-24
CN107958888B CN107958888B (zh) 2020-01-21

Family

ID=61904697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610903212.XA Active CN107958888B (zh) 2016-10-17 2016-10-17 存储器元件及其制造方法

Country Status (2)

Country Link
US (2) US10020253B2 (zh)
CN (1) CN107958888B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002693A (zh) * 2020-09-11 2020-11-27 福建省晋华集成电路有限公司 存储器及其形成方法、半导体器件
CN112864116A (zh) * 2019-11-27 2021-05-28 华邦电子股份有限公司 半导体元件及其制造方法
CN113130491A (zh) * 2020-01-15 2021-07-16 华邦电子股份有限公司 存储装置及其制造方法
CN113284896A (zh) * 2020-02-20 2021-08-20 华邦电子股份有限公司 字线结构、存储元件及其制造方法
WO2023130572A1 (zh) * 2022-01-07 2023-07-13 长鑫存储技术有限公司 存储器及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180137736A (ko) * 2017-06-19 2018-12-28 삼성전자주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
US20130256828A1 (en) * 2012-03-30 2013-10-03 Wonchul Lee Semiconductor devices having increased contact areas between contacts and active regions and methods of fabricating the same
US20150076669A1 (en) * 2013-09-18 2015-03-19 Globalfoundries Singapore Pte. Ltd. Reliable contacts
US20160043171A1 (en) * 2014-08-11 2016-02-11 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119774B1 (ko) 2009-08-11 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
JP2012134439A (ja) 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
US20130256828A1 (en) * 2012-03-30 2013-10-03 Wonchul Lee Semiconductor devices having increased contact areas between contacts and active regions and methods of fabricating the same
US20150076669A1 (en) * 2013-09-18 2015-03-19 Globalfoundries Singapore Pte. Ltd. Reliable contacts
US20160043171A1 (en) * 2014-08-11 2016-02-11 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864116A (zh) * 2019-11-27 2021-05-28 华邦电子股份有限公司 半导体元件及其制造方法
CN112864116B (zh) * 2019-11-27 2024-06-04 华邦电子股份有限公司 半导体元件及其制造方法
CN113130491A (zh) * 2020-01-15 2021-07-16 华邦电子股份有限公司 存储装置及其制造方法
CN113130491B (zh) * 2020-01-15 2023-10-17 华邦电子股份有限公司 存储装置及其制造方法
CN113284896A (zh) * 2020-02-20 2021-08-20 华邦电子股份有限公司 字线结构、存储元件及其制造方法
CN112002693A (zh) * 2020-09-11 2020-11-27 福建省晋华集成电路有限公司 存储器及其形成方法、半导体器件
CN112002693B (zh) * 2020-09-11 2021-12-17 福建省晋华集成电路有限公司 存储器及其形成方法、半导体器件
WO2023130572A1 (zh) * 2022-01-07 2023-07-13 长鑫存储技术有限公司 存储器及其形成方法

Also Published As

Publication number Publication date
US10297545B2 (en) 2019-05-21
US20180269149A1 (en) 2018-09-20
CN107958888B (zh) 2020-01-21
US10020253B2 (en) 2018-07-10
US20180108608A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN107958888A (zh) 存储器元件及其制造方法
CN104658893B (zh) 具有减小的间距和线间隔的集成电路及其形成方法
CN105280591B (zh) 具有保护层的自对准互连件
US8941157B2 (en) Semiconductor device and method for fabricating the same
CN108695240A (zh) 低阻抗接触窗插塞的形成方法
KR20130134719A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102344320B1 (ko) 더미 콘택을 갖는 반도체 소자
US8975173B2 (en) Semiconductor device with buried gate and method for fabricating the same
CN104701247B (zh) 使用喇叭形间隔件的沟槽结构
CN108598079A (zh) 存储器、其制造方法及半导体器件
US8431485B2 (en) Manufacturing method for a buried circuit structure
TW202213681A (zh) 積體電路裝置及其製造方法
KR101186043B1 (ko) 반도체 소자 및 그 제조방법
US20070072334A1 (en) Semiconductor fabrication process employing spacer defined vias
KR102014197B1 (ko) 반도체 장치 및 이의 형성 방법
US20180138081A1 (en) Semiconductor structures and method for fabricating the same
US9548384B2 (en) Conductive spline for metal gates
KR100927777B1 (ko) 메모리 소자의 제조방법
US11205574B2 (en) Method for forming a semiconductor memory structure
CN108630549A (zh) 半导体器件及其形成方法
KR101090371B1 (ko) 매립게이트를 구비한 반도체장치 제조 방법
US7585723B2 (en) Method for fabricating capacitor
TWI596709B (zh) 記憶體元件及其製造方法
KR20130023805A (ko) 반도체 장치 및 그 제조 방법
TWI834203B (zh) 包括含碳接觸柵的半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant