CN108231720B - 包括暴露的相对管芯焊盘的半导体器件 - Google Patents

包括暴露的相对管芯焊盘的半导体器件 Download PDF

Info

Publication number
CN108231720B
CN108231720B CN201711317364.2A CN201711317364A CN108231720B CN 108231720 B CN108231720 B CN 108231720B CN 201711317364 A CN201711317364 A CN 201711317364A CN 108231720 B CN108231720 B CN 108231720B
Authority
CN
China
Prior art keywords
die pad
semiconductor chip
semiconductor device
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711317364.2A
Other languages
English (en)
Other versions
CN108231720A (zh
Inventor
E.菲尔古特
M.格鲁贝尔
R.奥特伦巴
W.肖尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN108231720A publication Critical patent/CN108231720A/zh
Application granted granted Critical
Publication of CN108231720B publication Critical patent/CN108231720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了包括暴露的相对管芯焊盘的半导体器件。一种半导体器件包括第一引线框架、第二引线框架、第一半导体芯片、和包封材料。该第一引线框架包括第一管芯焊盘，其具有第一表面和与该第一表面相对的第二表面。该第二引线框架包括第二管芯焊盘，其具有第一表面和与该第一表面相对的第二表面。该第二管芯焊盘的第一表面面向第一管芯焊盘的第一表面。该第一半导体芯片被附接至第一管芯焊盘的第一表面。该包封材料包封第一半导体芯片以及第一引线框架和第二引线框架的部分。该包封材料具有与第一管芯焊盘的第二表面对齐的第一表面以及与第二管芯焊盘的第二表面对齐的第二表面。

Description

包括暴露的相对管芯焊盘的半导体器件
技术领域
本发明涉及包括暴露的相对管芯焊盘的半导体器件。
背景技术
分立封装半导体器件可能具有包括用以实现该器件的单面冷却的暴露的管芯焊盘的引线框架。半导体器件的功率密度以及因此的功能会受到半导体器件的冷却能力的限制。
由于这些以及其他原因，存在对本发明的需要。
发明内容
一种半导体器件的一个示例包括第一引线框架、第二引线框架、第一半导体芯片、和包封材料。该第一引线框架包括第一管芯焊盘，其具有第一表面和与第一管芯焊盘的第一表面相对的第二表面。该第二引线框架包括第二管芯焊盘，其具有第一表面和与第二管芯焊盘的第一表面相对的第二表面。该第二管芯焊盘的第一表面面向第一管芯焊盘的第一表面。该第一半导体芯片被附接至第一管芯焊盘的第一表面。该包封材料包封第一半导体芯片以及第一引线框架和第二引线框架的部分。该包封材料具有与第一管芯焊盘的第二表面对齐的第一表面以及与第二管芯焊盘的第二表面对齐的第二表面。
附图说明
图1A-1C图示通孔半导体器件的一个示例。
图2图示通孔半导体器件的另一示例的横截面视图。
图3A-3F图示用于制造通孔半导体器件的方法的一个示例。
图4A-4E图示用于制造表面安装技术（SMT）半导体器件的方法的一个示例。
图5A-5E图示用于制造包括独立的半导体芯片的半导体器件的方法的一个示例。
图6图示具有独立的半导体芯片的半导体器件的一个示例。
图7图示具有独立的半导体芯片的半导体器件的另一个示例。
图8图示具有外部漏极/源极互连的半导体器件的一个示例。
图9A-9B图示具有分裂（split）管芯焊盘的半导体器件的一个示例。
图10图示SMT半导体器件的一个示例。
图11图示包括耦合至具有双面冷却的半导体器件的散热器的系统的一个示例。
具体实施方式
在下面的详细描述中，参考附图，所述附图形成本文中的一部分且在其中通过图示示出在其中可实践本公开的特定示例。在这个方面，方向术语诸如“顶部”、“底部”、“前”、“后”、“领先”、“落后”等参考正被描述的（一个或多个）附图的取向来使用。因为示例的部件可以定位在许多不同取向中，所以方向术语被用于说明的目的，并且决不是限制性的。应理解的是，在不脱离本公开的范围的情况下，可以利用其他示例并且可以做出结构或逻辑改变。因此，不应以限制性意义理解下面的详细描述，而本公开的范围由所附权利要求来限定。
应理解的是，本文中描述的各种示例的特征可以与彼此组合，除非另有具体地指出。
如在本文中所使用的，术语“电气耦合”并不意味着意指元件必须直接耦合在一起并且可以在“电气耦合的”元件之间提供介于中间的元件。
本文中公开的是包括多个管芯焊盘的半导体器件，在其中该管芯焊盘中的至少两个被定位在封装的不同表面上以使得该至少两个管芯焊盘被暴露。该半导体器件可以具有通孔封装、双列直插封装（DIP）、功率模块封装、表面安装技术（SMT）封装（例如，在两个封装面上与外部接触引线或焊盘有引线或无引线）或其他适当封装。该至少两个暴露的管芯焊盘实现半导体器件的双面冷却。该双面冷却通过相比于仅具有单面冷却的类似尺寸的封装使可用芯片面积加倍来实现增加的功率密度。描述的半导体器件可以减少客户的处置和路由努力。可以使用基于在不修改管芯和导线接合工艺的情况下在包封之前的引线框架堆叠的成本优化的方法来制造该半导体器件。具有双面冷却的半导体器件可以包括在与仅具有单面冷却的半导体器件类似定尺寸的封装内具有两倍最大芯片尺寸的分立器件或多芯片器件（例如半桥、功率因数校正级）。因此，本文中描述的半导体器件提供针对附加功能的增加选项和增加的密度。
图1A图示通孔半导体器件100的一个示例的横截面视图，图1B图示通孔半导体器件100的一个示例的底视图并且图1C图示通孔半导体器件100的一个示例的顶视图。半导体器件100包括第一引线框架102、第二引线框架112、第一半导体芯片122、和包封材料126。在一个示例中，半导体器件100还包括由虚线指示的第二半导体芯片124。
第一引线框架102包括第一管芯焊盘104以及引线106和132。引线106通过第一引线框架102的一部分105耦合至第一管芯焊盘104。第一管芯焊盘104包括第一表面108以及与第一表面108相对的第二表面110。第二引线框架112包括第二管芯焊盘114和引线部分116。引线部分116通过第二引线框架112的一部分115耦合至第二管芯焊盘114。第二管芯焊盘114包括第一表面118以及与第一表面118相对的第二表面120。第二管芯焊盘114的第一表面118面向第一管芯焊盘104的第一表面108。经由引线部分116将第二引线框架112附接至第一引线框架102，可以将该引线部分116熔接（weld）、焊接、烧结、胶合或使用另一适当的技术附接到第一引线框架102的引线106。
第一半导体芯片122被附接至第一管芯焊盘104的第一表面108。在一个示例中，第一半导体芯片122被电气耦合至第一管芯焊盘104的第一表面108。第二半导体芯片124可以被附接至第二管芯焊盘114的第一表面118。在一个示例中，第二半导体芯片124可以被电气耦合至第二管芯焊盘114的第一表面118。可以经由接合导线（未被示出）将第一半导体芯片122和/或第二半导体芯片124电气耦合至引线106和/或引线132。第一半导体芯片122和/或第二半导体芯片124可以是具有垂直电流流动的功率器件（例如晶体管、二极管）。在一个示例中，第一半导体芯片122和第二半导体芯片124提供半桥和/或功率因数校正级。在另一示例中，第一半导体芯片122和第二半导体芯片124中的一个是功率器件并且第一半导体芯片122和第二半导体芯片124中的另一个是用于控制功率器件的逻辑器件（例如门驱动器、温度传感器、电流传感器、微控制器）。
包封材料（例如模具材料）126包封第一半导体芯片122、第二半导体芯片124、以及第一引线框架102和第二引线框架112的部分。包封材料126具有与第一管芯焊盘104的第二表面110对齐的第一表面128和与第二管芯焊盘114的第二表面120对齐的第二表面130。相应地，第一管芯焊盘104的第二表面110和第二管芯焊盘114的第二表面120被暴露并且可以通过将散热器附接至每个表面来将它们用于半导体器件100的双面冷却。
图2图示通孔半导体器件150的另一示例的横截面视图。半导体器件150类似于先前参考图1A-1C描述和说明的半导体器件100，除了半导体器件150还包括互连板160之外。在一个示例中，互连板160是印刷电路板（PCB）。在该示例中，第一半导体芯片122包括至少一个接触件152并且第二半导体芯片124包括至少一个接触件154。经由焊接、烧结、胶合或另一适当技术将互连板160电气耦合至第一半导体芯片122的接触件152和第二半导体芯片124的接触件154。互连板160经由互连板160的信号线162将接触件152电气耦合至接触件154。
图3A-3F图示用于制造通孔半导体器件（诸如先前参考图1A-1C描述和说明的半导体器件100）的方法的一个示例。图3A图示用于制造半导体器件的第一部分的前端线（FEOL）工艺的一个示例。提供包括经由框架201彼此连接的多个第一引线框架202的第一引线框架带200。每个第一引线框架202都包括第一管芯焊盘204、引线206和232、以及螺丝孔203。在其他示例中，螺丝孔203被排除。每条引线206都通过每个第一引线框架202的一部分205耦合至第一管芯焊盘204。经由熔接、焊接、烧结、胶合或其他适当技术将第一半导体芯片222附接至每个第一管芯焊盘204。然后使用接合导线223将第一半导体芯片222的上表面上的接触件电气耦合至引线232。在其他示例中，可以代替接合导线或与接合导线相组合来使用带状导线、夹子、其他适当的互连或其组合。
图3B图示用于制造半导体器件的第二部分的FEOL工艺的一个示例。提供包括经由框架241彼此连接的多个第二引线框架212的第二引线框架带240。在一个示例中，第二引线框架带240与先前参考图3A描述和说明的第一引线框架带200相同。每个第二引线框架212都包括第二管芯焊盘214、引线242和244、以及螺丝孔213。在其他示例中，螺丝孔213被排除。每条引线242都通过每个第二引线框架212的引线部分216和215耦合至第二管芯焊盘214。经由熔接、焊接、烧结、胶合或其他适当技术将第二半导体芯片224附接至每个第二管芯焊盘214。然后使用接合导线225将第二半导体芯片224的上表面上的接触件电气耦合至引线244。
图3C图示用于制造半导体器件的后端线（BEOL）工艺的一个示例。第二引线框架带240被堆叠在第一引线框架带200上以使得第一半导体芯片222面向第二半导体芯片224。将每个第二引线框架212的引线部分216熔接或使用另一适当技术附接至每个第一引线框架202的引线206。将每个第二引线框架212的每个引线244的一部分熔接或使用另一适当技术附接至每个第一引线框架202的对应引线232。然后将第二引线框架带240的框架241和每个第二引线框架212的引线242和244的部分切掉以提供图3C中图示的组件。
图3D图示在使用BEOL工艺进行包封之后图3C中图示的组件的一个示例的顶视图并且图3E图示其底视图。利用包封材料226（例如模具材料）来包封每个第一半导体芯片222、第二半导体芯片224、接合导线223和225、以及每个第一引线框架202和第二引线框架212的部分以使得每个第一管芯焊盘204的表面210和每个第二管芯焊盘214的表面220都保持暴露。包封材料226的第一表面228与每个第一管芯焊盘204的表面210对齐。与第一表面228相对的包封材料226的第二表面230与每个第二管芯焊盘214的表面220对齐。包封材料226限定从包封材料226的第一表面228延伸到包封材料226的第二表面230的螺丝孔227。
图3F图示半导体器件250的一个示例，其中包封材料226的一部分被移除以示出在单片化之后半导体器件250的内部。第一引线框架带200的框架201被切掉以使每个半导体器件250单片化。半导体器件250包括第一引线框架202、第二引线框架212、第一半导体芯片222、第二半导体芯片224（在图3B中可见）、接合导线223和225、和包封材料226。散热器可以被附接至第一管芯焊盘204的表面210和包封材料226的第一表面228并且被附接至第二管芯焊盘214的表面220和包封材料226的第二表面230，以为半导体器件250提供双面冷却。
图4A-4E图示用于制造表面安装技术（SMT）半导体器件的方法的一个示例。图4A图示用于制造半导体器件的第一部分的FEOL工艺的一个示例。提供包括经由框架301彼此连接且以两个行来布置的多个第一引线框架302的第一引线框架矩阵300。每个第一引线框架302都包括第一管芯焊盘304、引线306和332、以及螺丝孔303。在其他示例中，螺丝孔303被排除。每条引线306都通过每个第一引线框架302的一部分305耦合至第一管芯焊盘304。经由熔接、焊接、烧结、胶合或其他适当技术将第一半导体芯片322附接至每个第一管芯焊盘304。然后使用接合导线323将第一半导体芯片322的上表面上的接触件电气耦合至引线332。使用类似的工艺来制造包括第二引线框架矩阵的半导体器件的第二部分，该第二引线框架矩阵包括多个第二引线框架312（图4B）和第二半导体芯片。
图4B图示用于制造半导体器件的后端线（BEOL）工艺的一个示例。第二引线框架带被堆叠在第一引线框架带300上以使得第一半导体芯片322面向附接至每个第二引线框架312的第二半导体芯片。将每个第二引线框架312的引线部分316熔接或使用另一适当技术附接至每个第一引线框架302的引线306。每个引线部分316通过每个第二引线框架312的一部分315耦合至管芯焊盘314。将每个第二引线框架312的每个引线344的一部分熔接或使用另一适当技术附接至每个第一引线框架302的对应引线332。然后将第二引线框架矩阵的框架和每个第二引线框架312的引线316和344的部分切掉以提供图4B中图示的组件。
图4C图示在使用BEOL工艺进行包封之后图4B中图示的组件的一个示例的顶视图并且图4D图示其底视图。利用包封材料326（例如模具材料）来包封每个第一半导体芯片322、每个第二半导体芯片、接合导线323、以及每个第一引线框架302和第二引线框架312的部分，使得每个第一管芯焊盘304的表面310和每个第二管芯焊盘314的表面320都保持暴露。包封材料326的第一表面328与每个第一管芯焊盘304的表面310对齐。与第一表面328相对的包封材料326的第二表面330与每个第二管芯焊盘314的表面320对齐。包封材料326限定从包封材料326的第一表面328延伸到包封材料326的第二表面330的螺丝孔327。
图4E图示半导体器件350的一个示例，其中使包封材料326的一部分被移除以示出在单片化之后的半导体器件350的内部。引线框架矩阵300的框架301被切掉以使每个半导体器件350单片化。半导体器件350包括第一引线框架302、第二引线框架312、第一半导体芯片322、第二半导体芯片（不可见）、接合导线323、和包封材料326。散热器可以被附接至第一管芯焊盘304的表面310和第二管芯焊盘314的表面320，以为半导体器件350提供双面冷却。
图5A-5E图示用于制造包括独立的半导体芯片的半导体器件的方法的一个示例。图5A图示第一引线框架带400的一个示例。第一引线框架带400包括经由框架401彼此连接的多个第一引线框架402。每个第一引线框架402包括第一管芯焊盘404、引线406和432、互连部分407、以及螺丝孔403。在其他示例中，螺丝孔403被排除。每条引线406都通过每个第一引线框架402的一部分405耦合至第一管芯焊盘404。
图5B图示用于制造半导体器件的第一部分的FEOL工艺的一个示例。经由熔接、焊接、烧结、胶合或其他适当技术将第一半导体芯片422附接至每个第一管芯焊盘404。然后使用接合导线423将第一半导体芯片422的上表面上的接触件电气耦合至引线432。
图5C图示第二引线框架带440的一个示例。第二引线框架带440包括经由框架441彼此连接的多个第二引线框架412。在一个示例中，第二引线框架带440与先前参考图5A描述和说明的第一引线框架带400相同。每个第二引线框架412都包括第二管芯焊盘414、引线442和444、互连部分417、以及螺丝孔413。在其他示例中，螺丝孔413被排除。每条引线442都通过每个第二引线框架412的一部分415耦合至第二管芯焊盘414。
图5D图示用于制造半导体器件的第二部分的FEOL工艺的一个示例。经由熔接、焊接、烧结、胶合或其他适当技术将第二半导体芯片424附接至每个第二管芯焊盘414。然后使用接合导线425将第二半导体芯片424的上表面上的接触件电气耦合至引线444。
图5E图示用于制造半导体器件的BEOL工艺的一个示例。第二引线框架带440被堆叠在第一引线框架带400上以使得第一半导体芯片422面向第二半导体芯片424。将每个第二引线框架412的互连部分417都熔接或使用另一适当技术附接至每个第一引线框架402的互连部分407。每个第二引线框架412的引线442和444与每个第一引线框架402的引线406和432对齐。在该堆叠工艺期间不执行第一引线框架带400或第二引线框架带440的切割。然后包封图5E中图示的组件并且使半导体器件单片化以提供用于双面冷却的个体半导体器件。
图6图示具有独立的半导体芯片的半导体器件500的一个示例。半导体器件500包括：包括第一管芯焊盘504的第一引线框架502、包括与第一管芯焊盘504相对的第二管芯焊盘的第二引线框架（不可见）、引线511-517、以及包封材料526。第一管芯焊盘504的表面510与包封材料526的第一表面528对齐。同样地，第二管芯焊盘的表面与包封材料526的第二表面对齐，该第二表面与包封材料526的第一表面528相对。包封材料526限定螺丝孔527。在其他示例中，螺丝孔527可以被排除。
半导体器件500还包括附接至第一管芯焊盘504的第一晶体管芯片（不可见）和附接至第二管芯焊盘的第二晶体管芯片（不可见）。该第一晶体管芯片的栅极被电气耦合至引线511。该第一晶体管芯片的漏极被电气耦合至引线512。该第一晶体管芯片的源极被电气耦合至引线513。在第一示例中，该第一晶体管芯片的漏极和第二晶体管芯片的漏极被电气耦合至引线514。在另一示例中，该第一晶体管芯片的漏极和/或第二晶体管芯片的漏极没有被连接至引线514。该第二晶体管芯片的源极被电气耦合至引线515。该第二晶体管芯片的漏极被电气耦合至引线516。该第二晶体管芯片的栅极被电气耦合至引线517。可以使用先前参考图3A-3F或图5A-5E描述和说明的方法来制造半导体器件500。可以代替具有单一晶体管芯片的两个类似尺寸的半导体器件而使用包括两个晶体管芯片的一个半导体器件500。
图7图示具有独立的半导体芯片的半导体器件600的另一示例。半导体器件600包括：包括第一管芯焊盘604的第一引线框架602、包括与第一管芯焊盘604相对的第二管芯焊盘的第二引线框架（不可见）、引线611-614、以及包封材料626。第一管芯焊盘604的表面610与包封材料626的第一表面628对齐。同样地，第二管芯焊盘的表面与包封材料626的第二表面对齐，该第二表面与包封材料626的第一表面628相对。包封材料626限定螺丝孔627。在其他示例中，螺丝孔627可以被排除。
半导体器件600还包括附接至第一管芯焊盘604的第一晶体管芯片（不可见）和附接至第二管芯焊盘的第二晶体管芯片（不可见）。该第一晶体管芯片的栅极被电气耦合至引线611。该第一晶体管芯片的源极被电气耦合至引线612。该第二晶体管芯片的漏极被电气耦合至引线613。该第二晶体管芯片的栅极被电气耦合至引线614。该第一晶体管芯片的漏极被电气耦合至半导体器件600内的第二晶体管芯片的源极以提供半桥。可以调整引线611-614之间的间隔以提供期望的爬电距离。可以使用先前参考图3A-3F或图5A-5E描述和说明的方法来制造半导体器件600。可以代替具有单一晶体管芯片的两个类似尺寸的半导体器件而使用包括两个晶体管芯片的一个半导体器件600。
图8图示具有外部漏极/源极互连的半导体器件700的一个示例。半导体器件700包括：包括第一管芯焊盘704的第一引线框架702、包括与第一管芯焊盘704相对的第二管芯焊盘的第二引线框架（不可见）、引线711-715、以及包封材料726。第一管芯焊盘704的表面710与包封材料726的第一表面728对齐。同样地，第二管芯焊盘的表面与包封材料726的第二表面对齐，该第二表面与包封材料726的第一表面728相对。包封材料726限定螺丝孔727。在其他示例中，螺丝孔727可以被排除。
半导体器件700还包括附接至第一管芯焊盘704的第一晶体管芯片（不可见）和附接至第二管芯焊盘的第二晶体管芯片（不可见）。该第一晶体管芯片的栅极被电气耦合至引线711。该第一晶体管芯片的源极被电气耦合至引线712。该第二晶体管芯片的漏极被电气耦合至引线713。该第一晶体管芯片的漏极和第二晶体管芯片的源极被电气耦合至引线714以提供半桥。该第二晶体管芯片的栅极被电气耦合至引线715。可以调整引线711-715之间的间隔以提供期望的爬电距离。可以使用先前参考图3A-3F或图5A-5E描述和说明的方法来制造半导体器件700。可以代替具有单一晶体管芯片的两个类似尺寸的半导体器件而使用包括两个晶体管芯片的一个半导体器件700。
图9A图示具有分裂管芯焊盘的半导体器件的一个示例的第一部分800a并且图9B图示该示例的第二部分800b。部分800a包括第一分裂管芯焊盘802，并且部分800b包括第二分裂管芯焊盘812。第一分裂管芯焊盘802包括第一管芯焊盘804a，并且第二分裂管芯焊盘812包括第二管芯焊盘814a。第一分裂管芯焊盘802还包括第三管芯焊盘804b，并且第二分裂管芯焊盘812还包括第四管芯焊盘814b。第一分裂管芯焊盘802包括引线806a、806b和832，并且第二分裂管芯焊盘812包括引线842a、842b和844。引线806a被电气耦合至第一管芯焊盘804a，并且引线806b被电气耦合至第三管芯焊盘804b。引线842a被电气耦合至第二管芯焊盘814a，并且引线842b被电气耦合至第四管芯焊盘814b。
第一管芯焊盘804a的暴露表面和第三管芯焊盘804b的暴露表面与包封材料826的第一表面对齐。同样地，第二管芯焊盘814a的暴露表面和第四管芯焊盘814b的暴露表面与包封材料826的第二表面对齐，该第二表面与包封材料826的第一表面相对。包封材料826、第一分裂管芯焊盘802和第二分裂管芯焊盘812限定螺丝孔803。在其他示例中，螺丝孔803可以被排除。
第一部分800a还包括附接至第一管芯焊盘804a的第一半导体芯片822a，并且第二部分800b包括附接至第二管芯焊盘814a的第二半导体芯片824a。第一部分800a还包括附接至第三管芯焊盘804b的第三半导体芯片822b，并且第二部分800b包括附接至第四管芯焊盘814b的第四半导体芯片824b。第一半导体芯片822a和第三半导体芯片822b经由接合导线823a彼此电气耦合并且经由接合导线823b电气耦合至引线832。第二半导体芯片824a和第四半导体芯片824b经由接合导线825a彼此电气耦合并且经由接合导线825b电气耦合至引线844。第二部分800b被堆叠在第一部分800a上以使得第一半导体芯片822a面向第四半导体芯片824b并且第三半导体芯片822b面向第二半导体芯片824a以提供包括四个具有双面冷却的半导体芯片的半导体器件。
图10图示SMT半导体器件900的一个示例。半导体器件900包括：包括第一管芯焊盘904的第一引线框架902、包括与第一管芯焊盘904相对的第二管芯焊盘（不可见）的第二引线框架、引线911、以及包封材料926。第一管芯焊盘904的表面910与包封材料926的第一表面928对齐。同样地，第二管芯焊盘的表面与包封材料926的第二表面对齐，该第二表面与包封材料926的第一表面928相对。包封材料926限定螺丝孔927。在其他示例中，螺丝孔927可以被排除。
半导体器件900还包括附接至第一管芯焊盘904的第一半导体芯片（不可见）和附接至第二管芯焊盘的第二半导体芯片（不可见）。该第一半导体芯片和第二半导体芯片可以彼此电气耦合和/或电气耦合至引线911。可以使用先前参考图4A-4E描述和说明的方法来制造半导体器件900。可以代替具有单一半导体芯片的两个类似尺寸的半导体器件而使用包括两个半导体芯片的一个半导体器件900。
图11图示包括耦合至具有双面冷却的半导体器件的散热器的系统950的一个示例。系统950包括PCB 951、具有电气耦合至PCB 951的双面冷却的多个通孔半导体器件960、以及附接至PCB 951的散热器952、954、956和958。散热器952是附接至具有双面冷却的半导体器件960的两个面的单一散热器。散热器954被堆叠以使得散热器的一面可被附接至第一半导体器件960并且散热器的另一面可被附接至第二半导体器件960。散热器956与半导体器件960堆叠在一起以为具有双面冷却的多个半导体器件960提供冷却。散热器958为半导体器件960提供液体（例如水）冷却。还可以使用液体和非液体冷却的组合。
尽管已经在本文中说明和描述了特定示例，但是在不脱离本公开的范围的情况下各种备选和/或等同的实施方式可以代替所示出和描述的特定示例。意图使本申请覆盖本文中讨论的特定示例的任何改编或变化。因此，意图本公开仅由权利要求以及其等同物来限制。

Claims (18)

1.一种半导体器件，其包括：
第一引线框架，其包括具有第一表面和第二表面的第一管芯焊盘，该第二表面与第一管芯焊盘的第一表面相对；
第二引线框架，其包括具有第一表面和第二表面的第二管芯焊盘，该第二表面与第二管芯焊盘的第一表面相对，该第二管芯焊盘的第一表面面向第一管芯焊盘的第一表面，其中该第二管芯焊盘直接电气连接到该第一管芯焊盘；
第一半导体芯片，其被附接至第一管芯焊盘的第一表面；以及
包封材料，其包封第一半导体芯片以及第一引线框架和第二引线框架的部分，该包封材料具有与第一管芯焊盘的第二表面对齐的第一表面以及与第二管芯焊盘的第二表面对齐的第二表面。
2.根据权利要求1所述的半导体器件，进一步包括：
附接至第二管芯焊盘的第一表面的第二半导体芯片。
3.根据权利要求2所述的半导体器件，其中该第一半导体芯片被电气耦合至第二半导体芯片。
4.根据权利要求1所述的半导体器件，进一步包括：
将第一半导体芯片电气耦合至第一引线框架的引线的接合导线。
5.根据权利要求1所述的半导体器件，进一步包括：
穿过包封材料从包封材料的第一表面延伸到包封材料的第二表面的孔。
6.根据权利要求1所述的半导体器件，其中该半导体器件是通孔器件。
7.根据权利要求1所述的半导体器件，其中该半导体器件是表面安装器件。
8.一种半导体器件，其包括：
第一引线框架，其包括具有第一表面和第二表面的第一管芯焊盘，该第二表面与第一管芯焊盘的第一表面相对；
第二引线框架，其包括具有第一表面和第二表面的第二管芯焊盘，该第二表面与第二管芯焊盘的第一表面相对，该第二管芯焊盘的第一表面面向第一管芯焊盘的第一表面，其中该第二管芯焊盘直接电气连接到该第一管芯焊盘；
第一半导体芯片，其被附接至第一管芯焊盘的第一表面；
第二半导体芯片，其被附接至第二管芯焊盘的第一表面；以及
包封材料，其包封第一半导体芯片以及第二半导体芯片以及第一引线框架和第二引线框架的部分，该包封材料具有与第一管芯焊盘的第二表面对齐的第一表面以及与第二管芯焊盘的第二表面对齐的第二表面。
9.根据权利要求8所述的半导体器件，进一步包括：
第三半导体芯片；以及
第四半导体芯片；
其中该第一引线框架包括具有第一表面和第二表面的第三管芯焊盘，该第二表面与第三管芯焊盘的第一表面相对；
其中该第二引线框架包括具有第一表面和第二表面的第四管芯焊盘，该第二表面与第四管芯焊盘的第一表面相对；
其中该第三半导体芯片被附接至第三管芯焊盘的第一表面；
其中该第四半导体芯片被附接至第四管芯焊盘的第一表面；以及
其中该包封材料包封第三半导体芯片和第四半导体芯片，并且其中该包封材料的第一表面与第三管芯焊盘的第二表面对齐，并且该包封材料的第二表面与第四管芯焊盘的第二表面对齐。
10.根据权利要求8所述的半导体器件，其中该第一半导体芯片包括功率半导体芯片；以及
其中该第二半导体芯片包括逻辑芯片。
11.根据权利要求8所述的半导体器件，其中该第一半导体芯片包括功率晶体管芯片；以及
其中该第二半导体芯片包括二极管芯片。
12.根据权利要求8所述的半导体器件，其中该第一半导体芯片包括第一功率晶体管芯片；以及
其中该第二半导体芯片包括第二功率晶体管芯片。
13.根据权利要求8所述的半导体器件，进一步包括：
将第一半导体芯片电气耦合至第二半导体芯片的在第一半导体芯片和第二半导体芯片之间的互连板。
14.一种用以制造半导体器件的方法，该方法包括：
将第一半导体芯片附接至第一引线框架的第一管芯焊盘的第一表面，该第一管芯焊盘具有与第一管芯焊盘的第一表面相对的第二表面；
将第二半导体芯片附接至第二引线框架的第二管芯焊盘的第一表面，该第二管芯焊盘具有与第二管芯焊盘的第一表面相对的第二表面；
将第二引线框架堆叠在第一引线框架上以使得第一管芯焊盘的第一表面面向第二管芯焊盘的第一表面，其中该第二管芯焊盘直接电气连接到该第一管芯焊盘；以及
利用包封材料来包封第一半导体芯片以及第二半导体芯片以及第一引线框架和第二引线框架的部分以使得第一管芯焊盘的第二表面与包封材料的第一表面对齐并且第二管芯焊盘的第二表面与包封材料的第二表面对齐。
15.根据权利要求14所述的方法，进一步包括：
在将第二引线框架堆叠在第一引线框架上之后切割第二引线框架的引线。
16.根据权利要求14所述的方法，进一步包括：
将第一半导体芯片导线接合到第一引线框架的引线；以及
将第二半导体芯片导线接合到第二引线框架的引线。
17.根据权利要求14所述的方法，进一步包括：
将第一半导体芯片电气耦合至第二半导体芯片。
18.根据权利要求14所述的方法，进一步包括：
将第一散热器附接至第一管芯焊盘的第二表面和包封材料的第一表面；以及
将第二散热器附接至第二管芯焊盘的第二表面和包封材料的第二表面。
CN201711317364.2A 2016-12-12 2017-12-12 包括暴露的相对管芯焊盘的半导体器件 Active CN108231720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/375812 2016-12-12
US15/375,812 US10373895B2 (en) 2016-12-12 2016-12-12 Semiconductor device having die pads with exposed surfaces

Publications (2)

Publication Number Publication Date
CN108231720A CN108231720A (zh) 2018-06-29
CN108231720B true CN108231720B (zh) 2022-05-17

Family

ID=62201939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711317364.2A Active CN108231720B (zh) 2016-12-12 2017-12-12 包括暴露的相对管芯焊盘的半导体器件

Country Status (3)

Country Link
US (1) US10373895B2 (zh)
CN (1) CN108231720B (zh)
DE (1) DE102017129563B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6768569B2 (ja) * 2017-03-21 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN110504220A (zh) * 2019-08-26 2019-11-26 珠海格力电器股份有限公司 功率器件封装方法及功率器件封装结构
DE102020131470A1 (de) * 2020-11-27 2022-06-02 Infineon Technologies Ag Package mit Lastanschlüssen, auf welchen eine gekoppelte Leistungskomponente und Logikkomponente montiert sind
DE102022116039A1 (de) 2022-06-28 2023-12-28 Infineon Technologies Ag Elektronische Vorrichtungen mit Entlüftungsöffnungen und zugehörige Verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
CN101419964A (zh) * 2007-10-26 2009-04-29 英飞凌科技股份公司 具有多个半导体芯片的装置
US20090215230A1 (en) * 2008-02-22 2009-08-27 Renesas Technology Corp. Manufacturing method of semiconductor device
CN102447382A (zh) * 2010-09-10 2012-05-09 英特赛尔美国股份有限公司 沿两侧或更多侧的具有电磁干扰(emi)屏蔽、冷却或屏蔽冷却兼有的电源模块
US20160043809A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Optical coupler

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
US6812553B2 (en) 2002-01-16 2004-11-02 Delphi Technologies, Inc. Electrically isolated and thermally conductive double-sided pre-packaged component
JP2005150647A (ja) * 2003-11-20 2005-06-09 Renesas Technology Corp 半導体装置及びその製造方法
US7229855B2 (en) 2005-02-23 2007-06-12 Delphi Technologies, Inc. Process for assembling a double-sided circuit component
US7923827B2 (en) * 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7446401B2 (en) 2005-11-02 2008-11-04 Wen-Ping Huang Structure of power semiconductor with twin metal and ceramic plates
US7629676B2 (en) * 2006-09-07 2009-12-08 Infineon Technologies Ag Semiconductor component having a semiconductor die and a leadframe
US7642638B2 (en) * 2006-12-22 2010-01-05 United Test And Assembly Center Ltd. Inverted lead frame in substrate
JP5036409B2 (ja) * 2007-05-31 2012-09-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7838978B2 (en) * 2007-09-19 2010-11-23 Infineon Technologies Ag Semiconductor device
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
KR101561934B1 (ko) * 2007-11-16 2015-10-21 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
US20100193920A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Semiconductor device, leadframe and method of encapsulating
JP5646830B2 (ja) 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8178961B2 (en) * 2010-04-27 2012-05-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and package process
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US8318541B2 (en) * 2010-08-10 2012-11-27 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect in FO-WLCSP using leadframe disposed between semiconductor die
DE102010042168A1 (de) 2010-10-07 2012-04-12 Robert Bosch Gmbh Elektronische Baugruppe sowie Verfahren zu deren Herstellung
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
TWI525767B (zh) 2011-04-04 2016-03-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
US8975117B2 (en) * 2012-02-08 2015-03-10 Infineon Technologies Ag Semiconductor device using diffusion soldering
US8980687B2 (en) * 2012-02-08 2015-03-17 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
JP2013219268A (ja) 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd 半導体デバイス
KR101388737B1 (ko) 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
US9263563B2 (en) 2013-10-31 2016-02-16 Infineon Technologies Austria Ag Semiconductor device package
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
US9269699B2 (en) * 2014-05-09 2016-02-23 Alpha And Omega Semiconductor Incorporated Embedded package and method thereof
US9768087B2 (en) 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
KR101706825B1 (ko) * 2014-11-13 2017-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9978670B2 (en) 2014-11-27 2018-05-22 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
DE102015108700A1 (de) * 2015-06-02 2016-12-08 Infineon Technologies Austria Ag Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
US9683278B2 (en) * 2015-06-08 2017-06-20 Infineon Technologies Ag Diffusion solder bonding using solder preforms
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
CN101419964A (zh) * 2007-10-26 2009-04-29 英飞凌科技股份公司 具有多个半导体芯片的装置
US20090215230A1 (en) * 2008-02-22 2009-08-27 Renesas Technology Corp. Manufacturing method of semiconductor device
CN102447382A (zh) * 2010-09-10 2012-05-09 英特赛尔美国股份有限公司 沿两侧或更多侧的具有电磁干扰(emi)屏蔽、冷却或屏蔽冷却兼有的电源模块
US20160043809A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Optical coupler

Also Published As

Publication number Publication date
DE102017129563B4 (de) 2022-06-02
CN108231720A (zh) 2018-06-29
DE102017129563A1 (de) 2018-06-14
US20180166366A1 (en) 2018-06-14
US10373895B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
CN108231720B (zh) 包括暴露的相对管芯焊盘的半导体器件
US9412684B2 (en) Top exposed semiconductor chip package
KR101505552B1 (ko) 복합 반도체 패키지 및 그 제조방법
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
US8030743B2 (en) Semiconductor package with an embedded printed circuit board and stacked die
US9698143B2 (en) Wireless module with active devices
US20090189291A1 (en) Multi-chip module
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US7851897B1 (en) IC package structures for high power dissipation and low RDSon
US20240194566A1 (en) An electronic module including a semiconductor package disposed on an interposer layer
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
EP3108503B1 (en) Converter having partially thinned leadframe with stacked chips and interposer
US9275944B2 (en) Semiconductor package with multi-level die block
US9870986B2 (en) Single or multi chip module package and related methods
JP2010225952A (ja) 半導体モジュール
KR20150075727A (ko) 반도체 패키지
US9123708B2 (en) Semiconductor chip package
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
US11710686B2 (en) Semiconductor package structures and methods of manufacture
US20240105544A1 (en) Package with electrically insulating and thermally conductive layer on top of electronic component
CN114284225A (zh) 包括垂直金属触点的半导体器件模块及其制造方法
KR20060133802A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant