CN108140610A - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN108140610A
CN108140610A CN201680057899.8A CN201680057899A CN108140610A CN 108140610 A CN108140610 A CN 108140610A CN 201680057899 A CN201680057899 A CN 201680057899A CN 108140610 A CN108140610 A CN 108140610A
Authority
CN
China
Prior art keywords
pad
electrode
transistor
semiconductor equipment
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680057899.8A
Other languages
English (en)
Other versions
CN108140610B (zh
Inventor
高桥直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN108140610A publication Critical patent/CN108140610A/zh
Application granted granted Critical
Publication of CN108140610B publication Critical patent/CN108140610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • B60R16/033—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for characterised by the use of electrical cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

半导体设备100具有垂直结构的功率晶体管N1和用于检测该功率晶体管N1的异常发热的温度检测元件10a。功率晶体管N1包括：形成在半导体基板200的第一主表面侧(前表面侧)上的第一电极208、形成在半导体基板200的第二主表面侧(背面侧)的第二电极209、以及不均匀地设置在第一电极208上的焊盘210a‑210f。温度检测元件10a形成在功率晶体管N发热最多的位置，该位置(在焊盘210b附近电流最容易集中的位置)使用焊盘210a‑210f的不均匀定位来指定。

Description

半导体设备
技术领域
本发明涉及半导体设备。
背景技术
通常，包括功率晶体管的许多半导体设备设置有用于检测功率晶体管中的异常发热的温度感测元件。
刚刚提及的常规技术的示例可见于下面指出的专利文献1和2。
现有技术文献
专利文献
专利文献1：日本专利申请2006-100690号公报
专利文献2：日本专利申请2011-003767号公报
发明内容
发明解决的技术问题
但是，常规半导体设备为异常发热检测的准确性方面的进一步改进(因此温度保护电路的可靠性)留有余地。
鉴于本发明人遇到的问题，在此所描述的本发明的目的是提供一种能够适当地检测功率晶体管中的异常发热的半导体设备。
解决问题的手段
根据在此公开的发明的一方面，半导体设备包括：具有垂直结构的功率晶体管；以及用于该检测功率晶体管中的异常发热的温度感测元件。功率晶体管包括：形成在半导体基板的第一主面侧的第一电极；形成在半导体基板的第二主面侧的第二电极；以及以向一侧倾斜的方式布置在第一电极上的至少一个焊盘。温度感测元件形成在通过焊盘向一侧倾斜的布置来识别的功率晶体管中发热最多的点(第一配置)。
在根据第一配置的半导体设备中，焊盘可以包括多个焊盘，并且这些焊盘可以以向一侧倾斜的方式进行布置，使得电流倾向于最集中的一个焊盘是唯一可识别的(第二配置)。
在根据第一配置的半导体设备中，焊盘可以包括一个焊盘，并且该焊盘可以以向一侧倾斜的方式进行布置，使得该焊盘周围的电流密度分布在特定方向上向一侧倾斜(第三配置)。
在根据第一至第三配置中的任一配置的半导体设备，第二电极可以是用于将供电电压施加到半导体基板的基板电极(第四配置)。
根据第四配置的半导体设备可以进一步包括：形成在半导体基板的第一主面侧的供电线路；以及连接在基板电极与供电线路之间的过孔(第五配置)。
在根据第一至第五配置中的任一配置的半导体设备中，功率晶体管可以用作高边开关，该高边开关的第一电极连接到负载并且其第二电极连接到供电端子。
在根据第一至第五配置中的任一配置的半导体设备中，功率晶体管可以用作低边开关，该低边开关的第一电极连接到接地端子并且其第二电极连接到负载(第七配置)。
在根据第一至第七配置中的任一配置的半导体设备中，第一电极可以在其中形成狭缝，来自温度感测元件的导体通过该狭缝备被导向第一电极的边缘(第八配置)。
在根据第八配置的半导体设备中，温度感测元件可以设置在焊盘附近，并且狭缝可以形成为在与焊盘相对的方向延伸(第九配置)。
在根据第二配置的半导体设备中，多个焊盘可以以向一侧倾斜的方式布置在第一电极上，使得电流最集中在多个焊盘之中的最靠近温度保护电路的焊盘的拐角处。
在根据第十配置的半导体设备中，温度感测元件可以设置在拐角的附近(第十一配置)。
在根据第十或第十一配置的半导体设备中，温度感测元件可以沿着从拐角指向第一电极的边缘的多个方向中的一个方向布置，从所述拐角到边缘的距离沿此方向最长(第十二配置)。
在根据第十至第十二配置的任一配置的半导体设备中，多个焊盘可以包括主焊盘和子焊盘，其中子焊盘小于主焊盘(第十三配置)。
根据在此公开的发明的另一方面，半导体设备包括：具有水平结构的功率晶体管；以及用于检测功率晶体管中的异常发热的温度感测元件。功率晶体管包括：形成在半导体基板上的沟道区域；从沟道区域朝向半导体基板的边缘铺设的电极；排列在电极上的焊盘行；以及与焊盘行相比更靠近沟道区域进行布置的电流集中焊盘(第十四配置)。
根据第一至第十四配置中的任一配置的半导体设备可以进一步包括温度保护电路，其用于当温度感测元件检测到功率晶体管中的异常发热时强制使功率晶体管截止(第十五配置)。
根据在此所公开的发明的又一方面，一种电子装置包括根据第十五配置的半导体设备(第十六配置)。
根据在此所公开的本发明的又一方面，一种车辆包括：电池；以及根据第十六配置的电子装置，该电子装置通过从电池被馈送供电电压来进行操作(第十七配置)。
本发明的效果
利用根据在此所公开的半导体设备，能够适当地检测功率晶体管中的异常发热并且提高温度保护电路的可靠性。
附图说明
图1是示出半导体设备的总体配置的框图；
图2是示出根据第一实施例的晶体管N1的示意图；
图3是示出根据第二实施例的晶体管N1的示意图；
图4是示出根据第三实施例的晶体管N1的示意图；
图5是示出根据第四实施例的晶体管N1的示意图；
图6是示出供电线路的配置示例的示意图；
图7是示出根据第五实施例的晶体管N1的示意图；
图8是示出应用到低边开关的示例的电路图；
图9是示出应用到低边开关的示例的示意图；
图10是示出根据第六实施例的晶体管N1的示意图；
图11是示出IC布局的一个具体示例的示意图；
图12是图11中的虚线区域的放大视图；以及
图13是示出车辆的一个配置示例的外观图。
具体实施方式
<半导体设备>
图1是示出半导体设备的总体配置的框图。该配置示例的半导体设备100是车载高边开关IC，并且包括多个外部端子(IN管脚、GND管脚、OUT管脚、ST管脚以及VBB管脚)作为用于与设备外部建立电连接的单元。IN管脚是用于从CMOS逻辑IC等接收控制信号的外部输入的输入端子。GND管脚是接地端子。OUT管脚是外部连接到负载(诸如引擎控制ECU(电子控制单元)、空调或者主体设备)的输出端子。ST管脚是用于向CMOS逻辑IC等向外输出自诊断信号的输出端子。VBB管脚是用于从电池接收供电电压Vbb(例如，4.5V到18V)的供应的供电端子。VBB管脚可以包括并联的多个VBB管脚(例如，并联的四个管脚)以适应高电流。
该配置示例的半导体设备100包括集成在一起的以下组件：内部电源电路1、恒压生成电路2、振荡电路3、电荷泵电路4、逻辑电路5、栅极控制电路6、钳位电路7、输入电路8、参考生成电路9、温度保护电路10、降压保护电路11、开路保护电路12、过流保护电路13、N沟道MOS场效应晶体管N1至N3，晶体管R1和R2，感测电阻器Rs，以及齐纳二极管Z1和Z2。
内部电源电路1连接在VBB管脚和GND管脚之间。内部电源电路1从供电电压Vbb生成预定的内部供电电压VREG，从而将其馈送到半导体设备100中的不同部件。根据使能信号EN的逻辑电平来控制是否运行内部电源电路1。具体地，当使能信号EN处于使能逻辑电平(例如，高电平)时，内部电源电路1处于运行状态，并且当使能信号EN处于禁用逻辑电平(例如，低电平)时，处于非运行状态。
恒压生成电路2连接在VBB管脚和GND管脚之间。恒压生成电路2生成与供电电压Vbb相当的高电压VH(＝供电电压Vbb)，以及比高电压VH低恒定电压REF(例如，5V)的低电压VL(＝Vbb–REF)，从而将它们馈送到振荡电路3和电荷泵电路4。根据使能信号EN的逻辑电平和故障保护信号S5a来控制是否运行恒压生成电路2。具体地，当使能信号EN处于使能逻辑电平(例如，高电平)或者故障保护信号S5a处于无故障逻辑电平(例如，高电平)时，恒压生成电路2处于运行状态，并且当使能信号EN处于禁用逻辑电平(例如，低电平)或者故障保护信号S5a处于故障检测逻辑电平(例如，低电平)时，恒压生成电路2处于不运行状态。
振荡电路3通过被馈送高电压VH和低电压VL进行工作。振荡电路3生成预定频率的时钟信号CLK从而将其输出到电荷泵电路4。时钟信号CLK是受到高电压VH与低电压VL之间的脉冲驱动的方波信号。
电荷泵电路4通过被馈送高电压VH和低电压VL进行工作。电荷泵电路4通过使用时钟信号CLK来驱动飞跨电容器(flying capacitor)，由此生成高于供电电压Vbb的升压电压VCP，从而将升压电压VCP馈送到栅极控制电路6和过流保护电路13。
逻辑电路5通过被馈送内部供电电压VREG进行工作。逻辑电路5生成栅极控制信号S5b以将其输出到栅极控制电路6。栅极控制信号S5是如下的二进制信号：当导通晶体管N1和N2时，其处于高电平(＝VREG)，并且当关断晶体管N1和N2时，其处于低电平(＝GND)。逻辑电路5还被给予单独监视温度保护信号S10、降压保护信号S11、开路保护信号S12以及过流保护信号S13的功能从而必要时执行故障保护操作。具体地，当在半导体设备100中检测到故障时，逻辑电路5将故障保护信号S5a变换到故障检测逻辑电平从而停止恒压生成电路2，并且还将栅极控制信号S5b变换到低电平从而强制关闭晶体管N1和N2两者。逻辑电路5进一步被给予根据故障检测到结果来生成针对晶体管N3的栅极信号5c的功能。
栅极控制电路6连接在升压电压VCP的施加端子与OUT管脚(＝输出电压Vout的施加端子)之间。栅极控制电路6通过增大栅极控制信号S5b的电流容量来生成栅极电压VG，并且将栅极电压VG输出到晶体管N1和N2的栅极。当栅极控制信号S5b处于高电平时，栅极电压VG处于高电平(＝VCP)，当栅极控制信号S5b处于低电平时，栅极电压VG处于低电平。根据过流保护信号S13的逻辑电平来控制是否运行栅极控制电路6。具体地，当过流保护信号S13处于无故障逻辑电平(例如，低电平)时，栅极控制电路6处于运行状态，并且当过流保护信号S13处于故障检测逻辑电平(例如，高电平)时，处于非运行状态。
钳位电路7连接在VBB管脚与晶体管N1和N2两者的栅极之间。在将电感负载连接到OUT管脚的应用中，当晶体管N1从ON切换到OFF时，电感负载中的反电动势使得在OUT管脚处生成负电压。为了解决这个问题，也就是吸收电能，设置有钳位电路7(所谓的有源钳位电路)。由Vbb–(Vclp+Vgs)给出的有源钳位电压可以设置为例如48V(其中Vbb表示供电电压，Vclp表示OUT管脚处的负边钳位电压，而vgs表示晶体管N1的栅极-源极电压)。
输入电路8是从IN管脚接收控制信号的输入从而生成使能信号EN的施密特(Schmitt)触发器。
参考生成电路9通过被馈送内部供电电压VREG进行工作。参考生成电路9生成预定参考电压Vref和预定参考电流Iref从而将它们馈送到半导体设备100中的不同部件。参考电压Vref和参考电流Iref被用于例如设置内部电源电路1中的内部供电电压VREG的目标值，以及用于为各种保护电路9至13中的故障检测设置阈值。
温度保护电路10通过被馈送内部供电电压VREG进行工作。温度保护电路10包括用于检测晶体管中异常发热的温度感测元件(未示出)，并且根据其感测结果(是否发生异常发热)生成温度保护信号S10以将其输出到逻辑电路5。温度保护信号S10是例如二进制信号：当未检测到故障时，其处于低电平(＝GND)，当检测到故障时，其处于高电平(＝VREG)。
降压保护电路11通过被馈送内部供电电压VREG进行工作。降压保护电路11根据监视供电电压Vbb或内部供电电压VREG的结果(＝是否发生降压故障)来生成降压保护信号S11，从而将降压保护信号S11输出到逻辑电路5。降压保护信号S11是例如二进制信号：当未检测到故障时，其处于低电平(＝GND)，当检测到故障时，其处于高电平(＝VREG)。
开路保护电路12通过被馈送供电电压Vbb和内部供电电压VREG进行工作。开路保护电路12根据监视输出电压Vout的结果(＝负载中是否发生开路故障)生成开路保护信号S12，并且将开路保护信号S12输出到逻辑电路5。开路保护信号S12是例如二进制信号：当未检测到故障时，其处于低电平(＝GND)，当检测到故障时，其处于高电平(＝VREG)。
过流保护电路13连接在升压电压VCP的施加端子与OUT管脚(＝输出电压Vout的施加端子)之间。过流保护电路13根据监视感测电压Vs的结果(＝负载中是否发生过流)生成过流保护信号S13，并且过流保护信号S13输出到逻辑电路5。过流保护信号S13是例如二进制信号：当未检测到故障时，其处于低电平(＝GND)，当检测到故障时，其处于高电平(＝VREG)。
晶体管N1是漏极连接到VBB管脚并且源极连接到OUT管脚的功率晶体管。晶体管N1用作开关元件(高边开关)，其用于将从电池到负载的输出电流I1的电路路径在导通与切断状态之间进行切换。当栅极电压VG处于高电平时，晶体管N1导通，而当栅极电压VG处于低电平时，晶体管N1截止。
晶体管N1的导通电阻越高，越可能过流，因此当OUT管脚被短路接地时(当其短路到接地端子或者任何类似的低电势端子时)发生异常的发热。因此，晶体管N1的导通电阻降低得越多，温度保护电路10和过流保护电路13的重要性越高。
晶体管N2是与晶体管N1并联的镜像晶体管，并且生成与输出电流I1相当的镜像电流I2。晶体管N1与晶体管N2的尺寸比例是m：1(其中m＞1；例如，m＝1000)。因此，镜像电流I2是输出电流I1大小的1/m。晶体管N2与晶体管N1类似，当栅极电压VG处于高电平时，晶体管N2导通，而当栅极电压VG处于低电平时，晶体管N2截止。
晶体管N3是漏极连接到ST管脚并且源极连接到GND管脚的开漏(open-drain)晶体管。当栅极信号S5c处于高电平时，晶体管N3导通，而当栅极信号S5c处于低电平时，晶体管N3截止。也就是，从ST管脚外部输出的自诊断信号在栅极信号S5c处于高电平时(＝当晶体管N3导通时)处于低电平，而在栅极信号S5c处于低电平时(＝当晶体管N3截止时)处于高电平。
电阻R1连接在IN管脚与输入电流8的输入端子之间，并且用作抑制过高的浪涌电流等的电流限制电阻。
电阻R2连接在输入电路8的输入端子与GND管脚之间，并且用作下拉电阻器，当IN管脚处于开路状态时，该下拉电阻器将输入电路8的输入逻辑电平设置在低电平(禁用逻辑电平)。
感测电阻Rs连接在晶体管N2的源极和OUT管脚之间，并且用作生成与镜像电路I2相当的感测电压Vs(＝I2×Rs)的电流感测元件。
齐纳二极管Z1连接在晶体管N1和N2的栅极与OUT管脚之间，负极指向晶体管N1和N2的栅极，正极指向OUT管脚。在电池连接到VBB管脚并且负载连接到OUT管脚的情况下，如此连接的齐纳二极管Z1处于正向连接状态，用作将晶体管N1和N2的栅-源电压限制到等于或小于预定的上限值的钳位元件(浪涌电压吸收元件)。
齐纳二极管Z2连接在晶体管N1和N2的栅极与OUT管脚之间，正极指向晶体管N1和N2的栅极，负极指向OUT管脚。当负载连接到VBB管脚并且电池连接到OUT管脚时，如此连接的齐纳二极管Z2处于反向连接状态，用作切断从输出管脚导向晶体管N1和N2的栅极的电流路径的反向连接保护元件。
如上所述，半导体设备100被配置为单片功率IC，其中CMOS逻辑组件(诸如，逻辑电路5)和功率MOS器件(诸如，晶体管N1)建立在一个芯片上。
<功率晶体管(第一实施例)>
图2是示出根据第一实施例的晶体管N1的示意图。在示意图的上部是晶体管N1的俯视图，描绘出焊盘配置布局和焊盘周围的电流密度分布(因此是温度分布)。在俯视图中的阴影区域，渐浓(深)的阴影表示电流密度增大。另一方面，在示意图的下部是晶体管N1沿着俯视图中的虚线α1-α2剖开的纵向剖面图。为了便于说明，层厚、沟槽栅极的大小和数量、焊盘的大小和数量、温度感测元件10a的大小等并不始终属实。
晶体管N1在本实施例中是(沟槽栅型)垂直结构的功率晶体管。晶体管N1具有：半导体基板200、形成在半导体基板200的正面侧(对应于第一主面侧)的源电极208(对应于第一电极)，形成在半导体基板200的反面侧(对应于第二主面侧)的漏电极209(对应于第二电极)；以及形成在源电极208上用于引线键合的多个焊盘210a至210f。
半导体基板200包括n型半导体基板层201作为其基底。在n型半导体基板层201的正面形成有低掺杂n型半导体层202。进一步，在低掺杂的n型半导体层202的正面形成有高掺杂p型半导体层203。
而且，在半导体基板200中，形成有从高掺杂p型半导体层203延伸到低掺杂n型半导体层202的多个沟槽栅。沟槽栅在内壁面覆盖有栅极氧化物膜204，并且内部填充栅极多晶硅205。高掺杂p型半导体层203的正面附近，沟槽栅的周围，形成有高掺杂n型半导体区域206。沟槽栅在正面覆盖有层间绝缘膜207。
此外，在半导体基板200的正面，形成源电极208以覆盖整个功率晶体管形成区域。另一方面，在半导体基板200的反面，形成漏电极209以覆盖整个功率晶体管形成区域。
在上述垂直结构的晶体管N1中，多个沟槽栅极形成晶胞(unit cell)，大量这样的晶胞并联形成一个功率晶体管。需要注意的是，沟槽栅极类型的晶体管N1允许晶胞的最小化，并且这有助于实现晶体管N1较低的开启电阻(几十毫欧)。
在该实施例中的晶体管N1中，在源电极208上设置有在上下和左右方向相等间隔的点阵型阵列的六个焊盘210a至210f(垂直方向上三个乘以水平方向上两个)。当采用该布置布局时，从漏电极209到源电极208流过的电流均匀地穿过功率晶体管形成区。因此，每个焊盘210a至210f周围的电流密度分布在所有方向上是均匀的。因此，能够将发热点在晶体管N1上扩散开，因而提高半导体设备100的安全性并且延长其寿命。
如俯视图中阴影区域所示，晶体管N1趋向于在焊盘210a值210f附近产生热量。从这一角度，优选地是，将用于感测晶体管N1中异常发热的温度感测元件10a(例如，基极-发射极电压Vbe具有温度相关性的双极晶体管)设置在发热最多的分段焊盘210a至210f附近。
在本实施例的晶体管N1中，由于焊盘210a至210f均匀地布置在源电极208上，多个点发热相似。因此，在所示示例中，假设焊盘210a至210f之中在周围的电流密度分布(因此温度分布)中没有差异，温度感测元件10a形成在紧靠焊盘210b的左侧的功率晶体管形成区域中。
然而，由于晶体管N1的加工变化等，如果电流集中在焊盘210b之外的其他位置，或者如果焊盘210b周围的电流密度分布变得不均匀，可能导致晶体管N1中发热最多的点无法被适当地监视的状态(温度较低的点被监视的状态)。这种状态可能导致温度感测元件10a的异常发热检测的延迟，可能导致晶体管N1的热损伤。
<功率晶体管(第二实施例)>
图3是示出根据第二实施例的晶体管N1的示意图。本实施例中的晶体管N1基于先前所述的第一实施例(图2)中的晶体管，并且其特征在于焊盘210a至210f的巧妙布置布局。因此，通过与图2中相同的附图标记来标记第二实施例中的那些与第一实施例中对应部分相同的组成元件，并且不重复重叠的描述；以下描述集中于第二实施例特有的特征。
在本实施例的晶体管N1中，焊盘210a至210f不是均匀地布置在源电极208的整个表面上，而是以倾向于源电极208表面的右半部的方式进行布置。由于这种向一侧倾斜的布置，从漏电极209穿过源电极208表面的左半部的电流以集中的方式从它们相应的左侧方向进入所有焊盘210a至210f中的左列中排列的焊盘210a至210c。
因此，每个焊盘210a至210f周围的电流密度分布使得紧靠焊盘210a至210c的左侧是电流密度最高的区域，因此是晶体管N中发热最多的点。鉴于此，在所示示例中，温度感测元件10a形成在紧靠焊盘201b左侧的功率晶体管形成区域。
如上所述，通过采用根据本实施例的焊盘210a至210f的布置布局，能够有意地将电流倾向于集中的焊盘限制到焊盘210a至210c，并且将发热最多的点缩小范围到形成温度感测元件10a的位置。因此，能够提高温度感测元件10a的异常发热检测的准确性(因此，温度保护电路10的可靠性)。
<功率晶体管(第三实施例)>
图4是示出根据第三实施例的晶体管N1的示意图。本实施例中的晶体管N1基于先前所述的第二实施例(图3)中的晶体管，并且其特征在于焊盘210a至210f的巧妙布置布局。因此，通过与图3中相同的附图标记来标记第三实施例中的那些与第二实施例中对应部分相同的组成元件，并且不重复重叠的描述；以下描述集中于第三实施例特有的特征。
根据先前所述的第二实施例，能够在电流倾向于集中的所有的焊盘210a至210f之中将范围缩小到三个，也就是焊盘210a至210c。通过这些焊盘210a至210c，电流在相同的条件下通过。因此，无法否认由于晶体管N1中的加工变化等，较高电流以集中的方式通过焊盘210a或201c，而不是靠近温度感测元件10a的焊盘210b。
为了解决这一问题，在本实施例的晶体管N1中，上述三个焊盘210a和210c中只有焊盘201b以朝向源电极208的中心(朝向左边缘)突出的方式进行布置。利用这种向一侧倾斜的布置，从漏电极209穿过源电极208表面的左半部的电流从焊盘210b的左侧方向进入焊盘210a至210f中的距离源电极208的左边缘最近的焊盘210b。
因此，每个焊盘210a至210f周围的电流密度分布使得紧靠焊盘210b的左侧是电流密度最高的区域，因此是晶体管N中产热最多的点。鉴于此，在所示示例中，温度感测元件10a形成在紧靠焊盘201b左侧的功率晶体管形成区域。
如上所述，通过采用根据本实施例的焊盘210a至210f的布置布局，能够唯一地识别电流倾向于最集中的一个焊盘210b，并且因此唯一地识别形成温度感测元件10a所在的一个发热最多的点。因此，能够提高温度感测元件10a的异常发热检测的准确性(并且因此，温度保护电路10的可靠性)。
为了便于描述，在图3和图4中，将电流集中焊盘和其他焊盘示出为它们之间在周围的电流密度上存在显著差异。然而，电流在特定焊盘中过度集中导致金属层或键合引线的局域恶化，因此理论上应该尽可能避免。
鉴于以上情况，可以将焊盘210a至210f的布置布局叙述如下：优选地是，焊盘210a至210f以适当向一侧倾斜的方式布置在源电极208的上面，使得焊盘210a至210f之间在周围的电流密度上存在着最小的必要差异，也就是说，即使晶体管N1中存在加工变化等，也只会存在小差异而不会反转电流集中焊盘与其他焊盘之间在电流密度大小方面的关系。
<功率晶体管(第四实施例)>
图5是示出根据第四实施例的晶体管N1的示意图。本实施例中的晶体管N1基于先前所述的第一实施例(图2)中的晶体管，并且其特征在于焊盘210a至210f集成为一个焊盘210g以及另外焊盘210a的巧妙布置布局。因此，通过与图2中相同的附图标记来标记第四实施例中的那些与第一实施例中对应部分相同的组成元件，并且不重复重叠的描述；以下描述集中于第四实施例特有的特征。
焊盘210a是能够连接大直径(例如，几百毫米)的键合引线的高电流焊盘，并且在源电极208上只设置有一个这样的焊盘。特别地，在所示实施例中，焊盘210a以向一侧倾斜的方式布置在从源电极208的重心沿图示平面向右偏离的位置。由于该向一侧倾斜布置，焊盘210g周围的电流密度分布在所有方向上是不均匀，并且高电流密度的区域以向一侧倾斜的方式位于特定方向(在所示示例中，偏向焊盘210a的左侧)，因此该区域是晶体管N1中的发热最多的点。鉴于此，在所示示例中，温度感测元件10a形成在紧靠焊盘201g左侧的功率晶体管形成区域。
如上所述，即使在源电极208上只提供一个焊盘210g的情况下，通过将其以向一侧倾斜的方式布置在源电极208上，也能够唯一的识别电流倾向于最集中所在的焊盘210g周围的一个区域，因此能够唯一识别形成温度感测元件10a所在的一个发热最多的点。因此，能够提高温度感测元件10a的异常发热检测的准确性(因此，温度保护电路10的可靠性)。
<供电线路>
图6是示出半导体设备100中的供电线路的布置示例的示意图。所示的半导体设备100包括具有n型半导体基板层作为其衬底基板的半导体基板300(与图2至图5中的半导体基板200对应)。
半导体基板300已经在其中形成功率晶体管形成区域301(分别见图2至图5的下部分)，在该功率晶体管形成区域301中形成有垂直结构的晶体管N1。在功率晶体管形成区域301的正面侧(与第一主面侧对应)形成源电极302。源电极302经由焊盘连接到OUT管脚。另一方面，在功率晶体管形成区域301的反面侧(与第二主面侧对应)形成漏电极303。源电极303连接到VBB管脚。
在半导体基板300的反面，整个表面之上形成基板电极(反面电极)，该基板电极用于将供电电压Vbb(系统中的最高电压)施加到n型半导体基板层。因此，半导体基板300的基板电极能够作为漏电极303使用。
半导体基板300在其中除了形成功率晶体管形成区域301之外，还形成多个电路形成区域304a至304b。在这些电路形成区域304a至304b中，形成通过被馈送供电电压Vbb进行工作的电路块(诸如内部电源电路1和恒压生成电路2)。
因此，在半导体基板300的反面侧设置有供电焊盘以便供电电源Vbb从供电焊盘馈送到电路形成区域304a和304b的情况下，根据电流形成区域304a和304b的布置布局，可能出现如下情况：供电线路无法以最短距离从供电焊盘铺设到电路形成区域304a至304b，而是供电线路必须围绕额外距离铺设。
为了避免这种情况，在该配置示例的半导体设备100中，在半导体基板300的背面，分别针对电路形成区域304a和304b铺设相互独立的分开供电线路305a和305b；另外，在半导体基板300内，形成层间过孔306a和306b从而分别连接形成在半导体基板300的整个背面上的基板电极(＝漏电极303)与供电线路305a和305b。优选地，分别在电路形成区域304a和304b附近设置层间过孔306a和306b。
利用该配置，供电线路305a和305b不需要从供电焊盘周围进行铺设。因此，不论电路形成区域304a和304b的布置布局如何，都能够最小化必须铺设供电线路305a和305b的距离。
虽然图2至图6处理的是针对晶体管N1的垂直结构采用沟槽栅极类型的示例，但是也可以针对晶体管1的垂直结构替代采用平面栅极类型。
同时，在晶体管N1是水平结构的情况下，通过在电极上以向一侧倾斜的方式布置焊盘，能够适当地确定形成温度感测元件10a所在的位置。现在，将参考图7进行详细讨论。
<功率晶体管(第五实施例)>
图7是示出根据第五实施例的晶体管N1的示意图(俯视图)。本实施例中的晶体管N1是水平结构的功率晶体管。晶体管N1包括半导体基板400、形成在半导体基板400上的沟道区域401、被铺设为从沟道区域401朝向半导体基板400的边缘延伸的源电极402和漏电极403、以及用于分别引线键合在这些电极上的焊盘行404和405。晶体管N1还包括电流集中焊盘406，该电流集中焊盘406以与焊盘行404相比朝向沟道区域401向一侧倾斜的方式布置在源电极402上。
由于上述的电流集中焊盘406的向一侧倾斜的布置，从漏电极403流到源电极402的电流以集中的方式流入到离沟道区域401最近的电流集中焊盘406。在示意图中，空箭头表示经由沟道401从漏电极403流到源电极402电流，箭头的厚度代表电流的大小。
因此，电流集中焊盘406的附近是电流密度最高的区域，因此是晶体管N1中发热最多的点。鉴于此，在所示示例中，温度感测元件10a形成在电流集中焊盘406的附近。
如上所述，同样在水平结构的晶体管N1中，通过以向一侧倾斜的方式将电流集中焊盘406布置在源电极402上，能够唯一地识别形成温度感测元件10a所在的一个发热最多的点。因此，能够提高温度感测元件10a的异常发热检测的准确性(因此，温度保护电路10的可靠性)。
<应用到低边开关>
至此说明书处理的是应用到高边开关的焊盘布置布局。然而，上述焊盘布置布局能够适用于低边开关(图8)。
图9是示出应用到低边开关的示例的示意图。在此所示的是将与先前所述的第四实施例(图5)中相同焊盘布置布局应用到低边开关LSW的示例。如所示，在使用到低边开关的配置中，源电极210a(与第一电极对应)连接到GND管脚，漏电极209(与第二电极对应)连接到OUT管脚。
<功率晶体管(第六实施例)>
图10是示出根据第六实施例的晶体管N1的示意图。该实施例基于先前所述的第三实施例(图4)，并且给出适合实现的更具体结构。在示意图的下部是示意图的上部中的虚线区域(温度感测元件10a周围的区域)的纵向剖面图。
如示意图中的上部所示，在源电极208上形成狭缝208a，金属导体10b通过该狭缝208a从设置在焊盘210b附近的温度感测元件10a引导到源电极208本身的边缘。因此，严格来说，温度感测元件10a没有嵌入到晶体管N1内，而是布置在晶体管N1被切断的部分所在的区域中(形成狭缝208a的区域)。
从温度感测元件10a来看，狭缝208a沿直线形成在与焊盘210b相对的方向上。利用这种配置，能够在尽可能少切断到焊盘210a至210f的电流路径的同时，将金属导体10b引导到源电极208的边缘。
接着，将描述示意图的下部中的垂直剖视图。在该实施例中，二极管被作为温度感测元件10a来使用。具体地，在低掺杂n型半导体层202中，形成与二极管的正极对应的高掺杂p型半导体区域10a1，而在高掺杂p型半导体区域10a1内部，形成与晶体管的负极对应的高掺杂n型半导体区域10a2。在以这种方式形成pn结的二极管中，正向压降Vf随着结温度Tj变化，使得二极管适合作为温度感测元件10a。
接着，将对晶体管N1的组成元件进行补充描述。如至此结合实施例所述，多个沟槽栅极形成晶胞(unit cell)，大量这样的晶胞并联形成一个功率晶体管。例如，将焊盘210b的大小设置为沿各边测量70μm或者更多，并且构成栅极具有几毫米的宽度和间隔。因此，如示意图所示，在焊盘201b的正下方，存在大量的沟槽栅极。
虽然基于先前所述的第三实施例(图4)描述本实施例，但是在基于第一实施例(图1)、第二实施例(图3)和第四实施例(图5)的实施例中也能够采用上述类似的结构。
<IC布局>
图11是示出IC布局的一个具体示例的示意图。所示的半导体设备500在其中集成了两个N沟道MOS场效应晶体管510和520(分别对应于上述晶体管N1)。
晶体管510和520都未布置在半导体设备500的中央部分，而是布置在朝向边缘设置的部分。另一方面，在半导体设备500的中央部分，形成驱动器DRV(对应于图1中的栅极控制电路6等)和温度保护电路TSD(对应于图1中的温度保护电路10)，其中驱动器DRV根据馈送给它的控制信号单独导通或截止晶体管510和520，温度保护电路TSD在检测到温度故障时强制截止晶体管510和520两者。在半导体设备500的剩余区域，形成其他的电路元件others(“其他”对应于图1中的电荷泵电路4等)。
如在半导体设备500的平面视图中所示，晶体管510和520各自形成为L形。采用这样的布局有助于获得对于电感负载(诸如电感器)的较高电阻。
而且，如在半导体设备500的平面视图中所示，晶体管510和520从左到右对称布置。采用这样的布局有助于获得均匀特性并且易于布线。
接着，将描述晶体管510中焊盘的向一侧倾斜的布置。在晶体管510的源电极511上，形成多个(这里，两个)主焊盘512a和512b，以及多个(这里，七个)子焊盘513，后者比前者小。
例如假设晶体管元件(晶胞)均匀地布置在源电极511下面。那么，从这些晶体管流出的电流集中在布置于源电极511上的焊盘(512a、512b和513)。当注意一个晶体管元件时，流入晶体管元件的电流的传导路径由焊盘的布置位置来固定。这是因为电流趋向于沿最短路径流动(电阻值最低的路径)。
也就是，由焊盘的布置位置确定出从组成晶体管510的无数晶体管元件通向焊盘(512a、512b和513)的无数电流路径。在晶体管510的形成区域，电流最集中的点是形成晶体管元件的电流路径最集中的点。例如，从图12(＝图11中的虚线区域的放大图)，可见源电极511上电流最集中的点是主焊盘512a的右下拐角P1。
具体地，区域zone1中的流出晶体管元件的电流都流入拐角P1。另一方面，与拐角P1相比，现在也考虑子焊盘513的右下拐角。具体地，区域zone2中的流出晶体管元件的电流都流入拐角P2。区域zone2由点x1和点x2来标记，在点x1和点x2两点处，到主焊盘512a的右侧的距离与到子焊盘513的拐角P2的距离相等。如从图12将理解的是，区域zone1的面积大于区域zone2的面积，因此拐角P1处的电流密度高于拐角P2处的电流密度。通过以如上所述的类似方式来考虑其他焊盘拐角，能够证明在源电极511上，主焊盘512a的右下拐角P1处的电流密度最高。
如上所述，焊盘(512a、512b和513)以向一侧倾斜的方式布置在源电极511上，使得电流最集中在焊盘中最靠近温度保护电路TSD的拐角。
优选地，用于感测晶体管510的温度的温度感测元件D10(与前述温度感测元件10a对应)布置在晶体管510的形成区域中热量趋向于最集中的点处。在图12中的示例中，如前所述，电流最集中在主焊盘512a的右下拐角P1，因此优选地将温度感测元件D10布置在该位置附近。
现在，利用具体示例来说明“附近”的含义。例如，在图11中，在半导体设备500的长边的长度(其长度沿着示意图的平面上的左右方向)是2.8mm的情况下，从温度感测元件D10到晶体管510的边缘(＝源电极511的右侧边缘)的距离可以是例如0.2mm，并且从温度感测元件D10到主焊盘512a的距离可以是例如0.02mm。也就是说，从温度感测元件D10到主焊盘512a的距离可以设计成约为从温度感测元件D10到晶体管510距离的5％至20％(例如，10％)。
当从主焊盘512a的右下拐角P1分别指向源电极511的右侧边缘和下边缘的方向被称为第一方向(＝示意图平面上的左右方向)和第二方向(示意图平面上的上下方向)时，温度感测元件D10可以沿着第一和第二方向中沿此方向从拐角P1到相关拐角距离较长的方向进行布置。
虽然在图11和图12中未示出，假设如先前参考的图10，源电极511其中形成沿直线的狭缝，使得该狭缝从温度感测元件D10的布置位置延伸到源电极511自身的右侧边缘。
同样对于晶体管520，除了这里的布局与晶体管510左右相反之外，采用与上述类似的IC布局。因此，能够理解关于晶体管510中的焊盘的向一侧倾斜的布置的描述，当出现的附图标记的十位上的数字“1”被读作“2”时，也可以理解晶体管520中的描述。
<应用到车辆>
图13是示出车辆的一个配置示例的外观图。该配置示例的车辆X合并电池(图13中未示出)以及通过从电池馈送供电电压Vbb进行工作的各种电子装置X11至X18。应当注意的是，为了便于图示，实际上图13中所示的电子装置X11至X18中的任何电子装置可以位于其他位置。
电子装置X11是执行与引擎有关的控制(注入控制、电子节气门控制、怠速控制、氧气传感器加热器控制、自动巡航控制等)的引擎控制单元。
电子装置X12是控制HID(高强度放电等)和DRL(日间行车灯)的点亮和熄灭的车灯控制单元。
电子装置X13是执行传输有关的控制的传输控制单元。
电子装置X14是执行车辆X的移动有关的控制(ABS(防抱死制动系统)控制、EPS(电动转向)控制、电子悬架控制等)的主体控制单元。
电子装置X15是驱动和控制车锁、防盗警报等的安全控制单元。
电子装置X16是包括在出厂装运阶段作为标准的或制造商安装的设备合并在车辆X中的电子装置，诸如雨刷、电动侧视镜、电动车窗、减震器(振动吸收器)、电动天窗、电动座椅。
电子装置X17包括作为用户安装设备可选地安装到车辆X的电子装置，诸如A/V(听觉/视觉)设备、汽车导航系统、以及ETC(电子收费控制系统)。
电子装置X18包括具备耐高压电机的电子装置，诸如车载鼓风机、油泵、水泵以及电池冷却扇。
先前所述的半导体设备100可以建立在电子装置X11至X18中的任何电子装置中。
<变型例>
虽然上述实施例作为示例处理车载改变开关IC，但是这不意味着限制在此所公开的本发明的应用；本发明广泛应用与通过包括功率晶体管的半导体设备中，示例包括意图用于其他用途(诸如，车载低边开关IC和车载供电IC)的车载IPD(智能供电设备)。
因此，在此公开的发明可以通过上述实施例之外的任何其他方式来实现，并且允许在不脱离本发明的精神的情况下进行一些变型。也就是，上述实施例应当被理解为在各个方面是示意性而不是限制性的。本发明的技术范围不是由上述实施例的描述而是由权利要求书来限定，并且应当理解为包括与权利要求等同的意义和范围内的所有变型。
工业实用性
在此所公开的发明应用在例如用于搭载在车辆上的IPD。
附图标记列表
1 内部电源电路
2 恒压生成电路
3 振荡电路
4 电荷泵电路
5 逻辑电路
6 栅极控制电路
7 钳位电路
8 输入电路
9 参考生成电路
10 温度保护电路
10a 温度感测元件
10a1 高掺杂p型半导体区域
10a2 高掺杂n型半导体区域
10b 金属导体
11 降压保护电路
12 开路保护电路
13 过流保护电路
100 半导体设备
200 半导体基板
201 n型半导体基板层
202 低掺杂n型半导体层
203 高掺杂p型半导体层
204 栅极氧化物膜
205 栅极多晶硅
206 高掺杂n型半导体区域
207 层间绝缘膜
208 源电极(第一电极)
208a 狭缝
209 漏电极(第二电极)
210a至210g 焊盘
300 半导体基板
301 功率晶体管形成区域
302 源电极
303 漏电极(基板电极)
304a、304b 电路形成区域
305a、305b 供电线路
306a、306b 层间过孔
400 半导体基板
401 沟道区域
402 源电极
403 漏电极
404、405 焊盘行
406 电流集中焊盘
500 半导体设备
510、520 N沟道MOS场效应晶体管
511、521 源电极
512a、512b、522a、522b 主焊盘
513、523 子焊盘
D10、D20 温度感测元件(二极管)
N1 N沟道MOS场效应晶体管(功率晶体管)
N2 N沟道MOS场效应晶体管(电流感测晶体管)
N3 N沟道MOS场效应晶体管(信号输出晶体管)
R1、R2 电阻器
Rs 感测电阻器
Z1、Z2 齐纳二极管
LSW 低边开关
X 车辆
X11至X18 电子装置

Claims (17)

1.一种半导体设备，包括：
具有垂直结构的功率晶体管；以及
温度感测元件，其用于检测所述功率晶体管中的异常发热，
其中
所述功率晶体管包括：
第一电极，其形成在半导体基板的第一主面侧；
第二电极，其形成在所述半导体基板的第二主面侧；以及
至少一个焊盘，其以向一侧倾斜的方式布置在所述第一电极上，并且
所述温度感测元件形成在通过所述焊盘向一侧倾斜的布置来识别的所述功率晶体管中发热最多的点处。
2.根据权利要求1所述的半导体设备，其中
所述焊盘包括多个焊盘，并且
所述焊盘以向一侧倾斜的方式进行布置使得电流趋向于最集中的焊盘是唯一可识别的。
3.根据权利要求1所述的半导体设备，其中
所述焊盘包括一个焊盘，并且
所述焊盘以向一侧倾斜的方式进行布置使得所述焊盘周围的电流分布在特定方向上向一侧倾斜。
4.根据权利要求1至3中的任一项所述的半导体设备，其中
所述第二电极是用于将供电电压施加到所述半导体基板的基板电极。
5.根据权利要求4所述的半导体设备，进一步包括：
供电线路，其形成在所述半导体基板的第一主面侧上；以及
过孔，其连接在所述基板电极和所述供电线路之间。
6.根据权利要求1至5中的任一项所述的半导体设备，其中
所述功率晶体管用作高边开关，所述高边开关的第一电极连接到负载并且其第二电极连接到供电端子。
7.根据权利要求1至5中的任一项所述的半导体设备，其中
所述功率晶体管用作低边开关，所述低边开关的第一电极连接到接地端子并且其第二电极连接到负载。
8.根据权利要求1至7中的任一项所述的半导体设备，其中
所述第一电极在其中形成狭缝，来自所述温度感测元件的导体通过所述狭缝被引导到所述第一电极的边缘。
9.根据权利要求8所述的半导体设备，其中
所述温度感测元件设置在所述焊盘的附近，并且
所述狭缝形成为在与所述焊盘相对的方向上延伸。
10.根据权利要求2所述的半导体设备，其中
多个焊盘以向一侧倾斜的方式布置在所述第一电极上，使得电流最集中在所述多个焊盘中的最靠近温度保护电路的焊盘的拐角处。
11.根据权利要求10所述的半导体设备，其中
所述温度感测元件布置在所述拐角的附近。
12.根据权利要求10或11所述的半导体设备，其中
所述温度感测元件沿着从所述拐角指向所述第一电极的边缘的多个方向之中的一个方向布置，沿该方向从所述拐角到边缘的距离最长。
13.根据权利要求10至12中的任一项所述的半导体设备，其中
所述多个焊盘包括主焊盘和子焊盘，所述子焊盘小于所述主焊盘。
14.一种半导体设备，包括：
具有水平结构的功率晶体管；以及
温度感测元件，其用于检测所述功率晶体管中的异常发热，
其中
所述功率晶体管包括：
形成在半导体基板上的沟道区域；
电极，所述电极从所述沟道区域朝向所述半导体基板的边缘铺设；
排列在所述电极上的焊盘行；以及
电流集中焊盘，其被布置成比所述焊盘行更靠近所述沟道区域。
15.根据权利要求1至14中的任一项所述的半导体设备，进一步包括：
温度保护电路，其用于当所述温度感测元件检测到所述功率晶体管中的异常发热时强制使所述功率晶体管截止。
16.一种电子装置，包括：
根据权利要求15所述的半导体设备。
17.一种车辆，包括：
电池；以及
根据权利要求16所述的电子装置，所述电子装置通过从所述电池被馈送供电电压进行工作。
CN201680057899.8A 2015-10-01 2016-09-27 半导体设备 Active CN108140610B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015196077 2015-10-01
JP2015-196077 2015-10-01
PCT/JP2016/078446 WO2017057358A1 (ja) 2015-10-01 2016-09-27 半導体装置

Publications (2)

Publication Number Publication Date
CN108140610A true CN108140610A (zh) 2018-06-08
CN108140610B CN108140610B (zh) 2022-04-01

Family

ID=58423776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680057899.8A Active CN108140610B (zh) 2015-10-01 2016-09-27 半导体设备

Country Status (6)

Country Link
US (4) US10964688B2 (zh)
EP (1) EP3343598B1 (zh)
JP (2) JP6592099B2 (zh)
KR (1) KR102089881B1 (zh)
CN (1) CN108140610B (zh)
WO (1) WO2017057358A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740970A (zh) * 2019-01-31 2019-05-10 杭州智乎物联科技有限公司 应用于工厂的电焊接元件温度和焊接人员管理的管理系统
JP2020136288A (ja) * 2019-02-12 2020-08-31 ローム株式会社 半導体装置
CN113745318A (zh) * 2021-09-03 2021-12-03 深圳市响河测控技术有限公司 一种电源过热保护电路及其校准方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592099B2 (ja) * 2015-10-01 2019-10-16 ローム株式会社 半導体装置
DE102017109264B3 (de) * 2017-04-28 2018-08-23 Infineon Technologies Ag Leistungshalbleiterbauelemente und ein Verfahren zum Bilden eines Leistungshalbleiterbauelements
CN114883323B (zh) * 2018-06-19 2023-06-20 新唐科技日本株式会社 半导体装置
JP2020098865A (ja) * 2018-12-18 2020-06-25 株式会社村田製作所 半導体装置
CN112349715B (zh) * 2020-11-05 2024-03-26 宁波宝芯源功率半导体有限公司 具有温度及电压检测功能的功率半导体器件及制作方法
JPWO2022220009A1 (zh) 2021-04-12 2022-10-20
DE112022002104T5 (de) 2021-04-12 2024-02-08 Rohm Co., Ltd. Halbleiterbauteil
WO2023042641A1 (ja) 2021-09-17 2023-03-23 ローム株式会社 半導体装置、半導体装置の駆動装置、および、半導体装置の製造方法
KR102605408B1 (ko) * 2022-05-12 2023-11-23 주식회사 웨이브피아 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258464A1 (en) * 2004-04-30 2005-11-24 Markus Zundel Field effect power transistor
US20110215400A1 (en) * 2010-03-08 2011-09-08 Renesas Electronics Corporation Semiconductor device
CN102856309A (zh) * 2011-06-30 2013-01-02 瑞萨电子株式会社 半导体器件
CN104934389A (zh) * 2014-03-19 2015-09-23 恩智浦有限公司 高电子迁移率晶体管温度传感器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982842B2 (ja) * 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
EP0864178A4 (en) 1995-10-02 2001-10-10 Siliconix Inc SLIDED GRID MOSFET HAVING AN INTEGRATED TEMPERATURE SENSING DIODE
JP3539368B2 (ja) * 2000-08-10 2004-07-07 日産自動車株式会社 半導体装置
JP2006100690A (ja) 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd パワートランジスタ温度保護装置
JP4920319B2 (ja) * 2006-06-22 2012-04-18 三菱電機株式会社 半導体素子の寿命予測回路
JP2008244487A (ja) * 2008-04-21 2008-10-09 Renesas Technology Corp 複合型ｍｏｓｆｅｔ
JP2010287786A (ja) * 2009-06-12 2010-12-24 Renesas Electronics Corp 半導体装置
JP5547429B2 (ja) 2009-06-19 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置
KR101752829B1 (ko) 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
JP6300316B2 (ja) 2013-07-10 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
JP6345930B2 (ja) * 2013-12-26 2018-06-20 ローム株式会社 半導体装置およびその設計方法
JP6592099B2 (ja) * 2015-10-01 2019-10-16 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258464A1 (en) * 2004-04-30 2005-11-24 Markus Zundel Field effect power transistor
US20110215400A1 (en) * 2010-03-08 2011-09-08 Renesas Electronics Corporation Semiconductor device
CN102856309A (zh) * 2011-06-30 2013-01-02 瑞萨电子株式会社 半导体器件
CN104934389A (zh) * 2014-03-19 2015-09-23 恩智浦有限公司 高电子迁移率晶体管温度传感器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740970A (zh) * 2019-01-31 2019-05-10 杭州智乎物联科技有限公司 应用于工厂的电焊接元件温度和焊接人员管理的管理系统
CN109740970B (zh) * 2019-01-31 2020-09-22 杭州智乎物联科技有限公司 应用于工厂的电焊接元件温度和焊接人员管理的管理系统
JP2020136288A (ja) * 2019-02-12 2020-08-31 ローム株式会社 半導体装置
JP7291495B2 (ja) 2019-02-12 2023-06-15 ローム株式会社 半導体装置
CN113745318A (zh) * 2021-09-03 2021-12-03 深圳市响河测控技术有限公司 一种电源过热保护电路及其校准方法
CN113745318B (zh) * 2021-09-03 2022-05-03 深圳市响河测控技术有限公司 一种电源过热保护电路及其校准方法

Also Published As

Publication number Publication date
US10964688B2 (en) 2021-03-30
KR20180042410A (ko) 2018-04-25
US20210175229A1 (en) 2021-06-10
JP6592099B2 (ja) 2019-10-16
JP2019212930A (ja) 2019-12-12
EP3343598A4 (en) 2019-04-10
KR102089881B1 (ko) 2020-03-16
US20230317713A1 (en) 2023-10-05
JPWO2017057358A1 (ja) 2018-07-26
US20180269200A1 (en) 2018-09-20
EP3343598B1 (en) 2022-03-02
US11469224B2 (en) 2022-10-11
CN108140610B (zh) 2022-04-01
JP6755375B2 (ja) 2020-09-16
EP3343598A1 (en) 2018-07-04
WO2017057358A1 (ja) 2017-04-06
US11699698B2 (en) 2023-07-11
US20220406770A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN108140610A (zh) 半导体设备
US9515650B2 (en) Detecting and driving load using transistor
US7341052B2 (en) Power switching control device for electric systems
US9698769B2 (en) Semiconductor device
US5675169A (en) Motor driving circuit with surge detection/protection and its structure in a semiconductor device
JP2009135414A (ja) 半導体装置
CN107612531A (zh) 半导体装置
US9627527B2 (en) Semiconductor device
US20220209766A1 (en) Semiconductor device, electronic appliance, and vehicle
KR100503938B1 (ko) 반도체장치
JP2022100617A (ja) 半導体装置
JP4631282B2 (ja) スイッチ回路およびそれを用いた点火装置
JP7291495B2 (ja) 半導体装置
US6304423B1 (en) Input protection circuit for a semiconductor device
JP2020137352A (ja) 電力供給装置
US20230223746A1 (en) Clamper, input circuit, and semiconductor device
JP6639631B2 (ja) 半導体装置および制御装置
CN117121383A (zh) 开关装置、电子设备和车辆
US20230133872A1 (en) Gate control circuit, semiconductor device, electronic apparatus, and vehicle
US20210080492A1 (en) Semiconductor device and power device
JP2005236113A (ja) Ｍｏｓ型半導体装置およびそれを備えた点火装置
JP2023028237A (ja) ハイサイドスイッチ、電子機器、車両
JP2023167424A (ja) ハイサイドスイッチ、電子機器、車両
JPS63160263A (ja) 保護回路
JP2000068462A (ja) 抵抗エピタキシャル層分離回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant