CN107612531A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107612531A
CN107612531A CN201710440408.4A CN201710440408A CN107612531A CN 107612531 A CN107612531 A CN 107612531A CN 201710440408 A CN201710440408 A CN 201710440408A CN 107612531 A CN107612531 A CN 107612531A
Authority
CN
China
Prior art keywords
voltage
mos transistor
semiconductor device
power mos
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710440408.4A
Other languages
English (en)
Other versions
CN107612531B (zh
Inventor
中岛荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107612531A publication Critical patent/CN107612531A/zh
Application granted granted Critical
Publication of CN107612531B publication Critical patent/CN107612531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及半导体装置。在相关技术的半导体装置中存在如下问题：在反向电流发生之后电路操作不能被返回。在一个实施例中，半导体装置包括：定时器块，被配置为响应于指示功率MOS晶体管接通的控制信号被使能而将计数值向上计数到预定值；以及保护晶体管，包括连接到功率MOS晶体管的栅极的漏极、连接到功率MOS晶体管的源极的源极和背栅极，以及在其中形成功率MOS晶体管的外延层，该外延层被供应有电源电压。保护晶体管响应于功率MOS晶体管的输出电压满足预定条件并且计数值达到预定值而使功率MOS晶体管的源极和栅极短路。当功率MOS晶体管的输出电压不再满足预定条件时，定时器块复位计数值。

Description

半导体装置
相关申请的交叉引用
本申请基于并要求于2016年7月11日提交的日本专利申请No.2016-136822的优先权的权益，该日本专利申请的公开内容通过引用全部并入本文中。
技术领域
本发明涉及半导体装置，以及，例如，涉及包括用于驱动功率MOS晶体管的驱动电路和用于保护功率MOS晶体管的保护电路的半导体装置。
背景技术
近来，功率MOS晶体管已经越来越多地被用作用于切换是否向电路供应电力的开关。使用这种功率MOS晶体管的开关IC需要用于驱动MOS晶体管的驱动电路和用于MOS晶体管的过热保护、负载短路保护等的保护电路。因此，日本未审查专利申请公开No.2007-89239公开了用于在由MOS晶体管驱动的负载被短路时保护MOS晶体管的短路保护电路的示例。
日本未审查专利申请公开No.2007-89239公开了定时器锁存短路保护电路。该定时器锁存短路保护电路包括检测电路、延迟电路和锁存电路。延迟电路通过由锁存电路输出的开关稳压器的输出电压异常信号被复位，并且锁存电路通过输出电压异常信号和UVLO信号的和被复位。
发明内容
由开关IC驱动的负载包括用于生成反电动势的电感性负载、用于保持累积电荷达某个时段的时间的电容性负载等。当驱动这种电感性负载或电容性负载时，依赖于条件可能发生电流从功率MOS晶体管的源极流向漏极的反向电流。这种反向电流通过形成在功率MOS晶体管的背栅极(back gate)中的二极管流入电源线。但是，当发生反向电流时，输出端子的电压将变为高于电源电压，由此引起如下问题：保护电路由于这种异常电压而发生故障并且半导体装置不能从在反向电流发生之后的功率MOS晶体管被关断的保护状态返回。
其它目的或问题以及新颖特征将从下面的描述和附图中变得清楚。
示例方面是半导体装置，包括：定时器块，该定时器块被配置为响应于指示功率MOS晶体管接通的控制信号被使能，而将计数值向上计数到预定值；以及保护晶体管，该保护晶体管包括连接到功率MOS晶体管的栅极的漏极、连接到功率MOS晶体管的源极的源极和背栅极，以及外延层，该外延层被供应有电源电压。保护晶体管响应于功率MOS晶体管的输出电压满足预定条件并且计数值达到预定值而使功率MOS晶体管的源极和栅极短路。当功率MOS晶体管的输出电压不再满足预定条件时，定时器块复位计数值。
根据该示例方面，当反向电流发生时，能够防止保护晶体管的故障。
附图说明
根据以下结合附图的对某些实施例的描述，上述方面和其它方面、优点以及特征将更加清楚，其中：
图1是根据第一实施例的半导体装置的框图；
图2是根据第一实施例的保护电路的框图；
图3是用于描述在根据第一实施例的半导体装置上形成的元件的截面结构的截面图；
图4是根据比较示例的半导体装置的框图；
图5是根据比较示例的保护电路的框图；
图6是用于描述当短路保护功能操作时根据第一实施例的半导体装置的操作的时序图；
图7是用于描述当在根据第一实施例的半导体装置中发生反向电流时操作的寄生元件的电路图；
图8是用于描述当在根据第一实施例的半导体装置中发生反向电流时操作的寄生元件的结构的截面图；
图9是用于描述当反向电流发生时根据比较示例的半导体装置的操作的时序图；
图10是用于描述当反向电流发生时根据第一实施例的半导体装置的操作的时序图；
图11是根据第二实施例的半导体装置的框图；
图12是根据第二实施例的保护电路的框图；
图13是用于描述当反向电流发生时根据第二实施例的半导体装置的操作的时序图；
图14是用于描述当生成负载短路时根据第二实施例的半导体装置的操作的时序图；以及
图15是用于描述在第一实施例和第二实施例中所描述的半导体装置的用途示例的图。
具体实施方式
为了描述的清晰，适当地简化了以下描述和附图。相同的元件由相同的附图标记表示，并且省略重复的描述。
图1是根据第一实施例的半导体装置的框图。如图1中所示，根据第一实施例的半导体装置1包括功率MOS晶体管10、升压器电路11和保护电路12。根据第一实施例的半导体装置1还包括作为外部端子的控制信号输入端子Tcnt、电源端子Tps、接地端子TG和输出端子Tout。而且，负载电路LD设置在输出端子Tout和接地线之间。根据第一实施例的半导体装置1具有通过切换功率MOS晶体管10的导通状态来切换是否向负载电路LD供应电源电压VCC的开关功能。
功率MOS晶体管10是例如使电流在衬底的深度方向上通过的垂直MOS晶体管。而且，功率MOS晶体管10是N型MOS晶体管。在半导体装置中，具有N型导电特性的晶体管具有比具有P型导电特性的晶体管更高的载流子迁移率，并且如果晶体管具有相同的面积，则具有N型导电特性的晶体管能够比具有P型导电特性的晶体管使更多的电流通过。
在功率MOS晶体管10中，漏极连接到电源端子Tps并且源极连接到输出端子Tout。即，在功率MOS晶体管10中，将电源电压VCC供应到漏极，并且源极连接到负载电路。升压器电路11的输出连接到功率MOS晶体管10的栅极。在功率MOS晶体管10中，背栅极和源极共同连接。
根据通过控制信号输入端子Tcnt输入的控制信号CNT的逻辑电平，升压器电路11切换是将作为升压的电源电压VCC的升压电压供应到功率MOS晶体管10，还是将包括接地电压GND的电压供应到功率MOS晶体管10。更具体而言，当控制信号CNT表明功率MOS晶体管10要被接通(控制信号CNT＝高电平)时，升压器电路11将升压电压供应到功率MOS晶体管10的栅极。相反，当控制信号CNT表明功率MOS晶体管10要被关断(控制信号CNT＝低电平)时，升压器电路11将接地电压GND供应到功率MOS晶体管10的栅极。
保护电路12通过在异常状态(诸如负载电路LD的短路)发生时关断功率MOS晶体管10来保护功率MOS晶体管10。而且，保护电路12具有防止故障的功能，其中保护电路12在功率MOS晶体管10中发生反向电流之后关断功率MOS晶体管10。
保护电路12包括保护晶体管13、输出电压检测块14、定时器块15以及保护开始指令电路(例如，与(AND)电路16)。如稍后将详细描述的，这个保护电路12形成在其上形成有功率MOS晶体管10的同一半导体衬底上。即，保护电路12形成在N型半导体衬底上。
保护晶体管13是例如N型导电性的晶体管。在保护晶体管13中，源极连接到功率MOS晶体管10的源极，漏极连接到功率MOS晶体管10的栅极，并且从与电路16输出的保护开始信号被输入到栅极。另外，保护晶体管13的背栅极共同连接到保护晶体管13的源极。
输出电压检测块14输出在功率MOS晶体管10的源极电压被确定为低于第一阈值电压Vth的时段中被使能的电压确定信号Vdet，第一阈值电压Vth通过从电源电压VCC减去预定的第一确定电压Voff(VCC-Voff)而获得。
响应于用于指示功率MOS晶体管10接通的控制信号CNT变为被使能，定时器块15将计数值Tdet向上计数到预定值。应当指出的是，定时器块15可以包括数字电路或模拟电路。在根据第一实施例的半导体装置1中，定时器块15包括模拟电路。
与电路16响应于电压确定信号Vdet变为被使能并且计数值Tdet已经达到预定值而使能保护开始信号Sdet。具体而言，在与电路16中，将从输出电压检测块14输出的电压确定信号Vdet输入到一个输入端子，并且将从与电路16输出的计数值Tdet输入到另一个输入端子。然后，当确定这两个输入信号处于高电平时，与电路16将保护开始信号Sdet从低电平切换到高电平。
下面将描述输出电压检测块14和定时器块15的具体电路的示例。图2是根据第一实施例的保护电路12的框图。
如图2中所示，输出电压检测块14包括比较器20和恒定电压源21。在比较器20中，输出电压Vo被输入到反相输入端子，并且通过从电源电压VCC减去第一确定电压Voff而获得的第一阈值电压Vth被输入到非反相输入端子。在恒定电压源21中，正电极连接到电源线，并且负电极连接到比较器20的非反相输入端子。由于将恒定电压源21插入在电源线和比较器20的非反相输入端子之间，将通过从电源电压VCC减去第一确定电压Voff而获得的第一阈值电压供应到比较器20的非反相输入端子。另外，输出电压Vo是功率MOS晶体管10的源极电压，并且在根据第一实施例的半导体装置1中，它是变为输出端子Tout的电压的电压。
定时器块15包括与非(NAND)电路30、NMOS晶体管31、恒定电流源32和电容器33。与非电路30对控制信号CNT和电压确定信号Vdet进行与非计算，并将计算的结果输出到NMOS晶体管31的栅极。在恒定电流源32中，一端连接到电源线，而另一端连接到电容器33的一端。电容器33的另一端连接到接地线。在NMOS晶体管31中，源极连接到接地线，漏极连接到连接在恒定电流源32和电容器33之间的节点，并且将与非电路30的输出供应到栅极。
在控制信号CNT处于高电平并且电压确定信号Vdet处于高电平的状态下，定时器块15关断NMOS晶体管31并通过恒定电流源32对电容器33进行充电。结果，定时器块15随时间增加计数值Tdet的电压电平。另外，定时器块15的计数值Tdet的最大值将变为等于电源电压电平。另一方面，在控制信号CNT和电压确定信号Vdet中的一个处于低电平的状态下，定时器块15接通NMOS晶体管31，以停止通过恒定电流源32对电容器33进行充电，使得计数值Tdet将变成低电平(例如，接地电压电平)。
接下来，将描述构成根据第一实施例的半导体装置1的元件的结构。在根据第一实施例的半导体装置1中，元件形成在N型半导体衬底上。具体而言，在半导体装置1中，在一个N型半导体衬底上形成垂直NMOS晶体管(功率NMOS晶体管)和用于使电流在衬底的水平方向上通过的平面MOS晶体管。图3是用于描述在根据第一实施例的半导体装置上形成的元件的截面结构的截面图。图3示意性地示出了平面型PMOS晶体管和NMOS晶体管以及垂直NMOS晶体管的结构。如图3中所示，在根据第一实施例的半导体装置1中，在与其上形成有半导体元件的表面相对的表面(例如，后表面)上形成N子层。这个N子层是功率MOS的漏极。然后，在N子层的上层上形成N型外延层(N-epi层)。半导体元件形成在N-epi层的前表面上。
平面PMOS晶体管(以下简称为PMOS晶体管)具有形成在N-epi层的表面层中的源极区域和漏极区域，以及形成在半导体衬底的前表面上方的栅极电极46。在源极区域中，N阱接触41和源极接触42形成在N阱区域40的表面层中。在N阱接触41和源极接触42上共同形成金属电极层，并且布线连接到这个金属电极层。在漏极区域中，P阱区域44形成在P阱区域43的表面层中。另外，漏极接触45形成在P阱区域44的表面层中。金属电极层形成在漏极接触45的上层上，并且布线连接到这个金属电极层。
要指出的是，N阱区域40是具有低杂质浓度的N-型扩散区域，N阱接触41是具有高杂质浓度的N+型扩散区域，P阱区域43是具有低杂质浓度的P-型扩散区域，P阱区域44是具有标准杂质浓度的P型扩散区域，并且源极接触42和漏极接触45是具有高杂质浓度的P+型扩散区域。
平面NMOS晶体管(以下简称为NMOS晶体管)具有形成在N-epi层的表面层中的源极区域和漏极区域以及形成在半导体衬底的表面上方的栅极电极56。在NMOS晶体管中，P阱区域50和N阱区域54形成在P阱区域53的表面层中。在源极区域中，P阱接触51和源极接触52形成在P阱区域50的表面层中。在P阱接触51和源极接触52上共同形成金属电极层，并且布线连接到这个金属电极层。在漏极区域中，漏极接触55形成在N阱区域54的表面层中。金属电极层形成在漏极接触55上，并且布线连接到这个金属电极层。
要指出的是，P阱区域50是具有标准杂质浓度的P型扩散区域，P阱接触51是具有高杂质浓度的P+型扩散区域，P阱区域53是具有低杂质浓度的P-型扩散区域，N阱区域54是具有低杂质浓度的N-型扩散区域，并且源极接触52和漏极接触55是具有高杂质浓度的N+型扩散区域。
功率MOS晶体管包括形成在N-epi层的表面层中的沟槽60、形成在N-epi层的表面层中的源极区域和形成在N-epi层的下层中的漏极区域。沟槽60被形成为在半导体衬底的深度方向上延伸。沟道区域61形成在沟槽60之间。P+扩散区域62和源极接触63形成在沟道区域61的表面层中。P+扩散区域62被形成为由源极接触63包围。金属电极层形成为跨P+扩散区域62和源极接触63，并且源极线连接到该金属电极层。另一个金属电极层形成在沟槽60的表面层上，并且栅极布线连接到这个金属电极层。
在功率MOS晶体管中，当向沟槽60施加电压时，沟道在沿着沟槽60从源极接触63到N-epi层的区域中形成，并且电流流经这些沟道。
在根据第一实施例的半导体装置1中，基于上述元件结构，当反向电流发生时，寄生晶体管形成在构成保护晶体管13的NMOS晶体管中。通过寄生晶体管的行为，当反向电流发生时功率MOS晶体管10被关断。稍后将详细描述寄生晶体管的细节和当反向电流发生时半导体装置1的操作。
接下来，将描述根据第一实施例的半导体装置1的操作。将利用根据比较示例的半导体装置100与根据第一实施例的半导体装置1之间的比较来描述半导体装置1的操作。图4是根据比较示例的半导体装置100的框图。
如图4中所示，根据比较示例的半导体装置100包括替代保护电路12的保护电路112。保护电路112具有替代定时器块15的定时器块115。定时器块115与定时器块15之间的区别是定时器块115不包括根据由输出电压检测块14输出的电压确定信号Vdet操作的复位功能。
图5示出了定时器块115的电路的示例。如图5中所示，定时器块115包括替代与非电路30的反相器130。NMOS晶体管31根据通过反相器130提供的控制信号CNT的反相信号被接通和关断。
接下来，将描述当在负载电路LD中发生短路时根据第一实施例的半导体装置1的操作。要指出的是，根据第一实施例的半导体装置1在负载电路LD中发生短路时的操作与根据比较示例的半导体装置100在负载电路LD中发生短路时的操作相同。图6是用于描述当短路保护功能操作时根据第一实施例的半导体装置的操作的时序图。
如图6中所示，当在定时T0处控制信号CNT从低电平变到高电平时，升压器电路11将输出信号Vboot的电压升压到预定的升压电压。但是，当在负载电路LD中发生短路时，由于流经功率MOS晶体管10的负载电流变为大于指定的电流值，因此输出电压Vo不上升到第一阈值电压Vth。当在定时T2处计数值Tdet达到最大值时，由于在那个时间电压确定信号Vdet处于高电平，因此保护开始信号Sdet从低电平切换到高电平，并且保护晶体管13从关断状态切换到接通状态，并且因此功率MOS晶体管10的栅极和源极短路。结果，由于功率MOS晶体管10从接通状态切换到关断状态，因此不再有电流流经功率MOS晶体管10，并且因此保护了功率MOS晶体管10。
接下来，将描述当反向电流发生时根据第一实施例的半导体装置1的操作。当反向电流发生时，输出电压Vo变为高于电源电压VCC，并且反向电流Irev流经在功率MOS晶体管10的背栅极中形成的体二极管。而且，当反向电流Irev流动时，由于保护晶体管13的背栅极的电压变为高于电源电压VCC，因此由保护晶体管13的元件结构引起的寄生晶体管Tr_p被激活。图7是用于描述当在根据第一实施例的半导体装置中在反向电流发生时操作的寄生元件的电路图。
如图7中所示，在寄生晶体管Tr_p中，基极连接到保护晶体管13的背栅极，集电极连接到功率MOS晶体管10的栅极，并且电源电压VCC被供应到发射极。当反向电流流动时，电流通过形成在功率MOS晶体管10的背栅极中的体二极管从输出端子Tout流到电源端子Tps，并且输出电压Vo被钳位到比电源电压VDD高二极管的正向电压的电压。在这个时候，在寄生晶体管Tr_p中，由于基极的电压比发射极的电压大阈值电压，因此寄生晶体管Tr_p被激活。然后，电流I1通过激活的寄生晶体管Tr_p而从功率MOS晶体管10的栅极引出到电源线。
将更详细地描述这个寄生晶体管Tr_p的元件结构。图8是用于描述当在根据第一实施例的半导体装置中发生反向电流时操作的寄生元件的结构的截面图。如图8中所示，寄生晶体管Tr_p是NPN晶体管，其中P阱接触51是基极，作为N型扩散区域的漏极接触55是集电极，并且N-epi层是发射极。由于电源电压通过N子区域被施加到这个NPN晶体管的发射极，因此当比电源电压VCC高阈值电压的电压被施加到作为基极的P阱接触51时，寄生晶体管Tr_p被激活。
接下来，将描述当反向电流发生时根据第一实施例的半导体装置1的操作。为了说明要由根据第一实施例的半导体装置1解决的问题，将首先描述根据比较示例的半导体装置100的操作。
图9是用于描述当反向电流发生时根据比较示例的半导体装置100的操作的时序图。如图9中所示，在根据比较示例的半导体装置100中，当在定时T0处控制信号CNT从低电平切换到高电平时，升压器电路11的输出信号Vboot被升压至升压电压。随着输出信号Vboot上升，半导体装置100的输出电压Vout上升到接近电源电压VCC。在这个时候，当在定时T1处输出电压Vo超过第一阈值电压Vth时，输出电压检测块14将电压确定信号Vdet从高电平切换到低电平。在那之后，在根据比较示例的半导体装置100中，虽然在定时T2处计数值Tdet被向上计数到最大值，但是，由于在定时T1处电压确定信号Vdet处于低电平，因此在定时T2处保护开始信号Sdet保持在低电平。
在那之后，在图9所示的示例中，反向电流在从定时T3到T4的时段中发生。在这个反向电流生成时段中，输出电压Vo变为高于电源电压VCC。另一方面，随着电流被寄生晶体管Tr_p从功率MOS晶体管10的栅极引出，升压器电路11的输出信号Vboot变为接近电源电压VCC的电压。
当在定时T4处反向电流流动的状态被消除时，输出电压Vo减小至瞬时变为等于或低于第一阈值电压Vth的电压，并且输出电压检测块14将电压确定信号Vdet从低电平切换到高电平。在定时T4处，从定时器块15输出的计数值Tdet保持在被向上计数到最大值的状态。因此，响应于在定时T4处输出电压Vo降至低于第一阈值电压Vth，保护电路12将保护开始信号Sdet从低电平切换到高电平，以由此接通保护晶体管13。结果，从定时T4起，保护晶体管13被接通以关断功率MOS晶体管10，由此引起以下问题：即使反向电流发生的状态被消除，功率MOS晶体管10也将不返回到接通状态。这是为了通过在异常状态发生时关断功率MOS晶体管10并且维持功率MOS晶体管10被关断的状态而防止异常状态被重复而设置的必要功能(称为锁存停止功能)。但是，在不认为反向电流的发生是异常状态的情况下，有必要在反向电流停止时将功率MOS晶体管10返回到接通状态。但是，在根据比较示例的半导体装置100中，出现以下问题：因为在尝试将已经由于反向电流而处于关断状态的功率MOS晶体管10返回到接通状态时锁存停止功能操作，所以功率MOS晶体管10不能返回到接通状态。
接下来，将描述当在根据第一实施例的半导体装置1中反向电流发生时半导体装置1的操作。图10是用于描述当反向电流发生时根据第一实施例的半导体装置的操作的时序图。
如图10中所示，还是在根据第一实施例的半导体装置1中，响应于在定时T0处控制信号CNT从低电平切换到高电平，升压器电路11的输出信号Vboot被升压至升压电压。然后，在根据第一实施例的半导体装置1中，响应于输出电压Vo在定时T1处超过第一阈值电压Vth，电压确定信号Vdet从高电平切换到低电平。在根据第一实施例的半导体装置1中，响应于电压确定信号Vdet变为低电平，定时器块15的计数值Tdet被复位。当电压确定信号Vdet处于低电平时，计数值Tdet保持在复位状态。如上所述，在定时T2处，当在图9中所示的根据比较示例的半导体装置100中计数值Tdet达到最大值时，在根据第一实施例的半导体装置1中，计数值Tdet保持在复位状态。
接下来，反向电流在从定时T3到T4的时段中发生。在反向电流生成时段中，输出电压Vo高于电源电压VCC。另一方面，随着电流被寄生晶体管Tr_p从功率MOS晶体管10的栅极引出，升压器电路11的输出信号Vboot变为接近电源电压VCC的电压。
当在定时T4处反向电流流动的状态被消除时，输出电压Vo被减小至变为等于或低于第一阈值电压Vth的电压。但是，因为在根据第一实施例的半导体装置1中在定时T4处计数值Tdet处于复位值，所以即使电压确定信号Vdet变成高电平，保护开始信号Sdet也保持在低电平。因此，在第一实施例中，由于保护晶体管13从定时T4起保持在关断状态，因此功率MOS晶体管10重新开始其操作。然后，在定时T5，电压确定信号Vdet响应于输出电压Vo超过第一阈值电压Vth而从高电平切换到低电平，并且计数值Tdet被复位。
如上所述，在根据第一实施例的半导体装置1中，即使在功率MOS晶体管10处于接通状态的时段中反向电流发生，也能够在反向电流流动的状态被消除的情况下返回功率MOS晶体管10的操作。
特别地，当将根据第一实施例的半导体装置1安装在汽车等上时，电源电压VCC从具有大波动的电源装置(诸如电池)被供应。在这种情况下，如果将电容性负载作为负载电路LD连接，那么，由于电源电压VCC的波动，电源电压VCC可能暂时降至低于输出电压Vo。因此，由于电源电压VCC中的暂时降低，反向电流在半导体装置1中流动。此外，可以将电感性负载作为负载电路连接。当使用电感性负载作为负载电路时，反向电流由于反电动势而发生。如果由半导体装置1进行的开关操作由于电源电压VCC的暂时降低或由于负载的反电动势而停止，则会出现问题，例如，整个系统不得不停止。
但是，通过使用根据第一实施例的半导体装置1，即使当反向电流由于电源电压VCC的暂时降低或由于在负载中发生反电动势而发生时，在反向电流流动的状态被消除的情况下，半导体装置1也能够供应电力。因而，根据第一实施例的半导体装置1允许整个系统的操作继续。
此外，在根据第一实施例的半导体装置1中，能够进一步包括通过仅向根据比较示例的半导体装置100添加少量电路而从反向电流状态返回的功能。即，根据第一实施例的半导体装置1能够包括附加功能而不增加电路尺寸。
第二实施例
在第二实施例中，将描述作为保护电路12的另一种形式的保护电路12a。图11是根据第二实施例的半导体装置2的框图。在第二实施例中，用与第一实施例中的附图标记相同的附图标记来表示与第一实施例中描述的部件相同的部件，并且将省略重叠的描述。
如图11中所示，根据第二实施例的半导体装置2包括替代保护电路12的保护电路12a。除了保护电路12的部件以外，保护电路12a还包括复位确定电路(例如，输出电压检测块17)。输出电压检测块17输出在功率MOS晶体管10的源极电压被确定为高于第二阈值电压Vth2的时段中被使能的复位信号RST，第二阈值电压Vth2是通过将预定的第二确定电压Voff2与电源电压VCC相加获得的。要指出的是，在根据第二实施例的半导体装置2中，在输出电压检测块14中设置的第一确定电压被称为Voff1，并且第一阈值电压被称为Vth1。
另外，在根据第二实施例的保护电路12a中，定时器块15不通过电压确定信号Vdet复位计数值Tdet，而是替代的响应于复位信号RST变为使能的而复位计数值Tdet。
接下来，将描述根据第二实施例的保护电路12a的具体电路的示例。图12是根据第二实施例的保护电路12a的框图。如图12中所示，保护电路12a还包括输出电压检测块17。输出电压检测块17包括比较器22和恒定电压源23。在比较器22中，将输出电压Vo输入到反相输入端子，并且将通过将第二确定电压Voff2与电源电压VCC相加而获得的第二阈值电压Vth2输入到非反相输入端子。在恒定电压源23中，负电极连接到电源线，并且正电极连接到比较器22的非反相输入端子。由于恒定电压源23插入在电源线和比较器22的非反相输入端子之间，将通过将第二确定电压Voff2与电源电压VCC相加而获得的第二阈值电压Vth2供应到比较器22的非反相输入端子。
在保护电路12a的定时器块15中，替代由输出电压检测块14输出的电压确定信号Vdet，由输出电压检测块17输出的复位信号RST被输入到与非电路30的一个输入端。
接下来，将描述根据第二实施例的半导体装置2的操作。首先，将描述在根据第二实施例的半导体装置2中反向电流发生时的操作。图13是用于描述当反向电流发生时根据第二实施例的半导体装置的操作的时序图。
如图13中所示，还是在根据第二实施例的半导体装置2中，升压器电路11的输出信号Vboot响应于在定时T0处控制信号CNT从低电平切换到高电平而被升压至升压电压。然后，在根据第二实施例的半导体装置2中，电压确定信号Vdet响应于在定时T1处输出电压Vo超过第一阈值电压Vth1而从高电平切换到低电平。在这个时候，在根据第二实施例的半导体装置2中，由于在输出电压Vo低于第二阈值电压Vth2的时段期间复位信号RST保持在低电平，因此定时器块15的计数值Tdet将不被复位。然后，在根据第二实施例的半导体装置2中，在定时T2，定时器块15的计数值Tdet达到最大值并且其后保持在最大值。
接下来，在从定时T3到T4的时段中反向电流发生。在这个反向电流生成时段中，输出电压Vo变为高于第二阈值电压Vth2，第二阈值电压Vth2被设置成高于电源电压VCC。因此，在反向电流生成时段中，输出电压检测块17将复位信号RST设置为高电平。结果，在根据第二实施例的半导体装置2中，定时器块15的计数值Tdet被复位。
然后，当在定时T4处反向电流流动的状态被消除时，输出电压Vo下降至第一阈值电压Vth或更小。在根据第一实施例的半导体装置1中，由于在定时T4处计数值Tdet处于复位值，因此，即使当电压确定信号Vdet变成高电平时，保护开始信号Sdet也保持在低电平。当在定时T4处输出电压Vo降至低于第二阈值电压Vth2时，输出电压检测块17将复位信号RST从高电平切换到低电平。因此，在第二实施例中，由于保护晶体管13从定时T4起保持处于关断状态，因此功率MOS晶体管10重新开始其操作。然后，在定时T5处，响应于输出电压Vo超过第一阈值电压Vth，电压确定信号Vdet从高电平切换到低电平。另外，在第二实施例中，定时器块15从定时T4起将计数值Tdet向上计数到最大值。
接下来，将描述在功率MOS晶体管10向负载电路LD供应电力的时段期间负载短路发生时根据第二实施例的半导体装置2的操作。图14是用于描述当负载短路发生时根据第二实施例的半导体装置2的操作的时序图。
如图14中所示，在定时T13处以及之前，即，在直到负载短路发生的时段中，执行参考图13所描述的从定时T0到T12的操作。当在定时T13处负载短路发生时，因为输出电压Vo降至低于第一阈值电压Vth1，所以根据第二实施例的半导体装置2将电压确定信号Vdet从低电平切换到高电平。在这个时候，在根据第二实施例的半导体装置2中，由于计数值Tdet已经被向上计数到最大值，因此保护开始信号Sdet立即从低电平切换到高电平，并且保护晶体管13从关断状态切换到接通状态。因此，在根据第二实施例的半导体装置2中，能够通过在负载短路发生之后立即关断功率MOS晶体管10来保护功率MOS晶体管10。
应当指出的是，在根据第一实施例的半导体装置1中，当在功率MOS晶体管10向负载电路LD供应电力的时段期间发生负载短路时，直到定时器块15将计数值Tdet向上计数才能够执行用于保护功率MOS晶体管10的保护晶体管13的操作。
如上所述，在根据第二实施例的半导体装置2中，除了在反向电流发生之后将功率MOS晶体管10返回到接通状态的功能包括在半导体装置2中，还能够执行一旦负载短路发生就保护功率MOS晶体管10的操作。
应当指出的是，上述实施例中所描述的用于使功率MOS晶体管10从反向电流状态返回的功能可应用于具有以下结构的任何半导体装置：其中由于保护晶体管13的结构而形成有在反向电流状态下被激活的寄生晶体管的结构。例如，在其中电路元件(诸如晶体管)形成在具有形成在P子衬底上的N-epi层的半导体衬底上的半导体装置中，形成上述实施例中描述的寄生晶体管。而且，在上述实施例中，虽然已经描述了在一个半导体衬底上形成功率MOS晶体管10、升压器电路11和保护电路12的构造，但是能够将在上述实施例中已经描述的用于从反向电流返回的功能结合到其中功率MOS晶体管10形成在与其上形成升压器电路11和保护电路12的半导体衬底不同的半导体衬底上的构造中。
而且，在上述实施例中描述的半导体装置用作例如用于驱动汽车的方向指示器、前照灯、雨刷电动机、反射镜电动机等的装置的部件。图15示出了在上述实施例中描述的半导体装置的用途示例。
如图15中所示，在汽车中，常常使用诸如灯和电动机的辅助设备。这些辅助设备的操作状态是根据用户的指令切换的。因此，在汽车中，例如，可以使用IPD(智能电源设备)来控制相应辅助设备的操作，在IPD中在上述实施例中已经描述的控制电路(微控制器单元：MCU)、功率MOS晶体管10、用于控制功率MOS晶体管10的升压器电路11、保护电路12等被包含在一个封装中。MCU和IPD由安装在汽车上的电池供应操作电力。作为负载电路，灯泡、LED灯、电动机等连接到半导体装置。
虽然已经依据若干实施例描述了本发明，但是本领域技术人员将认识到，能够用在所附权利要求的精神和范围内的各种修改来实践本发明，并且本发明不限于上述示例。
另外，权利要求的范围不受上述实施例的限制。
另外，要指出的是，申请人的意图在于涵盖所有权利要求要素的等同内容，即使以后在审查(prosecution)期间被修改也是如此。
如本领域普通技术人员期望的，能够组合第一实施例和第二实施例。

Claims (6)

1.一种半导体装置，用于驱动功率MOS晶体管，所述功率MOS晶体管具有被供应有电源电压的漏极和连接到负载电路的源极，所述半导体装置包括：
输出电压检测块，被配置为输出在功率MOS晶体管的源极电压被确定为低于第一阈值电压的时段中被使能的电压确定信号，所述第一阈值电压通过从所述电源电压减去预定的第一确定电压而获得；
定时器块，被配置为响应于指示所述功率MOS晶体管接通的控制信号被使能而将计数值向上计数到预定值；
保护开始指令电路，被配置为响应于所述电压确定信号被使能并且所述计数值达到所述预定值而将保护开始信号切换为被使能；以及
保护晶体管，包括：所述保护开始信号被输入到其的栅极，连接到所述功率MOS晶体管的栅极的漏极，连接到所述功率MOS晶体管的源极的源极和背栅极，以及被供应有所述电源电压的外延层，其中所述定时器块响应于所述电压确定信号被禁用而复位所述计数值。
2.根据权利要求1所述的半导体装置，其中所述保护晶体管形成在包括被供应有所述电源电压的外延层的N型衬底上。
3.根据权利要求1所述的半导体装置，其中所述功率MOS晶体管和所述保护晶体管形成在同一半导体衬底上。
4.根据权利要求3所述的半导体装置，其中所述功率MOS晶体管是具有其中电流在衬底的深度方向上流动的垂直结构的NMOS晶体管。
5.根据权利要求1所述的半导体装置，还包括复位确定电路，所述复位确定电路被配置为输出在所述功率MOS晶体管的源极电压被确定为高于第二阈值电压的时段中被使能的复位信号，所述第二阈值电压通过将预定的第二确定电压与所述电源电压相加而获得，其中所述定时器块不通过所述电压确定信号来复位所述计数值，而是替代地响应于所述复位信号被使能来复位所述计数值。
6.根据权利要求1所述的半导体装置，还包括升压器电路，所述升压器电路被配置为根据所述控制信号向所述功率MOS晶体管的栅极供应升压电压，所述升压电压通过将所述电源电压升压而获得。
CN201710440408.4A 2016-07-11 2017-06-13 半导体装置 Active CN107612531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-136822 2016-07-11
JP2016136822A JP6653635B2 (ja) 2016-07-11 2016-07-11 半導体装置

Publications (2)

Publication Number Publication Date
CN107612531A true CN107612531A (zh) 2018-01-19
CN107612531B CN107612531B (zh) 2022-12-06

Family

ID=60892802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710440408.4A Active CN107612531B (zh) 2016-07-11 2017-06-13 半导体装置

Country Status (3)

Country Link
US (1) US10425074B2 (zh)
JP (1) JP6653635B2 (zh)
CN (1) CN107612531B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109510483A (zh) * 2018-12-25 2019-03-22 维沃移动通信有限公司 一种同步整流电路、充电器及同步整流电路控制方法
WO2020098615A1 (zh) * 2018-11-13 2020-05-22 市光法雷奥（佛山）汽车照明系统有限公司 开关电路
CN113285601A (zh) * 2020-02-19 2021-08-20 北京小米移动软件有限公司 主功率电路和充电器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7077649B2 (ja) * 2018-02-14 2022-05-31 富士電機株式会社 半導体装置
CN111585266B (zh) * 2020-04-20 2023-05-30 上海泓语电气技术有限公司 一种直流配电电子软启动开关
JP7349069B2 (ja) * 2020-09-16 2023-09-22 株式会社オートネットワーク技術研究所 駆動装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898857A (zh) * 2003-12-26 2007-01-17 罗姆股份有限公司 过电流保护电路、电机驱动电路以及半导体装置
CN101325029A (zh) * 2007-06-15 2008-12-17 松下电器产业株式会社 电流驱动电路及显示装置
US20140266098A1 (en) * 2013-03-14 2014-09-18 Chris C. Dao Voltage regulator with current limiter
CN104937839A (zh) * 2013-01-23 2015-09-23 三菱电机株式会社 半导体元件的驱动装置、半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326273A (ja) * 2003-04-23 2004-11-18 Mitsubishi Electric Corp 電源短絡保護回路
JP4271169B2 (ja) * 2004-08-20 2009-06-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4777730B2 (ja) 2005-09-20 2011-09-21 セイコーインスツル株式会社 Ｄｃ−ｄｃコンバータ
DE112006003483B4 (de) * 2005-12-26 2014-09-04 Autonetworks Technologies, Ltd. Energieversorgungssteuerung und Schwellenwerteinstellverfahren dafür
JP4773822B2 (ja) * 2005-12-26 2011-09-14 株式会社オートネットワーク技術研究所 電力供給制御装置
US8295020B2 (en) * 2006-11-30 2012-10-23 Rohm Co., Ltd. Electronic circuit
JP5370090B2 (ja) * 2009-11-12 2013-12-18 アンデン株式会社 過電流検出機能を有したスイッチ回路
JP5759831B2 (ja) * 2010-10-25 2015-08-05 ルネサスエレクトロニクス株式会社 電力用半導体装置及びその動作方法
US9906214B2 (en) * 2014-09-22 2018-02-27 Infineon Technologies Americas Corp. Fault and short-circuit protected output driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898857A (zh) * 2003-12-26 2007-01-17 罗姆股份有限公司 过电流保护电路、电机驱动电路以及半导体装置
CN101325029A (zh) * 2007-06-15 2008-12-17 松下电器产业株式会社 电流驱动电路及显示装置
CN104937839A (zh) * 2013-01-23 2015-09-23 三菱电机株式会社 半导体元件的驱动装置、半导体装置
US20140266098A1 (en) * 2013-03-14 2014-09-18 Chris C. Dao Voltage regulator with current limiter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020098615A1 (zh) * 2018-11-13 2020-05-22 市光法雷奥（佛山）汽车照明系统有限公司 开关电路
US11431336B2 (en) 2018-11-13 2022-08-30 Valeo Vision Switching circuit
CN109510483A (zh) * 2018-12-25 2019-03-22 维沃移动通信有限公司 一种同步整流电路、充电器及同步整流电路控制方法
CN113285601A (zh) * 2020-02-19 2021-08-20 北京小米移动软件有限公司 主功率电路和充电器

Also Published As

Publication number Publication date
US20180013414A1 (en) 2018-01-11
CN107612531B (zh) 2022-12-06
US10425074B2 (en) 2019-09-24
JP2018011117A (ja) 2018-01-18
JP6653635B2 (ja) 2020-02-26

Similar Documents

Publication Publication Date Title
CN107612531A (zh) 半导体装置
DE3884058T2 (de) Hochspannungshalbleiter mit integrierter Niederspannungsschaltung.
US9966871B2 (en) Rectification device, alternator, and power conversion device
CN106602901B (zh) 整流器、使用该整流器的交流发电机以及电源
US10418809B2 (en) Power management integrated circuit for driving inductive loads
EP3343598B1 (en) Semiconductor device
JP2010130822A (ja) 半導体装置
CN103378850B (zh) 输出电路
US9755548B2 (en) Bootstrap compensation circuit and power module
US10008835B2 (en) Semiconductor apparatus
WO2018119581A1 (en) Methods and apparatus for negative output voltage active clamping using floating bandgap reference and temperature compensation
US10692774B2 (en) Semiconductor device
EP3646464B1 (en) High-side gate driver
US20210351177A1 (en) Semiconductor device
US20230223746A1 (en) Clamper, input circuit, and semiconductor device
JP6563266B2 (ja) 車両用電源制御装置
US20230133872A1 (en) Gate control circuit, semiconductor device, electronic apparatus, and vehicle
WO2022201817A1 (ja) スイッチ装置、電子機器、車両
CN203983279U (zh) 一种电源电压负载转储保护电路
WO2024084833A1 (ja) 半導体装置、電子機器、車両
US20230369961A1 (en) Semiconductor module
US20240097677A1 (en) Switching device, electronic device, and vehicle
JP2023102544A (ja) 半導体装置、電子機器、車両
US7436223B2 (en) Technique for improving negative potential immunity of an integrated circuit
JP2024060182A (ja) 半導体装置、電子機器、車両

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant