CN108110132A - 电子部件及其制造方法 - Google Patents

电子部件及其制造方法 Download PDF

Info

Publication number
CN108110132A
CN108110132A CN201711171934.1A CN201711171934A CN108110132A CN 108110132 A CN108110132 A CN 108110132A CN 201711171934 A CN201711171934 A CN 201711171934A CN 108110132 A CN108110132 A CN 108110132A
Authority
CN
China
Prior art keywords
substrate
convex block
electronic unit
terminal
function element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711171934.1A
Other languages
English (en)
Inventor
黑柳琢真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN108110132A publication Critical patent/CN108110132A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

电子部件及其制造方法。一种电子部件包括：第一基板；第二基板，其被安装在第一基板上，使得第二基板的下表面隔着气隙面向第一基板的上表面；凸块，其将第一基板的上表面和第二基板的下表面接合，并且将第一基板和第二基板电连接；端子，其被设置在第一基板的下表面上；以及通孔布线，其贯穿第一基板以及凸块的至少一部分，并且将凸块和端子电连接。

Description

电子部件及其制造方法
技术领域
本发明的特定方面涉及电子部件及其制造方法。
背景技术
利用凸块(bump)将基板彼此接合以使得基板隔着气隙面向彼此的方法已用于封装诸如声波装置的电子部件。已知提供穿透基板并与凸块接触的贯通电极(通孔布线：viawiring)，如例如日本专利申请公布No.2007-305955和2002-305282中所公开的。
当减小凸块尺寸以减小电子部件的尺寸时，与基板的接合面积减小。与基板的接合面积的减小使凸块与基板之间的连接劣化。
发明内容
根据本发明的第一方面，提供了一种电子部件，该电子部件包括：第一基板；第二基板，其被安装在第一基板上，以使得第二基板的下表面隔着气隙面向第一基板的上表面；凸块，其将第一基板的上表面和第二基板的下表面接合，并且将第一基板和第二基板电连接；端子，其被设置在第一基板的下表面上；以及通孔布线，其贯穿第一基板以及凸块的至少一部分，并且将凸块和端子电连接。
根据本发明的第二方面，提供了一种制造电子部件的方法，该方法包括以下步骤：利用凸块将第二基板安装在第一基板上，使得第二基板的下表面隔着气隙面向第一基板的上表面，所述凸块将第一基板的上表面和第二基板的下表面接合，并且将第一基板和第二基板电连接；在将第二基板安装在第一基板上之后，形成贯穿第一基板以及凸块的至少一部分的贯通孔；在贯通孔中形成通孔布线；以及在第一基板的下表面上形成电连接至通孔布线的端子。
附图说明
图1是根据第一比较例的电子部件的横截面图；
图2A和图2B是第一比较例中的凸块附近的横截面图；
图3A是根据第一比较例的电子部件的横截面图，并且图3B是凸块附近的放大图；
图4A和图4B分别是根据第一实施方式的电子部件的横截面图和平面图；
图5A和图5B是示出功能元件的示例的横截面图；
图6A是根据第一实施方式的电子部件的横截面图，并且图6B是凸块附近的横截面图；
图7是根据第一实施方式的第一变型的电子部件的横截面图；
图8是根据第二实施方式的电子部件的横截面图；
图9A至图9D是示出根据第二实施方式的电子部件的制造方法的横截面图(第1部分)；
图10A至图10C是示出根据第二实施方式的电子部件的制造方法的横截面图(第2部分)；
图11A至图11C是示出根据第二实施方式的电子部件的制造方法的横截面图(第3部分)；
图12A至图12C是示出根据第二实施方式的电子部件的制造方法的横截面图(第4部分)；
图13是示出根据第二实施方式的电子部件的制造方法的横截面图(第5部分)；以及
图14是根据第三实施方式的电子部件的横截面图。
具体实施方式
第一比较例
图1是根据第一比较例的电子部件的横截面图。如图1所示，基板20被安装在基板10的上表面上。基板10是绝缘基板，例如是由高温共烧陶瓷(HTCC)或低温共烧陶瓷(LTCC)制成的陶瓷基板，或者是树脂基板。端子14被设置在基板10的下表面上，并且端子18被设置在基板10的上表面上。端子14是提供与外部装置的电连接的外部端子，例如是脚焊盘。端子18是凸块38接合到的焊盘。形成贯穿基板10的通孔布线16。通孔布线16将端子14和18电连接。端子14和18以及通孔布线16是诸如铜层、金层或铝层的金属层。
功能元件22和端子28被设置在基板20的下表面上。端子28是凸块38接合到的焊盘。功能元件22是声波元件等。端子28和功能元件22电连接。基板20通过凸块38安装在基板10上。密封部分30被设置在基板10上以覆盖基板20。密封部分30没有形成在基板10和20之间，并且功能元件22隔着气隙25面向基板10。由于功能元件22暴露于气隙25，所以功能元件22的振动未被抑制。凸块38例如是铜凸块、金凸块或焊料凸块。密封部分30由诸如树脂的绝缘材料或者诸如焊料的金属制成。端子14经由通孔布线16、端子18、凸块38和端子28电连接至功能元件22。
图2A和图2B是第一比较例中的凸块附近的横截面图。如图2A所示，当凸块38的直径大时，凸块38与端子18和28之间的接触面积大。因此，凸块38与端子18和28之间的接合强度高。
如图2B所示，当凸块38的直径小时，凸块38与端子18和28之间的接触面积小。因此，凸块38与端子18和28之间的接合强度低。
图3A是根据第一比较例的电子部件的横截面图，图3B是凸块附近的放大图。当基板10和20具有不同的线性热膨胀系数时，对电子部件的热处理可能导致基板10和/或20产生应变。对电子部件的热处理的示例包括用于将电子部件安装在印刷板上的回流工艺。例如，当基板10具有比基板20大的线性热膨胀系数时，基板10向上翘曲，如图3A所示。如图3B所示，应力集中在凸块38附近，发生凸块38从端子18的剥离56。如上所述，凸块38与基板10和/或20之间的连接劣化。这可能切断端子14与功能元件22之间的电连接。
第一实施方式
图4A和图4B分别是根据第一实施方式的电子部件的横截面图和平面图。图4B对应于沿图4A中的线A-A截取的横截面图。如图4A所示，通孔布线16贯穿端子18并到达凸块38内部。如图4B所示，通孔布线16被设置在凸块38内部。凸块38被气隙25围绕。密封部分30围绕凸块38和气隙25。
图5A和图5B分别是示出功能元件的示例的平面图和横截面图。如图5A所示，功能元件22是表面声波谐振器。基板20是压电基板，叉指换能器(IDT)40和反射器42形成在基板20(图4A中的下表面，这在下文同样适用)上。IDT 40包括面向彼此的一对梳状电极40a。梳状电极40a中的每一个包括多个电极指40b以及电极指40b所耦合至的汇流条40c。反射器42被设置在IDT 40的两侧。IDT 40在基板20上激励表面声波。压电基板例如是钽酸锂基板或铌酸锂基板。IDT 40和反射器42由例如铝膜或铜膜形成。压电基板可接合至诸如蓝宝石基板、氧化铝基板、尖晶石基板或硅基板的支承基板的下表面。可形成覆盖IDT 40和反射器42的保护膜或温度补偿膜。在这种情况下，保护膜或温度补偿膜和表面声波谐振器作为整体充当功能元件22。
如图5B所示，功能元件22是压电薄膜谐振器。压电膜46被设置在基板20上。下电极44和上电极48被设置为夹住压电膜46。气隙45形成在下电极44与基板20之间。下电极44和上电极48在压电膜46内部激励厚度伸缩模式的声波。例如，下电极44和上电极48由诸如钌膜的金属膜形成。例如，压电膜46是氮化铝膜。基板20是绝缘基板或半导体基板。如图5A和图5B所示，功能元件22包括激励声波的电极。因此，功能元件22被气隙25覆盖以不抑制声波。其它结构与第一比较例相同，因此省略其描述。
图6A是根据第一实施方式的电子部件的横截面图，图6B是凸块附近的横截面图。如图6A所示，当基板10和20具有不同的线性热膨胀系数时，如第一比较例中那样，基板10和/或20由于热应力而翘曲。如图6B所示，即使当发生凸块38从端子18的剥离56时，由于通孔布线16被设置在凸块38内部，所以维持了通孔布线16与凸块38之间的电连接。另外，由于通孔布线16被设置在凸块38和基板10内部，所以基板10的翘曲减小。因此，凸块38从端子18的剥离被抑制。因此，维持了端子14与功能元件22之间的电连接。
图7是根据第一实施方式的第一变型例的电子部件的横截面图。如图7所示，通孔布线16贯穿凸块38并到达基板20内部。其它结构与第一实施方式相同，因此省略其描述。
由于通孔布线16贯穿凸块38并到达基板20内部，所以即使当凸块38从端子28剥离时，也维持了凸块38与端子28之间的电连接。另外，基板10和/或20的翘曲进一步减小。因此，抑制了凸块38从端子18和/或28剥离。
在第一实施方式及其变型中，基板20(第二基板)被安装在基板10(第一基板)上，使得基板20的下表面隔着气隙25面向基板10的上表面。凸块38将基板10的上表面和基板20的下表面接合在一起，并且将基板10和基板20电连接。通孔布线16贯穿基板10以及凸块38的至少一部分，并且将凸块38和端子14电连接。即使当基板10和/或20如图6A和图6B所示翘曲时，此结构也减小了凸块38与基板10和/或20之间的电连接的劣化。
功能元件22被设置在基板20的下表面上以隔着气隙25面向基板10的上表面。由于功能元件22暴露于气隙25，所以无法提供用于加强凸块38的构件(例如，底部填充剂)。在这样的情况下，凸块38与基板10和/或20之间的电连接容易劣化。因此，通孔布线16优选地穿透凸块38的至少一部分。
另外，密封部分30接合至基板10的上表面，包围基板20，并且密封气隙25。由于密封部分30密封气隙25，所以无法进行凸块38的加强。在这样的情况下，凸块38与基板10和/或20之间的电连接容易劣化。因此，通孔布线16优选地穿透凸块38的至少一部分。
另外，如图4B所示，在平面图中，凸块38被气隙25包围。在这样的情况下，凸块38与基板10和/或20之间的电连接容易劣化。因此，通孔布线16优选地穿透凸块38的至少一部分。
如图7所示，通孔布线16贯穿凸块38并且与基板20接触。此结构进一步减小了凸块38与基板10和/或20之间的电连接的劣化。
第二实施方式
图8是根据第二实施方式的电子部件的横截面图。如图8所示，基板10包括支承基板10a以及接合在支承基板10a上的压电基板10b。功能元件12被设置在基板10上。端子18电连接至功能元件12。功能元件12是图5A所示的表面声波元件。在平面图中，去除了压电基板10b，并且设置环状金属层37以围绕端子18。环状电极36被设置在环状金属层37上。设置在基板20的下表面上的功能元件22是图5B所示的压电薄膜谐振器。在平面图中，密封部分30被设置为包围基板20。密封部分30是由焊料等制成的金属构件，并且接合至环状电极36。盖32被设置在基板20和密封部分30上。盖32是由可伐合金(kovar)等制成的金属板或者由绝缘材料制成的板。保护膜34被设置为覆盖环状金属层37、环状电极36、密封部分30和盖32。保护膜34是金属膜或绝缘膜。其它结构与第一实施方式相同，因此省略其描述。
第二实施方式的制造方法
图9A至图13是示出根据第二实施方式的电子部件的制造方法的横截面图。如图9A所示，压电基板10b的下表面被接合在支承基板10a的上表面上。支承基板10a例如是蓝宝石基板，压电基板10b例如是膜厚度为10至20μm的钽酸锂基板。在晶圆状态下执行接合。接合方法的示例包括将支承基板10a的上表面和压电基板10b的下表面活化然后在常温下将它们接合在一起的方法以及利用粘合剂接合基板的方法。
如图9B所示，在压电基板10b上形成具有孔径50的、由光刻胶制成的掩模层52。如图9C所示，使用掩模层52作为掩模来去除压电基板10b以形成孔径50。例如通过喷砂(blasting)、离子研磨或湿法蚀刻来去除压电基板10b。然后，将掩模层52剥离。如图9D所示，在孔径50内部压电基板10b上形成将作为环状金属层37的金属层37a。金属层37a例如是铜层。金属层37a如下形成。例如，在基板10上通过溅射形成种子层(例如，膜厚度为100μm的钛层以及膜厚度为200μm的铜层)，然后在种子层上形成镀层。
如图10A所示，去除压电基板10b上的金属层37a。通过例如化学机械抛光(CMP)来去除金属层37a。此工艺将环状金属层37嵌入孔径50中。如图10B所示，在压电基板10b的上表面上形成功能元件12和端子18。功能元件12例如由从基板10侧按照这一次序层叠的钛膜和铝膜形成。端子18具有例如2.5μm的膜厚度，并且例如由从基板10侧按照这一次序层叠的钛膜和金膜形成。如图10C所示，在环状金属层37上形成环状电极36。环状电极36例如由从基板10侧按照这一次序层叠的钛膜和镍膜形成，并且通过蒸发和剥离来形成。
如图11A所示，在基板10上按照倒装芯片方式安装基板20。基板20是单独地分离的芯片，并且在基板20的下表面上形成作为凸块38的钉头金凸块(gold stud bump)。如图11B所示，将焊料板置于基板10上以覆盖基板20。将盖32置于焊料板上。利用盖32将焊料板压在基板10上并且将焊料板加热至大于焊料板的熔点的温度。例如，SnAg焊料的熔点是大约220℃。因此，将焊料板加热至等于或大于230℃的温度。此工艺使焊料板熔融，从而形成密封部分30。密封部分30形成环状电极36和合金。因此，密封部分30与环状金属层37接合。由于盖32具有良好的可焊性，所以密封部分30与盖32接合。盖32与基板20的上表面接触，但是不与基板20的上表面接合。基板10的上表面与基板20的下表面之间的距离例如是10至20μm。随后，对基板10的下表面进行抛光以使基板10变薄至例如100至150μm的膜厚度。
如图11C所示，利用激光束照射基板10的下表面以形成贯穿基板10、端子18以及凸块38的一部分的贯通孔54。激光束例如是YAG激光的三阶谐波。激光束可以是二氧化碳激光束。贯通孔54可未必到达端子28，或者可到达基板20。在以下的图中，在右侧示出贯通孔54到达基板20的情况，在左侧示出贯通孔54仅到达凸块38内部的情况。贯通孔54的上表面具有例如10μm的直径，贯通孔54的下表面具有例如45μm的直径。
如图12A所示，在贯通孔54内部和基板10下面形成金属层16c。金属层16c例如是铜层。金属层16c如下形成。例如，通过溅射形成种子层16a(例如，膜厚度为100μm的钛层以及膜厚度为200μm的铜层)，然后在种子层16a下面形成镀层16b。如图12B所示，去除支承基板10a下面的金属层16c。通过例如CMP来去除金属层16c。此工艺将通孔布线16嵌入贯通孔54内。如图12C所示，在支承基板10的下表面上形成与通孔布线16接触的端子14。
如图13所示，通过例如划片来切割盖32、密封部分30、基板10。此工艺分离各个电子部件。然后，在切割开的各个电子部件上形成保护膜34。通过例如滚镀来形成保护膜34。上述工艺完成了根据第二实施方式的电子部件。
在第二实施方式中，如图11A所示，在将基板20安装在基板10上之后，形成如图11C所示的贯穿基板10以及凸块38的至少一部分的贯通孔54。如图12B所示，通孔布线16形成在贯通孔内部。这些工艺允许形成贯穿基板10并被设置在凸块38的至少一部分中的通孔布线16。
如第二实施方式中所描述的，基板10可包括支承基板10a以及接合在支承基板10a上的压电基板10b。已描述了设置在基板10的上表面上的功能元件12是表面声波元件并且设置在基板20的下表面上的功能元件22是压电薄膜谐振器的情况。然而，基板10上的功能元件12可以是压电薄膜谐振器，并且基板20上的功能元件22可以是表面声波元件。功能元件12和22二者可以是表面声波元件或压电薄膜谐振器。
功能元件12可形成滤波器，功能元件22可形成滤波器。功能元件12和22可形成诸如双工器的复用器。
第三实施方式
图14是根据第三实施方式的电子部件的横截面图。如图14所示，凸块38和环状密封部分35被设置在基板10与基板20之间。环状密封部分35被设置在基板10和20的周边。环状密封部分35由诸如铜层、金层或焊料层的金属层形成。功能元件12被设置在基板10的上表面上，并且功能元件22被设置在基板20的下表面上。其它结构与第一实施方式相同，因此省略其描述。如第三实施方式中所描述的，密封部分可被设置在基板10与基板20之间。
在第一至第三实施方式中，功能元件12和/或22可以是诸如放大器和/或开关的有源元件。另选地，功能元件12和/或22可以是诸如电感器和/或电容器的无源元件。
尽管详细描述了本发明的实施方式，将理解，在不脱离本发明的精神和范围的情况下，可对其进行各种改变、置换和变化。

Claims (9)

1.一种电子部件，该电子部件包括：
第一基板；
第二基板，该第二基板被安装在所述第一基板上，使得所述第二基板的下表面隔着气隙面向所述第一基板的上表面；
凸块，该凸块将所述第一基板的上表面和所述第二基板的下表面接合，并且将所述第一基板和所述第二基板电连接；
端子，该端子被设置在所述第一基板的下表面上；以及
通孔布线，该通孔布线贯穿所述第一基板以及所述凸块的至少一部分，并且将所述凸块和所述端子电连接。
2.根据权利要求1所述的电子部件，其中，在平面图中，所述凸块被所述气隙包围。
3.根据权利要求1或2所述的电子部件，该电子部件还包括：
功能元件，该功能元件被设置在所述第二基板的下表面上，以隔着所述气隙面向所述第一基板的上表面。
4.根据权利要求3所述的电子部件，该电子部件还包括：
密封部分，该密封部分与所述第一基板的上表面接合，包围所述第二基板，并且密封所述气隙。
5.根据权利要求3所述的电子部件，其中，所述功能元件是声波元件。
6.根据权利要求1或2所述的电子部件，其中，所述通孔布线贯穿所述凸块并且与所述第二基板接触。
7.根据权利要求1或2所述的电子部件，其中，所述第一基板的线性热膨胀系数大于所述第二基板的线性热膨胀系数。
8.根据权利要求1或2所述的电子部件，其中，所述第一基板包括支承基板以及接合在所述支承基板上的压电基板。
9.一种制造电子部件的方法，该方法包括以下步骤：
利用凸块将第二基板安装在第一基板上，使得所述第二基板的下表面隔着气隙面向所述第一基板的上表面，所述凸块将所述第一基板的上表面和所述第二基板的下表面接合，并且将所述第一基板和所述第二基板电连接；
在将所述第二基板安装在所述第一基板上之后，形成贯穿所述第一基板以及所述凸块的至少一部分的贯通孔；
在所述贯通孔中形成通孔布线；以及
在所述第一基板的下表面上形成电连接至所述通孔布线的端子。
CN201711171934.1A 2016-11-25 2017-11-22 电子部件及其制造方法 Withdrawn CN108110132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-229474 2016-11-25
JP2016229474A JP2018085705A (ja) 2016-11-25 2016-11-25 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
CN108110132A true CN108110132A (zh) 2018-06-01

Family

ID=62192893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711171934.1A Withdrawn CN108110132A (zh) 2016-11-25 2017-11-22 电子部件及其制造方法

Country Status (3)

Country Link
US (1) US20180151794A1 (zh)
JP (1) JP2018085705A (zh)
CN (1) CN108110132A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199820A (zh) * 2018-11-20 2020-05-26 太阳诱电株式会社 电感器、滤波器和多路复用器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018164126A (ja) * 2017-03-24 2018-10-18 セイコーエプソン株式会社 振動デバイス、発振器、ジャイロセンサー、電子機器および移動体
TWI706857B (zh) * 2019-01-29 2020-10-11 璦司柏電子股份有限公司 具有金屬導熱凸塊接墊的陶瓷基板組件、元件及其製法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
JP4744213B2 (ja) * 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
WO2008059674A1 (fr) * 2006-11-13 2008-05-22 Murata Manufacturing Co., Ltd. Elément d'onde interne acoustique, dispositif d'onde interne acoustique et leur procédé de fabrication
CN101965683B (zh) * 2008-03-19 2014-01-29 株式会社村田制作所 表面声波装置
JP2009278422A (ja) * 2008-05-15 2009-11-26 Hitachi Media Electoronics Co Ltd 弾性表面波デバイス及びその製造方法
JP2010263114A (ja) * 2009-05-08 2010-11-18 Seiko Epson Corp 電子部品とその製造方法
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP6335476B2 (ja) * 2013-11-06 2018-05-30 太陽誘電株式会社 モジュール
JP6397352B2 (ja) * 2015-02-19 2018-09-26 太陽誘電株式会社 弾性波デバイス
JP6509147B2 (ja) * 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199820A (zh) * 2018-11-20 2020-05-26 太阳诱电株式会社 电感器、滤波器和多路复用器

Also Published As

Publication number Publication date
US20180151794A1 (en) 2018-05-31
JP2018085705A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6315716B2 (ja) 弾性波デバイス
JP6509147B2 (ja) 電子デバイス
JP6454299B2 (ja) 弾性波デバイス
JP6449836B2 (ja) 電子部品およびその製造方法
JP2006173557A (ja) 中空型半導体装置とその製造方法
JP6810599B2 (ja) 電子部品およびその製造方法
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP6653646B2 (ja) 電子部品およびその製造方法
KR20060128640A (ko) 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기
JP6934340B2 (ja) 電子部品
JP2006246112A (ja) 弾性表面波デバイスおよびその製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
CN108110132A (zh) 电子部件及其制造方法
TWI614207B (zh) 電子裝置及電子裝置的製造方法
JP6433930B2 (ja) 弾性波デバイス
JP5269301B2 (ja) 弾性表面波装置
JP7373305B2 (ja) 弾性波デバイスおよびその製造方法
JP2021027383A (ja) 弾性波装置
WO2006123653A1 (ja) 圧電デバイス
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP7480462B2 (ja) 圧電デバイスおよびその製造方法
JP7068837B2 (ja) 弾性波デバイスおよびその製造方法
JP2006128327A (ja) 電子部品及びその製造方法
CN115800942A (zh) 滤波装置及滤波装置的形成方法
JP2013138511A (ja) 弾性波装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180601