CN108110002A - 一种互补型SiC双极集成晶体管及其制作方法 - Google Patents
一种互补型SiC双极集成晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108110002A CN108110002A CN201711361495.0A CN201711361495A CN108110002A CN 108110002 A CN108110002 A CN 108110002A CN 201711361495 A CN201711361495 A CN 201711361495A CN 108110002 A CN108110002 A CN 108110002A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- boss
- thickness
- layer
- surface area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title description 2
- 238000002161 passivation Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 18
- 238000007687 exposure technique Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 239000000047 product Substances 0.000 claims description 10
- 238000010894 electron beam technology Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 108091008747 NR2F3 Proteins 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 57
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种互补型SiC双极集成晶体管，衬底之上依次设置有八个外延层，钝化层覆盖在各个外延层的表面与侧壁以及第一外延层末端之外衬底的上表面；第八外延层的上端面覆盖有电极一，第八外延层末端之外第七外延层的上端表面覆盖有电极二，第七外延层末端之外第六外延层的上端表面覆盖有电极三，第四外延层末端之外第三外延层的上端表面覆盖有电极四，第三外延层末端之外第二外延层的上端表面覆盖有电极五，第二外延层末端之外第一外延层的上端表面覆盖有电极六。本发明还公开了该种互补型SiC双极集成晶体管的制作方法。本发明pnp晶体管与npn晶体管采用上下分布的纵向结构，结构参数设计相互独立。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种互补型SiC双极集成晶体管，本发明还涉及该种互补型SiC双极集成晶体管的制作方法。
背景技术
以碳化硅(SiC)材料制作的SiC集成电路，具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大及热稳定性好等优点，SiC集成电路能够工作在极端环境下的能力也已得到业界认可。其中，SiC双极集成电路，因其不存在栅氧化层可靠性问题，更适用于高温环境。然而，由于SiC独特的性质，其集成双极晶体管及制造工艺均不兼容于现有技术。
2008年，Shakti Singh和James A.Cooper等在其论文《Demonstration andCharacterization of Bipolar Monolithic Integrated Circuits in 4H-SiC》中公开了第一块SiC TTL集成电路，测试结果显示，其可以正常工作在300℃的高温环境中。2011年，Shakti Singh和James A.Cooper等在其论文《Bipolar Integrated Circuits in 4H-SiC》中公开了可以承受600℃高温的SiC TTL集成电路，进一步实验验证了SiC TTL集成电路的高温性能。但所公开的SiC TTL集成电路中都只集成了npn晶体管。2014年，Luigia Lanni,Bengt Gunnar Malm等在论文《Lateral p-n-p Transistors and Complementary SiCBipolar Technology》中，首次公开了互补型SiC双极集成电路，成功将SiC pnp晶体管引入SiC集成电路中，实现了npn晶体管与pnp晶体管的互补集成，但所报道的pnp晶体管与npn晶体管共用同一外延层，使得pnp晶体管与npn晶体管的参数设计存在相互限制的问题，制约了互补型SiC TTL集成电路性能的进一步提高。
鉴于此，针对上述技术问题，有必要研制一种高性能、高可行性的互补型SiC集成双极晶体管，用于改善纯SiC npn晶体管集成电路设计复杂度高及现有互补型SiC集成双极晶体管设计相互限制等问题。
发明内容
本发明的目的是提供一种互补型SiC双极集成晶体管，解决了现有技术的纯SiCnpn晶体管集成电路设计复杂与传统互补型SiC双极集成电路性能不足的问题。
本发明的另一目的是提供该种互补型SiC双极集成晶体管的制作方法。
本发明所采用的技术方案是，一种互补型SiC双极集成晶体管，包括衬底，
衬底的上端面设置有第一外延层，即npn晶体管的发射区，该第一外延层的材料为n型SiC，
第一外延层的上端面设置有第二外延层，即npn晶体管的基区，该第二外延层的材料为p型SiC，
第二外延层的上端面设置有第三外延层，即npn晶体管的集电区，该第三外延层的材料为n型SiC，
第三外延层的上端面设置有第四外延层，即pn结隔离层的p层，该第四外延层的材料为p型SiC，
第四外延层的上端面设置有第五外延层，即pn结隔离层的n层，该第五外延层的材料为n型SiC，
第五外延层的上端面设置有第六外延层，即pnp晶体管的集电区，该第六外延层的材料为p型SiC，
第六外延层的上端面设置有第七外延层，即pnp晶体管的基区，该第七外延层的材料为n型SiC，
第七外延层的上端面设置有第八外延层，即pnp晶体管的发射区，该第八外延层的材料为p型SiC，
还包括钝化层，钝化层覆盖在各个外延层的表面与侧壁以及第一外延层末端之外衬底的上表面；
第八外延层的上端面覆盖有电极一，即pnp晶体管的发射极；
第八外延层末端之外第七外延层的上端表面覆盖有电极二，即pnp晶体管的基极；
第七外延层末端之外第六外延层的上端表面覆盖有电极三，即pnp晶体管的集电极；
第四外延层末端之外第三外延层的上端表面覆盖有电极四，即npn晶体管的集电极；
第三外延层末端之外第二外延层的上端表面覆盖有电极五，即npn晶体管的基极；
第二外延层末端之外第一外延层的上端表面覆盖有电极六，即npn晶体管的发射极。
本发明所采用的另一技术方案是，一种互补型SiC双极集成晶体管的制作方法，按照以下步骤实施：
步骤1：采用CVD的方法，在衬底上表面依次生长第一外延层、第二外延层、第三外延层、第四外延层、第五外延层、第六外延层、第七外延层、第八外延层；
步骤2：在第八外延层上采用曝光技术，获得图形化表面；
步骤3：在图形化表面上进行刻蚀，采用干法刻蚀，形成第八外延层的凸台八；
步骤4：在第八外延层和第七外延层上表面采用曝光技术，获得图形化表面；
步骤5：在图形化表面上进行刻蚀，采用干法刻蚀，形成第七外延层的凸台七；
步骤6：在第八外延层、第七外延层、第六外延层上表面采用曝光技术，获得图形化表面；
步骤7：在图形化表面上进行刻蚀，采用干法刻蚀，形成第六外延层的凸台六；
步骤8：在第八外延层、第七外延层、第六外延层、第三外延层上表面采用曝光技术，获得图形化表面；
步骤9：在图形化表面上进行刻蚀，采用干法刻蚀，形成第三外延层的凸台三；
步骤10：在第八外延层、第七外延层、第六外延层、第三外延层、第二外延层上表面采用曝光技术，获得图形化表面；
步骤11：在图形化表面上进行刻蚀，采用干法刻蚀，形成第二外延层的凸台二；
步骤12：在第八外延层、第七外延层、第六外延层、第三外延层、第二外延层、第一外延层上表面采用曝光技术，获得图形化表面；
步骤13：在图形化表面上进行刻蚀，采用干法刻蚀，形成第一外延层的凸台一；
步骤14：在整个器件结构的上端表面及侧壁生长钝化层，使得钝化层(10)覆盖各个凸台的表面与侧壁；
步骤15：对钝化层进行刻蚀，将各个凸台上表面的钝化层刻蚀开窗口，窗口面积为0.01μm2-2000μm2，保留其他部分的钝化层；
步骤16：在各个凸台上表面所暴露的区域淀积欧姆金属；
步骤17：对步骤16得到的制品在氮气或惰性气体保护下快速热退火，退火温度为500℃-1200℃，退火时间为10秒-10分钟；
步骤18：在欧姆金属上淀积互连金属，得到互补型SiC双极集成晶体管。
本发明的有益效果是，实现了SiC pnp晶体管与npn晶体管的互补集成，在功能上SiC pnp晶体管与npn晶体管可工作在互补状态，有利于简化逻辑运算电路的设计复杂度，提高互补型SiC双极集成电路的性能；在结构上pnp晶体管与npn晶体管采用上下分布的纵向结构，结构参数设计相互独立，pnp晶体管与npn晶体管内部连接处以np结为隔离层，各管之间通过外部金属互联实现逻辑运算功能，在结构参数设计中不存在相互制约的问题；本发明为互补型SiC双极集成电路提供可行的技术方案，具有良好的应用前景。
附图说明
图1是本发明双极集成晶体管的截面示意图；
图2是本发明起始状态半绝缘SiC衬底结构示意图；
图3是本发明完成各层外延层制作后的结构示意图；
图4是本发明第一次台面刻蚀后的结构示意图；
图5是本发明第二次台面刻蚀后的结构示意图；
图6是本发明第三次台面刻蚀后的结构示意图；
图7是本发明第四次台面刻蚀后的结构示意图；
图8是本发明第五次台面刻蚀后的结构示意图；
图9是本发明第六次台面刻蚀后的结构示意图；
图10是本发明制作二氧化硅钝化层的结构示意图；
图11是本发明腐蚀二氧化硅开窗口的结构示意图；
图12是本发明制作欧姆金属的结构示意图；
图13为本发明各个电极的位置结构示意图。
图中，1.衬底，2.第一外延层，3.第二外延层，4.第三外延层，5.第四外延层，6.第五外延层，7.第六外延层，8.第七外延层，9.第八外延层，10.钝化层，11.电极一，12.电极二，13.电极三，14电极四，15.电极五，16.电极六。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
以下文本中的上下方位以图1所示为基准，实际位置以此类推。
参照图1、图13，本发明的互补型SiC双极集成晶体管结构是，包括衬底1(即半绝缘SiC衬底)，衬底1厚度为100μm-1000μm，衬底1上下端表面积为0.01μm2-2000cm2；
衬底1的上端面设置有第一外延层2，即npn晶体管的发射区，该第一外延层2的材料为n型SiC，该第一外延层2的厚度为0.1μm-5.0μm，该第一外延层2的上下端表面积为0.01μm2-2000cm2；
第一外延层2的上端面设置有第二外延层3，即npn晶体管的基区，该第二外延层3的材料为p型SiC，第二外延层3的厚度为0.05μm-2.0μm，第二外延层3的上下端表面积为0.01μm2-2000cm2；
第二外延层3的上端面设置有第三外延层4，即npn晶体管的集电区，该第三外延层4的材料为n型SiC，该第三外延层4的厚度为0.2μm-6.0μm，该第三外延层4的上下端表面积为0.01μm2-2000cm2；
第三外延层4的上端面设置有第四外延层5，即pn结隔离层的p层，该第四外延层5的材料为p型SiC，该第四外延层5的厚度为0.1μm-1.0μm，该第四外延层5的上下端表面积为0.01μm2-2000cm2；
第四外延层5的上端面设置有第五外延层6，即pn结隔离层的n层，该第五外延层6的材料为n型SiC，该第五外延层6的厚度为0.1μm-5.0μm，该第五外延层6的上下端表面积为0.01μm2-2000cm2；
第五外延层6的上端面设置有第六外延层7，即pnp晶体管的集电区，该第六外延层7的材料为p型SiC，该第六外延层7的厚度为0.2μm-6.0μm，该第六外延层7的上下端表面积为0.01μm2-2000cm2；
第六外延层7的上端面设置有第七外延层8，即pnp晶体管的基区，该第七外延层8的材料为n型SiC，该第七外延层8的厚度为0.05μm-2.0μm，该第七外延层8的上下端表面积为0.01μm2-2000cm2；
第七外延层8的上端面设置有第八外延层9，即pnp晶体管的发射区，该第八外延层9的材料为p型SiC，该第八外延层9的厚度为0.1μm-5.0μm，该第八外延层9的上下端表面积为0.01μm2-2000cm2；
还包括钝化层10，钝化层10覆盖在各个外延层的表面与侧壁以及第一外延层2末端之外衬底1的上表面，钝化层10厚度为0.01μm-2μm；
第八外延层9的上端面覆盖有电极一11，即pnp晶体管的发射极，电极一11的厚度为0.01μm-1.0μm；
第八外延层9末端之外第七外延层8的上端表面覆盖有电极二12，即pnp晶体管的基极，电极二12的厚度为0.01μm-1.0μm；
第七外延层8末端之外第六外延层7的上端表面覆盖有电极三13，即pnp晶体管的集电极，电极三13的厚度为0.01μm-1.0μm；
第四外延层5末端之外第三外延层4的上端表面覆盖有电极四14，即npn晶体管的集电极，电极四14的厚度为0.01μm-1.0μm；
第三外延层4末端之外第二外延层3的上端表面覆盖有电极五15，即npn晶体管的基极，电极五15的厚度为0.01μm-1.0μm；
第二外延层3末端之外第一外延层2的上端表面覆盖有电极六16，即npn晶体管的发射极，电极六16的厚度为0.01μm-1.0μm；
上述的各个电极均由欧姆金属与互连金属分步制作连接组成，其中欧姆金属位于互连金属下方，欧姆金属和互联金属的材料选用Ti、Ni、W、Ta、Al、Ag或Au之一，或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
由于上述的pnp晶体管和npn晶体管在结构上实现了集成，因此，将上述的整体结构称为互补型SiC双极集成晶体管。
参照图2，本发明互补型SiC双极集成晶体管的制作方法，按照以下步骤实施：
步骤1：采用CVD的方法，在衬底1上表面依次生长第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6、第六外延层7、第七外延层8、第八外延层9，分别见图2和图3；
其中衬底1材料为高纯半绝缘SiC，厚度为100μm-1000μm，上下端表面积为0.01μm2-2000cm2；
第一外延层2的掺杂类型为n型，厚度为0.1μm-5.0μm，其掺杂浓度为5×1017-5×1019cm-3，上下端表面积为0.01μm2-2000cm2；
第二外延层3的掺杂类型为p型，厚度为0.05μm-2.0μm，其掺杂浓度为5×1015-5×1018cm-3，上下端表面积为0.01μm2-2000cm2；
第三外延层4的掺杂类型为n型，厚度为0.2μm-6.0μm，其掺杂浓度为1×1014-1×1017cm-3，上下端表面积为0.01μm2-2000cm2；
第四外延层5的掺杂类型为p型，厚度为0.1μm-1.0μm，其掺杂浓度为1×1018-5×1019cm-3，上下端表面积为0.01μm2-2000cm2；
第五外延层6的掺杂类型为n型，厚度为0.1μm-5.0μm，其掺杂浓度为1×1014-1×1016cm-3，上下端表面积为0.01μm2-2000cm2；
第六外延层7的掺杂类型为p型，厚度为0.2μm-6.0μm，其掺杂浓度为1×1014-1×1017cm-3，上下端表面积为0.01μm2-2000cm2；
第七外延层8的掺杂类型为n型，厚度为0.05μm-2.0μm，其掺杂浓度为5×1015-5×1018cm-3，上下端表面积为0.01μm2-2000cm2；
第八外延层9的掺杂类型为p型，厚度为0.1μm-5.0μm，其掺杂浓度为5×1017-5×1019cm-3，上下端表面积为0.01μm2-2000cm2；
步骤2：在第八外延层9上采用曝光技术，获得图形化表面；所述曝光方式为光学曝光或电子束曝光；
步骤3：在图形化表面上进行刻蚀，采用干法刻蚀，形成第八外延层9的凸台八，所述凸台八为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台八的上下端表面积为0.01μm2-2000μm2，凸台八的高度不小于第八外延层9的厚度，(实际工艺中，凸台的高度很难控制的刚好等于所对应外延层的厚度，等于外延层厚度属于理想情况，因此实际制作中凸台高度可能会稍稍大于所对应外延层的厚度，不小于较等于更能反映实际情况)，见图4；
步骤4：在第八外延层9和第七外延层8上表面采用曝光技术，获得图形化表面，所述曝光方式为光学曝光或电子束曝光；(此处是指经上述步骤3之后，在整个器件结构的上端表面重复步骤2的工艺，区别仅在于曝光所获得的表面图形不同)；
步骤5：在图形化表面上进行刻蚀，采用干法刻蚀，形成第七外延层8的凸台七，所述凸台七为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台七的上下端表面积为0.01μm2-2000μm2，凸台七的高度不小于第七外延层8的厚度，见图5；(经此步骤5的处理后，第六外延层7的末端上表面暴露出来)；
步骤6：在第八外延层9、第七外延层8、第六外延层7上表面采用曝光技术，获得图形化表面，所述曝光方式为光学曝光或电子束曝光；(此处是指经上述步骤5之后，在整个器件结构的上端表面重复步骤2的工艺，区别仅在于曝光所获得的表面图形不同)；
步骤7：在图形化表面上进行刻蚀，采用干法刻蚀，形成第六外延层7的凸台六，所述凸台六为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台六的上下端表面积为0.01μm2-2000μm2，凸台六的高度不小于第六外延层7、第五外延层6与第四外延层5厚度之和，见图6；(经此步骤7的处理后，第三外延层4的末端上表面暴露出来)；
步骤8：在第八外延层9、第七外延层8、第六外延层7、第三外延层4上表面采用曝光技术，获得图形化表面，所述曝光方式为光学曝光或电子束曝光；(此处是指经上述步骤7之后，在整个器件结构的上端表面重复步骤2的工艺，区别仅在于曝光所获得的表面图形不同)；
步骤9：在图形化表面上进行刻蚀，采用干法刻蚀，形成第三外延层4的凸台三，所述凸台三为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台三的上下端表面积为0.01μm2-2000μm2，凸台三的高度不小于第三外延层4的厚度，见图7；(经此步骤9的处理后，第二外延层3的末端上表面暴露出来)；
步骤10：在第八外延层9、第七外延层8、第六外延层7、第三外延层4、第二外延层3上表面采用曝光技术，获得图形化表面，所述曝光方式为光学曝光或电子束曝光；(此处是指经上述步骤9之后，在整个器件结构的上端表面重复步骤2的工艺，区别仅在于曝光所获得的表面图形不同)；
步骤11：在图形化表面上进行刻蚀，采用干法刻蚀，形成第二外延层3的凸台二，所述凸台二为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台二的上下端表面积为0.01μm2-2000μm2，凸台二的高度不小于第二外延层3的厚度，见图8；(经此步骤11的处理后，第一外延层2的末端上表面暴露出来)；
步骤12：在第八外延层9、第七外延层8、第六外延层7、第三外延层4、第二外延层3、第一外延层2上表面采用曝光技术，获得图形化表面，所述曝光方式为光学曝光或电子束曝光；(此处是指经上述步骤11之后，在整个器件结构的上端表面重复步骤2的工艺，区别仅在于曝光所获得的表面图形不同)；
步骤13：在图形化表面上进行刻蚀，采用干法刻蚀，形成第一外延层2的凸台一，所述凸台一为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台一的上下端表面积为0.01μm2-2000μm2，凸台一的高度不小于第一外延层2的厚度，见图9；(经此步骤13的处理后，衬底1的上表面暴露出来)；
步骤14：在整个器件结构的上端表面及侧壁生长钝化层10，使得钝化层10覆盖各个凸台的表面与侧壁；钝化层10采用高温氧化法、化学气相淀积法、物理气相淀积法或者组合的方法生长，其厚度为0.01μm-2μm，见图10；
步骤15：对钝化层10进行刻蚀，将各个凸台上表面的钝化层10刻蚀开窗口，窗口面积为0.01μm2-2000μm2，保留其他部分的钝化层10，见图11；(经此步骤15的处理后，各个凸台的上表面暴露出来)；
步骤16：在各个凸台上表面所暴露的区域淀积欧姆金属，见图12；
步骤17：对步骤16得到的制品在氮气或惰性气体保护下快速热退火，退火温度为500℃-1200℃，退火时间为10秒-10分钟；
步骤18：在欧姆金属上淀积互连金属，得到互补型SiC双极集成晶体管，见图13，即成。
Claims (10)
1.一种互补型SiC双极集成晶体管，其特征在于：包括衬底(1)，
衬底(1)的上端面设置有第一外延层(2)，即npn晶体管的发射区，该第一外延层(2)的材料为n型SiC，
第一外延层(2)的上端面设置有第二外延层(3)，即npn晶体管的基区，该第二外延层(3)的材料为p型SiC，
第二外延层(3)的上端面设置有第三外延层(4)，即npn晶体管的集电区，该第三外延层(4)的材料为n型SiC，
第三外延层(4)的上端面设置有第四外延层(5)，即pn结隔离层的p层，该第四外延层(5)的材料为p型SiC，
第四外延层(5)的上端面设置有第五外延层(6)，即pn结隔离层的n层，该第五外延层(6)的材料为n型SiC，
第五外延层(6)的上端面设置有第六外延层(7)，即pnp晶体管的集电区，该第六外延层(7)的材料为p型SiC，
第六外延层(7)的上端面设置有第七外延层(8)，即pnp晶体管的基区，该第七外延层(8)的材料为n型SiC，
第七外延层(8)的上端面设置有第八外延层(9)，即pnp晶体管的发射区，该第八外延层(9)的材料为p型SiC，
还包括钝化层(10)，钝化层(10)覆盖在各个外延层的表面与侧壁以及第一外延层(2)末端之外衬底(1)的上表面；
第八外延层(9)的上端面覆盖有电极一(11)，即pnp晶体管的发射极；
第八外延层(9)末端之外第七外延层(8)的上端表面覆盖有电极二(12)，即pnp晶体管的基极；
第七外延层(8)末端之外第六外延层(7)的上端表面覆盖有电极三(13)，即pnp晶体管的集电极；
第四外延层(5)末端之外第三外延层(4)的上端表面覆盖有电极四(14)，即npn晶体管的集电极；
第三外延层(4)末端之外第二外延层(3)的上端表面覆盖有电极五(15)，即npn晶体管的基极；
第二外延层(3)末端之外第一外延层(2)的上端表面覆盖有电极六(16)，即npn晶体管的发射极。
2.根据权利要求1所述的互补型SiC双极集成晶体管，其特征在于：所述的衬底(1)厚度为100μm-1000μm，衬底(1)上下端表面积为0.01μm2-2000cm2；第一外延层(2)的厚度为0.1μm-5.0μm，第一外延层(2)的上下端表面积为0.01μm2-2000cm2；第二外延层(3)的厚度为0.05μm-2.0μm，第二外延层(3)的上下端表面积为0.01μm2-2000cm2；第三外延层(4)的厚度为0.2μm-6.0μm，第三外延层(4)的上下端表面积为0.01μm2-2000cm2；第四外延层(5)的厚度为0.1μm-1.0μm，第四外延层(5)的上下端表面积为0.01μm2-2000cm2；第五外延层(6)的厚度为0.1μm-5.0μm，第五外延层(6)的上下端表面积为0.01μm2-2000cm2；第六外延层(7)的厚度为0.2μm-6.0μm，第六外延层(7)的上下端表面积为0.01μm2-2000cm2；第七外延层(8)的厚度为0.05μm-2.0μm，第七外延层(8)的上下端表面积为0.01μm2-2000cm2；第八外延层(9)的厚度为0.1μm-5.0μm，第八外延层(9)的上下端表面积为0.01μm2-2000cm2。
3.根据权利要求1所述的互补型SiC双极集成晶体管，其特征在于：所述的钝化层(10)厚度为0.01μm-2μm。
4.根据权利要求1所述的互补型SiC双极集成晶体管，其特征在于：所述的电极一(11)、电极二(12)、电极三(13)、电极四(14)、电极五(15)及电极六(16)的厚度均为0.01μm-1.0μm。
5.根据权利要求4所述的互补型SiC双极集成晶体管，其特征在于：所述的各个电极均由欧姆金属与互连金属连接组成，其中欧姆金属位于互连金属下方，欧姆金属和互联金属的材料选用Ti、Ni、W、Ta、Al、Ag或Au之一，或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
6.一种互补型SiC双极集成晶体管的制作方法，其特征在于，按照以下步骤实施：
步骤1：采用CVD的方法，在衬底(1)上表面依次生长第一外延层(2)、第二外延层(3)、第三外延层(4)、第四外延层(5)、第五外延层(6)、第六外延层(7)、第七外延层(8)、第八外延层(9)；
步骤2：在第八外延层(9)上采用曝光技术，获得图形化表面；
步骤3：在图形化表面上进行刻蚀，采用干法刻蚀，形成第八外延层(9)的凸台八；
步骤4：在第八外延层(9)和第七外延层(8)上表面采用曝光技术，获得图形化表面；
步骤5：在图形化表面上进行刻蚀，采用干法刻蚀，形成第七外延层(8)的凸台七；
步骤6：在第八外延层(9)、第七外延层(8)、第六外延层(7)上表面采用曝光技术，获得图形化表面；
步骤7：在图形化表面上进行刻蚀，采用干法刻蚀，形成第六外延层(7)的凸台六；
步骤8：在第八外延层(9)、第七外延层(8)、第六外延层(7)、第三外延层(4)上表面采用曝光技术，获得图形化表面；
步骤9：在图形化表面上进行刻蚀，采用干法刻蚀，形成第三外延层(4)的凸台三；
步骤10：在第八外延层(9)、第七外延层(8)、第六外延层(7)、第三外延层(4)、第二外延层(3)上表面采用曝光技术，获得图形化表面；
步骤11：在图形化表面上进行刻蚀，采用干法刻蚀，形成第二外延层(3)的凸台二；
步骤12：在第八外延层(9)、第七外延层(8)、第六外延层(7)、第三外延层(4)、第二外延层(3)、第一外延层(2)上表面采用曝光技术，获得图形化表面；
步骤13：在图形化表面上进行刻蚀，采用干法刻蚀，形成第一外延层(2)的凸台一；
步骤14：在整个器件结构的上端表面及侧壁生长钝化层(10)，使得钝化层(10)覆盖各个凸台的表面与侧壁；
步骤15：对钝化层(10)进行刻蚀，将各个凸台上表面的钝化层(10)刻蚀开窗口，窗口面积为0.01μm2-2000μm2，保留其他部分的钝化层(10)；
步骤16：在各个凸台上表面所暴露的区域淀积欧姆金属；
步骤17：对步骤16得到的制品在氮气或惰性气体保护下快速热退火，退火温度为500℃-1200℃，退火时间为10秒-10分钟；
步骤18：在欧姆金属上淀积互连金属，得到互补型SiC双极集成晶体管。
7.根据权利要求6所述的互补型SiC双极集成晶体管的制作方法，其特征在于，所述的步骤1中，
其中衬底(1)材料为高纯半绝缘SiC，厚度为100μm-1000μm，上下端表面积为0.01μm2-2000cm2；
第一外延层(2)的掺杂类型为n型，厚度为0.1μm-5.0μm，其掺杂浓度为5×1017-5×1019cm-3，上下端表面积为0.01μm2-2000cm2；
第二外延层(3)的掺杂类型为p型，厚度为0.05μm-2.0μm，其掺杂浓度为5×1015-5×1018cm-3，上下端表面积为0.01μm2-2000cm2；
第三外延层(4)的掺杂类型为n型，厚度为0.2μm-6.0μm，其掺杂浓度为1×1014-1×1017cm-3，上下端表面积为0.01μm2-2000cm2；
第四外延层(5)的掺杂类型为p型，厚度为0.1μm-1.0μm，其掺杂浓度为1×1018-5×1019cm-3，上下端表面积为0.01μm2-2000cm2；
第五外延层(6)的掺杂类型为n型，厚度为0.1μm-5.0μm，其掺杂浓度为1×1014-1×1016cm-3，上下端表面积为0.01μm2-2000cm2；
第六外延层(7)的掺杂类型为p型，厚度为0.2μm-6.0μm，其掺杂浓度为1×1014-1×1017cm-3，上下端表面积为0.01μm2-2000cm2；
第七外延层(8)的掺杂类型为n型，厚度为0.05μm-2.0μm，其掺杂浓度为5×1015-5×1018cm-3，上下端表面积为0.01μm2-2000cm2；
第八外延层(9)的掺杂类型为p型，厚度为0.1μm-5.0μm，其掺杂浓度为5×1017-5×1019cm-3，上下端表面积为0.01μm2-2000cm2。
8.根据权利要求6所述的互补型SiC双极集成晶体管的制作方法，其特征在于，所述的步骤2、步骤4、步骤6、步骤8、步骤10、步骤12中，所述曝光方式为光学曝光或电子束曝光。
9.根据权利要求6所述的互补型SiC双极集成晶体管的制作方法，其特征在于，
所述凸台一为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台一的上下端表面积为0.01μm2-2000μm2，凸台一的高度不小于第一外延层(2)的厚度；
所述凸台二为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台二的上下端表面积为0.01μm2-2000μm2，凸台二的高度不小于第二外延层(3)的厚度；
所述凸台三为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台三的上下端表面积为0.01μm2-2000μm2，凸台三的高度不小于第三外延层(4)的厚度；
所述的凸台六为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台六的上下端表面积为0.01μm2-2000μm2，凸台六的高度不小于第六外延层(7)、第五外延层(6)与第四外延层(5)厚度之和；
所述凸台七为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台七的上下端表面积为0.01μm2-2000μm2，凸台七的高度不小于第七外延层(8)的厚度；
所述凸台八为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台八的上下端表面积为0.01μm2-2000μm2，凸台八的高度不小于第八外延层(9)的厚度。
10.根据权利要求6所述的互补型SiC双极集成晶体管的制作方法，其特征在于，所述的钝化层(10)采用高温氧化法、化学气相淀积法、物理气相淀积法或者组合的方法生长，其厚度为0.01μm-2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711361495.0A CN108110002B (zh) | 2017-12-18 | 2017-12-18 | 一种互补型SiC双极集成晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711361495.0A CN108110002B (zh) | 2017-12-18 | 2017-12-18 | 一种互补型SiC双极集成晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108110002A true CN108110002A (zh) | 2018-06-01 |
| CN108110002B CN108110002B (zh) | 2020-06-26 |
Family
ID=62216594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711361495.0A Active CN108110002B (zh) | 2017-12-18 | 2017-12-18 | 一种互补型SiC双极集成晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110002B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887995A (zh) * | 2019-01-30 | 2019-06-14 | 西安理工大学 | 一种双层基区SiC NPN集成晶体管及其制作方法 |
| WO2021088186A1 (zh) * | 2019-11-05 | 2021-05-14 | 深圳第三代半导体研究院 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992337A (zh) * | 2005-12-22 | 2007-07-04 | 克里公司 | 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法 |
| CN102610638A (zh) * | 2012-03-22 | 2012-07-25 | 西安电子科技大学 | 用于功率集成电路的SiC-BJT器件及其制作方法 |
| CN107482057A (zh) * | 2017-06-29 | 2017-12-15 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
-
2017
- 2017-12-18 CN CN201711361495.0A patent/CN108110002B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992337A (zh) * | 2005-12-22 | 2007-07-04 | 克里公司 | 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法 |
| CN102610638A (zh) * | 2012-03-22 | 2012-07-25 | 西安电子科技大学 | 用于功率集成电路的SiC-BJT器件及其制作方法 |
| CN107482057A (zh) * | 2017-06-29 | 2017-12-15 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| LUIGIA LANNI ET AL: "Lateral p-n-p Transistors and Complementary SiC Bipolar Technology", 《IEEE ELECTRON DEVICE LETTERS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887995A (zh) * | 2019-01-30 | 2019-06-14 | 西安理工大学 | 一种双层基区SiC NPN集成晶体管及其制作方法 |
| CN109887995B (zh) * | 2019-01-30 | 2022-06-03 | 西安理工大学 | 一种双层基区SiC NPN集成晶体管及其制作方法 |
| WO2021088186A1 (zh) * | 2019-11-05 | 2021-05-14 | 深圳第三代半导体研究院 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108110002B (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578978B (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN104810283B (zh) | 一种适用于压接式封装的igbt芯片制造方法 | |
| CN104037070B (zh) | 半导体器件及其生产方法 | |
| CN104756233A (zh) | 半导体器件的制造方法 | |
| Bourennane et al. | High temperature wafer bonding technique for the realization of a voltage and current bidirectional IGBT | |
| CN108110002A (zh) | 一种互补型SiC双极集成晶体管及其制作方法 | |
| CN104425259B (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| CN103531465B (zh) | 快恢复二极管制备方法 | |
| WO2019090880A1 (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| CN105814693A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN104979161A (zh) | 半导体器件的制作方法及ti-igbt的制作方法 | |
| CN106847810A (zh) | Bjt辅助的改进型gto结构、控制方法及制备方法 | |
| CN107046086A (zh) | 发光二极管 | |
| CN108039363A (zh) | 光驱动SiC/GaN基半导体器件及其制作工艺 | |
| CN103050503A (zh) | 量子阱红外探测器的制作方法 | |
| CN103426905B (zh) | 半导体结构、具有其的半导体器件和用于制造其的方法 | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 | |
| JP5301091B2 (ja) | 半導体装置の製造方法 | |
| CN109887995B (zh) | 一种双层基区SiC NPN集成晶体管及其制作方法 | |
| CN106098767A (zh) | P沟肖特基栅碳化硅静电感应晶闸管及其制造方法 | |
| CN111009466A (zh) | 一种材料结构倒置型异质衬底肖特基二极管电路制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211229 Address after: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Patentee after: Wuxi ganye micro nano Electronics Co.,Ltd. Address before: 710048 No. 5 Jinhua South Road, Shaanxi, Xi'an Patentee before: XI'AN University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Patentee after: Wuxi Qianye Micro Nano Technology Co.,Ltd. Address before: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Patentee before: Wuxi ganye micro nano Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 615, 6th Floor, Building A3, No. 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Patentee after: Wuxi Qianye Micro Nano Technology Co.,Ltd. Address before: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Patentee before: Wuxi Qianye Micro Nano Technology Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |