CN109887995B - 一种双层基区SiC NPN集成晶体管及其制作方法 - Google Patents
一种双层基区SiC NPN集成晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109887995B CN109887995B CN201910089310.8A CN201910089310A CN109887995B CN 109887995 B CN109887995 B CN 109887995B CN 201910089310 A CN201910089310 A CN 201910089310A CN 109887995 B CN109887995 B CN 109887995B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- boss
- layer
- base region
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双层基区SiC NPN集成晶体管，包括衬底，衬底的上端表面依次设置有第一外延层、第二外延层、第三外延层、第四外延层、第五外延层；第五外延层和第四外延层组成凸台三；第三外延层和第二外延层组成凸台二；第一外延层为凸台一；还包括钝化层，钝化层覆盖凸台三、凸台二和凸台一的外表面及衬底的上端表面；凸台三的上端表面设有电极一；凸台二的上端表面设有电极二；凸台三的上端表面设有有电极三。本发明还公开了该双层基区SiC NPN集成晶体管的制作方法。本发明提供的双层基区SiC NPN集成晶体管的基区采用低高结的双层结构，降低增益β随温度的漂移程度。
Description
技术领域
本发明属于半导体集成电路领域，涉及一种双层基区SiC NPN集成晶体管，本发明还涉及上述双层基区SiC NPN集成晶体管的制作方法。
背景技术
碳化硅(SiC)材料具有高禁带宽度、高临界击穿电场、高热导率和高饱和电子漂移速度等优点，这些优点使SiC基集成电路能够在500℃高温环境下工作，得到了业界的认可。其中，SiC双极集成电路由于不存在栅氧化层可靠性问题，更适用于高温环境。由于SiC材料独特的性质，其SiC NPN集成晶体管及及制作工艺均不兼容与现有技术，SiC NPN集成晶体管的共射极电流增益β随温度漂移问题严重，对集成电路的性能影响不容忽视。
2008年美国Purdue大学的Singh S,Cooper J A等人在其论文《Demonstrationand Characterization of Bipolar Monolithic Integrated Circuits in 4H-SiC》中首次报道了基于SiC NPN集成晶体管的TTL门电路，测试结果表明该电路可以在300℃环境中正常工作，但是SiC BJT的共射极电流增益β从室温下的23下降到300℃下的15。2013年他们在论文《Modeling of High Performance 4H-SiC Emitter Coupled Logic Circuits》中对之前SiC NPN集成晶体管的参数进行了优化，室温下增益提高到了56，但是500℃下的增益为32。2012年瑞典KTH大学的Zetterling C M等人在其论文《Design andCharacterization of High-Temperature ECL-Based Bipolar Integrated Circuits in4H-SiC》中报道了平均传播延迟为300ns的TTL门电路，测试结果表明，SiC NPN集成晶体管在室温下电流增益为45，但300℃时下降到21；2018年他们在论文《A500℃Active Down-Conversion Mixer in Silicon Carbide Bipolar Technology》中根据电路的要求设计了SiC NPN集成晶体管的结构参数，测试结果表明室温下的电流增益为40，但500℃时下降到16，仍有很大的温度漂移。
发明内容
本发明的目的是提供一种双层基区SiC NPN集成晶体管，解决现有SiCNPN集成晶体管增益β随温度漂移过大的问题。
本发明的另一目的是提供该种双层基区SiC NPN集成晶体管的制作方法。
本发明所采用的技术方案是，一种双层基区SiC NPN集成晶体管，包括衬底；
衬底的上端表面依次设置有第一外延层、第二外延层、第三外延层、第四外延层、第五外延层；
第五外延层和第四外延层组成凸台三；第三外延层和第二外延层组成凸台二；第一外延层为凸台一；
还包括钝化层，钝化层覆盖凸台三、凸台二和凸台一的外表面及衬底的上端表面；
凸台三的上端表面设有有电极一；
凸台二的上端表面设有电极二；
凸台一的上端表面设有有电极三。
本发明的特点还在于：
衬底的材料为高纯半绝缘SiC；
第一外延层、第二外延层和第五外延层的材料为n型SiC；
第三外延层的材料为p型SiC；
第四外延层的材料为p-型SiC。
衬底厚度为10μm-1000μm，衬底上下端表面积均为0.01nm2-100cm2；
第一外延层的掺杂浓度为1e17cm-3-1e22cm-3，第一外延层的厚度为0.01μm-5μm，第一外延层的上下端表面积均为0.01nm2-100cm2；
第二外延层的掺杂浓度为1e14cm-3-1e17cm-3，第二外延层的厚度为0.01μm-5μm，第二外延层的上下端表面积均为0.01nm2-100cm2；
第三外延层的掺杂浓度为1e16cm-3-1e19cm-3，第三外延层的厚度为0.01μm-2μm，第三外延层的上下端表面积均为0.01nm2-100cm2；
第四外延层的掺杂浓度为1e12cm-3-1e16cm-3，第四外延层的厚度为0.01μm-2μm，第四外延层的上下端表面积均为0.01nm2-100cm2；
第五外延层的掺杂浓度为1e17cm-3-1e22cm-3，第五外延层的厚度为0.01μm-5μm，第五外延层的上下端表面积均为0.01nm2-100cm2；
钝化层的厚度为0.01μm-2.0μm。
电极一、电极二和电极三的厚度均为0.01μm-1.0μm。
电极一、电极二和电极三均由欧姆接触金属与互连金属分步制作连接组成，欧姆接触金属位于互连金属下方，欧姆接触金属与互连金属的材料选用Ti、Ni、W、Ta、Al、Ag或Au之一，或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
本发明的另一目的是提供上述双层基区SiC NPN集成晶体管的制作方法。
本发明所采用的技术方案是，一种双层基区SiC NPN集成晶体管的制作方法，按照以下步骤实施：
步骤1：采用CVD方法，在衬底表面上依次生长第一外延层、第二外延层、第三外延层、第四外延层、第五外延层；
步骤2：在第五外延层上采用曝光技术，获得图形化表面一；
步骤3：在图形化表面一进行刻蚀，形成由第五外延层和第四外延层组成的凸台三；
步骤4：在第五外延层和第三外延层的上端表面采用曝光技术，获得图形化表面二；
步骤5：在图形化表面二上进行刻蚀，形成由第三外延层和第二外延层组成的凸台二；
步骤6：在第五外延层、第三外延层和第一外延层的上端表面采用曝光技术，获得图形化表面三；
步骤7：在图形化表面三上进行刻蚀，形成第一外延层的凸台一；
步骤8：在凸台三、凸台二和凸台一的外表面及衬底的上端表面生长钝化层；
步骤9：对凸台三、凸台二和凸台一的上端表面的钝化层刻蚀开窗口；
步骤10：在步骤9中刻蚀的窗口的区域淀积欧姆接触金属；
步骤11：对步骤10得到的制品在氮气或惰性气体保护下快速热退火；
步骤12：在欧姆接触金属上淀积互连金属，此时电极一、电极二和电极三制作完成，得到双层基区SiC NPN集成晶体管。
本发明的特点还在于：
步骤3、步骤5和步骤7中刻蚀采用干法刻蚀方法；步骤9中刻蚀采用干法刻蚀或湿法刻蚀方法。
步骤2、步骤4和步骤6中，曝光方式为光学曝光或电子束曝光；步骤11中退火温度为500℃-1000℃，退火时间为10s-10min。
凸台一、凸台二和凸台三均为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台一、凸台二和凸台三的上下端表面积均为0.01nm2-100μm2；
窗口面积为0.01nm2-100μm2。
钝化层采用高温氧化法、化学气相淀积法、物理气相淀积法或组合的方法生长。
本发明的有益效果是：
本发明提供的双层基区SiC NPN集成晶体管，在基区采用了低高结的双层结构，双层结构将基区分为上下两层，下层采用常规的掺杂浓度，上层较下层掺杂浓度低，利用上层轻掺杂区的杂质电离率受温度影响较小的特点，弱化温度对SiC BJT发射结注入效率的影响，继而降低增益β随温度的漂移程度，并且在总体上提高增益β。
附图说明
图1是本发明双层基区SiC NPN集成晶体管的截面示意图；
图2是本发明双层基区SiC NPN集成晶体管衬底的结构示意图；
图3是本发明双层基区SiC NPN集成晶体管外延层制作完成的结构示意图；
图4是本发明双层基区SiC NPN集成晶体管第一次台面刻蚀后的结构示意图；
图5是本发明双层基区SiC NPN集成晶体管第二次台面刻蚀后的结构示意图；
图6是本发明双层基区SiC NPN集成晶体管第三次台面刻蚀后的结构示意图；
图7是本发明双层基区SiC NPN集成晶体管钝化层的结构示意图；
图8是本发明双层基区SiC NPN集成晶体管刻蚀开窗口后的结构示意图；
图9是本发明双层基区SiC NPN集成晶体管制作欧姆接触金属后的结构示意图；
图10是本发明双层基区SiC NPN集成晶体管电极位置的示意图。
图中，1.衬底，2.第一外延层，3.第二外延层，4.第三外延层，5.第四外延层，6.第五外延层，7.钝化层，8.电极一，9.电极二，10.电极三。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
以下文本中的上下方位以图1所示为基准，实际位置以此类推。
如图1所示，本发明的双层基区SiC集成晶体管的结构是，包括衬底1，衬底1材料为高纯半绝缘SiC；衬底1厚度为10μm-1000μm，衬底1上下端表面积均为0.01nm2-100cm2；
衬底1的上端表面设置有第一外延层2，即NPN晶体管的集电区，该第一外延层2的材料为n型SiC，该第一外延层2的掺杂浓度为1e17cm-3-1e22cm-3，该第一外延层2的厚度为0.01μm-5μm，该第一外延层2的上下端表面积均为0.01nm2-100cm2；
第一外延层2的上端表面设置有第二外延层3，即NPN晶体管的漂移区，该第二外延层3的材料为n型SiC，该第二外延层3的掺杂浓度为1e14cm-3-1e17cm-3，该第二外延层3的厚度为0.01μm-5μm，该第二外延层3的上下端表面积均为0.01nm2-100cm2；
第二外延层3的上端表面设置有第三外延层4，即NPN晶体管的基区，该第三外延层4的材料为p型SiC，该第三外延层4的掺杂浓度为1e16cm-3-1e19cm-3，该第三外延层4的厚度为0.01μm-2μm，该第三外延层4的上下端表面积均为0.01nm2-100cm2；
第三外延层4的上端表面设置有第四外延层5，即NPN晶体管的轻掺杂基区，该第四外延层5的材料为p-型SiC，第四外延层5的掺杂浓度为1e12cm-3-1e16cm-3，该第四外延层5的厚度为0.01μm-2μm，该第四外延层5的上下端表面积均为0.01nm2-100cm2；
第四外延层5的上端表面设置有第五外延层6，即NPN晶体管的发射区，第五外延层6的材料为n型SiC，第五外延层6的掺杂浓度为1e17cm-3-1e22cm-3，该第五外延层6的厚度为0.01μm-5μm，该第五外延层6的上下端表面积均为0.01nm2-100cm2；
第五外延层6和第四外延层5组成凸台三；第三外延层4和第二外延层3组成凸台二；第一外延层2为凸台一；
还包括钝化层7，钝化层7覆盖凸台三、凸台二和凸台一的外表面及衬底1的上端表面；材料为SiO2、S3N4、Al2O3中的一种，钝化层7的厚度为0.01μm-2.0μm；
凸台三的上端表面设有电极一8，即NPN晶体管的发射极，电极一8的厚度为0.01μm-1.0μm；
凸台二的上端表面设有电极二9，即NPN晶体管的基极，电极二9的厚度为0.01μm-1.0μm；
凸台三的上端表面设有电极三10，即NPN晶体管的集电极，电极三10的厚度为0.01μm-1.0μm；
电极一、电极二和电极三均由欧姆接触金属与互连金属分步制作连接组成，其中欧姆接触金属位于互连金属下方，欧姆接触金属与互连金属的材料均选用Ti、Ni、W、Ta、Al、Ag或Au之一，或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。欧姆接触金属与互连金属选用的材料(或材料的组合)不一定相同。电极为是一个，电极二和电极三均可以是一个或两个。
本发明实施例提供的双层基区SiC NPN集成晶体管在基区(基区是第三外延层4和第四外延层5两个区域的叠加)采用了低高结的双层结构，双层结构将基区分为上下两层，上层为第四外延层5，下层为第三外延层4，下层采用常规的掺杂浓度，上层较下层掺杂浓度低，利用上层轻掺杂区的杂质电离率受温度影响较小的特点，弱化温度对SiC BJT发射结注入效率的影响，继而降低增益β随温度的漂移程度，并且在总体上提高增益β。
申请号为201711361495.0的发明专利《一种互补型SiC双极集成晶体管及其制作方法》中提出的结构为NPN与PNP型集成晶体管的新型互补结构，目的在于降低晶体管的各项参数设计难度；而本发明实施例中提出的是双层基区SiC NPN集成晶体管，目的在于降低NPN型晶体管的增益β随温度的漂移程度，两者没有直接关联。
本发明的双层基区SiC NPN集成晶体管的制作方法，按照以下步骤实施：
步骤1：采用CVD方法，在衬底1表面上依次生长第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6，分别见图2和图3；
其中衬底1材料为高纯半绝缘SiC，厚度为10μm-1000μm，上端表面积为0.01nm2-100cm2；
第一外延层2的材料为n型SiC，厚度为0.01μm-5.0μm，掺杂浓度为1e17cm-3-1e22cm-3，上下端表面积均为0.01nm2-100cm2；
第二外延层3的材料为n型SiC，厚度为0.01μm-5.0μm，掺杂浓度为1e14cm-3-1e17cm-3，上下端表面积均为0.01nm2-100cm2；
第三外延层4的材料为p型SiC，厚度为0.01μm-2.0μm，掺杂浓度为1e16cm-3-1e19cm-3，上下端表面积均为0.01nm2-100cm2；
第四外延层5的材料为p-型SiC，厚度为0.01μm-2.0μm，掺杂浓度为1e12cm-3-1e16cm-3，上下端表面积均为0.01nm2-2000cm2；
第五外延层6的材料为n型SiC，厚度为0.01μm-5.0μm，掺杂浓度为1e17cm-3-1e22cm-3，上下端表面积均为0.01nm2-100cm2；
步骤2：在第五外延层6上采用曝光技术，获得图形化表面一；所述曝光方式为光学曝光或电子束曝光；
步骤3：在图形化表面一进行第一次台面刻蚀刻蚀，采用干法刻蚀方法，形成由第五外延层6和第四外延层5组成的凸台三，凸台三为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台三的上下端表面积均为0.01nm2-100μm2，见图4；
步骤4：在第五外延层6和第三外延层4的上端表面采用曝光技术，获得图形化表面二，所述曝光方式为光学曝光或电子束曝光；
步骤5：在图形化表面二上进行第二次台面刻蚀，采用干法刻蚀方法，形成由第三外延层4和第二外延层3组成的凸台二，凸台二为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台二的上下端表面积为0.01nm2-100μm2，见图5；经此步骤5的处理后，第一外延层2的末端上端表面就暴露出来；
步骤6：在第五外延层6、第三外延层4和第一外延层2的上端表面采用曝光技术，获得图形化表面三，所述曝光方式为光学曝光或电子束曝光；
步骤7：在图形化表面三上进行第三次台面刻蚀，采用干法刻蚀方法，形成第一外延层2的凸台一，凸台一为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台一的上下端表面积为0.01nm2-100μm2，见图6；经此步骤7处理后，衬底1的末端上端表面就暴露出来；
步骤8：在凸台三、凸台二和凸台一的外表面及衬底1的上端表面生长钝化层7，钝化层7采用高温氧化法、化学气相淀积法、物理气相淀积法或组合的方法生长，材料为SiO2、S3N4、Al2O3中的一种，其厚度为0.01μm-2μm，见图7；
步骤9：对凸台三、凸台二和凸台一的上端表面的钝化层7刻蚀开窗口，采用干法刻蚀或湿法刻蚀方法，窗口形状为矩形、圆形或不规则多边形中的一种，窗口面积为0.01nm2-100μm2，保留其他部分的钝化层7，见图8；经此步骤9的处理后，与刻蚀窗口对应的各个凸台的上端表面暴露出来；
步骤10：在步骤9刻蚀窗口区域淀积欧姆接触金属，见图9；欧姆接触金属为图9中的阴影区域；
步骤11：对步骤10得到的制品在氮气或惰性气体保护下快速热退火，退火温度为500℃-1000℃，退火时间为10s-10min；
步骤12：在欧姆接触金属上淀积互连金属，此时电极一8、电极二9和电极三10制作完成，得到双层基区SiC NPN集成晶体管，见图10，即成。
Claims (9)
1.一种双层基区SiC NPN集成晶体管，其特征在于，包括衬底（1），
衬底（1）的上端表面依次设有第一外延层（2）、第二外延层（3）、第三外延层（4）、第四外延层（5）和第五外延层（6）；
所述第五外延层（6）和第四外延层（5）组成凸台三；第三外延层（4）和第二外延层（3）组成凸台二；第一外延层（2）为凸台一；
还包括钝化层（7），所述钝化层（7）覆盖凸台三、凸台二和凸台一的外表面及衬底（1）的上端表面；
凸台三的上端表面设有有电极一（8）；
凸台二的上端表面设有电极二（9）；
凸台一的上端表面设有有电极三（10）；
所述衬底（1）的材料为高纯半绝缘SiC；
所述第一外延层（2）、第二外延层（3）和第五外延层（6）的材料为n型SiC；
所述第三外延层（4）的材料为p型SiC；
所述第四外延层（5）的材料为p-型SiC；
NPN集成晶体管的基区是第三外延层（4）和第四外延层（5）两个区域的叠加，基区采用低高结双层结构，且第四外延层（5）较第三外延层（4）区的掺杂浓度低。
2.根据权利要求1所述的双层基区SiC NPN集成晶体管，其特征在于，所述衬底（1）厚度为10μm-1000μm，衬底（1）上下端表面积均为0.01nm2-100cm2；
所述第一外延层（2）的掺杂浓度为1e17cm-3-1e22cm-3，第一外延层（2）的厚度为0.01μm-5μm，第一外延层（2）的上下端表面积均为0.01nm2-100cm2；
所述第二外延层（3）的掺杂浓度为1e14cm-3-1e17cm-3，第二外延层（3）的厚度为0.01μm-5μm，第二外延层（3）的上下端表面积均为0.01nm2-100cm2；
所述第三外延层（4）的掺杂浓度为1e16cm-3-1e19cm-3，第三外延层（4）的厚度为0.01μm-2μm，第三外延层（4）的上下端表面积均为0.01nm2-100cm2；
所述第四外延层（5）的掺杂浓度为1e12cm-3-1e16cm-3，第四外延层（5）的厚度为0.01μm-2μm，第四外延层（5）的上下端表面积均为0.01nm2-100cm2；
所述第五外延层（6）的掺杂浓度为1e17cm-3-1e22cm-3，第五外延层（6）的厚度为0.01μm-5μm，第五外延层（6）的上下端表面积均为0.01nm2-100cm2；
所述钝化层（7）的厚度为0.01μm-2.0μm。
3.根据权利要求1所述的双层基区SiC NPN集成晶体管，其特征在于，所述电极一（8）、电极二（9）和电极三（10）的厚度均为0.01μm-1.0μm。
4.根据权利要求3所述的双层基区SiC NPN集成晶体管，其特征在于，所述电极一（8）、电极二（9）和电极三（10）均由欧姆接触金属与互连金属分步制作连接组成，欧姆接触金属位于互连金属下方，欧姆接触金属与互连金属的材料选用Ti、Ni、W、Ta、Al、Ag或Au之一，或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
5.一种双层基区SiC NPN集成晶体管的制作方法，其特征在于， NPN集成晶体管的基区采用低高结双层结构，且第四外延层（5）较第三外延层（4）的掺杂浓度低，按照以下步骤实施：
步骤1：采用CVD方法，在衬底（1）表面上依次生长第一外延层（2）、第二外延层（3）、第三外延层（4）、第四外延层（5）、第五外延层（6），第三外延层（4）和第四外延层（5）两个区域的叠加是NPN集成晶体管的基区；
步骤2：在第五外延层（6）上采用曝光技术，获得图形化表面一；
步骤3：在所述图形化表面一进行刻蚀，形成由第五外延层（6）和第四外延层（5）组成的凸台三；
步骤4：在第五外延层（6）和第三外延层（4）的上端表面采用曝光技术，获得图形化表面二；
步骤5：在所述图形化表面二上进行刻蚀，形成由第三外延层（4）和第二外延层（3）组成的凸台二；
步骤6：在第五外延层（6）、第三外延层（4）和第一外延层（2）的上端表面采用曝光技术，获得图形化表面三；
步骤7：在所述图形化表面三上进行刻蚀，形成由第一外延层（2）构成的凸台一；
步骤8：在所述凸台三、凸台二和凸台一的外表面及衬底（1）的上端表面生长钝化层（7）；
步骤9：对所述凸台三、凸台二和凸台一的上端表面的钝化层（7）刻蚀开窗口；
步骤10：在步骤9中刻蚀的窗口的区域淀积欧姆接触金属；
步骤11：对步骤10得到的制品在氮气或惰性气体保护下快速热退火；
步骤12：在所述欧姆接触金属上淀积互连金属，此时电极一（8）、电极二（9）和电极三（10）制作完成，得到双层基区SiC NPN集成晶体管。
6.根据权利要求5所述的双层基区SiC NPN集成晶体管的制作方法，其特征在于，所述步骤3、步骤5和步骤7中刻蚀采用干法刻蚀方法；步骤9中刻蚀采用干法刻蚀或湿法刻蚀方法。
7.根据权利要求5所述的双层基区SiC NPN集成晶体管的制作方法，其特征在于，所述步骤2、步骤4和步骤6中，所述曝光方式为光学曝光或电子束曝光；所述步骤11中退火温度为500℃-1000℃，退火时间为10s-10min。
8.根据权利要求5所述的双层基区SiC NPN集成晶体管的制作方法，其特征在于，
所述凸台一、凸台二和凸台三均为叉指结构、长条状、圆形或正方形台面之一或其组合形状，凸台一、凸台二和凸台三的上下端表面积均为0.01nm2-100μm2；
所述窗口面积为0.01nm2-100μm2。
9.根据权利要求5所述的双层基区SiC NPN集成晶体管的制作方法，其特征在于，所述钝化层（7）采用高温氧化法、化学气相淀积法、物理气相淀积法或组合的方法生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910089310.8A CN109887995B (zh) | 2019-01-30 | 2019-01-30 | 一种双层基区SiC NPN集成晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910089310.8A CN109887995B (zh) | 2019-01-30 | 2019-01-30 | 一种双层基区SiC NPN集成晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109887995A CN109887995A (zh) | 2019-06-14 |
| CN109887995B true CN109887995B (zh) | 2022-06-03 |
Family
ID=66927379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910089310.8A Active CN109887995B (zh) | 2019-01-30 | 2019-01-30 | 一种双层基区SiC NPN集成晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109887995B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768438B (zh) * | 2019-11-05 | 2022-07-15 | 深圳第三代半导体研究院 | 一种压接式功率模块及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425536A (zh) * | 2008-12-04 | 2009-05-06 | 电子科技大学 | 双极结型晶体管 |
| CN103975439A (zh) * | 2011-12-12 | 2014-08-06 | 科锐 | 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法 |
| CN108110002A (zh) * | 2017-12-18 | 2018-06-01 | 西安理工大学 | 一种互补型SiC双极集成晶体管及其制作方法 |
-
2019
- 2019-01-30 CN CN201910089310.8A patent/CN109887995B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425536A (zh) * | 2008-12-04 | 2009-05-06 | 电子科技大学 | 双极结型晶体管 |
| CN103975439A (zh) * | 2011-12-12 | 2014-08-06 | 科锐 | 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法 |
| CN108110002A (zh) * | 2017-12-18 | 2018-06-01 | 西安理工大学 | 一种互补型SiC双极集成晶体管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| Implantation-free 4H-SiCbipolar junction transistors with double base epilayers;Jianhui zhang,etal;《IEEE ELECTRON DEVICE LETTERS》;20080531;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109887995A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| JP5367940B2 (ja) | 横型ｐｎｐトランジスタ及びその製造方法 | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110473911A (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN109887995B (zh) | 一种双层基区SiC NPN集成晶体管及其制作方法 | |
| US20110095398A1 (en) | Bipolar semiconductor device and method of producing same | |
| CN108110002B (zh) | 一种互补型SiC双极集成晶体管及其制作方法 | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN106981510B (zh) | 一种碳化硅双极结型晶体管 | |
| JPH07176536A (ja) | バイポーラトランジスタ | |
| WO2019001144A1 (zh) | 多重外延层的共射共基晶体管 | |
| CN110828538B (zh) | 双极晶体管及其制备方法 | |
| JPS59105362A (ja) | 半導体装置 | |
| JP2004516655A (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
| CN113690308A (zh) | 晶体管及其制造方法 | |
| CN116404064A (zh) | 集成测温单元的SiC顶集电区紫外光电晶体管及制造方法 | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| KR0131545B1 (ko) | 고 전류이득 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JPS63308377A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH02170540A (ja) | 半導体装置 | |
| CN118315469A (zh) | 具有结势垒屏蔽基区结构的SiC光控晶体管 | |
| JPS62217659A (ja) | 半導体装置 | |
| JP4860146B2 (ja) | サージ保護用半導体装置 | |
| JPS60177672A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JP2631673B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |