CN108022754A - 多层薄膜电容器 - Google Patents

多层薄膜电容器 Download PDF

Info

Publication number
CN108022754A
CN108022754A CN201710505273.5A CN201710505273A CN108022754A CN 108022754 A CN108022754 A CN 108022754A CN 201710505273 A CN201710505273 A CN 201710505273A CN 108022754 A CN108022754 A CN 108022754A
Authority
CN
China
Prior art keywords
layer
inner electrode
main body
outside terminal
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710505273.5A
Other languages
English (en)
Other versions
CN108022754B (zh
Inventor
朴鲁逸
申铉浩
林承模
俞东植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160149448A external-priority patent/KR101872613B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108022754A publication Critical patent/CN108022754A/zh
Application granted granted Critical
Publication of CN108022754B publication Critical patent/CN108022754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层薄膜电容器，所述多层薄膜电容器包括通过分离层在竖直方向上彼此分离的第一多层主体和第二多层主体。所述第二多层主体设置在所述第一多层主体的下表面上，所述第一多层主体构成顶部电容器，且所述第二主体构成底部电容器。第一外部端子、第二外部端子和第三外部端子可设置在所述第一多层主体的上表面上并连接到所述第一多层主体和所述第二多层主体的内电极层。

Description

多层薄膜电容器
本申请要求分别于2016年10月28日以及于2016年11月10日在韩国知识产权局提交的第10-2016-0142170号以及第10-2016-0149448号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种多层薄膜电容器，更具体地，涉及一种焊盘侧(land-side)电容器(LSC)型多层薄膜电容器。
背景技术
近来，为了支持安装在智能电话中的下一代应用处理器(AP)或电源管理集成电路(PMIC)的轻薄化，比普通多层陶瓷电容器(MLCC)薄的多层薄膜电容器的开发已增多。具体地，根据抑制在智能电话在高频带内操作时所产生的噪声的解耦电容器的轻薄化，已难以抑制在普通多层陶瓷电容器中产生的噪声。因此，对多层电容器的要求已持续增加。期望将开发一种焊盘侧电容器(LSC)型多层薄膜电容器，用于解耦并用于控制根据装置的驱动操作的重复性由于高频率导致的电力波动。
日本专利特开第2013-229582号公报已公开了一种薄膜电容器，其用于根据对于上述多层薄膜电容器的增加的开发的趋势提高在内电极层和连接电极之间的电连接的稳定性，以努力提高薄膜电容器的连接的可靠性。然而，该参考文献没有提供除由根据现有技术的薄膜电容器所提供的功能以外的附加功能。
发明内容
本公开的一方面可提供一种多层薄膜电容器，所述多层薄膜电容器即使在由一个片构成的情况下也能够实现电容的灵活性，也能够提供可由根据现有技术的薄膜电容器所提供的功能。
根据本公开的一方面，一种多层薄膜电容器可包括第一多层主体和第二多层主体、第一外部端子、第二外部端子和第三外部端子以及分离层。所述第一多层主体具有多个内电极层和介电层交替地堆叠的结构。所述第二多层主体设置在所述第一多层主体的下表面上并具有多个内电极层和介电层交替地堆叠的结构。所述第一外部端子、第二外部端子和第三外部端子设置在所述第一多层主体的上表面上并连接到所述第一多层主体的所述内电极层和所述第二多层主体的所述内电极层。所述第一多层主体和所述第二多层主体可通过设置在所述第一多层主体和所述第二多层主体之间的所述分离层在竖直方向上彼此分开。
根据本公开的另一方面，一种多层薄膜电容器可包括第一多层主体和第二多层主体、第一外部端子、第二外部端子、第三外部端子和第四外部端子。所述第一多层主体具有多个内电极层和介电层交替地堆叠的结构。所述第二多层主体设置在所述第一多层主体的下表面上并具有多个内电极层和介电层交替地堆叠的结构。所述第一外部端子、第二外部端子、第三外部端子和第四外部端子设置在所述第一多层主体的上表面上。在这种情况下，通过所述第一多层主体形成的电容可不同于通过所述第二多层主体形成的电容。
根据本公开的又一方面，一种多层薄膜电容器包括第一主体和第二主体、电容分离部以及一个或更多个外电极层。所述第一主体包括交替的介电材料层与电极材料层的堆叠件。所述第二主体包括交替的介电材料层和电极材料层的堆叠件。所述电容分离部设置在沿所述第一主体的介电材料层与电极材料层的堆叠件的堆叠方向堆叠的所述第一主体和所述第二主体之间。所述一个或更多个外电极层分别电连接到所述第一主体中的所述电极材料层以及所述第二主体中的所述电极材料层中的一层或更多层。
根据本公开的又一方面，一种多层薄膜电容器包括第一主体和第二主体以及第一外部端子和第二外部端子。所述第一主体包括交替的介电层和内电极层的堆叠件。所述第二主体与所述第一主体分开并包括交替的介电层和内电极层的堆叠件。所述第一外部端子和第二外部端子沿着所述第一主体中的交替的介电层和内电极层的堆叠件的堆叠方向设置在所述第一主体的上方，所述第一外部端子电连接到所述第一主体的所述内电极层中的一层或更多层，且所述第二外部端子电连接到所述第二主体中的所述内电极层的一层或更多层。
根据本公开的另一方面，一种多层薄膜电容器包括第一主体和第二主体以及一个或更多个外电极层。所述第一主体和第二主体分别包括交替的介电层和内电极层的堆叠件。所述一个或更多个外电极层分别电连接到所述第一主体中的所述内电极层和所述第二主体中的所述内电极层的一层或更多层。所述第一主体和所述第二主体彼此分开并沿所述第一主体的介电层和内电极层的所述堆叠件的堆叠方向堆叠。所述第一主体和所述第二主体之间的介电层的设置是不对称的。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特点及优点将被更清楚地理解，在附图中：
图1是示出根据第一示例性实施例的多层薄膜电容器的示意性截面图；
图2是示出根据第二示例性实施例的多层薄膜电容器的示意性截面图；
图3是示出根据第三示例性实施例的多层薄膜电容器的示意性截面图；
图4是示出根据第四示例性实施例的多层薄膜电容器的示意性截面图；
图5A至图5D是示出分别根据第一示例性实施例至第四示例性实施例的变形示例性实施例(第五示例性实施例)的多层薄膜电容器的示意性截面图；
图6是示出根据第六示例性实施例的多层薄膜电容器的示意性截面图；
图7是示出根据第七示例性实施例的多层薄膜电容器的示意性截面图；
图8是示出根据第八示例性实施例的多层薄膜电容器的示意性截面图；
图9是示出根据第九示例性实施例的多层薄膜电容器的示意性截面图；
图10是示出根据第十示例性实施例的多层薄膜电容器的示意性截面图；
图11是示出根据第十一示例性实施例的多层薄膜电容器的示意性截面图；
图12是示出根据第十二示例性实施例的多层薄膜电容器的示意性截面图；
图13A至图13G是示出分别根据第六示例性实施例至第十二示例性实施例的变形示例性实施例(第十三示例性实施例)的多层薄膜电容器的示意性截面图。
具体实施方式
在下文中，将描述根据示例性实施例的多层薄膜电容器。然而，本公开不限于此。
第一示例性实施例
图1是示出根据第一示例性实施例的多层薄膜电容器的示意性截面图。
参照图1，多层薄膜电容器100可包括第一多层主体1和第二多层主体2，第一多层主体1具有其中介电层和内电极层沿厚度(T)方向交替地堆叠的结构，第二多层主体2设置在第一多层主体1的下表面上并具有其中介电层和内电极层沿厚度(T)方向交替地堆叠的结构。在本公开中，厚度(T)方向指的是介电层和内电极层堆叠所沿的方向。第一多层主体和第二多层主体可如其中的介电层和内电极层那样在同一厚度(T)方向上彼此堆叠。
第一多层主体1和第二多层主体2可通过相同的制造工艺形成。制造第一多层主体1和第二多层主体2的方法没有具体限制。然而，在制造工艺中，由于在多层薄膜电容器100内，第一多层主体1是上部多层主体且第二多层主体2是下部多层主体，因此，可能适于在形成第二多层主体2之后完成第一多层主体1。
将描述形成第一多层主体1和第二多层主体2的工艺的示例。首先，可准备硅(Si)晶圆W，并且SiO2层S可形成在Si晶圆上。然后，可通过薄膜堆叠工艺顺序并反复地堆叠第一内电极层2a、介电层2c和第二内电极层2b。
第一内电极层2a和第二内电极层2b可由从Pt、Ir、Ru、Cu、IrO2等组成的组中选择的金属形成，并且介电层2c可由从BaTiO3、钛酸锶钡(BST)、Pb(Zr,Ti)O3[PZT]基材料、PNZT基材料以及SiO2基材料组成的组中选择的介电材料形成。
第一内电极层2a和第二内电极层2b以及介电层2c中的每者的厚度可适当地选择，并且第一内电极层2a和第二内电极层2b以及介电层2c中的每者的厚度可为大约1μm或更小的次微米单元，例如，通常为大于等于10nm至小于等于300nm。
第一内电极层2a和第二内电极层2b以及介于第一内电极层2a和第二内电极层2b之间的介电层2c的数量可在考虑所需电容的情况下适当地选择。例如，第一内电极层2a和第二内电极层2b和介电层2c的数量可约为200。由于电容形成在第一内电极层2a和第二内电极层2b彼此重叠的区域中，因此，当需要高电容时，堆叠的第一内电极层2a和第二内电极层2b以及介电层2c的数量会需要增多。
在第一内电极层2a和第二内电极层2b以及介电层2c根据第二多层主体2中所需的电容而交替地堆叠之后，可在第二多层主体2的上表面上设置分离层3，以将第一多层主体1和第二多层主体2彼此区分。分离层3可由显著地降低寄生电容的材料形成。为此，分离层3可由具有绝缘特性的材料形成。分离层3可包括例如SiO2或SiNx基材料，但不限于此。
分离层3可形成为具有大约500nm至1μm的厚度，以减小在第一多层主体1和第二多层主体2之间产生的寄生电容。然而，在某些情况下，分离层3可形成为具有小于500nm或者大于1μm的厚度。因此，分离层3的厚度没有具体限制。然而，分离层3的厚度可在考虑多层薄膜电容器100的整体厚度的情况下适当地选择。
然后，第一内电极层1a、介电层1c以及第二内电极层1b可顺序并反复地堆叠，以在分离层3上形成第一多层主体1。
在第二多层主体2、分离层3和第一多层主体1形成在Si晶圆W和SiO2层S上之后，用作保护层的介电层可选地形成在第一多层主体1的最外侧的内电极层1a或1b上，并且由SiNx、SiO2等形成的绝缘层P可施加到介电层，以完成薄膜层的形成。
然后，可使用干法蚀刻形成使外部端子41-43和内电极层1a、1b、2a和2b彼此连接的过孔11-13，并且可设置内电极层的绝缘层。这里，过孔11-13可直线地穿过内电极层1a、1b、2a和2b以及介电层1c和2c，如图1所示，但不限于此。例如，也可将过孔11-13干法蚀刻为具有斜度。即，过孔11-13的形状没有具体限制。根据连接到具有不同极性的内电极层的外部端子41-43的开路或短路，可将绝缘层施加到过孔11-13的侧表面。
然后，可执行使用金属形成种子层、形成钝化层、蚀刻种子层、形成布线并完成焊盘表面的工艺，以形成外部端子41-43。这里，在形成种子层的过程中，种子层可主要使用Ti/W、Ti/Cu或Ti/Al形成。然后，外部端子41-43可包括通过电子束(E-beam)、溅射或镀覆方法完成其处理的无电镀镍浸金(electroless nickel immersion gold，ENIG)层、Au和Cu，并且钝化层D可使用聚合物基材料形成在除了外部端子41-43暴露区域之外的区域中。
然后，通常情况下，为了将多层薄膜电容器100分离成单独的片，可顺序地执行晶元背磨、切片、清洗、卷带封装(tape and reel packing)工艺。
再次参照图1，根据第一示例性实施例的多层薄膜电容器100可包括设置在第一多层主体1的上表面上的作为外部端子的第一外部端子41、第二外部端子42和第三外部端子43。第一外部端子41和第三外部端子43可构成信号外部焊盘，且第二外部端子42可构成接地外部焊盘。
实质上，当从顶部观察多层薄膜电容器100时，由聚合物基材料形成的钝化层D可设置在除了其中第一外部端子41、第二外部端子42和第三外部端子43所暴露的区域之外的区域中。
第一外部端子41可电连接到第一多层主体1的第一内电极层1a。第一外部端子41和第一内电极层1a可通过第一过孔11彼此连接，且第一过孔11可被设置为从第一外部端子41穿至第一多层主体1的最下侧的第一内电极层1a。
第二外部端子42可与第一外部端子41相邻地设置并且可通过第二过孔12连接到第一多层主体1的第二外电极层1b和第二多层主体2的第二内电极层2b，并且第二过孔12可被设置为穿过第一多层主体1的第二内电极层1b至第二多层主体2的第二内电极层2b。第二外部端子42可连接到第一多层主体1的第二内电极层1b和第二多层主体2的第二内电极层2b二者，如此用作第一多层主体1和第二多层主体2的公共端子。
第三外部端子43可与第二外部端子42相邻地设置并且可通过第三过孔13连接到第二多层主体2的第一内电极层2a。
在根据第一示例性实施例的多层薄膜电容器100中，当三个外部端子41、42和43全部连接到电子装置时，可形成最大电容，并且在某些情形下，在仅需要小的电容的情况下，可仅激活第一外部端子41和第二外部端子42或者仅激活第二外部端子42和第三外部端子43。因此，根据多层薄膜电容器100，可在不另外形成小的多层薄膜电容器的情况下实现电容的灵活性。
在图1中，通过设置在多层薄膜电容器100的上部的第一多层主体1以及连接到设置在第一多层主体1中的内电极层1a和1b的第一外部端子41和第二外部端子42形成的电容与通过设置在多层薄膜电容器100的下部的第二多层主体2以及连接到设置在第二多层主体2中的内电极层2a和2b的第三外部端子43和第二外部端子42形成的电容彼此相同。因此，可容易地实现与当全部外部端子41-43连接到电子装置时所实现的最大电容的50％相对应的电容。
第二示例性实施例
将参照图2描述根据第二示例性实施例的多层薄膜电容器200。将省略与根据第一示例性实施例的多层薄膜电容器的描述重复的描述，并且将通过相同的参考标号指示与图1的元件大体重复的元件。
根据第二示例性实施例的多层薄膜电容器200可包括第一多层主体1、设置在第一多层主体1的下方的第二多层主体2以及沿着水平方向延伸以使第一多层主体和第二多层主体在竖直方向上彼此分离的分离层3。第一外部端子41、第二外部端子42和第三外部端子43可设置在第一多层主体1的上表面上。此外，在第二示例性实施例中，第一外部端子41和第三外部端子43可构成信号外部焊盘，且第二外部端子42可构成接地外部焊盘。
参照图2，在多层薄膜电容器200中，将第二外部端子42(即，公共外部端子)、第一多层主体1的第二内电极层1b以及第二多层主体2的第二内电极层2b彼此连接的第二过孔12可由一组多电极孔12a和12b构成。各电极孔12a和12b可从第二外部端子42的下表面延伸直至第二多层主体2中的同一第二内电极层2b。
与根据第一示例性实施例的多层薄膜电容器100相比，在根据第二示例性实施例的多层薄膜电容器200中，第二过孔12可由多个电极孔12a和12b构成，以使单独电极孔的排列和形成的自由度可以是高的。因此，多层薄膜电容器200可容易修改，以形成诸如与下面将要描述的第三示例性实施例和第四示例性实施例相关的描述中的那样的多层薄膜电容器。
根据第二示例性实施例的多层薄膜电容器200也可适于实现与最大电容的50％相对应的电容，这是因为如上所述，堆叠在第一多层主体1中的内电极层1a和1b以及介电层1c与堆叠在第二多层主体2中的内电极层2a和2b以及介电层2c的数量彼此相同。
第三示例性实施例
接下来，将参照图3描述根据第三示例性实施例的多层薄膜电容器300。将省略与根据第一示例性实施例的多层薄膜电容器的描述重复的描述，并且将通过相同的参考标号指示与图1的元件大体重复的元件。
根据第三示例性实施例的多层薄膜电容器300可包括第一多层主体1、设置在第一多层主体1的下方的第二多层主体2以及沿着水平方向延伸以使第一多层主体和第二多层主体在竖直方向上彼此分离的分离层3。第一外部端子41、第二外部端子42和第三外部端子43可设置在第一多层主体1的上表面上。此外，在第三示例性实施例中，第一外部端子41和第三外部端子43可构成信号外部焊盘，且第二外部端子42可构成接地外部焊盘。
参照图3，在多层薄膜电容器300中，将第二外部端子42(即，公共外部端子)、第一多层主体1的第二内电极层1b以及第二多层主体2的第二内电极层2b彼此连接的第二过孔12可由一组多电极孔12a和12b构成。在这种情况下，多电极孔中的至少一个多电极孔12a可穿至第一多层主体1的第二内电极层1b，多电极孔中的另一个多电极孔12b可穿至第二多层主体2中的第二内电极层2b。因此，过孔12可包括具有不同深度的电极孔12a和12b。
与根据第一示例性实施例的多层薄膜电容器100相比，在根据第三示例性实施例的多层薄膜电容器300中，第二过孔12可由多个电极孔12a和12b构成，使得单独电极孔的排列和形成的自由度可以是高的。另外，根据第三示例性实施例的多层薄膜电容器300也可适于实现与最大电容的50％相对应的电容，这是因为如上所述，堆叠在第一多层主体1中的内电极层1a和1b以及介电层1c与堆叠在第二多层主体2中的内电极层2a和2b以及介电层2c的数量彼此相同。此外，添加了电极孔12a，使得可决定当使用第一多层主体1实现电容的灵活性时仅延伸到第一多层主体1的电极孔12a用作主过孔并且当使用第二多层主体2实现电容的灵活性时延伸到第一多层主体1和第二多层主体2二者的电极孔12b用作主过孔。
此外，根据第三示例性实施例的多层薄膜电容器300的电极孔12a不延伸到第二多层主体2，这可在制造工艺的简易性方面存在优势。
第四示例性实施例
接下来，将参照图4描述根据第四示例性实施例的多层薄膜电容器400。除了第二外部端子42的形状外，根据第四示例性实施例的多层薄膜电容器400与根据第三示例性实施例的多层薄膜电容器300相似。因此，将省略与根据第三示例性实施例的多层薄膜电容器的描述重复的描述，并且将通过相同的参考标号指示与图3的元件大体重复的元件。
根据第四示例性实施例的多层薄膜电容器400可包括第一多层主体1、设置在第一多层主体1的下方的第二多层主体2以及沿着水平方向延伸以使第一多层主体和第二多层主体在竖直方向上彼此分离的分离层3。第一外部端子41、第二外部端子42和第三外部端子43可设置在第一多层主体1的上表面上。此外，在第四示例性实施例中，第一外部端子41和第三外部端子43可构成信号外部焊盘，且第二外部端子42可构成接地外部焊盘。
参照图4，在多层薄膜电容器400中，第二外部端子42中的最下侧的导电层42a的表面面积可大于设置在最下侧的导电层42a上的导电层42b的表面面积。在这种情况下，可在不改变第二外部端子42的暴露于多层薄膜电容器400的表面的导电层42b的表面面积的情况下，确保在其中可设置第二过孔12的将第二外部端子42与第一多层主体1的第二内电极层1b彼此连接的一个电极孔12a以及第二过孔12的将第二外部端子42与第二多层主体的第二内电极层2b彼此连接的另一电极孔12b的宽的空间。通常，相对大的应力施加到形成有过孔的外部端子的表面。然而，如在多层薄膜电容器400中，在第二外部端子42的最下侧的导电层42a的表面面积大，可有效地分散施加到第二外部端子42的表面上的应力等。
同时，在某些示例中，虽然未示出，但第二过孔12的一个电极孔12a不仅延伸到第一多层主体1的第二内电极层1b，而且可延伸到第二多层主体2的第二内电极层2b。
第五示例性实施例
同时，除了第一过孔11和第三过孔13的数量为多个之外，根据第五示例性实施例的多层薄膜电容器具有与上述多层薄膜电容器的结构大体相同的结构。这是为了突出排列根据本公开的多层薄膜电容器的过孔的自由度，并且过孔的数量没有具体限制，而是可在考虑所需特性(诸如内电极层等的暴露区域)等的情况下适当地设置。
详细地，图5A示出了取代根据第一示例性实施例的多层薄膜电容器的第一过孔11和第三过孔13，多个第一过孔11a和11b以及多个第三过孔13a和13b形成在其中的多层薄膜电容器501的情况，图5B示出了取代根据第二示例性实施例的多层薄膜电容器的第一过孔11和第三过孔13，多个第一过孔11a和11b以及多个第三过孔13a和13b形成在其中的多层薄膜电容器502的情况，图5C示出了取代根据第三示例性实施例的多层薄膜电容器的第一过孔11和第三过孔13，多个第一过孔11a和11b以及多个第三过孔13a和13b形成在其中的多层薄膜电容器503的情况，以及图5D示出了取代根据第四示例性实施例的多层薄膜电容器的第一过孔11和第三过孔13，多个第一过孔11a和11b以及多个第三过孔13a和13b形成在其中的多层薄膜电容器504的情况。
第六示例性实施例
根据第六示例性实施例的多层薄膜电容器可包括第一多层主体1和设置在第一多层主体1的下方的第二多层主体2。第一多层主体1可具有其中介电层1c与内电极层1a和1b交替地堆叠的结构，且第二多层主体2可具有其中介电层2c与内电极层2a和2b交替地堆叠的结构。
同时，与根据上述第一示例性实施例至第五示例性实施例的多层薄膜电容器不同，根据第六示例性实施例的多层薄膜电容器600还可包括另外的外部端子。另外的外部端子可设置在第一多层主体1的上表面上。
根据第六示例性实施例的多层薄膜电容器可包括通过第一过孔11连接到第一多层主体1的第一内电极层1a的第一外部端子41、通过第二过孔12连接到第一多层主体1的第二内电极层1b的第二外部端子42以及通过第三过孔13连接到第二多层主体2的第二内电极层2b的第三外部端子43，并且可包括通过第四过孔14连接到第二多层主体2的第一内电极层2a的第四外部端子44。
参照图6，第一多层主体1和第二多层主体2可通过分离层3在竖直方向上彼此分开，并且第一外部端子41和第四外部端子44可构成信号外部焊盘，第二外部端子42和第三外部端子43可构成接地外部焊盘。
根据第六示例性实施例的第一多层主体1和第二多层主体2彼此不共用各自的过孔，使得它们可在作为单独的电容器操作时存在优势。
另外，第一多层主体1可包括第一内电极层1a和具有与第一内电极层1a的极性不同的极性的第二内电极层1b。第二多层主体2可包括第一内电极层2a和具有与第一内电极层2a的极性不同的极性的第二内电极层2b。
第七示例性实施例
接下来，将参照图7描述根据第七示例性实施例的多层薄膜电容器700。根据第七示例性实施例的多层薄膜电容器700与根据第六示例性实施例的多层薄膜电容器600的不同之处在于堆叠在第一多层主体1中的介电层1c的数量多于堆叠在第二多层主体2中的介电层2c的数量，并将主要描述该区别。在第一多层主体和第二多层主体中的介电层的不同数量提供第一多层主体和第二多层主体之间的介电层的不对称设置。
在根据第七示例性实施例的多层薄膜电容器700中，通过第一多层主体1形成的电容可大于通过第二多层主体2形成的电容。可通过如下事实获知上述内容：介于第一多层主体1中的第一内电极层1a和1b之间的介电层1c的数量与介于第二多层主体2中的第一内电极层2a和2b之间的介电层2c的数量彼此不同，并且当使用相同的材料以相同的厚度在第一多层主体1和第二多层主体2中分别形成介电层1c和2c时，第一多层主体1和第二多层主体2中的介电层1c和2c的数量彼此不同，以使通过第一多层主体1形成的电容与通过第二多层主体2形成的电容彼此不同，从而可容易地实现电容的灵活性。
第八示例性实施例
在根据第八示例性实施例的多层薄膜电容器800中，第一多层主体的介电层1c的材料和第二多层主体的介电层2c的材料可彼此不同。例如，具有高介电常数的材料可用作第一介电层1c的材料，具有比第一介电层的介电常数相对低的介电常数的材料可用作第二介电层2c的材料，以使第一多层主体1的电容和第二多层主体2的电容彼此不同。用于第一多层主体和第二多层主体中的介电层的不同材料提供第一多层主体和第二多层主体之间的介电层的不对称设置。
详细地，为了实现高介电常数而使用的介电层的材料可以是金属基材料，诸如ZrO2、HfO2、La2O3、TiO2、BST、PZT等，并且为了实现相对低的介电常数而使用的介电层的材料可以是SiO2、Si3N4、Al2O3等。然而，介电层的材料不限于此。同时，在介电层1c和2c中使用的上述材料可通过诸如溅射、溶胶凝胶、化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体CVD(PECVD)、原子层沉积(ALD)、原子层CVD(ALCVD)等各种沉积方法用在多层薄膜电容器800中。由于介电材料的介电常数特性可通过改变这些沉积方法的热处理条件、介电材料的成分比等进行各种改变，因此高介电常数或低介电常数不限于仅通过特定材料形成，而是可通过使用选择的不同的制造和沉积方法形成的材料实现。
第九示例性实施例
在根据第九示例性实施例的多层薄膜电容器900中，第二多层主体2的介电层2c可使用与第一多层主体1的介电层1c的材料相同的材料形成，但可形成为具有比第一多层主体1的介电层1c的厚度大的厚度。虽然未示出，但在相反的情况下，第一多层主体1的介电层1c可以选择性地形成为具有比第二多层主体2的介电层2c的厚度大的厚度。在第一多层主体和第二多层主体中不同厚度的介电层提供第一多层主体和第二多层主体之间的介电层的不对称设置。
在第一多层主体1和第二多层主体2中的各介电层1c和2c可形成为具有不同的厚度，以使通过第一多层主体1形成的电容与通过第二多层主体2形成的电容彼此不同，在第二多层主体2中的介电层2c的厚度T2与在第一多层主体1中的介电层1c厚度T1的比(T2/T1)不限于在特定数值范围内，而在一个示例中，在第一多层主体1和第二多层主体2中使用不同介电材料的情况，该比(T2/T1)可以在大于等于1.5至小于等于3.0的范围内。在第一多层主体1和第二多层主体2中使用相同介电材料的情况下，该比(T2/T1)可以在大于等于1.5至小于等于3.0的范围内。这可包括介电层的厚度之间由于具有介电特性的材料的电特性和热特性之间的不同而出现的差别的情况。
在比(T2/T1)低于1.5的情况下，当具有高磁渗透率的介电层被包括在第一多层主体1和第二多层主体2中且厚度T1逐渐减小时，存在将出现诸如泄漏电流等的电特性的劣化的风险。此外，当具有低磁渗透率的介电层被包括在第一多层主体1和第二多层主体2中且厚度T1逐渐减小时，存在设备方面的限制。另外，当比(T2/T1)大于3.0时，厚度之间的差别过大，使得两个困难需要解决，即，多层薄膜电容器的小型化以及克服设备的限制。
第十示例性实施例
接下来，根据第十示例性实施例的多层薄膜电容器1000与根据第七示例性实施例的多层薄膜电容器700的不同之处在于第二外部端子42和第三外部端子43彼此共用种子层和镀层，以构成公共外部端子423。
在根据第十示例性实施例的多层薄膜电容器1000中，第二过孔12和第三过孔13两者均可连接到公共外部端子423。这里，第二过孔12可延伸到第二多层主体的第二内电极层2b，且第三过孔13也可延伸到第二内电极层2b，使得第二过孔和第三过孔的深度可大体上彼此相同。
同时，在根据第十示例性实施例的多层薄膜电容器1000中，示出了通过第二过孔12和第三过孔13暴露的同一内电极层的面积彼此相同的情况。因此，示出了相对于相同的高度，第二过孔12的截面的直径与第三过孔13的截面的直径彼此相同的情况。然而，第二过孔12的截面的直径与第三过孔13的截面的直径不限于此，而是在第十示例性实施例的变型(未示出)中，也可彼此不同。在第二过孔12的截面的直径与第三过孔13的截面的直径彼此不同的情况下，通过第二过孔12和第三过孔13暴露的第二内电极层1b和2b的面积可彼此不同，使得等效串联电阻(ESR)值可适当地改变。
第十一示例性实施例
接下来，将参照图11描述根据第十一示例性实施例的多层薄膜电容器1100。
根据第十一示例性实施例的多层薄膜电容器1100与根据第十示例性实施例的多层薄膜电容器1000的相似之处在于第二外部端子42和第三外部端子43构成公共外部端子423。然而，根据第十一示例性实施例的多层薄膜电容器1100与根据第十示例性实施例的多层薄膜电容器1000的不同之处在于在第一多层主体1中的介电层1c的数量少于在第二多层主体2中的介电层2c的数量。因此，通过将第一多层主体1中的内电极层1a和1b连接到第一外部端子41和公共外部端子423所实现的电容可低于通过将第二多层主体2中的内电极层2a和2b连接到第四外部端子44和公共外部端子423所实现的电容。该结构可支持根据本公开的多层薄膜电容器的电容的灵活性的效果。
第十二示例性实施例
接下来，根据第十二示例性实施例的多层薄膜电容器1200可具有包括彼此分开的第二外部端子42和第三外部端子43的总共四个外部端子41、42、43和44。
除第二过孔12和第三过孔13的直径彼此不同外，根据第十二示例性实施例的多层薄膜电容器1200具有与根据第六示例性实施例的多层薄膜电容器600结构大体上相同的结构。当过孔的直径彼此不同时，内电极层的连接到过孔的暴露的面积彼此不同，并且过孔的直径彼此不同的控制可用于调整电容器的ESR。此外，根据电容器的小型化，其中可形成过孔的空间不足的情况频繁地发生。在这种情况下，对于控制各过孔的直径彼此不同的工艺可能是有用的。
虽然未详细示出，但可通过使过孔的直径彼此不同以及使第一多层主体1的介电层1c和第二多层主体2的介电层2c的材料、厚度和数量彼此不同而显著增大多层薄膜电容器的电容的灵活性。
第十三示例性实施例
同时，除了第一过孔和第四过孔的数量为多个之外，根据第十三示例性实施例的多层薄膜电容器具有与上述的根据第六示例性实施例至第十二示例性实施例的多层薄膜电容器的结构大体相同的结构。这是为了突出根据本公开的多层薄膜电容器的过孔的排列自由度，并且过孔的数量没有具体限制，而是可在考虑所需特性(诸如内电极层等的暴露区域)等的情况下适当地设置。
详细地，图13A至图13G分别示出了取代根据第六示例性实施例至第十二示例性实施例的多层薄膜电容器的第一过孔11和第四过孔14，多个第一过孔11a和11b以及多个第四过孔14a和14b形成在其中的情况。除图13A至图13G所示的变型的示例性实施例以外，可自由改变过孔的数量、结构、深度等，图13A至图13G仅示出了一些示例性实施例，以帮助理解变型的示例性实施例。
同时，虽然未详细示出，但根据示例性实施例的分离层3可用于使可被分别驱动的电容器的电容在功能方面彼此相区分。因此，分离层3可被称为电容分离部。电容分离部可用于使分别包括第一多层主体1和第二多层主体2的第一电容器和第二电容的电容分离，以独立地实现分别与第一电容器、第二电容器以及第一电容器和第二电容器彼此耦合的电容器相对应的电容。
如上所述，根据本公开的示例性实施例，在以片形式设置的具有相同尺寸的内电极层和介电层的数量彼此相同的情况下，可提供具有显著增加的电容并具有电容的灵活性的多层薄膜电容器。
虽然已经在上面示出并描述了示例性实施例，但对本领域技术人员将显而易见的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (34)

1.一种多层薄膜电容器，包括：
第一多层主体，具有多个内电极层和介电层交替地堆叠的结构；
第二多层主体，设置在所述第一多层主体的下表面上并具有多个内电极层和介电层交替地堆叠的结构；
第一外部端子，设置在所述第一多层主体的上表面上并连接到所述第一多层主体的所述内电极层；
第二外部端子，设置在所述第一多层主体的上表面上并连接到所述第一多层主体的所述内电极层以及所述第二多层主体的所述内电极层；
第三外部端子，设置在所述第一多层主体的上表面上并连接到所述第二多层主体的所述内电极层；及
分离层，设置在所述第一多层主体和所述第二多层主体之间，以使所述第一多层主体和所述第二多层主体在竖直方向上彼此分开。
2.如权利要求1所述的多层薄膜电容器，其中，所述第一多层主体包括第一内电极层和第二内电极层，所述第一多层主体的所述第一内电极层和所述第二内电极层与设置在所述第一多层主体的所述第一内电极层和所述第二内电极层之间的各介电层交替地设置，
所述第二多层主体包括第一内电极层和第二内电极层，所述第二多层主体的所述第一内电极层和所述第二内电极层与设置在所述第二多层主体的所述第一内电极层和所述第二内电极层之间的各介电层交替地设置，
所述第一多层主体的所述第一内电极层通过第一过孔连接到所述第一外部端子，
所述第二多层主体的所述第一内电极层通过第三过孔连接到所述第三外部端子，并且
所述第一多层主体的所述第二内电极层和所述第二多层主体的所述第二内电极层通过第二过孔连接到所述第二外部端子，使得所述第二过孔穿过所述第一多层主体和所述第二多层主体二者。
3.如权利要求2所述的多层薄膜电容器，其中，所述第二过孔由一组多电极孔构成，并且各电极孔从所述第二外部端子的下表面延伸直到所述第二多层主体中的同一第二内电极层。
4.如权利要求1所述的多层薄膜电容器，其中，所述第一多层主体包括第一内电极层和第二内电极层，所述第一多层主体的所述第一内电极层和所述第二内电极层与设置在所述第一多层主体的所述第一内电极层和所述第二内电极层之间的各介电层交替地设置，
所述第二多层主体包括第一内电极层和第二内电极层，所述第二多层主体的所述第一内电极层和所述第二内电极层与设置在所述第二多层主体的所述第一内电极层和所述第二内电极层之间的各介电层交替地设置，
所述第一多层主体的所述第一内电极层通过第一过孔连接到所述第一外部端子，
所述第二多层主体的所述第一内电极层通过第三过孔连接到所述第三外部端子，
所述第一多层主体的所述第二内电极层和所述第二多层主体的所述第二内电极层通过第二过孔连接到所述第二外部端子，并且
所述第二过孔由一组多电极孔构成，并且所述组中的至少一个电极孔和另一电极孔延伸到不同的内电极层。
5.如权利要求4所述的多层薄膜电容器，其中，所述至少一个电极孔延伸到所述第一多层主体的所述第二内电极层，所述另一电极孔延伸到所述第二多层主体的所述第二内电极层。
6.如权利要求1所述的多层薄膜电容器，其中，所述第二外部端子包括至少两个导电层，并且设置在所述至少两个导电层的最下部的第一导电层的表面面积大于设置在所述第一导电层上的第二导电层的表面面积。
7.如权利要求1所述的多层薄膜电容器，其中，堆叠在所述第一多层主体中的介电层的数量等于堆叠在所述第二多层主体中的介电层的数量。
8.如权利要求1所述的多层薄膜电容器，其中，通过所述第一多层主体中的所述内电极层与所述第一外部端子和所述第二外部端子形成的电容等于通过所述第二多层主体中的所述内电极层与所述第二外部端子和所述第三外部端子形成的电容。
9.如权利要求1所述的多层薄膜电容器，其中，所述分离层具有绝缘特性，并包括SiO2或SiNx基材料。
10.一种多层薄膜电容器，包括：
第一多层主体，具有多个内电极层和介电层交替地堆叠的结构；
第二多层主体，设置在所述第一多层主体的下表面上并具有多个内电极层和介电层交替地堆叠的结构；
第一外部端子和第二外部端子，设置在所述第一多层主体的上表面上并通过过孔连接到所述第一多层主体，以形成电容；及
第三外部端子和第四外部端子，设置在所述第一多层主体的上表面上并通过过孔连接到所述第二多层主体，以形成电容。
11.如权利要求10所述的多层薄膜电容器，其中，通过所述第一多层主体与所述第一外部端子和所述第二外部端子之间的连接形成的电容与通过所述第二多层主体与所述第三外部端子和第四外部端子之间的连接形成的电容不同。
12.如权利要求10所述的多层薄膜电容器，其中，所述第一多层主体和所述第二多层主体的介电层的材料彼此相同，并且堆叠在所述第一多层主体中的介电层的数量多于堆叠在所述第二多层主体中的介电层的数量。
13.如权利要求10所述的多层薄膜电容器，其中，堆叠在所述第一多层主体和所述第二多层主体中的介电层的数量彼此相同，并且
所述第一多层主体中的介电层包括具有比所述第二多层主体中的介电层的材料的介电常数高的介电常数的材料。
14.如权利要求10所述的多层薄膜电容器，其中，包括在所述第一多层主体中的介电层中的每层的厚度小于包括在所述第二多层主体中的介电层中的每层的厚度。
15.如权利要求10所述的多层薄膜电容器，其中，所述第一多层主体包括第一内电极层和具有与所述第一内电极层的极性不同的极性的第二内电极层，所述第一多层主体的所述第一内电极层通过第一过孔连接到所述第一外部端子，且所述第一多层主体的所述第二内电极层通过第二过孔连接到所述第二外部端子，并且
所述第二多层主体包括第一内电极层和具有与所述第二多层主体的所述第一内电极层的极性不同的极性的第二内电极层，所述第二多层主体的所述第二内电极层通过第三过孔连接到所述第三外部端子，且所述第二多层主体的所述第一内电极层通过第四过孔连接到所述第四外部端子。
16.如权利要求15所述的多层薄膜电容器，其中，所述第二过孔延伸到所述第二多层主体中的所述第二内电极层，并具有与所述第三过孔相同的深度。
17.如权利要求16所述的多层薄膜电容器，其中，所述第二外部端子和所述第三外部端子彼此共用种子层和镀层，以构成公共外部端子。
18.如权利要求17所述的多层薄膜电容器，其中，连接到所述公共外部端子的所述第二过孔和所述第三过孔延伸到所述第二多层主体中的同一第二内电极层。
19.一种多层薄膜电容器，包括：
第一主体，包括介电材料层和电极材料层；
第二主体，包括介电材料层和电极材料层；
电容分离部，设置在所述第一主体和所述第二主体之间；及
一个或更多个外电极层，分别电连接到所述第一主体中的所述电极材料层和所述第二主体中的所述电极材料层中的一层或更多层。
20.如权利要求19所述的多层薄膜电容器，其中，所述第一主体包括交替的介电材料层和电极材料层的堆叠件，并且所述第二主体包括交替的介电材料层和电极材料层的堆叠件，
其中，所述电容分离部设置在沿所述第一主体的介电材料层和电极材料层的所述堆叠件的堆叠方向堆叠的所述第一主体和所述第二主体之间。
21.如权利要求19所述的多层薄膜电容器，其中，所述电容分离部是使所述第一主体和所述第二主体在竖直方向上分离的分离层。
22.如权利要求19所述的多层薄膜电容器，其中，所述一个或更多个外电极层设置在所述第一主体的同一侧上，所述第一主体的同一侧与所述第一主体面对所述第二主体的另一侧相对。
23.如权利要求20所述的多层薄膜电容器，其中，所述第二主体沿所述堆叠方向堆叠在所述第一主体的下方，
所述一个或更多个外电极层包括第一外电极层和第二外电极层，所述第一外电极层设置在所述第一主体的上方并电连接到所述第一主体中的所述电极材料层的一层或更多层，所述第二外电极层设置在所述第一主体的上方并电连接到所述第二主体中的所述电极材料层的一层或更多层。
24.如权利要求23所述的多层薄膜电容器，其中，所述第二外电极层与所述第一主体中的全部电极材料层绝缘。
25.如权利要求23所述的多层薄膜电容器，其中，所述一个或更多个外电极层还包括第三外电极层，所述第三外电极层设置在所述第一主体的上方并电连接到所述第一主体中的所述电极材料层中的一层或更多层以及电连接到所述第二主体中的所述电极材料层的一层或更多层。
26.如权利要求23所述的多层薄膜电容器，其中，所述一个或更多个外电极层还包括：
第三外电极层，设置在所述第一主体的上方，与所述第一外电极层绝缘，并电连接到所述第一主体中的所述电极材料层中的一层或更多层，及
第四外电极层，设置在所述第一主体的上方，与所述第二外电极层绝缘，并电连接到所述第二主体中的所述电极材料层中的一层或更多层。
27.一种多层薄膜电容器，包括：
第一主体，包括交替的介电层和内电极层的堆叠件；
第二主体，与所述第一主体分开并包括交替的介电层和内电极层的堆叠件；及
第一外部端子和第二外部端子，沿所述第一主体中的交替的介电层和内电极层的堆叠件的堆叠方向设置在所述第一主体的上方，所述第一外部端子电连接到所述第一主体中的所述内电极层中的一层或更多层，且所述第二外部端子电连接到所述第二主体中的所述内电极层的一层或更多层。
28.如权利要求27所述的多层薄膜电容器，所述多层薄膜电容器还包括第一过孔和第二过孔，所述第一过孔将所述第一外部端子电连接到所述第一主体中的所述内电极层的一层或更多层，所述第二过孔与所述第一主体的所述内电极层电绝缘地延伸通过所述第一主体，并将所述第二外部端子电连接到所述第二主体中的所述内电极层的一层或更多层。
29.如权利要求27所述的多层薄膜电容器，所述多层薄膜电容器还包括沿所述堆叠方向设置在所述第一主体上方的第三外部端子，所述第三外部端子与所述第一外部端子和所述第二外部端子电绝缘，并且所述第三外部端子电连接到所述第一主体中的一个或更多个其他内电极层，且电连接到所述第二主体中的一个或更多个其他内电极层。
30.如权利要求27所述的多层薄膜电容器，所述多层薄膜电容器还包括沿所述堆叠方向设置在所述第一主体上方的第三外部端子和第四外部端子，所述第三外部端子和所述第四外部端子与所述第一外部端子和所述第二外部端子电绝缘，所述第三外部端子电连接到所述第一主体中的一个或更多个其他内电极层，且所述第四外部端子电连接所述第二主体中的一个或更多个其他内电极层。
31.一种多层薄膜电容器，包括：
第一主体和第二主体，分别包括交替的介电层和内电极层的堆叠件；及
一个或更多个外电极层，分别电连接到所述第一主体中的所述内电极层和所述第二主体中的所述内电极层的一层或更多层，
其中，所述第一主体和所述第二主体彼此分开并沿所述第一主体的介电层和内电极层的所述堆叠件的堆叠方向堆叠，并且
其中，所述第一主体和所述第二主体之间的介电层的设置是不对称的。
32.如权利要求31所述的多层薄膜电容器，其中，所述第一主体和所述第二主体之间的介电层的不对称设置通过所述第一主体中的介电层的数量与所述第二主体中的介电层的数量不同而提供。
33.如权利要求31所述的多层薄膜电容器，其中，所述第一主体和所述第二主体之间的介电层的不对称设置通过所述第一主体中的介电层的厚度与所述第二主体中的介电层的厚度不同而提供。
34.如权利要求31所述的多层薄膜电容器，其中，所述第一主体和所述第二主体之间的介电层的不对称设置通过所述第一主体中的介电层的材料与所述第二主体中的介电层的材料不同而提供。
CN201710505273.5A 2016-10-28 2017-06-28 多层薄膜电容器 Active CN108022754B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0142170 2016-10-28
KR20160142170 2016-10-28
KR1020160149448A KR101872613B1 (ko) 2016-10-28 2016-11-10 다층 박막 커패시터
KR10-2016-0149448 2016-11-10

Publications (2)

Publication Number Publication Date
CN108022754A true CN108022754A (zh) 2018-05-11
CN108022754B CN108022754B (zh) 2020-11-10

Family

ID=62022555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710505273.5A Active CN108022754B (zh) 2016-10-28 2017-06-28 多层薄膜电容器

Country Status (3)

Country Link
US (1) US10229789B2 (zh)
JP (1) JP7375287B2 (zh)
CN (1) CN108022754B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627558B1 (en) * 2018-08-08 2021-06-23 Shenzhen Weitongbo Technology Co., Ltd. Double-sided capacitor and manufacturing method therefor
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) * 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
JP2020061432A (ja) * 2018-10-09 2020-04-16 株式会社村田製作所 薄膜キャパシタ
JP2022520615A (ja) 2019-02-13 2022-03-31 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 導電性ビアを含む積層セラミックコンデンサ
WO2021193512A1 (ja) * 2020-03-23 2021-09-30 Tdk株式会社 薄膜コンデンサ及びこれを備える電子回路モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001075916A1 (en) * 2000-03-30 2001-10-11 Avx Corporation Multiple array and method of making a multiple array
CN1499546A (zh) * 2002-10-30 2004-05-26 京瓷株式会社 电容器，布线基板，退耦电路以及高频电路
US20050141169A1 (en) * 2003-12-25 2005-06-30 Shinko Electric Industries Co., Ltd. Capacitor device, electronic parts packaging structure, and method of manufacturing the capacitor device
US20130314838A1 (en) * 2012-05-23 2013-11-28 Jong Taek Hwang Capacitive Device and Method for Fabricating the Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120338U (zh) * 1976-03-10 1977-09-12
JP2001244140A (ja) * 2000-03-02 2001-09-07 Murata Mfg Co Ltd セラミック積層体およびその製造方法、ならびに電子部品、電子装置
DE102004010001A1 (de) 2004-03-01 2005-09-22 Epcos Ag Elektrisches Bauelement und schaltungsanordnung mit dem Bauelement
KR100624906B1 (ko) * 2004-06-25 2006-09-19 매그나칩 반도체 유한회사 반도체 소자의 병렬 커패시터
US7149072B2 (en) * 2004-11-04 2006-12-12 Samsung Electro-Mechanics Co., Ltd. Multilayered chip capacitor array
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
JP4643482B2 (ja) * 2006-03-24 2011-03-02 日本特殊陶業株式会社 配線基板
US7742276B2 (en) 2007-03-30 2010-06-22 Industrial Technology Research Institute Wiring structure of laminated capacitors
US8159813B2 (en) * 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Ｔｄｋ株式会社 薄膜デバイス
DE102009049077A1 (de) * 2009-10-12 2011-04-14 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung
CN103155063A (zh) * 2010-06-10 2013-06-12 日本硅电子技术株式会社 电能存储装置
JP5803731B2 (ja) * 2012-02-22 2015-11-04 株式会社村田製作所 薄膜素子
US9076600B2 (en) 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
US9299498B2 (en) * 2012-11-15 2016-03-29 Eulex Corp. Miniature wire-bondable capacitor
JP6736892B2 (ja) * 2015-01-26 2020-08-05 Tdk株式会社 薄膜キャパシタ
JP6441269B2 (ja) * 2015-11-16 2018-12-19 太陽誘電株式会社 積層薄膜キャパシタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001075916A1 (en) * 2000-03-30 2001-10-11 Avx Corporation Multiple array and method of making a multiple array
CN1499546A (zh) * 2002-10-30 2004-05-26 京瓷株式会社 电容器，布线基板，退耦电路以及高频电路
US20050141169A1 (en) * 2003-12-25 2005-06-30 Shinko Electric Industries Co., Ltd. Capacitor device, electronic parts packaging structure, and method of manufacturing the capacitor device
US20130314838A1 (en) * 2012-05-23 2013-11-28 Jong Taek Hwang Capacitive Device and Method for Fabricating the Same

Also Published As

Publication number Publication date
JP2018074132A (ja) 2018-05-10
US10229789B2 (en) 2019-03-12
JP7375287B2 (ja) 2023-11-08
CN108022754B (zh) 2020-11-10
US20180122580A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN108022754A (zh) 多层薄膜电容器
JP6046282B2 (ja) 金属絶縁体金属キャパシタ構造
US10468187B2 (en) Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US20020066919A1 (en) BEOL decoupling capacitor
JP2004266009A (ja) 半導体装置およびその製造方法
US20170338039A1 (en) Thin film capacitor and method of manufacturing the same
US20150103465A1 (en) Ultra thin film capacitor and manufacturing method thereof
US10141115B2 (en) Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
US10720280B2 (en) Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US10062516B2 (en) Thin-film ceramic capacitor
US10847316B2 (en) MIM device with laminated dielectric layers
US10332682B2 (en) Thin-film capacitor having vias connected to respective electrode layers
US10629373B2 (en) Thin film capacitor
EP3758067B1 (en) Capacitor and manufacturing method therefor
US10395842B2 (en) Thin film capacitor and manufacturing method thereof
KR101872613B1 (ko) 다층 박막 커패시터
JP2018206839A (ja) 薄膜コンデンサ
US10319526B2 (en) Thin-film capacitor
US10446324B2 (en) Thin film capacitor
US11548779B2 (en) Capacitive micro structure
KR101680282B1 (ko) Rf 집적 회로
JP2020038891A (ja) キャパシタおよびキャパシタの製造方法
JP2005158965A (ja) 薄膜コンデンサおよび薄膜コンデンサ付き回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant