CN107978602A - 非挥发性存储器 - Google Patents
非挥发性存储器 Download PDFInfo
- Publication number
- CN107978602A CN107978602A CN201611102968.0A CN201611102968A CN107978602A CN 107978602 A CN107978602 A CN 107978602A CN 201611102968 A CN201611102968 A CN 201611102968A CN 107978602 A CN107978602 A CN 107978602A
- Authority
- CN
- China
- Prior art keywords
- transistor
- volatility memorizer
- stress release
- floating grid
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims description 55
- 230000005611 electricity Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000003860 storage Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000012447 hatching Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003694 hair properties Effects 0.000 description 2
- 230000005039 memory span Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种非挥发性存储器，包括以下构件。浮置栅极晶体管、选择晶体管与应力释放晶体管设置于基底上且彼此串接。应力释放晶体管位于浮置栅极晶体管与选择晶体管之间。应力释放晶体管具有由式(1)所示的应力释放比。应力释放比的下限值由进行编程操作时，非选定的非挥发性存储器的应力释放晶体管的可承受漏极侧电压所决定。应力释放比的上限值由进行读取操作时，选定的非挥发性存储器的可读取漏极电流所决定。所述非挥发性存储器可有效地降低选择晶体管所承受到的应力。应力释放比＝应力释放晶体管的通道长度/应力释放晶体管的栅介电层厚度 (1)。
Description
技术领域
本发明涉及一种存储器，且特别是涉及一种非挥发性存储器。
背景技术
当半导体进入深次微米(Deep Sub-Micron)的制作工艺时，元件的尺寸逐渐缩小，对于存储器元件而言，也就是代表存储单元尺寸愈来愈小。另一方面，随着资讯电子产品需要处理、存储的数据日益增加，在这些资讯电子产品中所需的存储器容量也就愈来愈大。对于这种尺寸变小而存储器容量却需要增加的情形，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。
非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。
一种现有的非挥发性存储器，由选择晶体管与浮置栅极晶体管所构成。由于只需要形成一层多晶硅，因此此种非挥发性存储器的制作工艺可以与互补式金属氧化物半导体晶体管的制作工艺整合在一起，而能够减少制造成本。
然而，在现有的非挥发性存储器中，一般是采用输入输出元件来作为选择晶体管，因此无法以低电力(low power)与高速(high speed)的方式进行操作非挥性存储器。
此外，若为了达成低电力与高速操作，而采用逻辑元件(core device)来作为选择晶体管，则在对非挥发性存储器进行编程操作时，会对导致选择晶体管承受过大应力(stress)，而造成氧化层击穿(oxide breakdown)的情况。
发明内容
本发明提供一种非挥发性存储器，其可有效地降低选择晶体管所承受到的应力。
本发明提出一种非挥发性存储器，包括基底、浮置栅极晶体管、选择晶体管与应力释放晶体管。浮置栅极晶体管、选择晶体管与应力释放晶体管设置于基底上且彼此串接。应力释放晶体管位于浮置栅极晶体管与选择晶体管之间。应力释放晶体管具有由式(1)所示的应力释放比。
应力释放比＝应力释放晶体管的通道长度/应力释放晶体管的栅介电层厚度(1)
应力释放比的下限值由进行编程操作时，非选定的非挥发性存储器的应力释放晶体管的可承受漏极侧电压所决定。应力释放比的上限值由进行读取操作时，选定的非挥发性存储器的可读取漏极电流所决定。
依照本发明的一实施例所述，在非挥发性存储器中，浮置栅极晶体管、选择晶体管与应力释放晶体管例如是通过共用掺杂区而进行串接。
依照本发明的一实施例所述，在非挥发性存储器中，应力释放比例如是15至35。
依照本发明的一实施例所述，在非挥发性存储器中，浮置栅极晶体管包括浮置栅极、第一掺杂区、第二掺杂区与第一介电层。浮置栅极设置于基底上。第一掺杂区与第二掺杂区分别设置于浮置栅极两侧的基底中。第一介电层设置于浮置栅极与基底之间。选择晶体管包括选择栅极、第三掺杂区、第四掺杂区与第二介电层。选择栅极设置于基底上。第三掺杂区与第四掺杂区分别设置于选择栅极两侧的基底中。第二介电层设置于选择栅极与基底之间。应力释放晶体管包括应力释放栅极、第二掺杂区、第三掺杂区与第三介电层。应力释放栅极设置于基底上。第二掺杂区位于浮置栅极与应力释放栅极之间，且第三掺杂区位于选择栅极与应力释放栅极之间。第三介电层设置于应力释放栅极与基底之间。
依照本发明的一实施例所述，在非挥发性存储器中，还包括第一接触窗与第二接触窗。第一接触窗连接至选择栅极，以提供第一电压至选择栅极。第二接触窗连接至应力释放栅极，以提供第二电压至应力释放栅极。
依照本发明的一实施例所述，在非挥发性存储器中，第一电压与第二电压可为相同或不同。
依照本发明的一实施例所述，在非挥发性存储器中，应力释放栅极下方的通道长度例如是小于输入输出元件(I/O device)的设计规则(design rule)的最小通道长度。
依照本发明的一实施例所述，在非挥发性存储器中，第一介电层的厚度例如是大于第二介电层的厚度。
依照本发明的一实施例所述，在非挥发性存储器中，第三介电层的厚度例如是大于第二介电层的厚度。
依照本发明的一实施例所述，在非挥发性存储器中，第二掺杂区与第三掺杂区例如是浮置掺杂区。
依照本发明的一实施例所述，在非挥发性存储器中，第一掺杂区至第四掺杂区例如是相同的导电型。
依照本发明的一实施例所述，在非挥发性存储器中，还可包括至少一第一阱区，设置于基底中。第一掺杂区至第四掺杂区位于第一阱区中。
依照本发明的一实施例所述，在非挥发性存储器中，第一掺杂区至第四掺杂区的导电型例如是不同于第一阱区的导电型。
依照本发明的一实施例所述，在非挥发性存储器中，还可包括第一电容器与第二电容器。第一电容器、第二电容器与浮置栅极晶体管分离设置且彼此耦接。
依照本发明的一实施例所述，在非挥发性存储器中，第一电容器、第二电容器与浮置栅极晶体管例如是通过共用浮置栅极而进行耦接。
依照本发明的一实施例所述，在非挥发性存储器中，第一电容器包括浮置栅极、至少一第五掺杂区与第四介电层。第五掺杂区设置于浮置栅极两侧的基底中。第四介电层设置于浮置栅极与基底之间。第二电容器包括浮置栅极、至少一第六掺杂区与第五介电层。第六掺杂区设置于浮置栅极两侧的基底中。第五介电层设置于浮置栅极与基底之间。
依照本发明的一实施例所述，在非挥发性存储器中，第四介电层的厚度与第五介电层的厚度例如是分别大于第二介电层的厚度。
依照本发明的一实施例所述，在非挥发性存储器中，还可包括第二阱区与第三阱区。第二阱区设置于基底中。第五掺杂区位于第二阱区中。第三阱区设置于基底中。第六掺杂区位于第三阱区中。
依照本发明的一实施例所述，在非挥发性存储器中，当第一阱区、第二阱区与第三阱区中的相邻两个同为第一导电型时，第一阱区、第二阱区与第三阱区中的同为第一导电型的相邻两个彼此之间例如是分离设置。
依照本发明的一实施例所述，在非挥发性存储器中，在第一阱区、第二阱区与第三阱区中的同为第一导电型的相邻两个之间还可包括具有第二导电型的第四阱区，其中第二导电型与第一导电型为不同导电型。
依照本发明的一实施例所述，在非挥发性存储器中，当第一阱区、第二阱区与第三阱区中的相邻两个为不同导电型时，第一阱区、第二阱区与第三阱区中的不同导电型的相邻两个例如是分离设置或彼此连接。
依照本发明的一实施例所述，在非挥发性存储器中，第二电容器中的浮置栅极的面积例如是大于浮置栅极晶体管中的浮置栅极的面积与第一电容器中的浮置栅极的面积。
依照本发明的一实施例所述，在非挥发性存储器中，浮置栅极晶体管中的浮置栅极的面积例如是大于第一电容器中的浮置栅极的面积。
基于上述，在本发明所提出的非挥发性存储器，由于在浮置栅极晶体管与选择晶体管之间具有应力释放晶体管，因此在对非挥发性存储器进行编程操作时，可降低选择晶体管所承受到的应力。如此一来，即便是在采用逻辑元件作为选择晶体管来达成低电力与高速操作的情况下，可防止选择晶体管产生氧化层击穿的情况。此外，通过使用上述应力释放比的下限值与下限值的决定方式，可防止非选定的非挥发性存储器的选择晶体管产生氧化层击穿的情况，且选定的非挥发性存储器可防止读取电流太低而无法读取数据的情况发生。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1为本发明一实施例的非挥发性存储器的上视图；
图2A为沿着图1中I-I’剖面线的剖视图；
图2B为沿着图1中II-II’剖面线的剖视图；
图2C为沿着图1中III-III’剖面线的剖视图；
图3为本发明另一实施例的非挥发性存储器的上视图。
符号说明
10、20：非挥发性存储器
100：基底
102：浮置栅极晶体管
104：选择晶体管
106：应力释放晶体管
108：浮置栅极
110、112、118、120、140、142、146、148、151、152：掺杂区
114、122、126、134、144、150：介电层
116：选择栅极
124：应力释放栅极
128、154、156、158：阱区
130、132、133、135、162、164、166：接触窗
136、136a、138、138a：电容器
160：隔离结构
具体实施方式
图1为本发明一实施例的非挥发性存储器的上视图。在图1中，为了清楚描述非挥发性存储器的结构，省略绘示隔离结构与介电层。图2A为沿着图1中I-I’剖面线的剖视图。图2B为沿着图1中II-II’剖面线的剖视图。图2C为沿着图1中III-III’剖面线的剖视图。
请同时参照图1与图2B，非挥发性存储器10包括基底100、浮置栅极晶体管102、选择晶体管104与应力释放晶体管106。浮置栅极晶体管102、选择晶体管104与应力释放晶体管106设置于基底100上且彼此串接。应力释放晶体管106位于浮置栅极晶体管102与选择晶体管104之间，因此可通过应力释放晶体管106来降低在对非挥发性存储器10进行操作时选择晶体管104所承受的应力。浮置栅极晶体管102、选择晶体管104与应力释放晶体管106例如是通过共用掺杂区而进行串接。
在此实施例中，非挥发性存储器10可用以作为存储器阵列中的一个存储单元。非挥发性存储器10可为选定的存储单元(selected memory cell)或非选定的存储单元(unselected memory cell)。在进行操作时，选定的存储单元(selected memory cell)为进行操作的存储单元，非选定的存储单元为不进行操作的存储单元。上述操作例如是编程操作、抹除操作或读取操作。
应力释放晶体管106具有由式(1)所示的应力释放比。应力释放比等于应力释放晶体管106的通道长度除上应力释放晶体管106的栅介电层厚度。
应力释放比＝应力释放晶体管的通道长度/应力释放晶体管的栅介电层厚度(1)
应力释放比的下限值由进行编程操作时，非选定的非挥发性存储器10的应力释放晶体管106的可承受漏极侧电压所决定。在进行编程操作时，会对非选定的非挥发性存储器10施加较高的漏极侧电压。因此，当应力释放比的值低于下限值时，应力释放晶体管106将无法有效地降低由较高的漏极侧电压所导致的较高的应力。如此一来，非选定的非挥发性存储器10的选择晶体管104将承受到的过大的应力，而使得选择栅极漏电流(select gateleakage current)增加，且选择晶体管104因产生氧化层击穿而快速损坏。
应力释放比的上限值由进行读取操作时，选定的非挥发性存储器10的可读取漏极电流所决定。当应力释放比的值高于上限值时，会使得漏极电流降低，而无法有效地读取漏极电流。
在一实施例中，应力释放比例如是15至35。在另一实施例中，应力释放比例如是17至34。
基于上述可知，通过使用上述应力释放比的下限值与下限值的决定方式，可防止非选定的非挥发性存储器10的选择晶体管104产生氧化层击穿的情况，且选定的非挥发性存储器10可防止读取电流太低而无法读取数据的情况发生。
浮置栅极晶体管102包括浮置栅极108、掺杂区110、掺杂区112与介电层114。浮置栅极108设置于基底100上。在进行编程操作时，电子会进入浮置栅极晶体管102中的浮置栅极108进行存储。浮置栅极108的材料例如是掺杂多晶硅等导体材料。浮置栅极108的形成方法例如是化学气相沉积法。
掺杂区110与掺杂区112分别设置于浮置栅极108两侧的基底100中。掺杂区110与掺杂区112例如是相同的导电型，分别可为N型掺杂区或P型掺杂区。掺杂区110与掺杂区112的形成方法例如是离子注入法。
介电层114设置于浮置栅极108与基底100之间。介电层114的材料例如是氧化硅。介电层114的形成方法例如是热氧化法或化学气相沉积法。
选择晶体管104包括选择栅极116、掺杂区118、掺杂区120与介电层122。选择栅极116设置于基底100上。选择栅极116的材料例如是掺杂多晶硅等导体材料。选择栅极116的形成方法例如是化学气相沉积法。
掺杂区118与掺杂区120分别设置于选择栅极116两侧的基底100中。掺杂区118与掺杂区120例如是相同的导电型，分别可为N型掺杂区或P型掺杂区。在对非挥发性存储器10进行操作时，掺杂区110可作为漏极使用，且掺杂区120可作为源极使用。掺杂区118与掺杂区120的形成方法例如是离子注入法。此外，掺杂区110、112、118、120例如是相同的导电型。
介电层122设置于选择栅极116与基底100之间。介电层114的厚度例如是大于介电层122的厚度。介电层122的材料例如是氧化硅。介电层122的形成方法例如是热氧化法或化学气相沉积法。
应力释放晶体管106包括应力释放栅极124、掺杂区112、掺杂区118与介电层126，可用以释放传送到选择晶体管104的部分应力，而降低选择晶体管104所承受的应力。应力释放栅极124设置于基底100上。应力释放栅极124下方的通道长度例如是小于输入输出元件的设计规则的最小通道长度，而在掺杂区112与掺杂区118之间产生短通道效应，进而可使得应力释放晶体管106的临界电压(threshold voltage，Vt)小于一般输入输出元件的临界电压。在一实施例中，应力释放晶体管106的临界电压可为0。应力释放栅极124的材料例如是掺杂多晶硅等导体材料。应力释放栅极124的形成方法例如是化学气相沉积法。
掺杂区112位于浮置栅极108与应力释放栅极124之间，而使得应力释放晶体管106与浮置栅极晶体管102可共用掺杂区112。此外，掺杂区118位于选择栅极116与应力释放栅极124之间，而使得应力释放晶体管106与选择晶体管104可共用掺杂区118。掺杂区112与掺杂区118例如是浮置掺杂区。
介电层126设置于应力释放栅极124与基底100之间。介电层126可用以作为应力释放晶体管106的栅介电层。介电层126的厚度例如是大于介电层122的厚度。介电层126的材料例如是氧化硅。介电层126的形成方法例如是热氧化法或化学气相沉积法。
非挥发性存储器10还可包括至少一阱区128，设置于基底100中。掺杂区110、112、118、120位于阱区128中。阱区128可为N型阱区或P型阱区。阱区128的形成方法例如是离子注入法。掺杂区110、112、118、120的导电型例如是不同于阱区128的导电型。在此实施例中，非挥发性存储器10是以具有一个阱区128为例来进行说明，亦即浮置栅极晶体管102、选择晶体管104与应力释放晶体管106均位于同一个阱区128中，但本发明并不限于此。在其他实施例中，由于逻辑元件的阱区与输入输出元件的阱区也可分开制作，因此当采用逻辑元件作为选择晶体管104，且采用输入输出元件作为浮置栅极晶体管102与应力释放晶体管106时，选择晶体管104的阱区与浮置栅极晶体管102与应力释放晶体管106的阱区也可为不同阱区。
非挥发性存储器10还可包括接触窗130、接触窗132、接触窗133与接触窗135。接触窗130连接至掺杂区110。接触窗130可将掺杂区110耦接至位线。接触窗132连接至掺杂区120。接触窗132可将掺杂区120耦接至源极线。接触窗133连接至选择栅极116，以提供第一电压至选择栅极116。接触窗133可将选择栅极116耦接至字元线。接触窗135连接至应力释放栅极124，以提供第二电压至应力释放栅极124。接触窗135可将应力释放栅极124耦接至应力释放线。第一电压与第二电压可为相同或不同。当第一电压与第二电压为相同时，字元线与应力释放线可彼此耦接或独立控制。接触窗130、接触窗132、接触窗133与接触窗135可设置于介电层134中。接触窗130、接触窗132、接触窗133与接触窗135的材料例如是钨、铜或铝。接触窗130、接触窗132、接触窗133与接触窗135的形成方法例如是物理气相沉积法。
请同时参照图1、图2A至图2C，非挥发性存储器10还可包括电容器136与电容器138。电容器136、电容器138与浮置栅极晶体管102分离设置且彼此耦接。电容器136、电容器138与浮置栅极晶体管102例如是通过共用浮置栅极108而进行耦接。电容器138中的浮置栅极108的面积例如是大于浮置栅极晶体管102中的浮置栅极108的面积与电容器136中的浮置栅极108的面积。浮置栅极晶体管102中的浮置栅极108的面积例如是大于电容器136中的浮置栅极108的面积。
在此实施例中，电容器136与电容器138是以位于浮置栅极晶体管102的两侧为例来进行说明，然而本发明并不以此为限，只要电容器136、电容器138与浮置栅极晶体管102彼此耦接即属于本发明所保护的范围。举例来说，也可采用将浮置栅极晶体管102与电容器136设置于电容器138的两侧的配置方式。
电容器136包括浮置栅极108、掺杂区140、掺杂区142与介电层144。电容器136中的浮置栅极108可作为抹除栅极(erase gate)使用。在进行抹除操作时，电子可从电容器136中的浮置栅极108移出。
掺杂区140与掺杂区142设置于浮置栅极108两侧的基底100中。掺杂区140与掺杂区142可为相同或不同的导电型，分别可为N型掺杂区或P型掺杂区。掺杂区140与掺杂区142的形成方法例如是离子注入法。
介电层144设置于浮置栅极108与基底100之间。介电层144的厚度例如是大于介电层122的厚度。介电层144的材料例如是氧化硅。介电层144的形成方法例如是热氧化法或化学气相沉积法。
电容器138包括浮置栅极108、掺杂区146与介电层150。电容器138中的浮置栅极108可作为耦合栅极(coupling gate)使用。在对非挥发性存储器10进行操作时，电容器138中的浮置栅极108可用以提供正确的电压。
掺杂区146设置于浮置栅极108两侧的基底100中。在此实施例中，掺杂区146围绕电容器138的浮置栅极108，而位于浮置栅极108两侧。掺杂区146可为N型掺杂区、P型掺杂区或N型与P型对接掺杂区(N-type and P-type butted doped region)。
介电层150设置于浮置栅极108与基底100之间。介电层150的厚度例如是大于介电层122的厚度。介电层150的材料例如是氧化硅。介电层150的形成方法例如是热氧化法或化学气相沉积法。
非挥发性存储器10还可包括阱区154与阱区156。阱区154设置于基底100中。掺杂区140与掺杂区142位于阱区154中。阱区156设置于基底100中。掺杂区146位于阱区156中。阱区154与阱区156可为N型阱区或P型阱区。阱区154与阱区156的形成方法例如是离子注入法。
当阱区128、阱区154与阱区156中的相邻两个同为第一导电型时，阱区128、阱区154与阱区156中的同为第一导电型的相邻两个彼此之间例如是分离设置。此外，非挥发性存储器10在阱区128、阱区154与阱区156中的同为第一导电型的相邻两个之间还可包括具有第二导电型的阱区158，其中第二导电型与第一导电型为不同导电型。当阱区128、阱区154与阱区156中的相邻两个为不同导电型时，阱区128、阱区154与阱区156中的不同导电型的相邻两个可为分离设置或彼此连接。在此实施例中，阱区128、阱区154与阱区156是以相同导电型为例来进行说明。
非挥发性存储器10还可包括隔离结构160。隔离结构160可设置于阱区128、阱区154与阱区156外部的基底100中。隔离结构160例如是浅沟槽隔离结构。隔离结构160的材料例如是氧化硅。
非挥发性存储器10还可包括接触窗162、接触窗164与接触窗166。接触窗162与接触窗164分别连接至掺杂区140与掺杂区142。接触窗162与接触窗164可分别将掺杂区140与掺杂区142耦接至抹除线。接触窗166连接至掺杂区146。接触窗166可将掺杂区146耦接至控制线。接触窗162、接触窗164与接触窗166可设置于介电层134中。接触窗162、接触窗164与接触窗166的材料例如是钨、铜或铝。接触窗162、接触窗164与接触窗166形成方法例如是物理气相沉积法。
在一实施例中，在进行编程操作、读取操作与抹除操作时，对选定与非选定的非挥发性存储器10(选定存储单元与非选定存储单元)所施加的电压举例说明如下表1所示，但本发明并不以此为限。非挥发性存储器10中的浮置栅极晶体管102、选择晶体管104与释放晶体管106是以N型金属氧化物半晶体管(NMOS transistor)为例来进行说明。
表1
※WL＝字元线；SRL＝应力释放线；EL＝抹除线；CL＝控制线；SL＝源极线；BL＝位线
图3为本发明另一实施例的非挥发性存储器的上视图。
请同时参照1与图3，图3的非挥发性存储器20与图1的非挥发性存储器10的差异如下。非挥发性存储器10的电容器136包括两个掺杂区(140、142)，然而非挥发性存储器20的电容器136a仅具有设置于基底100中的单一个掺杂区148，且电容器136a的浮置栅极108的一端位于掺杂区148中。掺杂区148围绕电容器136a的浮置栅极108，而位于浮置栅极108两侧。此外，非挥发性存储器10的电容器138包括单一个掺杂区146，然而非挥发性存储器20的电容器138a包括掺杂区151、152。掺杂区151、152设置于电容器138a的浮置栅极108两侧的基底100中。在非挥发性存储器20与非挥发性存储器10中相同的构件使用相同的标号表示，故于此不再赘述。
由上述实施例可知，于此技术领域具有通常知识者可依照产品设计需求而调整电容器136、138、136a、138a的掺杂区的数量与型态。举例来说，可将非挥发性存储器10中具有两个掺杂区(140、142)的电容器136的设计变更为如同非挥发性存储器20中具有单一个掺杂区(148)的电容器136a的设计。此外，也可将非挥发性存储器20中具有单一个掺杂区(148)的电容器136a的设计变更为如同非挥发性存储器10中具有两个掺杂区(140、142)的电容器136的设计。
综上所述，在非挥发性存储器10、20中，由于在浮置栅极晶体管102与选择晶体管104之间具有应力释放晶体管106，因此在对非挥发性存储器10、20进行编程操作时，可降低选择晶体管104所承受到的应力。如此一来，即便是在采用逻辑元件作为选择晶体管104来达成低电力与高速操作的情况下，也可防止选择晶体管104产生氧化层击穿的情况。此外，通过使用上述应力释放比的下限值与下限值的决定方式，可防止非选定的非挥发性存储器10、20的选择晶体管104产生氧化层击穿的情况，且选定的非挥发性存储器10、20可防止读取电流太低而无法读取数据的情况发生。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (23)
1.一种非挥发性存储器，其特征在于，包括：
基底；以及
浮置栅极晶体管、选择晶体管与应力释放晶体管，设置于所述基底上且彼此串接，其中所述应力释放晶体管位于所述浮置栅极晶体管与所述选择晶体管之间，且
所述应力释放晶体管具有由式(1)所示的应力释放比：
所述应力释放比＝所述应力释放晶体管的通道长度/所述应力释放晶体管的栅介电层厚度(1)
其中，所述应力释放比的下限值由进行编程操作时，非选定的所述非挥发性存储器的所述应力释放晶体管的可承受漏极侧电压所决定，且
所述应力释放比的上限值由进行读取操作时，选定的所述非挥发性存储器的可读取漏极电流所决定。
2.根据权利要求1所述的非挥发性存储器，其特征在于，所述浮置栅极晶体管、所述选择晶体管与所述应力释放晶体管通过共用掺杂区而进行串接。
3.根据权利要求1所述的非挥发性存储器，其特征在于，所述应力释放比为15至35。
4.根据权利要求1所述的非挥发性存储器，其特征在于，
所述浮置栅极晶体管包括：
浮置栅极，设置于所述基底上；
第一掺杂区与第二掺杂区，分别设置于所述浮置栅极两侧的所述基底中；以及
第一介电层，设置于所述浮置栅极与所述基底之间；
所述选择晶体管，包括：
选择栅极，设置于所述基底上；
第三掺杂区与第四掺杂区，分别设置于所述选择栅极两侧的所述基底中；以及
第二介电层，设置于所述选择栅极与所述基底之间；
所述应力释放晶体管包括：
应力释放栅极，设置于所述基底上；
所述第二掺杂区与所述第三掺杂区，其中所述第二掺杂区位于所述浮置栅极与所述应力释放栅极之间，且所述第三掺杂区位于所述选择栅极与所述应力释放栅极之间；以及
第三介电层，设置于所述应力释放栅极与所述基底之间。
5.根据权利要求4所述的非挥发性存储器，其特征在于，还包括：
第一接触窗，连接至所述选择栅极，以提供第一电压至所述选择栅极；以及
第二接触窗，连接至所述应力释放栅极，以提供第二电压至所述应力释放栅极。
6.根据权利要求5所述的非挥发性存储器，其特征在于，所述第一电压与所述第二电压为相同或不同。
7.根据权利要求4所述的非挥发性存储器，其特征在于，所述应力释放栅极下方的所述通道长度小于输入输出元件的设计规则的最小通道长度。
8.根据权利要求4所述的非挥发性存储器，其特征在于，所述第一介电层的厚度大于所述第二介电层的厚度。
9.根据权利要求4所述的非挥发性存储器，其特征在于，所述第三介电层的厚度大于所述第二介电层的厚度。
10.根据权利要求4所述的非挥发性存储器，其特征在于，所述第二掺杂区与所述第三掺杂区为浮置掺杂区。
11.根据权利要求4所述的非挥发性存储器，其特征在于，所述第一掺杂区至第四掺杂区为相同的导电型。
12.根据权利要求4所述的非挥发性存储器，其特征在于，还包括至少一第一阱区，设置于所述基底中，其中所述第一掺杂区至第四掺杂区位于所述至少一第一阱区中。
13.根据权利要求12所述的非挥发性存储器，其特征在于，所述第一掺杂区至第四掺杂区的导电型不同于所述至少一第一阱区的导电型。
14.根据权利要求12所述的非挥发性存储器，其特征在于，还包括第一电容器与第二电容器，其中所述第一电容器、所述第二电容器与所述浮置栅极晶体管分离设置且彼此耦接。
15.根据权利要求14所述的非挥发性存储器，其特征在于，所述第一电容器、所述第二电容器与所述浮置栅极晶体管通过共用所述浮置栅极而进行耦接。
16.根据权利要求14所述的非挥发性存储器，其特征在于，
所述第一电容器包括：
所述浮置栅极；
至少一第五掺杂区，设置于所述浮置栅极两侧的所述基底中；以及
第四介电层，设置于所述浮置栅极与所述基底之间，
所述第二电容器包括：
所述浮置栅极；
至少一第六掺杂区，设置于所述浮置栅极两侧的所述基底中；以及
第五介电层，设置于所述浮置栅极与所述基底之间。
17.根据权利要求16所述的非挥发性存储器，其特征在于，所述第四介电层的厚度与所述第五介电层的厚度分别大于所述第二介电层的厚度。
18.根据权利要求16所述的非挥发性存储器，其特征在于，还包括：
第二阱区，设置于所述基底中，其中所述至少一第五掺杂区位于所述第二阱区中；以及
第三阱区，设置于所述基底中，其中所述至少一第六掺杂区位于所述第三阱区中。
19.根据权利要求18所述的非挥发性存储器，其特征在于，当所述至少一第一阱区、所述第二阱区与所述第三阱区中的相邻两个同为第一导电型时，所述至少一第一阱区、所述第二阱区与所述第三阱区中的同为所述第一导电型的相邻两个彼此之间分离设置。
20.根据权利要求19所述的非挥发性存储器，其特征在于，在所述至少一第一阱区、所述第二阱区与所述第三阱区中的同为所述第一导电型的相邻两个之间还包括具有第二导电型的第四阱区，其中所述第二导电型与所述第一导电型为不同导电型。
21.根据权利要求18所述的非挥发性存储器，其特征在于，当所述至少一第一阱区、所述第二阱区与所述第三阱区中的相邻两个为不同导电型时，所述至少一第一阱区、所述第二阱区与所述第三阱区中的不同导电型的相邻两个分离设置或彼此连接。
22.根据权利要求16所述的非挥发性存储器，其特征在于，所述第二电容器中的所述浮置栅极的面积大于所述浮置栅极晶体管中的所述浮置栅极的面积与所述第一电容器中的所述浮置栅极的面积。
23.根据权利要求16所述的非挥发性存储器，其特征在于，所述浮置栅极晶体管中的所述浮置栅极的面积大于所述第一电容器中的所述浮置栅极的面积。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/297,162 | 2016-10-19 | ||
| US15/297,162 US10192875B2 (en) | 2014-10-14 | 2016-10-19 | Non-volatile memory with protective stress gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978602A true CN107978602A (zh) | 2018-05-01 |
| CN107978602B CN107978602B (zh) | 2020-07-17 |
Family
ID=59688023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611102968.0A Active CN107978602B (zh) | 2016-10-19 | 2016-12-05 | 非挥发性存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107978602B (zh) |
| TW (1) | TWI588943B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421883A (zh) * | 2020-03-03 | 2021-09-21 | 台湾积体电路制造股份有限公司 | 集成芯片及形成存储器装置的方法 |
| CN114188336A (zh) * | 2020-09-15 | 2022-03-15 | 力旺电子股份有限公司 | 存储器结构及其操作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515899B1 (en) * | 2001-11-09 | 2003-02-04 | Lattice Semiconductor Corporation | Non-volatile memory cell with enhanced cell drive current |
| US20100193870A1 (en) * | 2009-01-30 | 2010-08-05 | Xilinx, Inc. | Techniques for improving transistor-to-transistor stress uniformity |
| US20160104537A1 (en) * | 2014-10-14 | 2016-04-14 | Ememory Technology Inc. | Memory array with memory cells arranged in pages |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671401B2 (en) * | 2005-10-28 | 2010-03-02 | Mosys, Inc. | Non-volatile memory in CMOS logic process |
| US7951669B2 (en) * | 2006-04-13 | 2011-05-31 | Sandisk Corporation | Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element |
| US7473623B2 (en) * | 2006-06-30 | 2009-01-06 | Advanced Micro Devices, Inc. | Providing stress uniformity in a semiconductor device |
| TWI512946B (zh) * | 2010-11-30 | 2015-12-11 | United Microelectronics Corp | 應變矽半導體結構 |
-
2016
- 2016-10-31 TW TW105135211A patent/TWI588943B/zh active
- 2016-12-05 CN CN201611102968.0A patent/CN107978602B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515899B1 (en) * | 2001-11-09 | 2003-02-04 | Lattice Semiconductor Corporation | Non-volatile memory cell with enhanced cell drive current |
| US20100193870A1 (en) * | 2009-01-30 | 2010-08-05 | Xilinx, Inc. | Techniques for improving transistor-to-transistor stress uniformity |
| US20160104537A1 (en) * | 2014-10-14 | 2016-04-14 | Ememory Technology Inc. | Memory array with memory cells arranged in pages |
| CN105514111A (zh) * | 2014-10-14 | 2016-04-20 | 力旺电子股份有限公司 | 非挥发性存储器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421883A (zh) * | 2020-03-03 | 2021-09-21 | 台湾积体电路制造股份有限公司 | 集成芯片及形成存储器装置的方法 |
| CN114188336A (zh) * | 2020-09-15 | 2022-03-15 | 力旺电子股份有限公司 | 存储器结构及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201816990A (zh) | 2018-05-01 |
| CN107978602B (zh) | 2020-07-17 |
| TWI588943B (zh) | 2017-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105514111B (zh) | 非挥发性存储器 | |
| TWI630707B (zh) | 可提高寫入效能的非揮發性記憶胞 | |
| US20090321816A1 (en) | Vertical-type non-volatile memory device | |
| CN103426928A (zh) | 半导体器件和该器件的制造方法 | |
| JP2006054435A (ja) | 集積メモリデバイスおよびその製造方法 | |
| JPH06204488A (ja) | 不揮発性メモリ・セルとその製造法 | |
| TW201511007A (zh) | Ｕ形共用體型記憶胞串 | |
| CN107316867B (zh) | 闪存存储阵列及其制造方法 | |
| KR100843141B1 (ko) | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 | |
| US9887301B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI654718B (zh) | 半導體裝置的製造方法 | |
| JP2008166759A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| TW201523882A (zh) | 用於無接面細胞電晶體之堆疊記憶體陣列的結構和製造方法 | |
| TW200816459A (en) | Scalable electrically eraseable and programmable memory | |
| CN107978602A (zh) | 非挥发性存储器 | |
| CN105470203B (zh) | 制造半导体器件的方法 | |
| US7936005B2 (en) | Semiconductor memory device including laminated gate having electric charge accumulating layer and control gate and method of manufacturing the same | |
| US20070090453A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| JP2006165451A (ja) | 半導体装置及びその製造方法 | |
| CN100565843C (zh) | 半导体存储装置及其制造方法 | |
| US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
| US10192875B2 (en) | Non-volatile memory with protective stress gate | |
| JP4761946B2 (ja) | 不揮発性半導体記憶素子及びその製造方法並びに不揮発性半導体記憶素子を含む半導体集積回路装置 | |
| WO2008088654A1 (en) | Nand memory with dual control gates having fixed charge layer below control gates | |
| US20110058410A1 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |