CN107924903A - 具有多个瓣的球状焊盘 - Google Patents

具有多个瓣的球状焊盘 Download PDF

Info

Publication number
CN107924903A
CN107924903A CN201680048785.7A CN201680048785A CN107924903A CN 107924903 A CN107924903 A CN 107924903A CN 201680048785 A CN201680048785 A CN 201680048785A CN 107924903 A CN107924903 A CN 107924903A
Authority
CN
China
Prior art keywords
spherical pad
electronic
substrate
electronic assemblies
assemblies according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680048785.7A
Other languages
English (en)
Inventor
蔡玉泓
郭茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924903A publication Critical patent/CN107924903A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

在一些形式中，电子装配件包括：基板；以及安装在基板上的球状焊盘，其中球状焊盘包括从球状焊盘的中心向远处突出的多个瓣。在一些形式中，电子装配件包括：基板；以及安装在基板上的球状焊盘，其中球状焊盘包括从球状焊盘的中心向远处突出的瓣。在一些形式中，电子装配件包括：基板；以及安装在基板上的球状焊盘，其中球状焊盘包括从球状焊盘的中心向远处突出的至少一个瓣；以及电子封装件，其包括将基板上的球状焊盘电气连接到电子封装件的至少一个导体。

Description

具有多个瓣的球状焊盘
优先权声明
本专利申请要求对提交于2015年9月25日的美国申请序列号14/866,640的优先权权益，该申请通过引用被全部并入到本文。
背景技术
常规的球栅阵列（BGA）电子封装件典型地在某些应用中在温度循环之后经历基板迹线裂纹故障。基板迹线裂纹故障常常足够重要以对BGA电子封装件造成可靠性风险。一个具体示例涉及当将存储器BGA封装件安装到非常坚硬的印刷电路板（PCB）上的时候。
现有的BGA球状焊盘具有圆形形状。当BGA球状焊盘受到应力的影响时，BGA球状焊盘的圆形形状在球状焊盘边缘处产生切向裂纹。故障分析表明，基板核心材料和/或焊接掩模中的裂纹被形成成与圆形BGA球状焊盘的边缘相切。
为解决基板迹线裂纹问题的在先尝试包括（i）使用低热膨胀系数的基板材料；（ii）在关键走线（routing）位置处设计更宽的迹线；以及（iii）在基板中实现更大直径的玻璃纤维材料以便增强基板的机械属性。然而，这些先前的解决方案经常仅有助于阻止（而非消除）通常由对BGA球状焊盘施压而引起的裂纹传播。另外，这些在先解决方案中的每个方案典型地具有其它限制（例如，成本和/或抑制大量制造）。
附图说明
图1是例示包括基板和球状焊盘的示例电子装配件的顶视图。
图2是图1所示的示例电子装配件的侧视图。
图3是在添加了阻焊剂之后的图1所示的示例电子装配件的顶视图。
图4是图3所示的示例电子装配件的侧视图。
图5是例示包括基板和球状焊盘的另一示例电子装配件的顶视图。
图6是图5所示的示例电子装配件的侧视图。
图7是在添加了阻焊剂之后的图5所示的示例电子装配件的顶视图。
图8是图7所示的示例电子装配件的侧视图。
图9是包括图4所示的示例电子装配件的示例电子系统的侧视图。
图10是包括图4所示的示例电子装配件的另一示例电子系统的侧视图。
图11是包括本文描述的电子装配件和/或电子系统的电子装置的框图。
具体实施方式
以下描述和各图充分地例示了具体实施例以使得本领域技术人员能够实践它们。其它实施例可以并入结构的改变、逻辑的改变、电气的改变、工艺的改变以及其它改变。一些实施例的部分和特征可以被包括在其它实施例的部分和特征中，或者替代其它实施例的那些部分和特征。权利要求中阐述的实施例涵盖那些权利要求的所有可得到的等价物。
如本申请中使用的诸如“水平”之类的定向术语是相对于与晶片或基板的常规平面或表面平行的平面而定义的，而不管晶片或基板的定向如何。术语“竖直”是指与如上文定义的水平相垂直的方向。诸如“在...上”、“侧”（如在“侧壁”中）、“更高”、“更低”、“上方”和“下方”之类的介词是相对于位于晶片或基板的顶表面上的常规平面或表面而定义的，而不管晶片或基板的定向如何。
本文描述的球栅阵列球状焊盘利用有瓣焊盘以使得球状焊盘的边缘不是连续的圆。本文描述的有瓣球状焊盘可以减小在球状焊盘的边缘处引发切向裂纹的可能性。减小球状焊盘的边缘处的切向裂纹的潜在可能可以防止包括球状焊盘的球栅阵列封装件内的任何基板迹线开裂问题。
图1是例示包括基板11和球状焊盘12的示例电子装配件10的顶视图。图2是图1所示的样品电子装配件10的侧视图。
电子装配件10包括基板11和安装到基板11的球状焊盘12。球状焊盘12包括从球状焊盘12的中心C向远处D突出的多个瓣13。
在一些形式中，基板是印刷电路板的一部分。在其它形式中，基板是电子封装件的一部分。应当注意的是，包括在电子装配件10中的基板11的类型将部分地取决于电子装配件10所要用于的应用。现在已知的或将来发现的任何基板都可以用作电子装配件10的一部分。
球状焊盘12可以由任何类型的导电材料形成。作为示例，球状焊盘可以由铜形成。可用于球状焊盘12的其它示例材料包括可伐合金（kovar）、C-194铜合金（以及其它材料）。
如图3和图4所示，电子装配件10还可包括覆盖球状焊盘12的一部分和基板11的阻焊剂14。在图3和图4例示的示例形式中，阻焊剂14包括圆形开口15，以使得球状焊盘12通过圆形开口15而暴露。
在一些形式中，阻焊剂14由一种或多种类型的树脂形成。应当注意的是，阻焊剂14可以是现在已知的或未来发现的任何类型的阻焊剂。阻焊剂的其它示例类型包括但不限于：PFR-800 AUS410、PSR-4000 AUS320（以及其它材料）。
电子装配件10还可包括在圆形开口15内安装在球状焊盘12上的附加导体（未示出）。作为示例，附加导体可以是镍和金的组合。应当注意的是，对于附加导体可构想到各种不同的材料。包括在电子装配件10中的附加导体的类型将部分地取决于电子装配件10所要用于的应用以及与装配电子装配件10相关联的制造工艺。可用于附加导体的其它材料包括但不限于：镍、铂和金的各种组合，仅锡或仅金（以及其它材料）。
在其它形式中，电子装配件10还可包括在圆形开口15内安装在球状焊盘12上的有机材料（未示出）。作为示例，有机材料可以是苯并咪唑或苯基咪唑（以及其它可能材料）。应当注意的是，可构想到各种不同类型的有机材料。所利用的有机材料的类型将部分地取决于电子装配件10所要用于的应用以及用于装配电子装配件10的制造工艺。
在图1至图4中例示的示例形式中，球状焊盘12包括十个瓣13。应当注意的是，瓣13可以围绕球状焊盘12的圆周等间距地隔开，或者围绕球状焊盘12的圆周非等间距地隔开。
图5是例示包括基板51和球状焊盘52的另一示例电子装配件50的顶视图。图6是图5所示的示例电子装配件50的侧视图。
电子装配件50包括基板51和安装在基板51上的球状焊盘52。球状焊盘52包括从球状焊盘52的中心C向远处D突出的瓣53。
如图7和图8所示，电子装配件50还可包括覆盖球状焊盘52的一部分和基板51的阻焊剂54。阻焊剂54包括圆形开口55，以使得球状焊盘52通过圆形开口55而暴露。
如上文讨论的，球状焊盘52可以是铜（以及其它导电材料）。此外，阻焊剂54可以由一种或多种类型的树脂（以及其它类型的材料）形成。
如上文讨论的，基板51可以是电子封装件或印刷电路板的一部分。包括在电子装配件50中的基板51的类型将部分地取决于电子装配件50所要用于的应用（以及其它因素）。
在所公开的球状焊盘12、52中包括瓣将球状焊盘12、52的边缘从连续的圆改变。球状焊盘12、52从连续的圆的这种改变可以减小在球状焊盘12、52的边缘处引发切向裂纹的可能性，并且因此防止潜在的基板11、51迹线裂纹问题。
此外，所述瓣中的每一个包括最终接合在一起的两个侧面。这两个侧面可以在一点处接合在一起（如图中所示），或者在其它形式中，这两个侧面可以经由圆弧接合在一起（图中未示出）。所述侧面之间的角度可以小于90度（例如，80度或更小）或大于90度（例如，大于100度）。
图9是包括图4所示的电子装配件10的一个示例电子系统90的侧视图。图10是包括图4所示的示例电子装配件10的另一示例电子系统100的侧视图。
如图9所示，电子系统90包括基板11和安装在基板11上的球状焊盘12。球状焊盘12包括从球状焊盘12的中心C向远处D突出的至少一个瓣13。
电子系统90还包括电子封装件94。该电子封装件包括至少一个导体93以使得基板11上的球状焊盘12通过导体93电气连接到电子封装件94。
如上文讨论的，电子系统90还可包括覆盖球状焊盘12的一部分和基板11的阻焊剂14。阻焊剂11可以类似于上述阻焊剂中的任何，并且包括圆形开口15以使得球状焊盘12通过圆形开口15而暴露。
在图10中所示的示例电子系统100中，电子系统100还包括电子组件101，其包括焊球102。焊球102在阻焊剂14中的圆形开口15内附接到球状焊盘12。
应当注意的是，包括在电子系统100中的电子组件的类型将部分地取决于电子系统100所要用于的应用。此外，取决于电子系统90、100的总体配置，电子系统90、100可以包括多个球状焊盘和附接到多个球状焊盘的多个电子组件。
本文所述的有瓣球状焊盘可以允许包括球状焊盘12、52的球栅阵列基板11、51具有增加温度循环性能裕度的能力。随着电子封装件的Z高度变得更薄、尤其是在利用薄核心基板时，增加封装件温度循环性能可以是非常关键的。
图11是并入本文描述的电子装配件和/或电子系统中的至少一个的电子装置1100的框图。电子装置1100仅仅是其中可以使用本文描述的电子装配件和/或电子系统的形式的电子装置的一个示例。电子装置1100的示例包括但不限于：个人计算机、平板计算机、移动电话、游戏设备、MP3或其它数字媒体播放器等。
在此示例中，电子装置1100包括数据处理系统，该数据处理系统包括系统总线1102以耦合电子装置1100的各种组件。系统总线1102提供电子装置1100的各种组件间的通信链路，并且可以被实现为单个总线，被实现为总线的组合，或者以任何其它合适的方式来实现。
如本文所述的电子装置1100可以耦合到系统总线1102。电子装置1100可以包括任何电路或电路的组合。在一个实施例中，电子装置1100包括可以是任何类型的处理器1112。如本文所使用的，“处理器”意指任何类型的计算电路，诸如但不限于：微处理器、微控制器、复杂指令集计算（CISC）微处理器、精简指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、图形处理器、数字信号处理器（DSP）、多核处理器或任何其它类型的处理器或处理电路。
可以被包括在电子装置1100中的其它类型的电路是定制电路、专用集成电路（ASIC）等，诸如例如，供比如移动电话、平板计算机、膝上型计算机、双向无线电设备以及类似的电子系统之类的无线设备中使用的一个或多个电路（诸如通信电路1114）。IC可以执行任何其它类型的功能。
电子装置1100还可以包括外部存储器1120，外部存储器1120进而可以包括适合于特定应用的一个或多个存储器元件，诸如以随机存取存储器（RAM）形式的主存储器1122，一个或多个硬驱动1124，和/或处置诸如紧凑盘（CD）、闪存卡、数字视频盘（DVD）等的可移除介质1126的一个或多个驱动。
电子装置1100还可以包括显示设备1111，一个或多个扬声器1118以及键盘和/或控制器1130，所述键盘和/或控制器1130可以包括鼠标、轨迹球、触摸板、语音识别设备或准许系统用户将信息输入到电子装置1100中以及从电子装置1100接收信息的任何其它设备。
为了更好地例示本文公开的电子装配件和/或电子系统，本文提供了示例的非限制性列表：
示例1包括一种电子装配件。所述电子装配件包括基板；以及安装在所述基板上的球状焊盘，其中，所述球状焊盘包括从所述球状焊盘的中心向远处突出的多个瓣。
示例2包括示例1的电子装配件，其中，所述基板是印刷电路板的一部分。
示例3包括示例1-2中的任一项的电子装配件，其中，所述基板是电子封装件的一部分。
示例4包括示例1-3中的任一项的电子装配件，其中，所述球状焊盘是铜。
示例5包括示例1-4中的任一项的电子装配件，并且还包括覆盖所述球状焊盘的一部分和所述基板的阻焊剂。
示例6包括示例1-5中的任一项的电子装配件，其中，所述阻焊剂由树脂形成。
示例7包括示例1-6中的任一项的电子装配件，其中，所述阻焊剂包括圆形开口，以使得所述球状焊盘通过所述圆形开口而暴露。
示例8包括示例1-7中的任一项的电子装配件，并且还包括在所述圆形开口内安装在所述球状焊盘上的附加导体。
示例9包括示例1-8中的任一项的电子装配件，其中，所述附加导体由镍和金形成。
示例10包括示例1-9中的任一项的电子装配件，还包括在所述圆形开口内安装在所述球状焊盘上的有机材料。
示例11包括示例1-10中的任一项的电子装配件，其中，所述有机材料是苯并咪唑。
示例12包括示例1-11中的任一项的电子装配件，其中，所述球状焊盘包括10个瓣。
示例13包括示例1-12中的任一项的电子装配件，其中，所述瓣围绕所述球状焊盘的圆周等间距地隔开。
示例14包括一种电子装配件。所述电子装配件包括基板；以及安装在所述基板上的球状焊盘，其中，所述球状焊盘包括从所述球状焊盘的中心向远处突出的瓣。
示例15包括示例14的电子装配件，并且还包括覆盖所述球状焊盘的一部分和所述基板的阻焊剂，其中，所述阻焊剂包括圆形开口，以使得所述球状焊盘通过所述圆形开口而暴露。
示例16包括示例14-15中的任一项的电子装配件，其中，所述球状焊盘是铜，并且所述阻焊剂由树脂形成。
示例17包括示例14-16中的任一项的电子装配件，其中，所述基板是电子封装件的一部分。
示例18包括一种电子装配件。所述电子装配件包括基板；以及安装在所述基板上的球状焊盘，其中，所述球状焊盘包括从所述球状焊盘的中心向远处突出的至少一个瓣；以及电子封装件，所述电子封装件包括将所述基板上的所述球状焊盘电气连接到所述电子封装件的至少一个导体。
示例19包括示例18的电子装配件，并且还包括覆盖所述球状焊盘的一部分和所述基板的阻焊剂，其中，所述阻焊剂包括圆形开口，以使得所述球状焊盘通过所述圆形开口而暴露。
示例20包括示例18-19中的任一项的电子装配件，并且还包括电子组件，所述电子组件包括焊球，并且其中，所述焊球在所述阻焊剂中的所述圆形开口内附接到所述球状焊盘。
此概述旨在提供本主题的非限制性示例。它并不旨在提供排他性或穷举性的解释说明。包括详细描述以提供关于方法的进一步信息。
以上详细描述包括对形成详细描述的一部分的附图的参考。附图通过例示的方式示出了可以实践本发明的具体实施例。这些实施例在本文也称为“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人也构想到仅提供所示或所描述的那些元件的示例。此外，本发明人也构想到这样的示例：使用相对于特定示例（或其一个或多个方面）或者相对于本文示出或描述的其它示例（或其一个或多个方面）示出或描述的那些元件的任何组合或排列（或其一个或多个方面）。
在此文献中，如同在专利文献中常见地那样，术语“一”或“一个”被用于包括一个或一个以上，其独立于“至少一个”或“一个或多个”的任何其它实例或使用。在此文献中，除非另有说明，否则术语“或”用于指非排他性的或，以使得“A或B”包括“A而非B”、“B而非A”以及“A和B”。在此文献中，术语“包括”和“其中…”被用作相应术语“包含”和“在其中”的纯英语的等价物。此外，在以下的权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括权利要求中除了此类术语之后列出的那些元素之外的元素的系统、设备、物品、组合物、公式或过程仍被视为落入该权利要求的范围内。此外，在以下的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并且不旨在对其对象施加数字要求。
以上描述旨在是例示性的，而不是限制性的。例如，上述示例（或其一个或多个方面）可以彼此组合地使用。可以诸如由本领域技术人员在回顾以上描述的基础上使用其它实施例。
提供摘要以允许读者迅速确定本技术公开的性质。其是在理解到其将不被用于解释或限制权利要求的范围或含义的情况下提交的。
此外，在上面的具体实施方式中，为了使本公开一体化，可能将各种特征组合在了一起。这不应当被解释为意图在于未要求保护的已公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定的已公开实施例的全部特征。因此，以下权利要求由此被并入到具体实施方式中，其中每个权利要求独立作为单独的实施例，并且可构想到这样的实施例可以以各种组合或排列来彼此组合。本发明的范围应当参照所附权利要求以及这样的权利要求所授予权利的等价物的完整范围来确定。

Claims (20)

1.一种电子装配件，包括：
基板；以及
安装在所述基板上的球状焊盘，其中，所述球状焊盘包括从所述球状焊盘的中心向远处突出的多个瓣。
2.根据权利要求1所述的电子装配件，其中，所述基板是印刷电路板的一部分。
3.根据权利要求1所述的电子装配件，其中，所述基板是电子封装件的一部分。
4.根据权利要求1所述的电子装配件，其中，所述球状焊盘是铜。
5.根据权利要求1所述的电子装配件，还包括覆盖所述球状焊盘的一部分和所述基板的阻焊剂。
6.根据权利要求1所述的电子装配件，其中，所述阻焊剂由树脂形成。
7.根据权利要求6所述的电子装配件，其中，所述阻焊剂包括圆形开口，以使得所述球状焊盘通过所述圆形开口而暴露。
8.根据权利要求1所述的电子装配件，还包括在圆形开口内安装在所述球状焊盘上的附加导体。
9.根据权利要求8所述的电子装配件，其中，所述附加导体由镍和金形成。
10.根据权利要求7所述的电子装配件，还包括在所述圆形开口内安装在所述球状焊盘上的有机材料。
11.根据权利要求10所述的电子装配件，其中，所述有机材料是苯并咪唑。
12.根据权利要求1所述的电子装配件，其中，所述球状焊盘包括10个瓣。
13.根据权利要求12所述的电子装配件，其中，所述瓣围绕所述球状焊盘的圆周等间距地隔开。
14.一种电子装配件，包括：
基板；以及
安装在所述基板上的球状焊盘，其中，所述球状焊盘包括从所述球状焊盘的中心向远处突出的瓣。
15.根据权利要求14所述的电子装配件，还包括覆盖所述球状焊盘的一部分和所述基板的阻焊剂，其中，所述阻焊剂包括圆形开口，以使得所述球状焊盘通过所述圆形开口而暴露。
16.根据权利要求14所述的电子装配件，其中，所述球状焊盘是铜，并且所述阻焊剂由树脂形成。
17.根据权利要求14所述的电子装配件，其中，所述基板是电子封装件的一部分。
18.一种电子系统，包括：
基板；
安装在所述基板上的球状焊盘，其中，所述球状焊盘包括从所述球状焊盘的中心向远处突出的至少一个瓣；以及
电子封装件，所述电子封装件包括将所述基板上的所述球状焊盘电气连接到所述电子封装件的至少一个导体。
19.根据权利要求18所述的电子系统，还包括覆盖所述球状焊盘的一部分和所述基板的阻焊剂，其中，所述阻焊剂包括圆形开口，以使得所述球状焊盘通过所述圆形开口而暴露。
20.根据权利要求19所述的电子系统，还包括电子组件，所述电子组件包括焊球，其中，所述焊球在所述阻焊剂中的所述圆形开口内附接到所述球状焊盘。
CN201680048785.7A 2015-09-25 2016-08-24 具有多个瓣的球状焊盘 Pending CN107924903A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/866,640 US10192840B2 (en) 2015-09-25 2015-09-25 Ball pad with a plurality of lobes
US14/866640 2015-09-25
PCT/US2016/048469 WO2017052932A1 (en) 2015-09-25 2016-08-24 Ball pad with a plurality of lobes

Publications (1)

Publication Number Publication Date
CN107924903A true CN107924903A (zh) 2018-04-17

Family

ID=58387271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680048785.7A Pending CN107924903A (zh) 2015-09-25 2016-08-24 具有多个瓣的球状焊盘

Country Status (3)

Country Link
US (1) US10192840B2 (zh)
CN (1) CN107924903A (zh)
WO (1) WO2017052932A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器
DE102019217679B4 (de) * 2018-11-19 2023-11-02 Skyworks Solutions, Inc. Elektronisches vorrichtungsgehäuse und hochfrequenzfilter mit hochbelastbaren lötanschlussstellen

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200163A (ja) * 1997-01-10 1998-07-31 Sanken Electric Co Ltd 半導体発光素子
JP2000031473A (ja) * 1998-07-09 2000-01-28 Nec Kansai Ltd 半導体装置
US20020033531A1 (en) * 2000-09-04 2002-03-21 Fumiaki Matsushima Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
JP2002353601A (ja) * 2001-05-24 2002-12-06 Ricoh Co Ltd 電子部品実装体および電子部品実装方法
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
TW200834845A (en) * 2006-10-20 2008-08-16 Texas Instruments Inc Partial solder mask defined pad design
JP2010118522A (ja) * 2008-11-13 2010-05-27 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010263056A (ja) * 2009-05-07 2010-11-18 Kyocera Corp 回路基板およびバンプ付き回路基板ならびに電子装置
JP2011082363A (ja) * 2009-10-07 2011-04-21 Fujikura Ltd 電子部品および電子機器
JP2013128141A (ja) * 2013-02-19 2013-06-27 Fujitsu Semiconductor Ltd パッド、半導体装置、半導体装置の製造方法及び試験方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US20150287685A1 (en) * 2014-04-02 2015-10-08 Freescale Semiconductor, Inc. Solder Pad for Semiconductor Device Package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115819B1 (en) * 1999-08-18 2006-10-03 Micron Technology, Inc. Positioning flowable solder for bonding integrated circuit elements
US6734570B1 (en) * 2003-01-24 2004-05-11 Gennum Corporation Solder bumped substrate for a fine pitch flip-chip integrated circuit package
US7271484B2 (en) * 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
JP2005129663A (ja) 2003-10-22 2005-05-19 Internatl Business Mach Corp <Ibm> 多層配線基板
US20060131758A1 (en) 2004-12-22 2006-06-22 Stmicroelectronics, Inc. Anchored non-solder mask defined ball pad
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
KR20090054817A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 인쇄회로기판
US8558396B2 (en) * 2011-07-12 2013-10-15 Intersil Americas Inc. Bond pad configurations for semiconductor dies
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
JP2015032649A (ja) 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200163A (ja) * 1997-01-10 1998-07-31 Sanken Electric Co Ltd 半導体発光素子
JP2000031473A (ja) * 1998-07-09 2000-01-28 Nec Kansai Ltd 半導体装置
US20020033531A1 (en) * 2000-09-04 2002-03-21 Fumiaki Matsushima Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
JP2002353601A (ja) * 2001-05-24 2002-12-06 Ricoh Co Ltd 電子部品実装体および電子部品実装方法
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
TW200834845A (en) * 2006-10-20 2008-08-16 Texas Instruments Inc Partial solder mask defined pad design
JP2010118522A (ja) * 2008-11-13 2010-05-27 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010263056A (ja) * 2009-05-07 2010-11-18 Kyocera Corp 回路基板およびバンプ付き回路基板ならびに電子装置
JP2011082363A (ja) * 2009-10-07 2011-04-21 Fujikura Ltd 電子部品および電子機器
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2013128141A (ja) * 2013-02-19 2013-06-27 Fujitsu Semiconductor Ltd パッド、半導体装置、半導体装置の製造方法及び試験方法
US20150287685A1 (en) * 2014-04-02 2015-10-08 Freescale Semiconductor, Inc. Solder Pad for Semiconductor Device Package

Also Published As

Publication number Publication date
US10192840B2 (en) 2019-01-29
WO2017052932A1 (en) 2017-03-30
US20170092608A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US10629561B2 (en) Overlapping stacked die package with vertical columns
KR102041265B1 (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
EP3039716B1 (en) Ultra fine pitch and spacing interconnects for substrate
KR20130079629A (ko) 로우 프로파일 미세 전자 패키지, 그 제조 방법, 및 그것을 포함한 전자 조립체
CN105374780B (zh) 具有包括处理层的窄因子过孔的电子封装
US9633937B2 (en) Electronic assembly that includes stacked electronic devices
TW201631730A (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
US20140151863A1 (en) Semiconductor packages and methods of fabricating the same
US10741536B2 (en) Magnetic small footprint inductor array module for on-package voltage regulator
US10861839B2 (en) Dynamic random access memory (DRAM) mounts
US20220037291A1 (en) Die stack with cascade and vertical connections
CN107924903A (zh) 具有多个瓣的球状焊盘
TWI615936B (zh) 基板結構及其製法
CN207800591U (zh) 增强散热型封装体
TWI522020B (zh) 透過增建程序形成電子互連件的技術
US9941208B1 (en) Substrate structure and manufacturing method thereof
US11562955B2 (en) High density multiple die structure
CN108292636B (zh) 包括鳍式过孔的电子封装
KR20140028947A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180417