CN107924816B - 具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可控蚀刻选择性的气相蚀刻 - Google Patents

具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可控蚀刻选择性的气相蚀刻 Download PDF

Info

Publication number
CN107924816B
CN107924816B CN201680045009.1A CN201680045009A CN107924816B CN 107924816 B CN107924816 B CN 107924816B CN 201680045009 A CN201680045009 A CN 201680045009A CN 107924816 B CN107924816 B CN 107924816B
Authority
CN
China
Prior art keywords
workpiece
temperature
target layer
silicon
setpoint temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680045009.1A
Other languages
English (en)
Other versions
CN107924816A (zh
Inventor
苏巴迪普·卡尔
尼哈尔·莫汉蒂
安热利克·雷利
艾兰·莫斯登
斯克特·莱费夫雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107924816A publication Critical patent/CN107924816A/zh
Application granted granted Critical
Publication of CN107924816B publication Critical patent/CN107924816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

本发明描述了用于干式去除微电子工件上的材料的方法。所述方法包括：接纳具有露出由硅和以下中之一组成的目标层的表面的工件：(1)有机材料；(2)氧和氮两者；以及从所述工件选择性去除所述目标层的至少一部分。选择性去除包括将工件的表面暴露于在第一设定点温度下的含有N、H和F的化学环境，以化学改变目标层的表面区域，以及然后，将工件的温度升高至第二设定点温度，以去除目标层的经化学处理的表面区域。

Description

具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可 控蚀刻选择性的气相蚀刻
技术领域
本发明涉及用于处理衬底的干式非等离子体处理系统和方法，并且更具体地涉及用于衬底的化学处理和热处理的干式非等离子体处理系统和方法。
背景技术
在生产半导体器件的成本和性能方面保持竞争力的需求提高了对不断增加集成电路的器件密度的需求。而且，为了在半导体集成电路中实现更高集成度和小型化，需要稳健的方法来减小形成在半导体衬底上的电路图案的尺寸。这些趋势和要求对将电路图案从一个层转移到另一个层的能力带来了越来越大的挑战。
光刻是用于通过将掩模上的几何形状和图案转移到半导体晶片的表面来制造半导体集成电路的主流技术。理论上，使光敏材料暴露于图案化的光以改变其在显影溶液中的溶解度。一旦成像并显影，则光敏材料的可溶于显影化学物质的部分被除去，并保留电路图案。
此外，为了推进光学光刻以及适应其缺陷，正在进行持续性的进步以建立可替代的图案化策略，以便为半导体制造工业配备亚30nm的技术节点。光学光刻(193i)与多重图案化、EUV(极紫外)光刻和DSA(直接自组装)图案化结合被认为是正在被评估以满足积极图案化(aggressive patterning)的不断增长的需求的一些有前途的候选者。伴随着当前图案化方案和先进图案化方案两者日益复杂的情况，使用了大量材料，这进一步增加了蚀刻选择性和相对于另一种材料选择性去除一种材料的能力的负担。
无论是改善掩模预算还是准备用于改变多图案形成的形貌的心轴，先进的图案化方案利用各种组合物的多层掩模。这样的多层掩模包括晶体硅和非晶硅、无定形碳、硅氧化物(SiOx)、硅氮化物(SiNy)、硅氮氧化物(SiOxNy)、含硅减反射涂层(SiARC)等。根据工艺流程和图案化方案，可以使用随后的蚀刻步骤来相对于另一种材料蚀刻或去除一种材料。例如，可以期望相对于其他材料/膜(诸如有机介电层(ODL)、晶体硅和非晶硅、无定形碳、二氧化硅(SiOx)、硅氮化物(SiNy))选择性去除SiARC或硅氮氧化物(SiOxNy)。
当前的去除技术包括向工件施加湿法蚀刻化学物质，其由于蚀刻机制而具有固有的缺点。湿法工艺的显著限制包括待去除的材料相对于衬底上存在的其他材料(包括硅氧化物(SiOx)和硅氮化物(SiNy)等)的较差的蚀刻选择性。此外，湿法工艺会遭受图案损坏和缺陷，这限制了准确的(有针对性的)、干净和选择性的材料蚀刻。此外，已经探索了干式等离子体工艺。然而，这样的工艺会导致图案损坏。因此，开发新的系统和工艺是必要的，以使得能够干净地、选择性地、有针对性地和相对快速地去除图案化方案中使用的各种材料等应用。
发明内容
本发明的实施方案涉及用于处理衬底的干式非等离子体处理系统和方法，并且更具体地涉及用于衬底的化学处理和热处理的干式非等离子体处理系统和方法。另外的实施方案包括各种材料的选择性气相非等离子体蚀刻。
根据一个实施方案，描述了一种用于干式去除微电子工件上的材料的方法。所述方法包括：接纳具有露出待被至少部分地去除的目标层的表面的工件；将所述工件放置在干式非等离子体蚀刻室中的工件保持器上；以及从所述工件选择性去除所述目标层的至少一部分。选择性去除包括操作干式非等离子体蚀刻室以执行以下步骤：将工件的表面暴露于在35℃至100℃范围内的第一设定点温度下的化学环境，以化学地改变目标层的表面区域，然后将工件的温度升高至等于或高于100℃的第二设定点温度，以去除目标层的经化学处理的表面区域。
根据另一个实施方案，一种用于干式去除微电子工件上的材料的系统。该系统包括：处理室，其用于在非等离子体真空环境中处理工件；工件保持器，其被布置在处理室内并且被配置成支承工件；温度控制系统，其耦接至工件保持器并且被配置成将工件保持器的温度控制在两个或更多个设定点温度下；气体分配系统，其耦接至处理室并且被布置成将一种或更多种处理气体供应到处理室中；以及控制器，其可操作地耦接至温度控制系统并且被配置成将工件保持器的温度控制在35℃至100℃范围内的第一设定点温度下，并且将工件保持器的温度调节和控制在等于或高于100℃的第二设定温度下。
根据又一个实施方案，描述了用于干式去除微电子工件上的材料的方法。该方法包括接纳具有露出由硅和以下中任一者构成的目标层的表面的工件：(1)有机材料；(2)氧和氮两者，并且从工件选择性去除目标层的至少一部分。选择性去除包括将工件的表面暴露于在第一设定点温度下的含有N、H和F的化学环境，以化学改变目标层的表面区域，以及然后将工件的温度升高至第二设定点温度以去除目标层的经化学处理的表面区域。
附图说明
在附图中：
图1A和图1B示出了根据一个实施方案的干式去除工件上的层的方法；
图2提供了示出根据一个实施方案的干式去除衬底上的层的方法的流程图；
图3提供了根据一个实施方案的干式非等离子体蚀刻系统的示意图；和
图4提供了根据一个实施方案的工件保持器的示意图。
具体实施方式
在以下描述中，为了解释而非限制的目的，阐述了具体细节，诸如处理系统的特定几何形状、其中使用的各种部件和工艺的描述。然而，应当理解的是，本发明可以在脱离这些具体细节的其他实施方案中实施。
类似地，为了解释的目的，阐述了具体的数目、材料和配置以便提供对本发明的完全理解。尽管如此，本发明可以在没有具体细节的情况下实施。此外，应当理解的是，附图中示出的各种实施方案是示例性的表示，并且不一定按比例绘制。
将以对理解本发明最有帮助的方式依次将各种操作描述为多个独立的操作。然而，描述的顺序不应该被解释为暗示这些操作必须依赖于顺序。具体地，这些操作不需要按照呈现的顺序来执行。所描述的操作可以以与所描述的实施方案不同的顺序来执行。在附加实施方案中可以执行各种附加操作和/或可以省略所描述的操作。
如本文所使用的，术语“辐射敏感材料”是指并且包括光敏材料诸如光致抗蚀剂。
如本文所使用的，术语“非等离子体”通常是指等离子体没有形成在被处理工件附近的空间中。尽管等离子体的产物可以从远程位置引入到接近被处理的工件的环境中，但是等离子体不会由与工件相邻的电磁场主动地产生。
本文中所使用的“工件”通常是指根据本发明正在处理的物体。工件可以包括装置特别是半导体或其他电子装置的任何材料部分或结构，并且可以例如是基底衬底结构诸如半导体晶片或者在基底衬底结构上或上面的层诸如薄膜。工件可以是传统的硅工件或其他包含半导体材料的层的体工件。如本文所用，术语“体工件”是指并且包括不仅硅晶片，而且绝缘体上硅(“SOI”)衬底(诸如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底)、在基底半导体基础上的硅的外延层、以及其他半导体或光电子材料诸如硅锗、锗、砷化镓、氮化镓和磷化铟。工件可以被掺杂或不掺杂。因此，工件不旨在限于下层或上层、图案化的或未图案化的任何具体的基底结构，而是预期包括任何这样的层或基底结构、以及层和/或基底结构的任意组合。下面的描述可以引用特定类型的工件，但这仅仅是为了说明而不是限制的目的。
如上所述，需要先进的方法来解决挑战并且满足在亚30nm技术节点处的积极图案化的需求。而且，还应指出的是，这些方法提出了自己的一系列挑战，这些挑战表现为蚀刻选择性、速率、轮廓控制等方面的问题。成功地将图案化方案与高度选择性蚀刻工艺集成的能力对于稳健的图案转移是极为重要的。
作为示例，一旦电路图案初始形成，则图案化的材料(不管是使用光刻技术图案化的感光材料、机械压印的图案化的层或者直接自组装的层等)用作掩蔽半导体衬底的一些区域的保护层，而其他区域被露出以允许利用诸如等离子体蚀刻工艺的干式蚀刻工艺将电路图案转移到下层。为了增加掩模预算并实现多图案化技术，可以实施多层掩模方案，包括双层掩模或三层掩模。
如前所述，先进的图案化方案利用各种组合物的多层掩模。这样的多层掩模包括晶体硅和非晶硅、无定形碳、硅氧化物(SiOx)、硅氮化物(SiNy)、硅氮氧化物(SiOxNy)、含硅减反射涂层(SiARC)等。根据工艺流程和图案化方案，可以使用随后的蚀刻步骤来相对于另一种材料蚀刻或去除一种材料。例如，可能期望相对于其他材料/膜(诸如有机介电层(ODL)、晶体硅和非晶硅、无定形碳、二氧化硅(SiOx)、硅氮化物(SiNy))选择性去除SiARC或硅氮氧化物(SiOxNy)。
现在参照附图，其中贯穿数个视图中相同的附图标记表示相同或相应的部分。图1A、图1B和图2示出了根据一个实施方案的用于干式去除微电子工件上的材料的方法。在图1A和图1B中对该方法进行了图示说明并且通过图2中的流程图200的方式来呈现。如图2所示，流程图200在210开始，接纳具有露出待被至少部分地去除的目标层的表面的工件100。
如图1A所示，工件100可以包括覆于膜堆叠体110上的图案化掩模120，膜堆叠体110包括待蚀刻或图案化的一个或更多个层112、114、116。图案化掩模120可以限定覆于一个或更多个附加层上的开口特征图案。工件100还包括器件层。器件层可以包括图案待被转移到的其中的工件上的任何薄膜或结构。此外，图案化掩模120可以包括图案化层122和待去除的目标层124。
工件100可以包括体硅衬底、单晶硅(掺杂或未掺杂)衬底、绝缘体上半导体(SOI)衬底或包含例如Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP以及其他III/V或II/VI化合物半导体的任意其他半导体衬底，或它们的任意组合(第II族、第III族、第V族、第VI族是指元素周期表中的经典或旧IUPAC表示法；根据修订的或新的IUPAC表示法，这些族分别指第2族、第13族、第15族、第16族)。工件100可以是任意尺寸，例如，200mm(毫米)的衬底、300mm的衬底、450mm的衬底或者甚至更大的衬底。器件层可以包括可以转移图案的任何膜或器件结构。
在220中，从工件100中选择性去除目标层124的至少一部分。例如，可以相对于图案化层122和膜堆叠体110的层116选择性去除目标层124。可以通过将工件100放置在单室干式非等离子体蚀刻系统(诸如将要在图3所描述的系统或在题为“干式非等离子体处理系统和使用方法”的美国专利第7718032号中所述的系统)或串联室的干式非等离子体蚀刻系统(诸如题为“用于处理衬底的处理系统和方法”的美国专利第7029536号或题为“用于化学处理和热处理的高通量处理系统和操作方法”的美国专利第8303716号中所述的系统)中来执行选择性去除；其全部内容通过引用并入本文。
根据一个实施方案，选择性去除通过如下方式进行：将工件的表面暴露于在第一设定点温度下的含有N、H和F的化学环境以化学改变目标层的表面区域，并且然后将工件的温度升高到第二设定点温度以去除目标层的经化学处理的表面区域。目标层124可以包括由硅和以下中任一者构成的层：(1)有机材料；(2)氧和氮两者。
例如，目标层124可以包括硅氮氧化物(SiOxNy)，其中x和y是大于零的实数。此外，目标层124可以包括含硅的减反射涂层(ARC)层。目标层可以具有小于或等于20重量％的硅含量。可替代地，目标层可以具有大于20重量％的硅含量。又可替代地，目标层可以具有超过40重量％的硅含量。作为示例，目标层124可以包括具有约等于17重量％的硅含量的含硅减反射涂层(ARC)。作为另一示例，目标层124可以包括具有约等于43重量％的硅含量的含硅减反射涂层(ARC)。
在暴露期间，通过气相化学环境对工件的选择表面(包括目标层124的暴露表面)进行化学处理。本发明人已经观察到这些表面层的化学改变以自限制的方式进行，即，表面暴露于化学环境达预定的时间量，并且化学改变进行到自限制的深度。通过选择各种工艺参数，包括化学环境的处理压力、工件的温度、工件保持器的温度、其他室部件的温度、化学环境的组成、以及气相成分进入室的绝对流量和相对流量，可以将特定的材料作为目标并且可以实现预定的深度。随着工件温度的升高，目标层124的选择表面的经化学改变的区域被挥发并被去除。
如上所述，可以选择工件保持器或工件的温度，以相对于另一种材料选择性去除一种材料。在一个示例中，为了相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料选择性去除由硅和有机材料构成的层，则工件保持器或工件的第一温度可以在50℃至100℃范围内，或60℃至90℃范围内，或优选70℃至90℃范围内。在另一个示例中，为了相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料，选择性去除由硅与氧和氮两者构成的层(例如，SiOxNy，x和y是大于零的实数)，则工件保持器或工件的第一温度可以在35℃至100℃范围内，或优选40℃至100℃范围内(其可以取决于被露出的材料的堆叠体)。在又一示例中，为了选择性去除由SiOx构成的层，其中x是大于零的实数，第一温度可以在10℃至40℃范围内。
化学环境可以包含HF、NF3、F2、NH3、N2或H2，或者其两种或更多种的组合。化学环境还可以包含贵重元素(noble element)。在其他实施方案中，化学环境可以包含受激物质、自由基物质或亚稳态物质、或者其中两种或更多种的任意组合。例如，干式非等离子体蚀刻室包括远程等离子体发生器或远程自由基发生器，其被布置成向干式非等离子体蚀刻室提供F、N或H的受激物质、自由基物质或亚稳态物质。处理压力可以在500毫托至2托范围内。
此后，通过可发生在同一室或不同的室中的将温度从第一温度升高到第二温度，化学改变的目标(targeted)表面层脱附(desorb)。第二温度可以在100℃至225℃范围内，或者优选地，第二温度在160℃至190℃范围内。
在一个示例中，发明人已经证明选择性去除由SiOxNy(x和y是大于零的实数)构成的目标层，其中目标层相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料的蚀刻选择性超过一。SiOxNy可以完全去除，几乎没有图案剥离或损坏和Si衬底损失。作为示例，在85℃的第一设定点温度和100℃的第二设定点温度下的三个(3)、十个(10)第二循环已经实现了以上确定的结果。
在另一个示例中，发明人已经证明，选择性去除由硅含量约等于17重量％，或约等于43重量％的含硅减反射涂层(ARC)构成的目标层，其中目标层相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料的蚀刻选择性超过10比1。SiARC可以完全去除，几乎没有图案剥离或损坏、几乎没有图案“摆动(wiggle)”和Si衬底损失。
此外，暴露和升高的步骤可以交替且相继地执行。从一个步骤到下一个步骤或从一个循环到下一个循环，可以调节任一个或更多个工艺参数，包括化学环境的处理压力、工件的温度、工件保持器的温度、其他室部件的温度、化学环境的组成、以及气相成分进入室的绝对流量和相对流量。
根据另一个实施方案，工件100被放置在单室干式非等离子体蚀刻系统诸如图3中描述的系统中的工件保持器上。操作单室干式非等离子体蚀刻系统以执行以下步骤：(1)将工件的表面暴露于在35℃至100℃范围内的第一设定点温度的化学环境中以化学改变目标层的表面区域，以及(2)然后，将工件的温度升高到等于或高于100℃的第二设定点温度，以去除目标层的经化学处理的表面区域。第一设定点温度可以在35℃至100℃范围内或70℃至90℃范围内，并且第二设定点温度可以在110℃至225℃范围内。
第一设定点温度可以通过使传热流体在第一流体设定点温度下流过工件保持器来建立。第二设定点温度可以通过使传热流体在第二流体设定点温度下流过工件保持器来建立。除了使传热流体在第二流体设定点温度下流过工件保持器之外，还可以通过将电力耦接到嵌入在工件保持器内的至少一个电阻加热元件来加热工件保持器。可替代地，除了使传热流体在第二流体设定点温度下流过工件保持器之外，使用与工件保持器分离的至少一个其他热源来加热工件保持器。
根据另一实施方案，在图3中示出了用于干式去除微电子工件325上的材料的系统300。系统300包括：处理室310，其用于在非等离子体真空环境中处理工件325；工件保持器320，其布置在处理室310内并被配置成支承工件325；温度控制系统350，其耦接至工件保持器320并且被配置成将工件保持器320的温度控制在两个或更多个设定点温度下；气体分配系统330，其耦接至处理室310并且被布置成将一种或多种处理气体提供至处理室310中；以及控制器360，其可操作地耦接至温度控制系统350并被配置成将工件保持器320的温度控制在35℃至250℃范围内。例如，温度控制系统350可以被配置成将工件保持器320的温度控制在35℃至100℃范围内的第一设定点温度下并且将工件保持器的温度调节和控制在等于或高于100℃的第二设定点温度下。可替代地，例如，温度控制系统350可以被配置成将工件保持器320的温度控制在10℃至100℃的范围内的第一设定点温度下，并且将工件保持器320的温度调节和控制在等于或高于100℃的第二设定点温度下。
处理室310可以包括真空泵340，以从处理室310中排出处理气体。处理室310还可以包括远程等离子体发生器或远程自由基发生器，该远程等离子体发生器或远程自由基发生器被布置成向处理室提供受激物质、自由基物质或亚稳态物质、或者其组合。
气体分配系统330可以包括具有气体分配组件以及一个或更多个气体分配板或导管的淋喷头气体注入系统(showerhead gas injection system)，所述气体分配板或导管耦接至气体分配组件并且被配置成形成一个或更多个气体分配送气室(gas distributionplenum)或供应线。尽管未示出，但一个或更多个气体分配送气室可以包括一个或更多个气体分配挡板。一个或更多个气体分配板进一步包括一个或更多个气体分配孔，以将处理气体从一个或更多个气体分配送气室分配到处理室310。另外，一个或更多个气体供应线可以通过例如气体分配组件耦接至一个或更多个气体分配送气室以提供包含一种或更多种气体的处理气体。处理气体可以一起作为单个流引入，或独立地作为单独的流体引入。
气体分配系统330还可以包括分支气体分配网络，其被设计成减少气体分配体积或使气体分配体积最小化。分支网络可以去除送气室或者使送气室的体积最小化，并且缩短从气阀到处理室的气体分配长度，同时使处理气体跨工件325的直径有效地分配。因此，可以更快速地切换气体，并且可以更有效地改变化学环境的组成。
可以减小处理室310的体积或使处理室310的体积最小化，以便减少停留时间或将一个化学环境排空、取代和替换成另一个化学环境所需的时间，或者使停留时间或将一个化学环境排空、取代和替换成另一个化学环境所需的时间最小化，处理室310的体积限定工件325所暴露的化学环境。在处理室310中取代化学环境的时间可以被估计为处理室体积与通过真空泵340输送到处理室体积的泵送速度的比率。
工件保持器320可以提供用于热控制和处理工件325的数个操作功能。工件保持器320包括一个或更多个温度控制元件，该一个或更多个温度控制元件被配置成调节和/或升高工件保持器320的温度。
如图4所示，工件保持器320可以包括至少一个流体通道322以允许传热流体流过并且改变工件保持器320的温度。工件保持器320还可以包括至少一个电阻加热元件324。多区通道和/或加热元件可以用于调节和控制工件325的加热和冷却的空间均匀性。例如，至少一个电阻加热元件324可以包括中央区加热元件和边缘区加热元件。另外，例如，所述至少一个流体通道322可以包括中央区流体通道和边缘区流体通道。在高于200℃至250℃的温度下，可以使用其他加热系统，包括红外(IR)加热，如灯加热等。
电源358耦接至至少一个电阻加热元件324以提供电流。电源358可以包括直流(DC)电源或交流(AC)电源。此外，至少一个电阻加热元件324可以串联连接或者并联连接。
例如，至少一个电阻加热元件324可以包括由碳、钨、镍-铬合金、铝-铁合金、氮化铝等制造的电阻加热器元件。用于制造电阻加热元件的可商购材料的示例包括由KanthalCorporation of Bethel，CT生产的Kanthal、Nikrothal、Akrothal(它们是金属合金的注册商标名)。Kanthal系列包括铁素体合金(FeCrAl)，并且Nikrothal系列包括奥氏体合金(NiCr、NiCrFe)。根据一个示例，至少一个电阻加热元件324中的每一个可以包括可商购自瓦特隆电气制造公司(12001拉克兰路，圣路易斯，密苏里州63146)的加热元件。可替代地或另外地，在实施方案中的任意实施方案中可以采用冷却元件。
传热流体分配歧管352被布置成泵送和监测传热流体通过一个或更多个流体通道322的流动。传热流体分配歧管352可以将传热流体从处于第一传热流体温度的第一传热流体供应浴354和/或处于第二传热流体温度的第二传热流体供应浴356中引出。歧管352可以将来自第一传热流体供应浴354和第二传热流体供应浴356的传热流体混合以实现中间温度。此外，传热流体分配歧管352可以包括泵、阀组件、加热器、冷却器和流体温度传感器，以可控地供应、分配和混合处于预定温度的传热流体。
在一个替代实施方案中，温度控制系统350可以包括密切靠近工件保持器320的热壁。工件保持器320还可以包括：工件夹持系统，其被配置成将工件夹持到工件保持器；以及背侧气体供应系统，其被配置成将传热气体供应至工件的背侧。
传热流体可以包括沸点超过200℃的高温流体。例如，传热流体可以包括可商购自3M的FluorinertTM FC40(具有-57℃至165℃的温度范围)或FluorinertTM FC70(具有-25℃至215℃的温度范围)。
可以使用诸如热电偶(例如，K型热电偶、Pt传感器等)或光学装置的温度感测装置来监测工件保持器320。此外，衬底保持器温度控制系统350可以利用温度测量作为对工件保持器320的反馈，以便控制工件保持器320的温度。例如，可以调节流体流量、流体温度、传热流体类型、传热流体压力、夹持力、电阻加热器元件电流或电压、热电装置电流或极性等中至少之一以便影响工件保持器320的温度和/或工件325的温度的变化。
如上所述，控制器360可操作地耦接至温度控制系统350，并被配置成将系统300中的各种部件(包括工件保持器320)的温度控制在10℃至250℃温度范围内，或者35℃至250℃温度范围内或者50℃至250℃温度范围内。例如，在控制器360的指令下，温度控制系统350可以被配置成将工件保持器320的温度控制在35℃至100℃范围内的第一设定点温度下，并且将工件保持器320的温度调节和控制在等于或高于100℃的第二设定点温度下(参见上述工艺配方)。温度控制系统350可以从被布置成测量工件保持器320的温度、工件325的温度、处理室310的室壁的温度或气体分配系统330的温度等的一个或更多个温度传感器获得温度信息，并利用温度信息来可控地调节这些温度。
作为示例，当将工件保持器320的温度从在35℃至100℃范围内的第一设定点温度改变至等于或高于100℃的第二设定点温度时，可以通过改变从传热流体供应浴354、356引出的传热流体的比例来快速调节传热流体的流体温度。一旦在目标第二设定点温度的预定范围内，可以利用至少一个电阻加热元件来精确控制设定点温度。工件保持器320可以被设计成具有相对较低的热质量。例如，保持器的厚度和保持器的材料组成可以被设计成减小保持器的热质量或使保持器的热质量最小化。此外，至少一个流体通道322(包括向至少一个流体通道322供应传热流体的流体导管)可以被设计成具有小体积以便快速改变流体温度。例如，流体通道和导管的长度和直径可以被设计成减小体积或使体积最小化(即，减少取代一种温度的流体并将其替换为另一温度的流体所需的时间)。
处理室310的其他室部件(包括室壁、气体分配系统330等)可以包括加热和/或冷却元件以控制其温度。例如，处理室310的室壁温度和气体分配系统的至少一部分的温度可以被控制到最高达150℃或者在50℃至150℃范围内(优选地，70℃至110℃)的温度。
虽然以上仅详细描述了本发明的某些实施方案，但是本领域技术人员将容易地认识到，在实质上不脱离本发明的新颖教导和优点的情况下，可以在实施方案中进行许多修改。因此，所有这样的修改旨在被包括在本发明的范围内。

Claims (17)

1.一种用于干式去除微电子工件上的材料的方法，包括：
接纳具有多层掩模的工件，所述多层掩模包括：(i)图案化层，和(ii)露出由硅和以下中任一者构成的目标层的表面：(1)有机材料；或(2)氧和氮两者；
将所述工件放置在由干式非等离子体蚀刻室组成的处理室中，并将所述工件定位在工件保持器上；以及
通过执行以下步骤操作所述干式非等离子体蚀刻室以从所述工件选择性去除所述目标层的至少一部分：
将所述工件的所述表面暴露于在第一工件设定点温度下的含有包含N、H和F的气态混合物的化学环境以化学改变所述目标层的表面区域并且化学改变所述目标层内的一定深度，使得在所述暴露后，所述目标层包括化学改变的表面区域和所述目标层内的化学改变的深度；其中N、H和F被同时引入所述干式非等离子体蚀刻室，
通过使传热流体在第一流体设定点温度下流过所述工件保持器来建立所述第一工件设定点温度的所述工件的所述表面；
通过温度感测装置监测所述工件保持器的温度；以及
在建立所述第一工件设定点温度的所述工件的所述表面之后，通过基于由所述温度感测装置监测的所述工件保持器的温度调节流过所述工件保持器的所述传热流体的流量，将所述工件的温度升高至第二工件设定点温度，其中在将所述工件的温度升高至所述第二工件设定点温度之前，所述目标层包括化学改变的表面区域和所述目标层内的化学改变的深度；
其中选择性去除所述目标层的至少一部分是相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料选择性地进行的；和
其中所述目标层包括SiOxNy，x和y是大于零的实数，以及其中所述目标层相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料的蚀刻选择性超过一。
2.根据权利要求1所述的方法，其中所述目标层具有小于或等于20重量％的硅含量。
3.根据权利要求1所述的方法，其中所述目标层具有大于20重量％的硅含量。
4.根据权利要求1所述的方法，其中所述目标层具有高于40重量％的硅含量。
5.根据权利要求1所述的方法，其中所述第一工件设定点温度小于100℃，所述第二工件设定点温度大于100℃。
6.根据权利要求1所述的方法，其中所述第一工件设定点温度为60℃至90℃，所述第二工件设定点温度为100℃至225℃。
7.根据权利要求1所述的方法，其中所述第一工件设定点温度为35℃至100℃，所述第二工件设定点温度为100℃至225℃。
8.根据权利要求1所述的方法，其中暴露步骤和升温步骤在500毫托至2托的处理压力下执行。
9.根据权利要求1所述的方法，其中暴露步骤、建立步骤、监测步骤和升温步骤交替且相继地执行。
10.根据权利要求1所述的方法，其中所述化学环境包含HF、NF3、F2、NH3、N2或H2中的两种或更多种的组合。
11.根据权利要求10所述的方法，其中所述化学环境还包含贵重元素。
12.根据权利要求1所述的方法，其中所述化学环境包含受激物质、自由基物质或亚稳态物质、或者其两种或更多种的任意组合。
13.根据权利要求1所述的方法，其中所述干式非等离子体蚀刻室包括被布置成为所述干式非等离子体蚀刻室供应F、N或H的受激物质、自由基物质或亚稳态物质的远程自由基发生器。
14.根据权利要求1所述的方法，还包括：
将所述第一流体设定点温度改变为第二流体设定点温度；以及
使所述传热流体在第二流体设定点温度下流过所述工件保持器。
15.根据权利要求14所述的方法，还包括：
在使所述传热流体在所述第二流体设定点温度下流动的同时，通过将电力耦接至嵌入在所述工件保持器内的一个或更多个电阻加热元件来加热所述工件。
16.根据权利要求1所述的方法，其中暴露步骤、建立步骤、监测步骤和升温步骤相继重复两次或更多次，以使得从所述工件上完全去除所述目标层而不去除所述图案化层。
17.一种用于干式去除微电子工件上的材料的方法，包括：
接纳具有多层掩模的工件，所述多层掩模包括：(i)图案化层，和(ii)露出由硅和以下中任一者构成的目标层的表面(1)有机材料；或(2)氧和氮两者；
将所述工件放置在由干式非等离子体蚀刻室组成的处理室中，并将所述工件定位在工件保持器上；以及
通过执行以下步骤操作所述干式非等离子体蚀刻室以从所述工件选择性去除所述目标层的至少一部分：
将所述工件的所述表面暴露于在第一工件设定点温度下的含有包含N、H和F的气态混合物的化学环境以化学改变所述目标层的表面区域并且化学改变所述目标层内的一定深度，使得在所述暴露后，所述目标层包括化学改变的表面区域和所述目标层内的化学改变的深度；其中N、H和F被同时引入所述干式非等离子体蚀刻室，
通过使传热流体在第一流体设定点温度下流过所述工件保持器来建立所述第一工件设定点温度的所述工件的所述表面；
通过温度感测装置监测所述工件保持器的温度；以及
在建立所述第一工件设定点温度的所述工件的所述表面之后，通过基于由所述温度感测装置监测的所述工件保持器的温度调节流过所述工件保持器的所述传热流体的流量，将所述工件的温度升高至第二工件设定点温度，其中在将所述工件的温度升高至所述第二工件设定点温度之前，所述目标层包括化学改变的表面区域和所述目标层内的化学改变的深度；
其中所述目标层包含具有约等于17重量％、或约等于43重量％的硅含量的含硅减反射涂层(ARC)，其中所述目标层相对于硅氧化物、硅氮化物、晶体硅、非晶硅、无定形碳和有机材料的蚀刻选择性超过10比1。
CN201680045009.1A 2015-06-26 2016-06-24 具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可控蚀刻选择性的气相蚀刻 Active CN107924816B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562185150P 2015-06-26 2015-06-26
US62/185,150 2015-06-26
PCT/US2016/039316 WO2016210299A1 (en) 2015-06-26 2016-06-24 GAS PHASE ETCH WITH CONTROLLABLE ETCH SELECTIVITY OF Si-CONTAINING ARC OR SILICON OXYNITRIDE TO DIFFERENT FILMS OR MASKS

Publications (2)

Publication Number Publication Date
CN107924816A CN107924816A (zh) 2018-04-17
CN107924816B true CN107924816B (zh) 2021-08-31

Family

ID=57586642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680045009.1A Active CN107924816B (zh) 2015-06-26 2016-06-24 具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可控蚀刻选择性的气相蚀刻

Country Status (5)

Country Link
US (2) US10971372B2 (zh)
KR (1) KR102485541B1 (zh)
CN (1) CN107924816B (zh)
TW (1) TWI610361B (zh)
WO (1) WO2016210299A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485541B1 (ko) * 2015-06-26 2023-01-05 도쿄엘렉트론가부시키가이샤 다른 필름 또는 마스크에 대한 실리콘-함유 반사 방지 코팅 또는 실리콘 산질화물의 제어 가능한 식각 선택비에 따른 기상 식각
TWI608532B (zh) 2015-06-26 2017-12-11 東京威力科創股份有限公司 氣相蝕刻系統及方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR20180093798A (ko) * 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
KR102553117B1 (ko) * 2017-05-15 2023-07-06 도쿄엘렉트론가부시키가이샤 첨단 패턴화 적용을 위한 원위치의 선택적 증착 및 에칭
US11227767B2 (en) * 2018-05-03 2022-01-18 Tokyo Electron Limited Critical dimension trimming method designed to minimize line width roughness and line edge roughness
CN109065554B (zh) * 2018-08-14 2021-06-18 中国电子科技集团公司第四十四研究所 一种高占空比背照式GaN探测器阵列及其制作方法
JP7320085B2 (ja) 2019-06-27 2023-08-02 ラム リサーチ コーポレーション 交互のエッチングプロセスおよび不動態化プロセス
US11756790B2 (en) 2021-03-09 2023-09-12 Tokyo Electron Limited Method for patterning a dielectric layer

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008076663A1 (en) * 2006-12-15 2008-06-26 Tokyo Electron Limited Method for selective removal of damaged multi-stack bilayer films
CN101454876A (zh) * 2006-03-28 2009-06-10 东京毅力科创株式会社 去除受损电介质材料的方法
CN101473419A (zh) * 2006-06-22 2009-07-01 东京毅力科创株式会社 干式非等离子体处理系统和使用方法
US20100024981A1 (en) * 2008-07-31 2010-02-04 Tokyo Electron Limited Substrate support for high throughput chemical treatment system
CN102105312A (zh) * 2008-07-31 2011-06-22 东京毅力科创株式会社 用于化学处置和热处置的高产量处理系统及操作方法
CN102687249A (zh) * 2009-12-23 2012-09-19 应用材料公司 用于含硅薄膜的平滑SiConi蚀刻法
CN103748666A (zh) * 2011-08-26 2014-04-23 应用材料公司 选择性抑制含有硅及氧两者的材料的干式蚀刻速率
CN103765562A (zh) * 2011-09-01 2014-04-30 应用材料公司 选择性抑制含有硅及氮两者的材料的干蚀刻速率
US20140308818A1 (en) * 2013-03-07 2014-10-16 Applied Materials, Inc. Conformal oxide dry etch
US20150176928A1 (en) * 2012-07-20 2015-06-25 Tokyo Electron Limited Method of supplying temperature control fluid to temperature control system and storage medium

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863049A (en) 1972-05-31 1975-01-28 Union Carbide Corp Temperature control apparatus for a centrifugal-type chemistry analyzer
US4331485A (en) 1980-03-03 1982-05-25 Arnon Gat Method for heat treating semiconductor material using high intensity CW lamps
JPS6131636U (ja) 1984-07-31 1986-02-26 株式会社 徳田製作所 静電チヤツク
US5219485A (en) 1985-10-11 1993-06-15 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
US4680086A (en) 1986-03-20 1987-07-14 Motorola, Inc. Dry etching of multi-layer structures
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5316616A (en) 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US4913790A (en) 1988-03-25 1990-04-03 Tokyo Electron Limited Treating method
US5226056A (en) 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
EP0608503B1 (en) 1989-02-14 1997-05-28 Seiko Epson Corporation A semiconductor device and its manufacturing method
EP0399676A1 (en) 1989-05-01 1990-11-28 Tegal Corporation Dual temperature plasma etch
US5151871A (en) 1989-06-16 1992-09-29 Tokyo Electron Limited Method for heat-processing semiconductor device and apparatus for the same
US5059770A (en) 1989-09-19 1991-10-22 Watkins-Johnson Company Multi-zone planar heater assembly and method of operation
JPH03145123A (ja) 1989-10-31 1991-06-20 Toshiba Corp 半導体製造装置
US4992391A (en) 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
JP2759116B2 (ja) 1989-12-25 1998-05-28 東京エレクトロン株式会社 熱処理方法および熱処理装置
US5192849A (en) 1990-08-10 1993-03-09 Texas Instruments Incorporated Multipurpose low-thermal-mass chuck for semiconductor processing equipment
US5242536A (en) 1990-12-20 1993-09-07 Lsi Logic Corporation Anisotropic polysilicon etching process
US5174856A (en) 1991-08-26 1992-12-29 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
US5446824A (en) 1991-10-11 1995-08-29 Texas Instruments Lamp-heated chuck for uniform wafer processing
JPH05136095A (ja) 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
US5539609A (en) 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JPH05243191A (ja) 1992-02-26 1993-09-21 Nec Corp ドライエッチング装置
JPH06177088A (ja) 1992-08-31 1994-06-24 Sony Corp アッシング方法及びアッシング装置
JP3391410B2 (ja) 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
US5573596A (en) 1994-01-28 1996-11-12 Applied Materials, Inc. Arc suppression in a plasma processing system
US5883778A (en) 1994-02-28 1999-03-16 Applied Materials, Inc. Electrostatic chuck with fluid flow regulator
JPH08191059A (ja) 1995-01-09 1996-07-23 Hitachi Ltd プラズマ処理装置
US5605600A (en) 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US5711849A (en) 1995-05-03 1998-01-27 Daniel L. Flamm Process optimization in gas phase dry etching
JPH09157846A (ja) 1995-12-01 1997-06-17 Teisan Kk 温度調節装置
US5876119A (en) 1995-12-19 1999-03-02 Applied Materials, Inc. In-situ substrate temperature measurement scheme in plasma reactor
US6063710A (en) 1996-02-26 2000-05-16 Sony Corporation Method and apparatus for dry etching with temperature control
JPH09260474A (ja) 1996-03-22 1997-10-03 Sony Corp 静電チャックおよびウエハステージ
US5746928A (en) 1996-06-03 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Process for cleaning an electrostatic chuck of a plasma etching apparatus
US6555397B1 (en) * 2000-09-13 2003-04-29 Advanced Micro Devices, Inc. Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
SE531981C2 (sv) 2006-05-08 2009-09-22 Munters Europ Ab Förfarande för minskning av fukthalten hos luft i ett avgränsat utrymme
US20080054361A1 (en) * 2006-08-30 2008-03-06 Infineon Technologies Ag Method and apparatus for reducing flicker noise in a semiconductor device
KR101258311B1 (ko) 2006-12-18 2013-04-25 삼성전자주식회사 이리듐 유기금속 화합물을 이용한 유기 메모리 소자 및그의 제조방법
US8715455B2 (en) * 2007-02-06 2014-05-06 Tokyo Electron Limited Multi-zone gas distribution system for a treatment system
US8021514B2 (en) * 2007-07-11 2011-09-20 Applied Materials, Inc. Remote plasma source for pre-treatment of substrates prior to deposition
US8202803B2 (en) * 2009-12-11 2012-06-19 Tokyo Electron Limited Method to remove capping layer of insulation dielectric in interconnect structures
US8658050B2 (en) 2011-07-27 2014-02-25 International Business Machines Corporation Method to transfer lithographic patterns into inorganic substrates
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
US8921234B2 (en) * 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
JP5825288B2 (ja) 2013-04-08 2015-12-02 トヨタ自動車株式会社 ハイブリッド車両
EP2824179B1 (en) * 2013-07-09 2017-11-29 Honda Motor Co., Ltd. Beta-glucosidase
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
US9378978B2 (en) * 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
KR102485541B1 (ko) * 2015-06-26 2023-01-05 도쿄엘렉트론가부시키가이샤 다른 필름 또는 마스크에 대한 실리콘-함유 반사 방지 코팅 또는 실리콘 산질화물의 제어 가능한 식각 선택비에 따른 기상 식각

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101454876A (zh) * 2006-03-28 2009-06-10 东京毅力科创株式会社 去除受损电介质材料的方法
CN101473419A (zh) * 2006-06-22 2009-07-01 东京毅力科创株式会社 干式非等离子体处理系统和使用方法
WO2008076663A1 (en) * 2006-12-15 2008-06-26 Tokyo Electron Limited Method for selective removal of damaged multi-stack bilayer films
US20100024981A1 (en) * 2008-07-31 2010-02-04 Tokyo Electron Limited Substrate support for high throughput chemical treatment system
CN102105312A (zh) * 2008-07-31 2011-06-22 东京毅力科创株式会社 用于化学处置和热处置的高产量处理系统及操作方法
CN102687249A (zh) * 2009-12-23 2012-09-19 应用材料公司 用于含硅薄膜的平滑SiConi蚀刻法
CN103748666A (zh) * 2011-08-26 2014-04-23 应用材料公司 选择性抑制含有硅及氧两者的材料的干式蚀刻速率
CN103765562A (zh) * 2011-09-01 2014-04-30 应用材料公司 选择性抑制含有硅及氮两者的材料的干蚀刻速率
US20150176928A1 (en) * 2012-07-20 2015-06-25 Tokyo Electron Limited Method of supplying temperature control fluid to temperature control system and storage medium
US20140308818A1 (en) * 2013-03-07 2014-10-16 Applied Materials, Inc. Conformal oxide dry etch

Also Published As

Publication number Publication date
US10971372B2 (en) 2021-04-06
US20210217628A1 (en) 2021-07-15
US20160379842A1 (en) 2016-12-29
TWI610361B (zh) 2018-01-01
US11538691B2 (en) 2022-12-27
KR20180014206A (ko) 2018-02-07
KR102485541B1 (ko) 2023-01-05
CN107924816A (zh) 2018-04-17
TW201707083A (zh) 2017-02-16
WO2016210299A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
CN107924816B (zh) 具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可控蚀刻选择性的气相蚀刻
CN107431011B (zh) 用于原子层蚀刻的方法
JP4795935B2 (ja) 基板を処理する処理システムおよび方法
JP5555743B2 (ja) 基板を化学的処理する処理システムおよび方法
US11380554B2 (en) Gas phase etching system and method
JP4745958B2 (ja) 基板を熱処理する処理システムおよび方法
US10923356B2 (en) Gas phase etch with controllable etch selectivity of silicon-germanium alloys
KR20210068590A (ko) 반도체 응용들을 위한 구조를 식각하기 위한 방법들
US20170207103A1 (en) Gas phase etch of amorphous and poly-crystalline silicon from high aspect ratio features with high selectivity towards various films
US11715643B2 (en) Gas phase etch with controllable etch selectivity of metals
JP7427155B2 (ja) 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング
WO2014164493A1 (en) Methods for removing photoresist from substrates with atomic hydrogen

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant