CN107888178A - 单粒子效应加固可编程的锁存器 - Google Patents

Abstract

本发明公开了一种单粒子效应加固可编程的锁存器，包括：两个传输门单元，其中第一传输门单元作为锁存器的信号输入端，该第一传输门单元的输出端与第二传输门单元的输出端电性连接；以及两路信号延时电路，其中第一信号延时电路的输入端与第一传输门单元的输出端电性连接，第二信号延时电路的输出端与第二传输门单元的输入端电性连接；其中，每路信号延时电路包括依次电性连接的：延时单元、多路选择器、以及保护门单元，其中，多路选择器、保护门单元分别还与该路信号延时电路的输入端电性连接。该锁存器能够抗单粒子翻转的同时有较快的读写速度和翻转恢复时间，功耗低，而且可以使用普通的商用工艺线，成本低。

Description

单粒子效应加固可编程的锁存器

技术领域

本公开属于电子控制系统技术领域，涉及一种单粒子效应加固可编程的锁存器。

背景技术

随着空间技术、核技术和战略武器的发展，各种电子设备已经广泛应用于人造卫星、宇宙飞船、运载火箭、远程导弹和核武器控制系统中。构成电子设备的电子元器件不可避免的要处于辐射环境中，由于半导体技术的迅猛发展，航天器用半导体器件的集成度不断提高，特征尺寸越来越小，工作电压越来越低，相应地，临界电荷也越来越小，单粒子效应越来越容易发生。单粒子效应是指高能带电粒子在穿过微电子器件的灵敏区时，沉积能量，产生足够数量的电荷，这些电荷被器件电极收集后，造成器件逻辑状态的非正常改变或器件损坏，它是一种随机效应。除了空间高能粒子以外，各种核辐射、电磁辐射环境也是产生单粒子效应的主要原因。单粒子翻转与瞬态效应是辐照环境下集成电路最常见的两种单粒子效应，它会导致存储单元中数据错误。

锁存器作为这些电子控制系统的基本指令存储器件，其抗辐照性能尤为重要，因为该器件中保存的数据一旦出错，将直接导致系统失效。

现有技术中关于抗辐照加固常用的方法主要有两种：工艺加固和设计加固。其中，工艺加固是指使用特殊的工艺流程和不同的工艺参数从而使器件具有良好的抗辐射特性，例如通过采用绝缘体硅(SOI，Silicon on Insulator)工艺，SOI工艺采用全介质隔离技术，可以有效减小重离子轨迹上的电荷收集，从而达到提高抗单粒子翻转性能的目的，但SOI工艺成本高，可选择的工艺线少，集成度通常落后商用工艺。设计加固包括电阻加固的方法，通过引入反馈电阻增加了反馈时间，从而提高单元的抗单粒子翻转能力，这一方法在早期大量使用，其最大的缺点是降低了写速度，尤其是在低温条件下。各种锁存器设计加固方案中，有的翻转不容易恢复或翻转恢复时间长，有的面积开销大，有的静态电流大，而且目前各种加固结构均不具备单粒子瞬态效应的能力。因此亟需提出一种抗单粒子翻转及瞬态效应的可编程锁存器，能够满足抗单粒子翻转的同时保持较快的读写速度，较快的翻转恢复时间，较低的功耗，而且可以使用普通的商用工艺线。

发明内容

(一)要解决的技术问题

本公开提供了一种单粒子效应加固可编程的锁存器，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种单粒子效应加固可编程的锁存器，包括：两个传输门单元，分别为第一传输门单元和第二传输门单元，其中第一传输门单元作为锁存器的信号输入端，该第一传输门单元的输出端与第二传输门单元的输出端电性连接；以及两路信号延时电路，分别为第一信号延时电路和第二信号延时电路，其中第一信号延时电路的输入端与第一传输门单元的输出端电性连接，第二信号延时电路的输出端与第二传输门单元的输入端电性连接；其中，每路信号延时电路包括依次电性连接的：延时单元、多路选择器、以及保护门单元，其中，多路选择器、保护门单元分别还与该路信号延时电路的输入端电性连接。

在本公开的一些实施例中，单粒子效应加固可编程的锁存器，还包括：反相器，其输入端与第一信号延时电路的输出端电性连接，在反相器的输出端输出信号。

在本公开的一些实施例中，每路信号延时电路包括：多个延时单元，一个多路选择器、以及一个保护门单元。

在本公开的一些实施例中，每个延时单元包括两个电性连接的倒比反向器，根据不同延时的需要对应设置不同的反向器尺寸，实现不同的延时特性。

在本公开的一些实施例中，通过控制多路选择器的控制信号，选择不同的数据延时路径，以调节锁存器输入数据信号的建立时间。

在本公开的一些实施例中，通过控制多路选择器的控制信号，选择不同的数据延时路径，以调节锁存器输入数据信号的建立时间，包括：通过多路选择器调节改锁存器环路延时大小，改变锁存器输入数据信号的建立时间，使该建立时间大于单粒子瞬态脉宽，从而抑制数据路径上的单粒子效应。

在本公开的一些实施例中，锁存器为写入模式。

在本公开的一些实施例中，锁存器为锁存模式。

在本公开的一些实施例中，保护门单元包含2路输入，1路输出，设输入对应为A、B，输出对应为C，该保护门单元满足：只有输入A等于输入B时，输出C为A的反相；如果输入A不等于输入B，则输出为高阻并保持之前的状态。

在本公开的一些实施例中，多路选择器包括：4选1的多路选择器，6选1的多路选择器，8选1的多路选择器或16选1的多路选择器。

(三)有益效果

从上述技术方案可以看出，本公开提供的单粒子效应加固可编程的锁存器，具有以下有益效果：

(1)通过多路选择器调节锁存器环路延时大小可以改变锁存器输入数据信号的建立时间，因此通过调整延时的大小可有效降低、甚至避免因发生在输入数据信号通路中的单粒子瞬态效应而引起的错误数据锁存；

(2)通过引入冗余存储节点和可调延时单元，当一个节点发生翻转或两个节点同时发生翻转后可通过其它节点反馈恢复翻转节点电平，同时实现数据路径单粒子瞬态效应抑制；

(3)采用商用工艺，降低制造成本，同时锁存器的静态电流小且有较快翻转恢复时间。

附图说明

图1为现有技术中未进行加固的普通锁存器的电路结构示意图。

图2为根据本公开一实施例的单粒子效应加固可编程的锁存器的电路结构示意图。

图3为根据本公开一实施例的延时单元和保护门单元的结构示意图。

【符号说明】

D-信号输入端；inv1，inv2，inv3，inv4-反相器；

TG1-第一传输门单元；TG2-第二传输门单元；

CK，CKB-传输门单元上的控制信号；

n1，n2，n3-节点；Q-信号输出端；

D1，D2，D3，D4，D5，D6，Di-延时单元；

MUX1-第一多路选择器；MUX2-第二多路选择器；

G1-第一保护门单元；G2-第二保护门单元；

G-保护门单元；

sel＜0：1＞-多路选择器的控制信号。

具体实施方式

本公开提供了一种单粒子效应加固可编程的锁存器，通过多路选择器调节锁存器环路延时大小可以改变锁存器输入数据信号的建立时间，能够满足抗单粒子翻转的同时保持较快的读写速度，较快的翻转恢复时间，较低的功耗，而且可以使用普通的商用工艺线。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

现有技术中未进行加固的普通锁存器的结构如图1所示，当电路工作在锁存状态，节点n1，n2和n3中任意一个节点遭受重离子轰击发生翻转并通过另外两个节点形成反馈通路，则错误数据将会得到保存，即发生单粒子翻转。

本公开提出了多路选择器调节锁存器环路延时的结构，通过可调延时单元的延时改变锁存器数据建立时间，当单粒子瞬态脉宽小于建立时间时，数据路径上的瞬态效应将得到抑制；另外引入冗余存储节点，信号在锁存器环路中1分为5路，并通过多路选择器选择输出的特性，两路数据输入到保护单元的输入，只有保护单元两路输入数据同时改变，其输出才发生改变，这样结合可调延时单元，当一个节点或两个节点同时发生翻转后可通过其它节点反馈恢复翻转节点电平，采用商用工艺，降低制造成本，同时锁存器的静态电流小且有较快翻转恢复时间。

在本公开的第一个示例性实施例中，提供了一种单粒子效应加固可编程的锁存器。

图2为根据本公开一实施例的单粒子效应加固可编程的锁存器的电路结构示意图。

参照图2所示，本公开的单粒子效应加固可编程的锁存器，包括：

两个传输门单元TG1，TG2，分别为第一传输门单元TG1和第二传输门单元TG2，其中第一传输门单元TG1作为锁存器的信号输入端，该第一传输门单元TG1的输出端与第二传输门单元TG2的输出端电性连接；

两路信号延时电路，分别为第一信号延时电路和第二信号延时电路，其中第一信号延时电路的输入端与第一传输门单元TG1的输出端电性连接，第二信号延时电路的输出端与第二传输门单元TG2的输入端电性连接；

每路信号延时电路包括依次电性连接的延时单元、多路选择器、以及保护门单元，其中，多路选择器、保护门单元分别还与该路信号延时电路的输入端电性连接；以及

反相器，其输入端与第一信号延时电路的输出端电性连接，在反相器的输出端输出信号。

下面参照附图，对本实施例的单粒子效应加固可编程的锁存器的各个部分进行详细介绍。

参照图2所示，本实施例中，第一传输门单元TGI连接锁存器的数据信号输入端D，第一传输门单元TGI的输出作为第一信号延时电路的输入，其中，第一信号延时电路包括：延时单元D1、D3、D5，第一多路选择器MUX1，以及第一保护门单元G1。

由于多路选择器、保护门单元分别还与该路信号延时电路的输入端电性连接，因此信号从第一传输门输入锁存器后，由1路分为5路，分别输入到延时单元D1、D3、D5共3路以及第一多路选择器MUX1和第一保护门单元G1的2路。

延时单元D1、D3、D5共3路的输出也作为第一多路选择器MUX1的输入，即第一多路选择器MUX1的输入包含4路，其中3路分别为延时单元D1、D3、D5输出的信号，另一路为第一传输门单元TG1输出的信号。

第一多路选择器MUX1的输出也作为第一保护门单元G1的输入，即第一保护门单元G1的输入包含2路，一路为第一多路选择器MUX1输出的信号，另一路为第一传输门单元TG1输出的信号。第一保护门单元G1的输出作为该第一信号延时电路的输出。

延时单元用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应的影响。延时单元的个数根据实际需要延时的情况进行调整，每个延时单元的延时的时间大小根据实际情况也是可以进行适应性调整的。如图2所示，本实施例中，第一信号延时电路包括3个延时单元D1、D3、D5，第二信号延时电路包括3个延时单元D2、D4、D6，每路信号延时电路的延时从小到大满足：D1＜D3＜D5、D6＜D4＜D2，但本公开不局限于此。

图3为根据本公开一实施例的延时单元和保护门单元的结构示意图，其中，(a)为延时单元，(b)为保护门单元。

参照图3中(a)所示，本实施例中，延时单元结构由两个倒比反向器组成，附图中以Di(i＝1，2，…，6)示意，延时单元D1～D6，具有不同的反向器尺寸，根据实际需求可以设计成具有不同延时特征的延时单元。

本实施例中，第二传输门单元TG2的电路结构和连接关系与第一传输门单元TG1的类似，这里不作赘述。

参照图2所示，本实施例中，第一保护门单元G1的输出连接反相器inv1，延时单元D2、D4、D6，第二多路选择器MUX2，以及第二保护门单元G2。第二保护门单元G2的输出作为第二传输门单元TG2的输入，第二传输门单元TG2的输出连接第一传输门单元TG1的输出。

本实施例中，从反相器的输出端输出信号，对应图中的信号输出端Q。

本实施例中，通过控制第一多路选择器MUX1、第二多路选择器MUX2的控制信号S＜1：0＞可以选择不同的数据延时路径，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响。

参照图3中(b)所示，本实施例中，以保护门单元G进行介绍，第一保护门单元G1和第二保护门单元G2的结构与之相同。保护门单元G包含2路输入，1路输出，输入对应为A、B，输出对应为C，该保护门单元G的特点是：只有输入A等于输入B时，输出C为A的反相；如果输入A不等于输入B，则输出为高阻并保持之前的状态。

下面参照图2介绍该单粒子效应加固可编程的锁存器实现单粒子效应加固的过程。

CK、CKB为传输门单元上的控制信号，当CK为低电平，CKB为高电平时，锁存器为写入模式，此时，数据D通过第一传输门单元TG1进入锁存器。信号在进入锁存器后由1路分为5路，其中4路进入第一多路选择器MUX1，剩下1路与第一多路选择器MUX1的输出传递到第一保护门单元G1；第一保护门单元G1的输出再次由1路分为5路，其中4路进入第二多路选择器MUX2，剩下1路与MUX2的输出传递到第二保护门单元G2，第二保护门单元G2的输出传递到第二传输门单元TG2；这段信号由数据输入直至第二保护门单元G2输出的时间被称为锁存器的建立时间。通过第一多路选择器MUX1、第二多路选择器MUX2选择信号sel＜0：1＞可以从第一信号延时电路和第二信号延时电路各自的4路数据中选择一路数据输出，这4路延时从小到大D1＜D3＜D5，D6＜D4＜D2，通过改变路径延时，即可修改锁存器的建立时间。

当CK变为高电平，CKB为低电平时锁存器为数据保持模式，即为锁存模式，当锁存器中发生辐射致电平扰动，即单粒子效应时，如果调节环路延时使扰动电平宽度小于锁存器建立时间则错误数据不会被保存，维持原数据。

锁存器状态恢复机制为：当所述锁存单元敏感点的状态发生翻转时，由于延时单元作用不能马上在锁存器中建立错误数据，同时在恢复管的作用下，经过一段时间后翻转将会被恢复。

举例来说，结合图2所示，在锁存模式下，假设锁存器中，G1的输入是1，G2的输入是0；对应的G1的输出是0，G2的输出是1；当G1的输出发生单粒子扰动从0变为1时，G2的两个输入端其中一端状态发生立即改变，但另一端由于要经过延时单元，这样输入到G2的两个输入值不同，则输出高阻保持之前的状态，则G2的输出不会立即发生状态改变，此时G2的输出仍是1；因此G1的两个输入端状态都为1，输出则依旧为0，避免了由于单粒子效应造成的错误，可以维持源数据。当扰动结束后G1输出将会被恢复到0，保存正确数据。类似的，如果单粒子扰动发生在其它电路节点，本公开的单粒子效应加固可编程的锁存器都可以使正确数据得到保存。

需要说明的是，多路选择器与延时单元的个数是匹配的，本公开的实施例中以4选1多路选择器和3个延时单元进行举例说明，在实际应用中，可以根据需要拓展延时单元的个数以及多路选择器选择路数，比如市场上常见的：6选1的MUX，8选1的MUX，16选1的MUX等，从简化电路的角度上讲，优选4选1的MUX。

综上所述，本公开提供了一种单粒子效应加固可编程的锁存器，提出了多路选择器调节锁存器环路延时的信号延时电路结构，通过多路选择器调节锁存器环路延时大小可以改变锁存器输入数据信号的建立时间，当单粒子瞬态脉宽小于建立时间时，数据路径上的瞬态效应将得到抑制；另外引入冗余存储节点，信号在锁存器环路中1分为多路，并通过多路选择器选择输出的特性，两路数据输入到保护单元的输入，只有保护单元两路输入数据同时改变，其输出才发生改变，这样结合可调延时单元，当一个节点或两个节点同时发生翻转后可通过其它节点反馈恢复翻转节点电平，能够满足抗单粒子翻转的同时保持较快的读写速度，较快的翻转恢复时间，静态电流小，较低的功耗；并且可以使用普通的商用工艺线，降低了制造成本。

贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种单粒子效应加固可编程的锁存器，包括：

两个传输门单元，分别为第一传输门单元和第二传输门单元，其中第一传输门单元作为锁存器的信号输入端，该第一传输门单元的输出端与第二传输门单元的输出端电性连接；以及

两路信号延时电路，分别为第一信号延时电路和第二信号延时电路，其中第一信号延时电路的输入端与第一传输门单元的输出端电性连接，第二信号延时电路的输出端与第二传输门单元的输入端电性连接；

其中，每路信号延时电路包括依次电性连接的：延时单元、多路选择器、以及保护门单元，其中，多路选择器、保护门单元分别还与该路信号延时电路的输入端电性连接。

2.根据权利要求1所述的锁存器，还包括：

反相器，其输入端与第一信号延时电路的输出端电性连接，在反相器的输出端输出信号。

3.根据权利要求1所述的锁存器，其中，所述每路信号延时电路包括：多个延时单元，一个多路选择器、以及一个保护门单元。

4.根据权利要求3所述的锁存器，其中，所述每个延时单元包括两个电性连接的倒比反向器，根据不同延时的需要对应设置不同的反向器尺寸，实现不同的延时特性。

5.根据权利要求3所述的锁存器，其中，通过控制所述多路选择器的控制信号，选择不同的数据延时路径，以调节锁存器输入数据信号的建立时间。

6.根据权利要求5所述的锁存器，其中，通过控制所述多路选择器的控制信号，选择不同的数据延时路径，以调节锁存器输入数据信号的建立时间，包括：通过多路选择器调节改锁存器环路延时大小，改变锁存器输入数据信号的建立时间，使该建立时间大于单粒子瞬态脉宽，从而抑制数据路径上的单粒子效应。

7.根据权利要求6所述的锁存器，其中，所述锁存器为写入模式。

8.根据权利要求6所述的锁存器，其中，所述锁存器为锁存模式。

9.根据权利要求1所述的锁存器，其中，所述保护门单元包含2路输入，1路输出，设输入对应为A、B，输出对应为C，该保护门单元满足：只有输入A等于输入B时，输出C为A的反相；如果输入A不等于输入B，则输出为高阻并保持之前的状态。

10.根据权利要求1至9任一项所述的锁存器，其中，所述多路选择器包括：4选1的多路选择器，6选1的多路选择器，8选1的多路选择器或16选1的多路选择器。