CN107887431A - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN107887431A
CN107887431A CN201710906126.9A CN201710906126A CN107887431A CN 107887431 A CN107887431 A CN 107887431A CN 201710906126 A CN201710906126 A CN 201710906126A CN 107887431 A CN107887431 A CN 107887431A
Authority
CN
China
Prior art keywords
region
dopant
electrode
conductivity type
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710906126.9A
Other languages
English (en)
Other versions
CN107887431B (zh
Inventor
J.G.拉文
F.D.普菲尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107887431A publication Critical patent/CN107887431A/zh
Application granted granted Critical
Publication of CN107887431B publication Critical patent/CN107887431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种功率半导体装置包括：半导体主体，具有正面和背面；布置在正面的第一负载端子和布置在背面的第二负载端子；漂移区域，被包括在半导体主体中并且具有第一导电型的掺杂物；和第一基元，被布置在正面。功率半导体装置还包括第二基元。另外，所述功率半导体装置包括：第一背面发射极区域，被包括在半导体主体中，第一背面发射极区域以电气方式与第二负载端子连接并且具有第二导电型的掺杂物，其中第一背面发射极区域和第一基元具有第一共同横向延伸范围；和第二背面发射极区域，被包括在半导体主体中，第二背面发射极区域以电气方式与第二负载端子连接并且具有第一导电型的掺杂物，其中第二背面发射极区域和第二基元具有第二共同横向延伸范围。

Description

功率半导体装置
技术领域
本说明书涉及一种功率半导体装置的实施例，并且涉及一种处理功率半导体装置的方法的实施例。特别地，本说明书涉及一种具有反向传导能力的功率半导体装置的实施例并且涉及所述功率半导体装置的处理方法的实施例。
背景技术
汽车、消费和工业应用中的现代装置的许多功能(诸如，转换电能和驱动电动机或电机)依赖于功率半导体装置。例如，举几个例子，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已被用于各种应用，所述各种应用包括但不限于电源和功率转换器中的开关。
功率半导体装置通常包括半导体主体，半导体主体被配置为沿着装置的两个负载端子之间的负载电流路径传导负载电流。另外，可通过绝缘电极(有时被称为栅电极)来控制负载电流路径。例如，在从例如驱动器单元接收到对应控制信号时，控制电极可在传导状态和阻断状态中的一种状态下设置功率半导体装置。
在一些情况下，栅电极可被包括在功率半导体装置的沟槽内，其中所述沟槽可表现出例如条纹或封闭多边形基元配置或针配置。
另外，这种沟槽偶尔包括超过一个电极(例如，两个或更多个电极)，所述超过一个电极被彼此分开地布置并且有时也彼此电绝缘。例如，沟槽可包括栅电极和场电极，其中栅电极能够与每个负载端子电绝缘，并且其中场电极能够以电气方式连接到负载端子之一。
功率半导体装置通常被配置为在正向传导状态下沿着所述装置的两个负载端子之间的正向电流路径传导正向电流。可通过第一电极(有时被称为栅电极)来控制负载电流路径。例如，在从例如驱动器单元接收到对应控制信号时，栅电极可在正向传导状态和正向阻断状态中的一种状态下设置功率半导体装置。
偶尔地，这种功率半导体装置还被配置为沿与正向电流的方向相反的方向在所述两个负载端子之间传导反向电流。例如，在反向传导IGBT (RC-IGBT)的情况下，可通过经由半导体主体中所包括的在半导体装置的反向传导状态下正向偏置的体二极管来提供反向传导路径而实现这种反向传导能力。
通常希望使这种装置在反向传导状态和正向传导状态之间切换时发生的开关损耗保持为低。为此，可能希望在反向传导状态下使所述装置的体二极管的发射极效率(例如，阳极发射极效率)保持比较低。
发明内容
根据实施例，一种功率半导体装置包括：半导体主体，具有正面和背面；布置在正面的第一负载端子和布置在背面的第二负载端子；和漂移区域，被包括在半导体主体中并且具有第一导电型的掺杂物。另外，功率半导体装置包括第一基元，第一基元被布置在正面并且包括：第一源极区域，以电气方式与第一负载端子连接；第一主体区域，被包括在半导体主体中，第一主体区域具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域与漂移区域；和第一电极，以电气方式与半导体装置的第一控制端子连接，并且被配置为在第一沟道区域中引起第一反型沟道，第一沟道区域在第一主体区域内部从第一源极区域延伸到漂移区域。功率半导体装置还包括第二基元，第二基元被布置在正面并且包括：第二源极区域，被包括在半导体主体中，第二源极区域具有第一导电型的掺杂物并且以电气方式与第一负载端子连接；第二主体区域，被包括在半导体主体中，第二主体区域具有第二导电型的掺杂物并且隔离第二源极区域与漂移区域；和第二电极，与半导体装置的第一控制端子电绝缘，并且被配置为在第二沟道区域中引起第二反型沟道，第二沟道区域在第二主体区域内部从第二源极区域延伸到漂移区域。半导体主体还包括：第一背面发射极区域，以电气方式与第二负载端子连接并且具有第二导电型的掺杂物，其中第一背面发射极区域和第一基元具有第一共同横向延伸范围；和第二背面发射极区域，以电气方式与第二负载端子连接并且具有第一导电型的掺杂物，其中第二背面发射极区域和第二基元具有第二共同横向延伸范围。第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压。或者，第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
根据另一实施例，一种功率半导体装置包括：半导体主体，具有正面和背面；布置在正面的第一负载端子和布置在背面的第二负载端子；和漂移区域，被包括在半导体主体中并且具有第一导电型的掺杂物。另外，功率半导体装置包括第一基元，第一基元被布置在正面并且包括：第一源极区域，以电气方式与第一负载端子连接；第一主体区域，被包括在半导体主体中，第一主体区域具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域与漂移区域；和第一电极，以电气方式与半导体装置的第一控制端子连接，并且被配置为在第一沟道区域中引起第一反型沟道，第一沟道区域在第一主体区域内部从第一源极区域延伸到漂移区域。功率半导体装置还包括第二基元，第二基元被布置在正面并且包括：第二源极区域，以电气方式与第一负载端子连接；第二主体区域，被包括在半导体主体中，第二主体区域具有第二导电型的掺杂物并且隔离第二源极区域与漂移区域；和第二电极，与半导体装置的第一控制端子电绝缘，并且被配置为在第二沟道区域中引起第二反型沟道，第二沟道区域在第二主体区域内部从第二源极区域延伸到漂移区域。半导体主体还包括：第一背面发射极区域，以电气方式与第二负载端子连接并且具有第二导电型的掺杂物，其中第一背面发射极区域和第一基元具有第一共同横向延伸范围；和第二背面发射极区域，以电气方式与第二负载端子连接并且具有第一导电型的掺杂物，其中第二背面发射极区域和第二基元具有第二共同横向延伸范围。另外，漂移区域包括阻挡层区域，阻挡层区域具有第一导电型的掺杂物，被布置在第二主体区域附近，其中阻挡层区域的掺杂物浓度高于漂移区域的与阻挡层区域相邻的部分的掺杂物浓度。第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压。或者，第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
根据另一实施例，一种处理功率半导体装置的方法包括：提供半导体主体以耦合到布置在半导体主体的正面的第一负载端子和布置在半导体主体的背面的第二负载端子中的每个负载端子；在半导体主体中形成具有第一导电型的掺杂物的漂移区域；以及形成布置在正面的第一基元，其中第一基元包括：第一源极区域，以电气方式与第一负载端子连接；第一主体区域，被包括在半导体主体中，第一主体区域具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域与漂移区域；和第一电极，以电气方式与半导体装置的第一控制端子连接，并且被配置为在第一沟道区域中引起第一反型沟道，第一沟道区域在第一主体区域内部从第一源极区域延伸到漂移区域。所述方法还包括：形成布置在正面的第二基元，其中第二基元包括：第二源极区域，被包括在半导体主体中，第二源极区域具有第一导电型的掺杂物并且以电气方式与第一负载端子连接；第二主体区域，被包括在半导体主体中，第二主体区域具有第二导电型的掺杂物并且隔离第二源极区域与漂移区域；和第二电极，与半导体装置的第一控制端子电绝缘，并且被配置为在第二沟道区域中引起第二反型沟道，第二沟道区域在第二主体区域内部从第二源极区域延伸到漂移区域。所述方法还包括：在半导体主体中形成第一背面发射极区域，第一背面发射极区域以电气方式与第二负载端子连接并且具有第二导电型的掺杂物，其中第一背面发射极区域和第一基元具有第一共同横向延伸范围；以及在半导体主体中形成第二背面发射极区域，第二背面发射极区域以电气方式与第二负载端子连接并且具有第一导电型的掺杂物，其中第二背面发射极区域和第二基元具有第二共同横向延伸范围。第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压。或者，第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
根据另一实施例，一种处理功率半导体装置的方法包括：提供半导体主体以耦合到布置在半导体主体的正面的第一负载端子和布置在半导体主体的背面的第二负载端子中的每个负载端子；在半导体主体中形成具有第一导电型的掺杂物的漂移区域；以及形成布置在正面的第一基元，其中第一基元包括：第一源极区域，以电气方式与第一负载端子连接；第一主体区域，被包括在半导体主体中，第一主体区域具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域与漂移区域；和第一电极，以电气方式与半导体装置的第一控制端子连接，并且被配置为在第一沟道区域中引起第一反型沟道，第一沟道区域在第一主体区域内部从第一源极区域延伸到漂移区域。所述方法还包括：形成布置在正面的第二基元，其中第二基元包括：第二源极区域，以电气方式与第一负载端子连接；第二主体区域，被包括在半导体主体中，第二主体区域具有第二导电型的掺杂物并且隔离第二源极区域与漂移区域；和第二电极，与半导体装置的第一控制端子电绝缘，并且被配置为在第二沟道区域中引起第二反型沟道，第二沟道区域在第二主体区域内部从第二源极区域延伸到漂移区域。所述方法还包括：在半导体主体中形成第一背面发射极区域，第一背面发射极区域以电气方式与第二负载端子连接并且具有第二导电型的掺杂物，其中第一背面发射极区域和第一基元具有第一共同横向延伸范围；以及在半导体主体中形成第二背面发射极区域，第二背面发射极区域以电气方式与第二负载端子连接并且具有第一导电型的掺杂物，其中第二背面发射极区域和第二基元具有第二共同横向延伸范围。所述方法还包括：在漂移区域中提供阻挡层区域，阻挡层区域具有第一导电型的掺杂物并且被布置在第二主体区域附近，其中阻挡层区域的掺杂物浓度高于漂移区域的与阻挡层区域相邻的部分的掺杂物浓度。第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压。或者，第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极和第一主体区域之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极和第二主体区域之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。
附图说明
附图中的各部分不必符合比例，而是重点在于图示本发明的原理。此外，在附图中，相同的标号指定对应的部分。在附图中：
图1示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图2示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图3示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图4示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图5示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图6示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图7示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图8示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图9示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图10示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；
图11示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分；和
图12示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分。
图13示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置的垂直剖面的一部分。
具体实施方式
在下面的详细描述中，参照附图，附图形成所述详细描述的一部分并且在附图中作为说明示出可实施本发明的特定实施例。
在这个方面，可参照正在描述的附图的定向使用方向术语，诸如“顶”、“底”、“在...下方”、“前”、“在...后面”、“后”、“首”、“尾”、“在...下方” 、“在...上方”等。因为实施例的各部分能够位于许多不同定向，所以方向术语被用于说明的目的，而绝不是限制性的。应该理解，在不脱离本发明的范围的情况下，可使用其它实施例并且可实现结构或逻辑改变。因此，不应该在限制性意义上理解下面的详细描述，并且由所附权利要求定义本发明的范围。
现在将详细参照各种实施例，所述各种实施例的一个或多个示例被图示在附图中。作为解释而提供每个示例，并且每个示例不打算作为本发明的限制。例如，作为一个实施例的一部分图示或描述的特征能够被用于其它实施例或结合其它实施例使用以产生另一实施例。旨在本发明包括这种修改和变化。使用特定语言描述示例，所述特定语言不应该被解释为限制所附权利要求的范围。附图未按照比例绘制，并且仅用于说明性目的。为了清楚，如果未另外指出，则已在不同附图中由相同标号指定相同元件或制造步骤。
如本说明书中所使用的术语“水平”旨在描述基本上平行于半导体衬底或半导体结构的水平表面的定向。这能够是例如半导体晶片或管芯的表面。例如，以下提及的第一横向方向X和第二横向方向Y两者都能够是水平方向，其中第一横向方向X和第二横向方向Y可彼此垂直。
如本说明书中所使用的术语“垂直”旨在描述基本上布置为垂直于水平表面(即，平行于半导体晶片的表面的法线方向)的定向。例如，以下提及的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的延伸方向。
在本说明书中，n掺杂被称为“第一导电型”，而p掺杂被称为“第二导电型”。替代地，能够采用相反的掺杂关系，从而第一导电型能够是p掺杂并且第二导电型能够是n掺杂。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”和“以电气方式连接”旨在描述：在半导体装置的两个区域、区段、区、部分之间或者在一个或多个装置的不同端子之间或者在半导体装置的端子或金属化或电极和一部分之间存在低欧姆电气连接或低欧姆电流路径。另外，在本说明书的上下文中，术语“处于接触”旨在描述“在相应半导体装置的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡区可不包括另一中间元件等。
另外，在本说明书的上下文中，如果未另外指出，则在术语“电绝缘”的通常有效理解的情况下使用术语“电绝缘”，并且因此，术语“电绝缘”旨在描述：两个或更多个部件被定位为彼此分开并且不存在连接那些部件的欧姆连接。然而，彼此电绝缘的部件可仍然彼此耦合，例如以机械方式耦合和/或以电容方式耦合和/或以电感方式耦合。举一个例子，电容器的两个电极可彼此电绝缘，并且同时，例如通过绝缘体(例如，电介质)以机械方式并且以电容方式彼此耦合。
在本说明书中描述的特定实施例涉及而不限于一种可用在功率转换器或电源内的表现出条纹基元或针基元配置或封闭多边形基元配置的功率半导体装置，诸如功率半导体晶体管。因此，在实施例中，所述半导体装置被配置为传送将要被提供给负载和/或个别地由电源提供的负载电流。例如，所述半导体装置可包括一个或多个有源功率半导体基元，诸如单片集成的二极管基元和/或单片集成的晶体管基元和/或单片集成的IGBT基元和/或单片集成的RC-IGBT基元和/或单片集成的MOS栅控二极管(MGD)基元和/或单片集成的MOSFET基元和/或其衍生物。这种二极管基元和/或这种晶体管基元可被集成在功率半导体模块中。多个这种基元可构成基元场，所述基元场被布置在功率半导体装置的有源区域内。
如本说明书中所使用的术语“功率半导体装置”旨在描述具有高压阻断和/或高电流传送能力的单个芯片上的半导体装置。换句话说，这种功率半导体装置旨在用于高电流(通常处于安培范围中，例如高达几十或几百安培)和/高电压(通常高于15 V，更加通常地为100 V及以上，例如高达至少400 V)。例如，以下描述的经处理的半导体装置可以是表现出条纹基元配置或封闭多边形基元配置或针基元配置的半导体装置，并且能够被配置为在低压、中压和/或高压应用中用作功率部件。
例如，如本说明书中所使用的术语“功率半导体装置”不涉及用于例如存储数据、计算数据和/或其它类型的基于半导体的数据处理的逻辑半导体装置。
图1至13每个均示意性地并且示例性地图示根据一些实施例的功率半导体装置1的垂直剖面的一部分。下面的描述通常参照图1至13中的每个附图。将明确地参照图1至13中的一个或多个附图更详细地解释示例性实施例的某些特征。
图示的剖面平行于由第一横向方向X和垂直方向Z定义的平面。功率半导体装置1的每个图示的部件可沿着第二横向方向Y延伸。
功率半导体装置1包括例如基于硅或碳化硅的半导体主体10。以下进一步提及其它可能的半导体材料。半导体主体10被耦合到功率半导体装置的第一负载端子11和第二负载端子12中的每个负载端子。例如，第一负载端子11包括第一金属化，并且第二负载端子12可包括第二金属化。功率半导体装置1可表现出垂直机构(set-up)，根据所述垂直机构，半导体主体10被夹在第一负载端子11和第二负载端子12之间。在11的第一负载端子可被布置在半导体主体10的正面10-1，并且第二负载端子12可被布置在半导体主体10的背面10-2。因此，第一负载端子11的所述第一金属化能够是正面金属化，并且第二负载端子12的所述第二金属化能够是背面金属化。例如，通过这些端子11和12，功率半导体装置1接收和输出负载电流。因此，这些端子11和12中的至少一个端子(例如，第一负载端子11)能够包括一个或多个接合垫(未图示)以便例如与许多接合线对接。
半导体主体10包括具有第一导电型的掺杂物的漂移区域100。例如，漂移区域100是n-掺杂区域。另外，沿着垂直方向Z的漂移区域100的掺杂物浓度和总延伸部分可本质上确定功率半导体装置1的阻断能力(即，最大阻断电压)。例如，所述阻断电压大于500 V，大于1 kV，或甚至大于1.5 kV。
另外，一个或多个第一基元101被布置在正面101。基元101可被配置为控制第一负载端子11和第二负载端子12之间的电流流动。例如，第一基元101可采用MOS控制头的形式。
每个第一基元101包括第一源极区域1011，第一源极区域1011以电气方式与第一负载端子11连接。第一源极区域1011可被包括在半导体主体10中，并且可具有第一导电型(例如，n型)的掺杂物，如图5至13中示例性所描绘。例如，第一源极区域1011包括比漂移区域100高的掺杂物浓度的第一导电型(诸如，n型)的掺杂物。在其它实施例中，第一源极区域1011可例如通过与半导体主体10接触的金属形成，诸如由形成在来自第一负载端子11的一部分和半导体主体10的过渡区处的金属-半导体过渡区形成(参见图1至4)。半导体主体10可被配置为经由第一源极区域1011从第一负载端子11接收负载电流和/或经由第一源极区域1011将负载电流输出给第一负载端子11。
另外，每个第一基元101包括第一主体区域1012，第一主体区域1012被包括在半导体主体10中。第一主体区域1012具有与第一导电型互补的第二导电型的掺杂物。例如，如果漂移区域100和第一源极区域1011具有n型掺杂物，则第一主体区域1012具有p型掺杂物。第一主体区域1012被布置以便隔离第一源极区域1011与漂移区域100。
在实施例中，第一主体区域1012以电气方式与第一负载接触器11连接(参见图1至13)。
例如，pn结107被形成在第一主体区域1012和漂移区域100之间的过渡区。pn结107可被配置为在功率半导体装置1的阻断状态下使阻断电压阻断。
为了控制第一负载端子11和第二负载端子12之间的通过功率半导体装置1的正向电流路径，每个第一基元101还包括第一电极1013(也被称为栅电极)，第一电极1013以电气方式与功率半导体装置1的第一控制端子G(也被称为栅极端子)连接。例如，第一电极1013可诸如通过绝缘块140来与第一负载端子11绝缘。例如，绝缘块140包括介电材料，诸如氧化物，例如二氧化硅。第一电极1013被布置并且配置为在第一沟道区域1012-2中引起第一反型沟道，其中第一沟道区域1012-2在第一主体区域1012内部从第一源极区域1011延伸到漂移区域100。例如，第一电极1013被配置为根据在第一控制端子G提供的外部电压信号引起所述第一反型沟道。
在实施例中，至少一个第一电极1013被容纳在提供在半导体主体10中的相应沟槽中。例如，沟槽包括第一绝缘层1014，第一绝缘层1014使第一电极1013与第一沟道区域1012-2绝缘。第一绝缘层1014可包括栅极电介质，诸如氧化物。例如，这种沟槽基本上沿着垂直方向Z从正面10-1延伸到半导体主体10中，如图1至13中所描绘。
与布置在正面10-1的所述基元101相反，至少一个第一背面发射极区域103在背面10-2被布置在半导体主体10中。第一背面发射极区域103以电气方式与第二负载端子12(例如，背面金属化12)连接，并且包括第二导电型的掺杂物。例如，诸如在n沟道IGBT的情况下，如果漂移区域100是n掺杂，则第一背面发射极区域103可被实现为p+掺杂半导体区域。第一背面发射极区域103可被配置为在功率半导体装置1的正向传导状态下将第二导电型的电荷载流子注入到漂移区域100中。因此，如从IGBT所熟知，可实现双极正向传导模式。
第一背面发射极区域103和第一基元101沿着第一横向方向X表现出第一共同横向延伸范围LX1。换句话说，在位于正面10-1的第一基元101和位于背面10-2的第一背面发射极区域103之间沿着第一横向方向X存在有限横向交叠LX1。例如，第一共同横向延伸范围LX1等于第一基元101沿着第一横向方向X的总横向延伸部分的至少10%，至少30%，至少50%，或甚至100%。例如，在半导体装置1中提供多个第一基元101和/或多个第一背面发射极区域103的情况下，每个基元101与第一背面发射极区域103的相应第一共同横向延伸范围LX1之和可以等于所有第一基元101沿着第一横向方向X的总横向延伸部分之和的至少10%，至少30%，或甚至至少50%。
另外，除了所述至少一个第一背面发射极区域103之外，至少一个第二背面发射极区域104被提供在半导体主体10中。第二背面发射极区域104以电气方式与第二负载端子12连接，并且具有第一导电型的掺杂物。例如，功率半导体装置1是反向传导IGBT (RC-IGBT)，其中所述至少一个第二背面发射极区域104是短区域(诸如，n短区域)，所述短区域(诸如，n短区域)布置在背面10-2以便允许RC-IGBT 1的反向传导二极管操作。
例如，半导体主体10的背面10-2表现出用作“IGBT区域”的一个或多个第一背面发射极区域103和用作“二极管区域”的一个或多个第二背面发射极区域104以便允许在功率半导体装置1的正向传导状态下的IGBT操作和在功率半导体装置1的反向传导状态下的二极管操作。
与所述至少一个第二背面发射极区域104相对，至少一个第二基元102被布置在半导体主体10的正面10-1。例如，至少一个第二基元102被布置并且配置为在功率半导体装置1的反向传导状态下影响第二负载端子12和第一负载端子11之间的反向电流路径，其中电压被施加在负载端子11和12之间，从而pn结107被正向偏置。这种结构有时被称为MOS栅控二极管(MGD)。
每个第二基元102包括第二源极区域1021，第二源极区域1021以电气方式与第一负载端子11连接。第二源极区域1021可被包括在半导体主体10中，并且可具有第一导电型(例如，n型)的掺杂物，如图1、图5至10和图12中示例性所描绘。例如，第二源极区域1021包括比漂移区域100高的掺杂物浓度的第一导电型(诸如，n型)的掺杂物。在其它实施例中，第一源极区域1021可例如通过与半导体主体10接触的金属形成，诸如由形成在来自第一负载端子11的一部分和半导体主体10的过渡区处的金属-半导体过渡区形成(参见图1至4和图11)。
另外，每个第二基元102包括第二主体区域1022，第二主体区域1022被包括在半导体主体10中。第二主体区域1022具有第二导电型的掺杂物。例如，如果漂移区域100以及第一和第二源极区域1011、1021具有n型掺杂物，则第二主体区域1012具有p型掺杂物。第二主体区域1022被布置以便隔离第二源极区域1021与漂移区域100。
在实施例中，第二主体区域1022以电气方式与第一负载接触器11连接(参见图1至13)。
例如，被配置为在功率半导体装置1的阻断状态下使阻断电压阻断的所述pn结107也被形成在第二主体区域1022和漂移区域100之间的过渡区。
在实施例中，第二主体区域1022和第一主体区域1021可彼此接触。例如，第二主体区域1022和第一主体区域1021中的每个主体区域可由共同主体区域的不同部分形成，如图1至13中所描绘。在另一实施例中，第二主体区域1022可例如通过提供在半导体主体10中的一个或多个沟槽而与第一主体区域1021分开。
每个第二基元102还包括第二电极1023(也被称为MGD电极)。第二电极1023与功率半导体装置1的控制端子G电绝缘。
在实施例中，第二电极1023以电气方式与第一负载端子11连接(参见例如图6和图11)。例如，参照图6，第二电极1023可与形成第一负载端子11的至少一部分的正面金属化直接接触。
在替代实施例中，功率半导体装置1还包括第二控制端子，第二控制端子与第一负载端子11、第二负载端子12和第一控制端子G中的每个端子电绝缘，其中第二电极1023以电气方式与第二控制端子连接。
例如，功率半导体装置1表现出MOS栅控二极管(MGD)配置，其中第二电极1023被配置为影响第二负载端子12和第一负载端子11之间的通过功率半导体装置1的反向电流路径。
在实施例中，第二电极1023被布置并且配置为在第二沟道区域1022-2中引起第二反型沟道，第二沟道区域1022-2在第二主体区域1022内部从第二源极区域1021延伸到漂移区域100。
例如，第二电极1023被配置为根据在第二控制端子(未描绘)处提供的外部电压信号引起所述第二反型沟道。
在实施例中，第二电极1023被容纳在提供在半导体主体10中的相应沟槽中。例如，沟槽包括第二绝缘层1024，第二绝缘层1024使第二电极1023与第二沟道区域1022-2绝缘。第二绝缘层1024可包括栅极电介质，诸如氧化物。例如，这种沟槽基本上沿着垂直方向Z从正面10-1延伸到半导体主体10中，如图1至13中所描绘。
参照图11，在实施例中，第二沟道区域1022-2可被布置为与第一负载端子11直接接触。因此，例如，形成第一负载端子11的至少一部分的正面金属化可以与第二主体区域1022的第二沟道区域1022-2接触，而没有例如半导体源极区域被布置在它们之间。
所述至少一个第二背面发射极区域104和所述至少一个第二基元102沿着第一横向方向X表现出第二共同横向延伸范围LX2。换句话说，在位于正面10-1的第二基元102和位于背面10-2的第二背面发射极区域104之间沿着第一横向方向X存在有限横向交叠LX2。例如，第二共同横向延伸范围LX2等于第二基元102沿着第一横向方向X的总横向延伸部分的至少10%，至少30%，至少50%，或甚至100%。例如，在存在提供在半导体装置1中的多个第二基元102和/或多个第二背面发射极区域104的情况下，每个第二基元102与第二背面发射极区域104的相应第二共同横向延伸范围LX2之和可以等于所有第二基元102沿着第一横向方向X的总横向延伸部分之和的至少10%，至少30%，或甚至至少50%。
参照根据图3、8和9的实施例，漂移区域100能够包括阻挡层区域100-1，阻挡层区域100-1具有第一导电型的掺杂物并且被布置为与第二主体区域1022接触。应该注意的是，在其它实施例中，阻挡层区域100-1可被布置在第二主体区域1022附近，而不与所述第二主体区域1022接触。在实施例中，阻挡层区域100-1可在如下意义上被布置在第二主体区域1022“附近”：阻挡层区域100-1和第二主体区域1022之间的最小距离小于阻挡层区域100-1与第一背面发射极区域103和第二背面发射极区域104中的每个发射极区域之间的最小距离。例如，阻挡层区域100-1和第二主体区域1022之间的所述最小距离是阻挡层区域100-1与第一背面发射极区域103和第二背面发射极区域104中的每个发射极区域之间的最小距离的至多1/3，诸如至多1/5，或甚至至多1/10。阻挡层区域100-1的掺杂物浓度可高于漂移区域100的在阻挡层区域100-1外部的部分的掺杂物浓度。例如，阻挡层区域100-1中的掺杂物浓度可大于1015 cm-3，诸如高达大约1017 cm-3。漂移区域100的一部分中的掺杂物浓度可例如处于从1012 cm-3到1014 cm-3的范围中，诸如几个1013 cm-3。换句话说，漂移区域100可包括朝着第二主体区域1022的第一导电型的掺杂物的浓度的增加，增加为至少10倍，诸如至少102倍，至少103倍，或甚至至少104倍。
例如，阻挡层区域100-1的掺杂物浓度可以是漂移区域100的与阻挡层区域100-1相邻的所述部分的掺杂物浓度的至少100倍，诸如1000倍，或甚至至少104倍。
如图3、8和9中所示，阻挡层区域100-1可沿着形成在漂移区域100与第一和第二主体区域1012、1022之间的过渡区处的pn结107的全部或仅一部分延伸。在根据图3和9的实施例中，阻挡层区域100-1不沿着形成在漂移区域100和第一主体区域1012之间的过渡区处的pn结107的至少一部分延伸。
例如，阻挡层区域100-1被布置并且配置为在功率半导体装置1的反向传导状态下减小由至少第二主体区域1012和漂移区域100形成的体二极管的发射极效率(诸如，阳极效率)。
在实施例中，第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极1013和第一主体区域1012之间，则形成第一反型沟道，并且其中如果比正第二阈值电压大的电压存在于第二电极1023和第二主体区域1022之间，则形成第二反型沟道，其中第二阈值电压小于第一阈值电压。
在另一实施例中，第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极1013和第一主体区域1012之间，则形成第一反型沟道，并且其中如果比负第二阈值电压小的电压存在于第二电极1023和第二主体区域1022之间，则形成第二反型沟道，其中第二阈值电压大于第一阈值电压。
在实施例中，第二阈值电压的绝对值可等于或小于形成在漂移区域100与第一主体区域1012和第二主体区域1022中的至少一个主体区域之间的过渡区处的pn结107的扩散电压。
例如，第二阈值电压的绝对值可等于或小于3 V，诸如小于1 V，或甚至小于0.5 V。
例如，所述第一阈值电压的绝对值可至少部分地由第一电极1013的功函数确定，和/或所述第二阈值电压的绝对值可至少部分地由第二电极1023的功函数确定。例如，第一电极1013包括具有与第二电极1023的材料的功函数不同的功函数的材料以便确保第二阈值电压的绝对值小于第一阈值电压的绝对值。
另外，所述第一阈值电压的绝对值可至少部分地由第一电极1013和第一主体区域1012之间的每单位面积的电容确定，和/或所述第二阈值电压的绝对值可至少部分地由第二电极1023和第二主体区域1022之间的每单位面积的电容确定。
在实施例中，第二电极1023和第二主体区域1022之间的每单位面积的电容可大于第一电极1013和第一主体区域1012之间的每单位面积的电容。例如，第二电极1023和第二主体区域1022之间的每单位面积的电容是第一电极1013和第一主体区域1012之间的每单位面积的电容的至少1.5倍，诸如至少3倍，至少5倍，或甚至至少10倍。
另外，在实施例中，第一电极1013通过第一绝缘层1014而与第一沟道区域1012-2绝缘，并且第二电极1023通过第二绝缘层而与第二沟道区域1022-2绝缘。例如，第一绝缘层1014和/或第二绝缘层1024包括栅极电介质，诸如氧化物。
在变型中，第一绝缘层1014可具有第一介电常数并且第二绝缘层1024可具有第二介电常数，其中第二介电常数大于第一介电常数。例如，第二介电常数是第一介电常数的至少1.5倍，诸如至少3倍，至少5倍，或甚至至少10倍。
另外，如图4和图7至11中所示，第一绝缘层1014可具有第一厚度t1并且第二绝缘层1024可具有第二厚度t2，其中第二厚度t2可小于第一厚度t1。例如，第二厚度t2可等于第一厚度t1的至多50%，诸如至多25%，至多10%，或甚至仅至多5%。
参照根据图2、5和6的实施例，包括第一沟道区域1021-2的第一主体区域1012的至少一部分可具有第一掺杂物浓度并且包括第二沟道区域1022-2的第二主体区域1022的至少一部分1022-1可具有第二掺杂物浓度，其中第二掺杂物浓度可低于第一掺杂物浓度。换句话说，第二基元102中的沟道掺杂可低于第一基元101中的沟道掺杂。例如，第二掺杂物浓度等于第一掺杂物浓度的至多50%，诸如至多25%，至多10%，或甚至仅至多5%。
如图5至13中所示，接触区域108可被提供在第一主体区域1012内和/或在第二主体区域1022内，其中接触区域108可包括比第一和/或第二主体区域1012、1022的位于接触区域108外部的部分高的掺杂物浓度的第二导电型的掺杂物。例如，接触区域108可以是p+掺杂，其中第一和/或第二主体区域1012、1022的位于接触区域108外部的部分可以是p掺杂或p-掺杂。接触区域108可因此被配置为与第一负载端子11建立低欧姆接触。另外，这种接触区域108可被配置为通过使操作中的横向电压降保持为低来避免功率半导体装置1的非预期闭锁。
另外，参照图10，第一基元101和/或第二基元102可包括沿着垂直方向Z从正面10-1延伸到半导体主体Z中的接触沟槽，其中第一负载接触器11的至少一部分(诸如，正面金属化的一部分)被布置在接触沟槽内。
参照根据图12的实施例，至少一个第三基元106-1和/或至少一个第四基元106-2可被布置在正面10-1，其中第三基元106-1和/或第四基元106-2分别包括另外的第三或第四发射极区域1061、1062，第三和第四发射极区域1061、1062具有第二导电型的掺杂物。参照图12，第三发射极区域1061可具有比第四发射极区域10低的掺杂物浓度。例如，第三发射极区域1061是p-掺杂并且第四发射极区域1062是p掺杂。例如，通过选择一方面的第二基元102和另一方面的第三和/或第四基元106-1、106-2的合适比例，可改变功率半导体装置1的体二极管的总体发射极效率(诸如，总体阳极效率)的电流相关性。
另外，第三发射极区域1061和/或第四发射极区域1062可被配置为在电流密度超过某个值(诸如，标称电流密度)的情况下使少数电荷载流子(例如，空穴)进入到漂移区域中。这类似于本领域已知的局部增强背面发射极(LEBE)功能。
另外，参照图13，除了所述至少一个第一基元101和所述至少一个第二基元102(以及可能的第三和/或第四基元106-1、106-2)之外，一个或多个另外的发射极区域1063(诸如，阳极区域)可被提供在正面10-1。所述至少一个另外的发射极区域1063的例如沿着第一横向方向X的横向延伸部分可超过每个第一基元101和每个第二基元102的相应横向延伸部分。例如，这种另外的发射极区域1063可具有与第一主体区域1012和第二主体区域1022的相应掺杂物浓度不同的第二导电型的掺杂物浓度。
应该注意的是，在实施例中，第二背面发射极区域104可与布置在正面10-1的第二基元102对准。在其它实施例中，第二背面发射极区域104可不与第二基元102对准。例如，第二背面发射极区域104的(例如，沿着第一横向方向X和/或沿着第二横向方向Y)横向延伸部分可基本上超过与第二背面发射极区域104相对布置在正面10-1的第二基元102的横向延伸部分。同样地，第一背面发射极区域103可与布置在正面10-1的第一基元101对准。在其它实施例中，第一背面发射极区域103可不与第一基元101对准。例如，第一背面发射极区域103的(例如，沿着第一横向方向X和/或沿着第二横向方向Y)横向延伸部分可基本上超过与第一背面发射极区域103相对布置在正面10-1的第一基元101的横向延伸部分。
在实施例中，漂移区域100可包括一个或多个寿命减少区域，所述一个或多个寿命减少区域例如位于pn结107附近或完全位于主体区域1012、1022内并且如果存在发射极区域1061、1062则位于发射极区域1061、1062内。寿命减少区域可被配置为减少电荷载流子的寿命。例如，通过利用较高能量的粒子照射半导体主体10-1，可形成这种寿命减少区域。可从半导体主体10的正面10-1和/或从半导体主体10的背面10-2照射这种粒子。例如，通过从背面10-2照射，可在pn结107附近创建第一寿命减少区域并且可创建第二寿命减少区域，从而它连续地从第一寿命减少区域延伸到功率半导体装置1的背面10-2。
在实施例中，多个第一基元101聚集在半导体装置的正面10-1的至少一个第一区域中，并且多个第二基元102聚集在半导体装置的正面10-1的至少一个第二区域中。因此，所述至少一个第一区域和所述至少一个第二区域可分别形成具有IGBT功能的至少一个第一元基元和具有MGD功能的至少一个第二元基元。
根据另一实施例，提出一种处理功率半导体装置的方法。所述方法可包括下面的步骤：提供半导体主体10以耦合到布置在半导体主体10的正面10-1的第一负载端子11和布置在半导体主体10的背面10-2的第二负载端子12中的每个负载端子；在半导体主体10中形成具有第一导电型的掺杂物的漂移区域100；形成第一基元101，第一基元101被布置在正面10-1并且包括：第一源极区域1011，以电气方式与第一负载端子11连接；第一主体区域1012，被包括在半导体主体10中，第一主体区域1012具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域1011与漂移区域100；和第一电极1013，以电气方式与功率半导体装置1的第一控制端子G连接，并且被配置为在第一沟道区域1012-2中引起第一反型沟道，第一沟道区域1012-2在第一主体区域1012内部从第一源极区域1011延伸到漂移区域100；形成第二基元102，第二基元102被布置在正面10-1并且包括：第二源极区域1021，被包括在半导体主体10中，第二源极区域1021具有第一导电型的掺杂物并且以电气方式与第一负载端子11连接；第二主体区域1022，被包括在半导体主体10中，第二主体区域1022具有第二导电型的掺杂物并且隔离第二源极区域1021与漂移区域100；和第二电极1023，与第一控制端子G电绝缘；在半导体主体10中形成第一背面发射极区域103，第一背面发射极区域103以电气方式与第二负载端子12连接并且具有第二导电型的掺杂物，其中第一背面发射极区域103和第一基元101具有第一共同横向延伸范围LX1；以及在半导体主体10中形成第二背面发射极区域104，第二背面发射极区域104以电气方式与第二负载端子12连接并且具有第一导电型的掺杂物，其中第二背面发射极区域104和第二基元102具有第二共同横向延伸范围LX2。
根据另一实施例，提出一种处理功率半导体装置的方法。所述方法可包括下面的步骤：提供半导体主体10以耦合到布置在半导体主体10的正面10-1的第一负载端子11和布置在半导体主体10的背面10-2的第二负载端子12中的每个负载端子；在半导体主体10中形成具有第一导电型的掺杂物的漂移区域100；形成第一基元101，第一基元101被布置在正面10-1并且包括：第一源极区域1011，以电气方式与第一负载端子11连接；第一主体区域1012，被包括在半导体主体10中，第一主体区域1012具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域1011与漂移区域100；和第一电极1013，以电气方式与功率半导体装置1的第一控制端子G连接，并且被配置为在第一沟道区域1012-2中引起第一反型沟道，第一沟道区域1012-2在第一主体区域1012内部从第一源极区域1011延伸到漂移区域100；形成第二基元102，第二基元102被布置在正面10-1并且包括：第二源极区域1021，以电气方式与第一负载端子11连接；第一主体区域1022，被包括在半导体主体10中，第二主体区域1022具有第二导电型的掺杂物并且隔离第二源极区域1021与漂移区域100；和第二电极1023，与第一控制端子G电绝缘；在半导体主体10中形成第一背面发射极区域103，第一背面发射极区域103以电气方式与第二负载端子12连接并且具有第二导电型的掺杂物，其中第一背面发射极区域103和第一基元101具有第一共同横向延伸范围LX1；在半导体主体10中形成第二背面发射极区域104，第二背面发射极区域104以电气方式与第二负载端子12连接并且具有第一导电型的掺杂物，其中第二背面发射极区域104和第二基元102具有第二共同横向延伸范围LX2；以及在漂移区域100中提供阻挡层区域100-1，阻挡层区域100-1具有第一导电型的掺杂物并且被布置在第二主体区域1022附近，其中阻挡层区域100-1的掺杂物浓度高于漂移区域100的与阻挡层区域100-1相邻的部分的掺杂物浓度。
在实施例中，形成第一基元101和/或形成第二基元102可包括在半导体主体10中创建用于容纳第一电极1013或第二电极1023的相应沟槽。例如，所述沟槽基本上沿着垂直方向Z从正面10-1延伸到半导体主体10中。
在变型中，在上述一种或两种方法中，形成第一基元101可包括形成用于使第一电极1013与第一沟道区域1012-2绝缘的第一绝缘层1014，并且形成第二基元102可包括形成用于使第二电极1023与第二沟道区域1022-2绝缘的第二绝缘层1024。例如，形成第一绝缘层1014和/或形成第二绝缘层1024可包括使氧化物生长和沉积氧化物中的至少一种。例如，这种氧化物可在为了容纳第一电极1013或第二电极1023而在半导体主体10中创建的相应沟槽内生长和/或沉积。在随后的工艺步骤中，相应沟槽可被利用导电材料(诸如，金属或多晶硅)填充以便形成第一电极1013和/或第二电极103。
例如，可在同一工艺步骤内(例如，通过氧化物的生长和/或沉积)形成第一绝缘层1014和第二绝缘层1024。
替代地，可在分离的工艺步骤中(诸如，在至少两个分离的掩模沉积步骤中)形成第一绝缘层1014和第二绝缘层1024。因此，例如通过将不同材料用于绝缘层1014和第二绝缘层1024，可实现如上所述的第一绝缘层1014的第一介电常数和第二介电常数之间的差别。另外，作为分离的工艺步骤的结果，可实现如上所述的第一绝缘层1014的第一厚度t1和第二绝缘层1024的第二厚度t2之间的差别。
另外，在实施例中，所述阻挡层区域100-1可被布置为与第二主体区域1022接触。然而，应该注意的是，在其它实施例中，阻挡层区域100-1可被布置在第二主体区域1022附近，而不与所述第二主体区域1022接触。在实施例中，阻挡层区域100-1可在如下意义上被布置在第二主体区域1022“附近”：阻挡层区域100-1和第二主体区域1022之间的最小距离小于阻挡层区域100-1与第一背面发射极区域103和第二背面发射极区域104中的每个发射极区域之间的最小距离。例如，阻挡层区域100-1和第二主体区域1022之间的所述最小距离是阻挡层区域100-1与第一背面发射极区域103和第二背面发射极区域104中的每个发射极区域之间的最小距离的至多1/3，诸如至多1/5，或甚至至多1/10。
实现上述方法的示例性方式可对应于以上描述并且如从属权利要求中所阐述的功率半导体装置1的实施例。到目前为止，所述方法参照前面的描述。
以上公开的实施例包括这样的认识：在具有反向传导能力的功率半导体装置(诸如，RC-IGBT)中，通过可例如平行于IGBT基元提供在半导体主体的正面的MOS栅控二极管(MGD)基元，可减小在反向传导状态和正向传导状态之间切换时发生的开关损耗。例如，可通过MGD基元来实现体二极管的自控发射极效率(诸如，自控阳极效率)。
根据一个或多个实施例，这种MGD基元可被布置在正面，从而它与第二背面发射极区域(例如，n短区域)具有横向交叠，所述第二背面发射极区域被配置为在功率半导体装置的反向传导状态下注入电荷载流子(例如，电子)。同样地，IGBT基元可被布置在正面，从而它与第一背面发射极区域(被例如p+掺杂)具有横向交叠，所述第一背面发射极区域被配置为在功率半导体装置的正向传导状态下注入电荷载流子(例如，空穴)，即允许IGBT操作。这种布置可允许在反向传导状态下高效地减小发射极效率。
在以上描述中，解释了关于半导体装置处理方法的实施例。例如，这些半导体装置基于硅(Si)。因此，单晶半导体区域或层(例如，示例性实施例的半导体主体10、漂移区域100、衬底110、源极区域101、沟道区域102)能够是单晶Si区域或Si层。在其它实施例中，可采用多晶或非晶硅。
然而，应该理解，半导体主体10和部件(例如，区域100、110、101和102)能够由适合制造半导体装置的任何半导体材料制成。这种材料的示例包括而不限于：举几个例子，元素半导体材料，诸如硅(Si)或锗(Ge)；IV族化合物半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元III-V半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)；和二元或三元II-VI半导体材料，诸如碲化镉(CdTe)和碲镉汞(HgCdTe)。前述半导体材料也被称为“同质结半导体材料”。当组合两种不同半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括而不限于氮化铝镓(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体装置应用，当前主要使用Si、SiC、GaAs和GaN材料。
空间相对术语(诸如，“在…下面”、“在...下方”、“下”、“在...上方”、“上”等)为了容易描述而被使用以解释一个元件相对于第二元件的定位。这些术语旨在包括除了与附图中描绘的那些定向不同的定向之外的所述相应装置的不同定向。另外，诸如“第一”、“第二”等的术语也被用于描述各种元件、区域、部分等，并且也不旨在是限制性的。相同的术语在整个描述中始终表示相同的元件。
如这里所使用，术语“具有”、“含有”、“包含”、“包括”、“表现出”等是开放式术语，所述开放式术语指示陈述的元件或特征的存在，但不排除另外的元件或特征。冠词“一(a)”、“一个(an)”和“该(the)”旨在包括复数以及单数，除非上下文清楚地指示不同情况。
考虑到以上变化和应用的范围，应该理解，本发明不由前面的描述限制，也不由附图限制。替代地，本发明仅由所附的权利要求及其法定等同物限制。

Claims (19)

1.一种功率半导体装置(1)，包括：
-半导体主体(10)，具有正面(10-1)和背面(10-2)；
-布置在正面(10-1)的第一负载端子(11)和布置在背面(10-2)的第二负载端子(12)；
-漂移区域(100)，被包括在半导体主体(10)中并且具有第一导电型的掺杂物；
-第一基元(101)，被布置在正面(10-1)并且包括：
-第一源极区域(1011)，以电气方式与第一负载端子(11)连接；
-第一主体区域(1012)，被包括在半导体主体(10)中，第一主体区域(1012)具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域(1011)与漂移区域(100)；和
-第一电极(1013)，以电气方式与功率半导体装置(1)的第一控制端子(G)连接，并且被配置为在第一沟道区域(1012-2)中引起第一反型沟道，第一沟道区域(1012-2)在第一主体区域(1012)内部从第一源极区域(1011)延伸到漂移区域(100)；
-第二基元(102)，被布置在正面(10-1)并且包括：
-第二源极区域(1021)，被包括在半导体主体(10)中，第二源极区域(1021)具有第一导电型的掺杂物并且以电气方式与第一负载端子(11)连接；
-第二主体区域(1022)，被包括在半导体主体(10)中，第二主体区域(1022)具有第二导电型的掺杂物并且隔离第二源极区域(1021)与漂移区域(100)；和
-第二电极(1023)，以电气方式与第一控制端子(G)电绝缘，并且被配置为在第二沟道区域(1022-2)中引起第二反型沟道，第二沟道区域(1022-2)在第二主体区域(1022)内部从第二源极区域(1021)延伸到漂移区域(100)；
-第一背面发射极区域(103)，被包括在半导体主体(10)中，第一背面发射极区域(103)以电气方式与第二负载端子(12)连接并且具有第二导电型的掺杂物，其中第一背面发射极区域(103)和第一基元(101)具有第一共同横向延伸范围(LX1)；以及
-第二背面发射极区域(104)，被包括在半导体主体(10)中，第二背面发射极区域(104)以电气方式与第二负载端子(12)连接并且具有第一导电型的掺杂物，其中第二背面发射极区域(104)和第二基元(102)具有第二共同横向延伸范围(LX2)；
其中：
-第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压，或者
-第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
2.如权利要求1所述的功率半导体装置(1)，其中所述漂移区域(100)包括阻挡层区域(100-1)，阻挡层区域(100-1)具有第一导电型的掺杂物并且被布置在第二主体区域(1022)附近，其中阻挡层区域(100-1)的掺杂物浓度高于漂移区域(100)的与阻挡层区域(100-1)相邻的部分的掺杂物浓度。
3.一种功率半导体装置(1)，包括：
-半导体主体(10)，具有正面(10-1)和背面(10-2)；
-布置在正面(10-1)的第一负载端子(11)和布置在背面(10-2)的第二负载端子(12)；
-漂移区域(100)，被包括在半导体主体(10)中并且具有第一导电型的掺杂物；
-第一基元(101)，被布置在正面(10-1)并且包括：
-第一源极区域(1011)，以电气方式与第一负载端子(11)连接；
-第一主体区域(1012)，被包括在半导体主体(10)中，第一主体区域(1012)具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域(1011)与漂移区域(100)；和
-第一电极(1013)，以电气方式与功率半导体装置(1)的第一控制端子(G)连接，并且被配置为在第一沟道区域(1012-2)中引起第一反型沟道，第一沟道区域(1012-2)在第一主体区域(1012)内部从第一源极区域(1011)延伸到漂移区域(100)；
-第二基元(102)，被布置在正面(10-1)并且包括：
-第二源极区域(1021)，以电气方式与第一负载端子(11)连接；
-第二主体区域(1022)，被包括在半导体主体(10)中，第二主体区域(1022)具有第二导电型的掺杂物并且隔离第二源极区域(1021)与漂移区域(100)；和
-第二电极(1023)，以电气方式与第一控制端子(G)电绝缘，并且被配置为在第二沟道区域(1022-2)中引起第二反型沟道，第二沟道区域(1022-2)在第二主体区域(1022)内部从第二源极区域(1021)延伸到漂移区域(100)；
-第一背面发射极区域(103)，被包括在半导体主体(10)中，第一背面发射极区域(103)以电气方式与第二负载端子(12)连接并且具有第二导电型的掺杂物，其中第一背面发射极区域(103)和第一基元(101)具有第一共同横向延伸范围(LX1)；以及
-第二背面发射极区域(104)，被包括在半导体主体(10)中，第二背面发射极区域(104)以电气方式与第二负载端子(12)连接并且具有第一导电型的掺杂物，其中第二背面发射极区域(104)和第二基元(102)具有第二共同横向延伸范围(LX2)，
其中所述漂移区域(100)包括阻挡层区域(100-1)，阻挡层区域(100-1)具有第一导电型的掺杂物并且被布置在第二主体区域(1022)附近，其中阻挡层区域(100-1)的掺杂物浓度高于漂移区域(100)的与阻挡层区域(100-1)相邻的部分的掺杂物浓度；并且其中
-第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压，或者
-第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
4.如权利要求2或权利要求3所述的功率半导体装置(1)，其中所述阻挡层区域(100-1)的掺杂物浓度是漂移区域(100)的与阻挡层区域(100-1)相邻的所述部分的掺杂物浓度的至少100倍。
5.如前面权利要求2至4之一所述的功率半导体装置(1)，其中所述阻挡层区域(100-1)被布置为与第二主体区域(1022)接触。
6.如前面权利要求之一所述的功率半导体装置(1)，其中所述第二阈值电压的绝对值等于或小于形成在漂移区域(100)与第一主体区域(1012)和第二主体区域(1022)中的至少一个主体区域之间的过渡区处的pn结(107)的扩散电压。
7.如前面权利要求之一所述的功率半导体装置(1)，其中所述第二阈值电压的绝对值等于或小于1 V。
8.如前面权利要求之一所述的功率半导体装置(1)，其中所述第二电极(1023)和第二主体区域(1022)之间的每单位面积的电容大于第一电极(1013)和第一主体区域(1012)之间的每单位面积的电容。
9.如前面权利要求之一所述的功率半导体装置(1)，其中包括第一沟道区域(1021-2)的第一主体区域(1012)的至少一部分具有第一掺杂物浓度并且包括第二沟道区域(1022-2)的第二主体区域(1022)的至少一部分(1022-1)具有第二掺杂物浓度，第二掺杂物浓度低于第一掺杂物浓度。
10.如权利要求9所述的功率半导体装置(1)，其中所述第二掺杂物浓度等于第一掺杂物浓度的至多50%。
11.如前面权利要求之一所述的功率半导体装置(1)，其中所述第一电极(1013)通过具有第一介电常数的第一绝缘层(1014)而与第一沟道区域(1012-2)绝缘，并且其中第二电极(1023)通过具有第二介电常数的第二绝缘层(1024)而与第二沟道区域(1022-2)绝缘，第二介电常数大于第一介电常数。
12.如前面权利要求之一所述的功率半导体装置(1)，其中所述第一电极(1013)通过具有第一厚度(t1)的第一绝缘层(1014)而与第一沟道区域(1012-2)绝缘，并且其中第二电极(1023)通过具有第二厚度(t2)的第二绝缘层(1024)而与第二沟道区域(1022-2)绝缘，第二厚度(t2)小于第一厚度(t1)。
13.如权利要求12所述的功率半导体装置(1)，其中所述第二厚度(t2)等于所述第一厚度(t1)的至多50%。
14.如前面权利要求之一所述的功率半导体装置(1)，其中所述第二电极(1023)以电气方式与第一负载端子(11)连接。
15.如权利要求1至13之一所述的功率半导体装置(1)，还包括：第二控制端子，与第一负载端子(11)、第二负载端子(12)和第一控制端子(G)中的每个端子电绝缘，其中第二电极(1023)以电气方式与第二控制端子连接。
16.如前面权利要求之一所述的功率半导体装置(1)，其中所述第一源极区域(1011)被包括在半导体主体(10)中并且具有第一导电型的掺杂物。
17.如前面权利要求之一所述的功率半导体装置(1)，其中所述功率半导体装置(1)是反向传导IGBT。
18.一种处理功率半导体装置(1)的方法，包括：
-提供半导体主体(10)以耦合到布置在半导体主体(10)的正面(10-1)的第一负载端子(11)和布置在半导体主体(10)的背面(10-2)的第二负载端子(12)中的每个负载端子；
-在半导体主体(10)中形成具有第一导电型的掺杂物的漂移区域(100)；
-形成第一基元(101)，第一基元(101)被布置在正面(10-1)并且包括：
-第一源极区域(1011)，以电气方式与第一负载端子(11)连接；
-第一主体区域(1012)，被包括在半导体主体(10)中，第一主体区域(1012)具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域(1011)与漂移区域(100)；和
-第一电极(1013)，以电气方式与功率半导体装置(1)的第一控制端子(G)连接，并且被配置为在第一沟道区域(1012-2)中引起第一反型沟道，第一沟道区域(1012-2)在第一主体区域(1012)内部从第一源极区域(1011)延伸到漂移区域(100)；
-形成第二基元(102)，第二基元(102)被布置在正面(10-1)并且包括：
-第二源极区域(1021)，被包括在半导体主体(10)中，第二源极区域(1021)具有第一导电型的掺杂物并且以电气方式与第一负载端子(11)连接；
-第二主体区域(1022)，被包括在半导体主体(10)中，第二主体区域(1022)具有第二导电型的掺杂物并且隔离第二源极区域(1021)与漂移区域(100)；和
-第二电极(1023)，以电气方式与第一控制端子(G)电绝缘，并且被配置为在第二沟道区域(1022-2)中引起第二反型沟道，第二沟道区域(1022-2)在第二主体区域(1022)内部从第二源极区域(1021)延伸到漂移区域(100)；
-在半导体主体(10)中形成第一背面发射极区域(103)，第一背面发射极区域(103)以电气方式与第二负载端子(12)连接并且具有第二导电型的掺杂物，其中第一背面发射极区域(103)和第一基元(101)具有第一共同横向延伸范围(LX1)；以及
-在半导体主体(10)中形成第二背面发射极区域(104)，第二背面发射极区域(104)以电气方式与第二负载端子(12)连接并且具有第一导电型的掺杂物，其中第二背面发射极区域(104)和第二基元(102)具有第二共同横向延伸范围(LX2)，
其中：
-第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压，或者
-第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
19.一种处理功率半导体装置(1)的方法，包括：
-提供半导体主体(10)以耦合到布置在半导体主体(10)的正面(10-1)的第一负载端子(11)和布置在半导体主体(10)的背面(10-2)的第二负载端子(12)中的每个负载端子；
-在半导体主体(10)中形成具有第一导电型的掺杂物的漂移区域(100)；
-形成第一基元(101)，第一基元(101)被布置在正面(10-1)并且包括：
-第一源极区域(1011)，以电气方式与第一负载端子(11)连接；
-第一主体区域(1012)，被包括在半导体主体(10)中，第一主体区域(1012)具有与第一导电型互补的第二导电型的掺杂物并且隔离第一源极区域(1011)与漂移区域(100)；和
-第一电极(1013)，以电气方式与功率半导体装置(1)的第一控制端子(G)连接，并且被配置为在第一沟道区域(1012-2)中引起第一反型沟道，第一沟道区域(1012-2)在第一主体区域(1012)内部从第一源极区域(1011)延伸到漂移区域(100)；
-形成第二基元(102)，第二基元(102)被布置在正面(10-1)并且包括：
-第二源极区域(1021)，以电气方式与第一负载端子(11)连接；
-第二主体区域(1022)，被包括在半导体主体(10)中，第二主体区域(1022)具有第二导电型的掺杂物并且隔离第二源极区域(1021)与漂移区域(100)；和
-第二电极(1023)，以电气方式与第一控制端子(G)电绝缘，并且被配置为在第二沟道区域(1022-2)中引起第二反型沟道，第二沟道区域(1022-2)在第二主体区域(1022)内部从第二源极区域(1021)延伸到漂移区域(100)；
-在半导体主体(10)中形成第一背面发射极区域(103)，第一背面发射极区域(103)以电气方式与第二负载端子(12)连接并且具有第二导电型的掺杂物，其中第一背面发射极区域(103)和第一基元(101)具有第一共同横向延伸范围(LX1)；
-在半导体主体(10)中形成第二背面发射极区域(104)，第二背面发射极区域(104)以电气方式与第二负载端子(12)连接并且具有第一导电型的掺杂物，其中第二背面发射极区域(104)和第二基元(102)具有第二共同横向延伸范围(LX2)；以及
-在漂移区域(100)中提供阻挡层区域(100-1)，阻挡层区域(100-1)具有第一导电型的掺杂物并且被布置在第二主体区域(1022)附近，其中阻挡层区域(100-1)的掺杂物浓度高于漂移区域(100)的与阻挡层区域(100-1)相邻的部分的掺杂物浓度，
其中
-第一导电型是n型，并且如果比正第一阈值电压大的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比正第二阈值电压大的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压小于第一阈值电压，或者
-第一导电型是p型，并且如果比负第一阈值电压小的电压存在于第一电极(1013)和第一主体区域(1012)之间，则形成第一反型沟道，并且如果比负第二阈值电压小的电压存在于第二电极(1023)和第二主体区域(1022)之间，则形成第二反型沟道，第二阈值电压大于第一阈值电压。
CN201710906126.9A 2016-09-30 2017-09-29 功率半导体装置 Active CN107887431B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016219020.2 2016-09-30
DE102016219020.2A DE102016219020B4 (de) 2016-09-30 2016-09-30 Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung

Publications (2)

Publication Number Publication Date
CN107887431A true CN107887431A (zh) 2018-04-06
CN107887431B CN107887431B (zh) 2021-07-27

Family

ID=61623323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710906126.9A Active CN107887431B (zh) 2016-09-30 2017-09-29 功率半导体装置

Country Status (3)

Country Link
US (2) US9966461B2 (zh)
CN (1) CN107887431B (zh)
DE (1) DE102016219020B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242779A (zh) * 2022-02-24 2022-03-25 成都功成半导体有限公司 一种带有沟槽的碳化硅积累态mosfet
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
WO2023109080A1 (zh) * 2021-12-15 2023-06-22 苏州东微半导体股份有限公司 Igbt器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125879B3 (de) 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102018114375B4 (de) * 2018-06-15 2024-06-13 Infineon Technologies Ag Leistungselektronikanordnung
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102020124901A1 (de) * 2020-09-24 2022-03-24 Infineon Technologies Ag RC-IGBT, Verfahren zum Produzieren eines RC-IGBT und Verfahren zum Steuern eines Halbbrückenschaltkreises
CN115394834B (zh) * 2022-07-29 2024-01-09 安世半导体科技(上海)有限公司 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN101946324A (zh) * 2008-02-14 2011-01-12 丰田自动车株式会社 反向导通半导体元件的驱动方法和半导体装置以及供电装置
CN103765582A (zh) * 2011-08-30 2014-04-30 丰田自动车株式会社 半导体装置
CN104576720A (zh) * 2011-01-17 2015-04-29 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
JP2016092163A (ja) * 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
CN105720054A (zh) * 2014-12-23 2016-06-29 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952166B2 (en) * 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
DE102011079747A1 (de) 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US9641168B2 (en) * 2015-05-29 2017-05-02 Infineon Technologies Ag Controlling reverse conducting IGBT
DE102015111371B4 (de) * 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
US9876011B2 (en) * 2015-11-20 2018-01-23 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN101946324A (zh) * 2008-02-14 2011-01-12 丰田自动车株式会社 反向导通半导体元件的驱动方法和半导体装置以及供电装置
CN104576720A (zh) * 2011-01-17 2015-04-29 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
CN103765582A (zh) * 2011-08-30 2014-04-30 丰田自动车株式会社 半导体装置
JP2016092163A (ja) * 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
CN105720054A (zh) * 2014-12-23 2016-06-29 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109080A1 (zh) * 2021-12-15 2023-06-22 苏州东微半导体股份有限公司 Igbt器件
CN114242779A (zh) * 2022-02-24 2022-03-25 成都功成半导体有限公司 一种带有沟槽的碳化硅积累态mosfet
CN114242779B (zh) * 2022-02-24 2022-05-10 成都功成半导体有限公司 一种带有沟槽的碳化硅积累态mosfet
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN114551589B (zh) * 2022-04-26 2022-09-09 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法

Also Published As

Publication number Publication date
US20180097093A1 (en) 2018-04-05
US20180248024A1 (en) 2018-08-30
CN107887431B (zh) 2021-07-27
US9966461B2 (en) 2018-05-08
US10164079B2 (en) 2018-12-25
DE102016219020A1 (de) 2018-04-05
DE102016219020B4 (de) 2019-11-07

Similar Documents

Publication Publication Date Title
CN107887431A (zh) 功率半导体装置
CN102386099B (zh) 具有集成多晶二极管的半导体器件及其形成方法
CN103262244B (zh) 具有隔离区的晶体管
CN102593168B (zh) 半导体器件和逆导igbt
CN106373995B (zh) 具有减小的带隙区的半导体器件
CN104201210B (zh) 二极管以及包括该二极管的组件
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
CN103065968B (zh) 具有穿孔接触的半导体器件及其制造方法
CN103959474A (zh) 单片集成的垂直jfet和肖特基二极管
CN107611176A (zh) 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN103311300B (zh) 电荷补偿半导体器件
CN104299997A (zh) 电荷补偿半导体器件
US10529809B2 (en) Method of manufacturing a power semiconductor device
CN107978639A (zh) 功率半导体器件的高电压终止结构
CN202930388U (zh) 电荷补偿半导体器件
US11469317B2 (en) Rc igbt
CN107819033A (zh) 具有dV/dt可控性的功率半导体装置
CN107564956A (zh) 具有完全耗尽的沟道区域的功率半导体器件
US9691892B2 (en) High voltage transistor operable with a high gate voltage
CN102456678B (zh) Igbt模块和电路
CN109411470A (zh) 反向导通igbt
CN107039501A (zh) 半导体器件
CN107978640A (zh) 功率半导体器件终止结构
US20230411504A1 (en) P-type gate hemt device
CN104916705A (zh) Jfet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant