CN107566309A - 用于使用低带宽锁相环执行高速相位解调方案的方法和设备 - Google Patents

用于使用低带宽锁相环执行高速相位解调方案的方法和设备 Download PDF

Info

Publication number
CN107566309A
CN107566309A CN201710519862.9A CN201710519862A CN107566309A CN 107566309 A CN107566309 A CN 107566309A CN 201710519862 A CN201710519862 A CN 201710519862A CN 107566309 A CN107566309 A CN 107566309A
Authority
CN
China
Prior art keywords
phase
signal
output
data
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710519862.9A
Other languages
English (en)
Other versions
CN107566309B (zh
Inventor
S·玛克赫吉
A·A·帕特基
M·博努
K·A·什里瓦斯塔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN202111042307.4A priority Critical patent/CN113746769A/zh
Publication of CN107566309A publication Critical patent/CN107566309A/zh
Application granted granted Critical
Publication of CN107566309B publication Critical patent/CN107566309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开用于使用低带宽锁相环执行高速相位解调方案的方法和设备。示例设备包括低带宽锁相环(110)，其锁定到在第一相位处的数据信号，数据信号能够在第一相位或第二相位处振荡；并且输出在第一相位处的第一输出信号和在第二相位处的第二输出信号，第一输出信号或第二输出信号在低带宽锁相环(110)的反馈环路中被利用。示例设备还包括快速相变检测电路(116)，其耦合到低带宽锁相环(110)以确定数据信号在第一相位处振荡还是在第二相位处振荡；当数据信号在第一相位处振荡时，输出第一逻辑值；并且当数据信号在第二相位处振荡时，输出第二逻辑值，快速相变检测电路(110)的输出被用于确定在低带宽锁相环的反馈环路中将利用第一输出信号还是第二输出信号。

Description

用于使用低带宽锁相环执行高速相位解调方案的方法和设备
技术领域
本公开大体涉及相位解调，并且更具体地，涉及用于使用低带宽锁相环执行高速相位解调方案的方法和设备。
背景技术
无线接收器接收包括嵌入式数据的载波(例如，数据传输信号)。在一些示例中，使用相移键控调制方案将数据嵌入此类载波中。相移键控包括改变(例如，调制)载波的相位以传送数据。在此类示例中，接收器对载波进行解调以识别嵌入载波中的数据。在一些示例中，利用锁相环对相移键控载波进行解调。
发明内容
本文公开的示例提供使用低带宽锁相环的高速相位解调方案。示例设备包括低带宽锁相环以锁定到在第一相位或第二相位处的数据信号，数据信号能够在第一相位或第二相位处振荡。在这样的示例设备中，低带宽锁相环被构造成输出在第一相位处的第一输出信号和在第二相位处的第二输出信号，第一输出信号或第二输出信号在低带宽锁相环的反馈环路中被利用。这样的示例设备还包括快速相变检测电路，其耦合到低带宽锁相环以确定数据信号是在第一相位处振荡还是在第二相位处振荡。在这样的示例设备中，快速相变检测电路被构造成当数据信号在第一相位处振荡时输出第一逻辑值。在这样的示例设备中，快速相变检测电路被构造成当数据信号在第二相位处振荡时输出第二逻辑值，快速相变检测电路的输出被用于确定在低带宽锁相环的反馈环路中将利用第一输出信号还是第二输出信号。
附图说明
图1是包括示例接收器的图示，所述示例接收器提供使用低带宽锁相环的高速相位解调方案。
图2是实际高速解调方案的电路结构，其包括慢速锁相环和图1的示例快速相变检测电路。
图3是高速解调方案的替代性实施方案示例的电路结构，其包括慢速锁相环和可以在图1的示例接收器中实现的快速相变检测电路的替代性示例。
图4是表示示例机器可读指令的流程图，所述指令可以被执行以实现图2的示例锁相环，以基于图2的快速相变检测电路的输出而锁定接收的数据传输信号。
图5是表示示例机器可读指令的流程图，所述指令可以被执行以实现图2的示例快速相变检测电路，以提供识别图2的接收的数据传输信号的相变的快速路径。
图6是表示示例机器可读指令的流程图，所述指令可以被执行以实现图3的替代示例像素深度确定器，以基于图3所示的快速相变检测电路而锁定接收的数据传输信号。
图7是表示示例机器可读指令的流程图，所述指令可以被执行以实现图3的替代示例快速相变检测电路，以提供识别图3的接收数据传输信号的相变的快速路径。
图8是示例处理器平台的框图，所述平台可以用于执行图4和图5的示例指令，以实现图2的示例锁相环和示例快速相变检测电路。
图9是示例处理器平台的框图，所述平台可以用于执行图6和图7的示例指令，以实现图3的替代示例锁相环和替代示例快速相变检测电路。
附图不按比例绘制。只要可能，贯穿(多个)附图和附随的书面描述将使用相同的附图标记指代相同或相似的部分。
具体实施方式
在数据通信中，基于所选择的通信方案通过数据对载波进行调制并且将其传输到接收器。接收器接收数据传输信号并且对来自数据传输信号的数据进行解码(例如，解调)，以识别嵌入在数据传输信号中的数据。在一些示例中，使用相移键控嵌入数据。相移键控包括通过调制载波的相位传送数据以表示不同的数据值。例如，在二进制相移键控方案中，载波可以在一个持续时间内以第一相位传输以表示二进制值“0”，并且在一个持续时间内以第二相位传输以表示二进制值“1”。在此种示例中，接收器对数据传输信号的相位进行解调，以识别表示可以由电路和/或处理器处理的数据的一系列“0”和“1”。在一些示例中，发射器和/或接收器可以运行训练序列，以基于从“1”到“0”或“0”到“1”的数据转换确定载波信号的相位如何对应于二进制数据“0”或“1”。然而，信道效应通常会更改传输载波，使得传输载波由于信道效应和/或接收器中的硬件的其他减损而与接收时不同。因此，接收器包括用于补偿任何效应和/或减损的锁相环(PLL)。
PLL通过由振荡器所生成的振荡波锁定所接收的载波，以消除与接收器的硬件相关联的任何误差。PLL在频率和相位两者上通过从振荡器反馈的信号锁定所接收的载波信号。使用压控振荡器(VCO)输出信号的不同相位以对已经使用相移键控方案被键控的载波(例如，数据传输信号)进行解调(例如，解码)。本文公开的示例包括最初锁定到所接收的载波的相位中的PLL。PLL环路中的VCO以这样一种方式设计，使得两个或更多个可能相位(例如，与针对数据传输信号的相移键控所使用的相位相同)也可用作输出信号。例如，如果载波可以以第一相位或第二相位振荡，则本文公开的示例PLL中的VCO输出两个相位，一个相位对应于第一相位并且一个相位对应于第二相位。如以下进一步描述的，PLL保持锁定到被馈送至慢速PLL环路中的正确相位，并且基于快速相变检测电路的输出选择来自VCO的振荡信号的正确相位。
数据速率与接收器解调的多快相关联，并且这受到接收器中PLL的环路带宽的限制。例如，可以使用高速PLL(例如，响应于输入改变，PLL的压控振荡器可以改变输出频率的速度)实现高数据速率(例如，大于100兆比特每秒)。高速PLL(例如，100兆比特每秒)可以比低速(例如，慢速)PLL更快地锁定到正在进入的输入，因为VCO将更快地看到输入(其为PLL中的环路滤波器的输出)上的改变，并且因此改变反馈到PLL环路中的VCO输出信号的频率和相位。然而，高速PLL是更复杂的且具有高功耗。
本文公开的示例利用慢速PLL和快速相变检测电路以便以高数据速率(例如，大于100兆比特每秒)对载波进行解调。本文公开的示例与高速PLL相比较不复杂。如本文所用，逻辑零对应于二进制值“0”，并且逻辑1对应于二进制值“1”。
本文公开的示例利用慢速PLL生成已锁定接收器信号的两个或更多个相位以基于所接收的数据传输信号具有的相移锁定到所接收的数据传输信号。例如，如果使用两个相位(例如，零度相位和九十度相位)键控所接收的数据传输信号，则慢速PLL可以生成第一相位信号和第二相位信号。第一相位信号是其频率和相位与以第一相位振荡的所接收的数据传输信号相同的振荡信号。第二相位信号是其频率和相位与以第二相位振荡的所接收的数据传输信号相同的振荡信号。使用本文公开的示例，由于系统和在发射器中实现的PSK通信方案的先前知识，因此慢速PLL生成其相位和与载波相关联的相位相同的振荡信号。通过将反馈到PLL环路中的VCO输出信号切换到VCO输出信号相位的正确选择，快速相变检测电路使得PLL能够保持锁定。由于系统和发射器中进行的相位排序的先前知识，这是可能的。
在一些示例中，接收器可以具有发射器的相移序列(例如，发射器可以使用哪些相位对载波进行编码)的先前知识，以确定哪些相位应当从VCO获得作为输出信号，使得VCO输出信号的相位(例如，被馈送到慢速PLL中的相位)可以立即锁定到载波的可能相移序列而没有延迟(延迟受快速相变检测电路的速度限制)。
可替代地，慢速PLL可以输出对应于与载波相关联的任何数量和/或角度的相位的任何数量和/或角度的相位。例如，如果载波在三个相位(例如，零度、九十度和180度)处振荡，则PLL可以输出对应于载波的三个可能相位的三个VCO输出信号相位。
本文公开的示例包括快速相变检测电路，以提供快速路径相变检测方案并将所接收的载波信号解调成嵌入在示例载波中的数据流。使用本文公开的示例，快速相变检测电路允许PLL结构锁定到与载波相关联的相位，而不管载波如何改变相位。使用本文公开的示例，由快速相变检测电路输出的快速路径相变检测信号用于改变在PLL的反馈环路中使用的正确VCO输出信号相位。因此，PLL利用由快速相变检测电路输出的快速路径相变检测信号，以利用匹配载波的当前相位的VCO输出相位。例如，当接收器接收可以在第一相位或第二相位处操作的载波时，示例PLL通过VCO输出相位锁定正在进入的输入相位(例如，载波信号)。可以基于训练序列确定对VCO的该相位和快速相变检测电路的输出进行解码的常规(convention)。一旦使用训练序列固定了常规，输入信号的任何新相移就可以被检测为逻辑“0”到逻辑“1”的数据转换，或反之亦然。由于系统中使用的PSK方案的先前知识，可以从VCO获得将由载波的相位排序利用的两个相位。以此方式，基于从快速相变检测电路获得的输出信号，示例PLL在PLL的反馈环路中利用VCO输出的第一相位或第二相位。
图1示出了示例发射器(例如，TX)100，其将数据无线传输到示例接收器102。示例TX 100经由相移键控调制载波传输数据。示例接收器102包括示例接收器天线103、示例接收数据传输信号线104和示例放大器106、示例放大数据传输信号线108、示例PLL 110、示例第一相位输出线112和示例第二相位输出线114、示例快速相变检测电路116、示例数据输出线118。在假设BPSK通信的情况下，该示例仅示出来自PLL的2个输出相位。基于更高阶PSK(如QPSK)通信方案，相位数量可以是更多的。
图1的示例发射器100使用相移键控(PSK)传输数据传输信号(例如，用数据编码的振荡信号)。示例发射器100可以包括将数据转换成PSK数据传输信号的控制器和传输PSK数据传输信号的天线。相移键控包括无线传输将由接收器(例如，示例接收器102)接收的载波。尽管载波在本文中被描述为正弦波，但是可以替代性地使用任何类型的载波。示例发射器100可以将与正弦波相关联的相位移动到任何数量的不同相位以表示数据。例如，二进制PSK(例如，BPSK)包括：输出在第一相位(例如，零度相移)处的正弦波以表示二进制逻辑值“0”；以及输出在第二相位(例如，90度相移)处的正弦波以表示二进制逻辑值“1”。在这种示例中，基于需要传送的数据模式，发射器100可以通过在第一相位与第二相位之间的设定间隔处移动正弦波而串行地输出数据。可替代地，示例发射器100可以基于要实现的数据速率使用任何数量的相位以进行相移键控来传输数据。
图1的示例接收器102从示例发射器100接收数据传输信号并且处理数据传输信号以确定嵌入在数据传输信号中的数据。示例接收器102包括示例接收器天线103。示例接收器天线103截获由示例发射器100传输的电磁信号(例如，数据传输信号)。示例接收器天线103可以是电天线、磁性天线、线性天线、环形天线、孔径天线、阵列天线和/或任何其他类型的天线。所截获的电磁信号被转换成交流电流以从电磁信号提取期望数据。在一些示例中，示例接收器天线103被构造成仅接收在一个频率处的电磁信号。在一些示例中，示例接收器天线103被构造成接收在各种频率处的电磁信号。示例接收器天线103可以封装在示例接收器102内。例如，示例接收器天线103可以包括一个或多个电感器、电容器和/或接收电磁信号的任何其他电气部件。可替代地，示例接收器天线103可以外部地附接到接收器102。在一些示例中，接收器天线103还将电磁信号传输到示例发射器100。在一些示例中，接收器天线包括两个或更多个天线。示例接收器天线103在示例接收数据传输信号线104上输出所接收的数据传输信号。
示例放大器106放大经由示例数据传输信号线104从示例接收器天线103接收的数据传输信号。示例放大器106是增加所接收的数据传输信号的功率(例如，向所接收的数据传输信号提供增益)的电子放大器。示例放大器106可以是功率放大器、真空管放大器、晶体管放大器、磁性放大器、运算放大器、差分放大器和/或任何其他类型的放大器。示例放大器106经由示例放大数据传输信号线108将放大数据传输信号传输到示例PLL 110和示例快速相变检测电路116。
示例PLL 110是控制系统，其接收放大数据传输信号线108并且锁定到示例放大数据传输信号的相位。在所示示例中，PLL 110经由示例第一相位输出线112输出对应于第一相位的第一输出信号(例如，匹配放大数据传输信号的相位)，并且经由示例第二相位输出线114输出对应于第二相位的第二输出信号(例如，匹配被相移到第二相位的放大数据传输信号的相位)。可替代地，如结合图3进一步描述的，示例PLL 110可以仅输出可以对应于第一相位或第二相位的一个信号。在一些示例中，基于用于实现更高数据速率的PSK通信的阶数，示例PLL 110可以输出任何数量的输出信号以对应于任何数量的相位(例如，45度相位、90度相位等)。在一些示例中，图1的系统可以具有发射器的相移序列的先前知识(例如，发射器可以使用哪些相位对载波进行编码并且以哪种顺序对载波进行编码)，以确定在PLL环路内必需从VCO输出哪些相位，使得VCO输出相位可以以不太大的延迟快速匹配载波的可能相移。因此，可以实现更高数据速率的PSK通信。
在所示示例中，PLL 110是极低带宽(例如，慢速)PLL。因为PLL 110是慢速PLL，所以示例PLL 110可以移动到需要在PLL的反馈环路中使用的正确相位，而不会失去锁定并且在到VCO的控制电压中没有太大的漂移。迟滞PLL环路滤波器使VCO无法看到控制电压的改变，并且因此在快速相变检测电路检测到数据传输信号上的相变的持续时间期间，VCO输出信号的频率和相位中的漂移是小的。无论何时在放大数据传输信号上发生相移，在PLL的反馈环路中使用的VCO的正确相位通过线114上的快速相变检测电路输出而启用。结合图2和图3进一步描述示例PLL 110。
示例快速相变检测电路116是控制系统，其将放大数据传输信号(例如，通过示例放大传输信号线108)与示例PLL 110的经由示例第一相位输出线112的在第一相位处的第一VCO输出信号和经由示例第二相位输出线114的在第二相位处的第二VCO输出信号进行比较。示例快速相变检测电路116将相位差相关脉冲转换成表示数据的信号。相位差相关脉冲被滤波并被转换成直流电压电平(level)，所述直流电压电平被放大并且使用比较器将直流电压电平与阈值电压进行比较。比较器输出上的从高到低或从低到高的转换确定接收器所接收的数据模式。例如，如果数据传输信号在第一相位处振荡，则示例快速相变检测电路116可以输出数字值“1”。此外，如果数据传输信号在第二相位处振荡，则示例快速相变检测电路116可以输出数字值“0”。如结合图2进一步描述的，示例快速相变检测电路116在示例数据输出线118上输出数字值。示例数据输出线118可以被传输到电路、处理器和/或任何其他计算装置以处理数据输出信号。在一些示例中，系统可以运行训练序列，以确定载波信号的相位如何对应于哪个数据转换，例如从“1”到“0”或从“0”到“1”。此外，示例快速相变检测电路116经由示例数据输出线118输出反馈到示例PLL 110的快速相变检测信号以标记相变，使得示例PLL 110可以保持锁定并且使得所生成的VCO输出信号的频率和相位不漂移，如结合图2和图3进一步描述的。
图2是图1的示例PLL 110和示例快速相变检测电路116的示例电路结构。示例PLL110包括示例第一相位频率检测器200、第二相位频率检测器202、第一示例多路复用器(MUX)204、示例选择输入205、示例电荷泵206、示例环路滤波器208和示例压控振荡器210。示例快速相变检测电路116包括示例异或(XOR)电路212、214、第二示例MUX 216、示例选择输入217、示例低通滤波器218、示例电容器219、示例放大器连同比较器220(例如，被实现为比较器，所述比较器将来自218的滤波信号与阈值电压进行比较并且基于数据转换生成从1转换到0或从0转换到1的输出)、示例延迟电路222、重置低通滤波器218中的电容器219的示例开关224，以及被配置成二分频(divide by 2)配置的示例翻转(toggle)(T)触发器226。示例第一相位频率检测器200将经由示例放大数据传输信号线108的放大数据传输信号的相位与示例PLL 110经由示例第一相位输出线112在第一相位处的VCO第一输出信号进行比较。第一相位频率检测器200的输出是一系列脉冲，其表示放大数据传输信号与在第一相位处的第一VCO输出信号之间的相位差。
示例第二相位频率检测器202将经由示例放大数据传输信号线108的放大数据传输信号的相位与示例PLL 110经由示例第二相位输出线114在第二相位处的VCO第二输出信号进行比较。第二相位频率检测器202的输出是一系列脉冲，其表示放大数据传输信号与在第二相位处的第二VCO输出信号之间的相位差。
示例MUX 204是接收多个输入并且基于示例选择(例如，控制)输入205输出多个输入中的一个或多个的集成电路。示例MUX 204具有第一输入、第二输入、选择输入205和输出。可替代地，示例MUX 204可以具有任何数量的输入和/或输出。在示例PLL 110中，第一输入接收第一示例相位频率检测器200的输出和示例第二相位频率检测器202的输出。选择输入205是经由示例数据输出线118来自示例快速相变检测电路116的快速路径相变检测信号。基于示例数据输出线118上的快速路径相变检测信号的逻辑电平，示例MUX 204输出第一相位频率检测器200的输出或第二相位频率检测器202的输出。例如，如果示例数据输出线118上的快速路径相变检测信号为逻辑“0”，则MUX 204可以输出示例第一相位频率检测器200的输出。在此种示例中，如果示例数据输出线118上的快速路径相变检测信号为逻辑“1”，则MUX 204可以输出示例第二相位频率检测器202的输出。示例MUX 204的输出是示例电荷泵206的输入。
示例电荷泵206是高效率功率转换器。示例电荷泵206接收MUX 204的输出(例如，由第一相位频率检测器200输出的相位误差，或由第二相位频率检测器202输出的相位误差)，并且输出对应于所接收数据信号与VCO输出信号相位之间的相位误差的模拟电荷。示例电荷泵206可以是三级电荷泵、电流导引电荷泵、具有单端电荷泵的差分输入、全差分电荷泵和/或任何其他类型的电荷泵。在一些示例中，示例PLL 110可以不包括电荷泵，并且可以将MUX 204的输出直接输入到示例环路滤波器208。
示例环路滤波器208接收示例电荷泵206的输出电荷，并且将模拟电荷转换成用作到示例压控振荡器210的控制电压/电流的电压/电流信号。在一些示例中，当示例环路滤波器208的输入正在振荡时，示例环路滤波器208可以用作低通滤波器以使所接收输入平滑。可替代地，当示例环路滤波器208的输入是脉冲信号(例如，诸如当PLL 110不包括示例电荷泵206时)，示例环路滤波器208可以用作存储装置(例如，电压存储装置)，保持与理想输出相位相关联的电压(例如，其相位与放大数据传输信号相匹配的输出信号)。
示例压控振荡器210接收示例环路滤波器208的输出，并且基于所接收的输出经由示例第一相位输出线112和示例第二相位输出线114输出两个振荡输出信号。示例压控振荡器210的输出对应于来自示例环路滤波器208的所接收信号。在所示示例中，第一相位输出是其相位与放大数据传输信号的相位相同的振荡信号，并且第二相位信号是其相位从放大数据传输信号的第一相位偏移预定角度的振荡信号。可替代地，基于发射器中的相移排序和PSK通信的阶数，示例压控振荡器210可以输出或可以包括基于任何相位角(例如，45度相位、90度相位、120相位等)的任何数量的输出。
基于两个所接收的输入(例如，误差信号)，第一示例XOR电路212输出异或函数的结果。在所示示例中，第一示例XOR电路212将示例压控振荡器的第一相位输出信号(例如，经由示例第一相位输出线112)与放大数据传输信号(例如，经由示例数据传输输出线108)进行比较(例如，异或)。以此方式，当第一相位输出信号与放大数据传输信号同相时(例如，第一相位输出信号与放大数据传输信号基本一致地振荡)，第一示例XOR电路212将输出二进制值“0”。当放大数据传输信号改变相位(例如，至90度相位)时，放大数据传输信号将与第一相位输出信号异相(例如，90度异相)。以此方式，示例XOR电路212将输出表示相位差的脉冲(例如，“0”和“1”的脉冲)。因此，当输入同相时(例如，第一相位信号与放大数据传输信号同相)，示例XOR电路212将输出“0”，并且当输入异相时(例如，在对数据进行相移之后，第一相位信号不与放大数据传输信号同相)，示例XOR电路212将输出一系列脉冲。
基于两个所接收的输入(例如，误差信号)，第二示例XOR电路214输出异或函数的结果。在所示示例中，第二示例XOR电路214将示例压控振荡器的在第二相位处的第二输出信号(例如，经由示例第二相位输出线114)与放大数据传输信号(例如，经由示例数据传输输出线108)进行比较(例如，异或)。以此方式，当在第二相位处的第二VCO输出信号与放大数据传输信号同相时，第二示例XOR电路214将输出二进制值“0”。当放大数据传输信号改变相位(例如，至第一相位)时，放大数据传输信号将与在第二相位处的第二VCO输出信号异相。以此方式，示例XOR电路214将输出表示相位差的脉冲(例如，“0”和“1”的脉冲)。因此，当输入同相时(例如，在相位2处的第二VCO输出信号与放大数据传输信号同相)，示例XOR电路214将输出“0”，并且当输入异相时(例如，在第二相位处的第二VCO输出信号不与放大数据传输信号同相)，示例XOR电路214将输出一系列脉冲。
示例MUX 216是接收多个输入并且基于示例选择(例如，控制)输入217提供输出的集成电路。示例MUX 216具有第一输入、第二输入、选择输入217和输出。在示例快速相变检测电路116中，MUX 216的第一输入接收第一示例XOR电路212的误差信号和第二示例XOR电路214的误差信号。基于被反馈到示例MUX 216的示例选择输入217的在示例数据输出线118上的快速相变检测信号的逻辑电平，示例MUX 216输出第一XOR电路212的误差信号或第二XOR电路214的误差信号。例如，如果示例数据输出线118上的快速路径相变检测信号对应于逻辑“0”，则MUX 216可以输出第一示例XOR电路212的输出信号。在此类示例中，如果示例数据输出线118上的快速路径相变检测信号对应于逻辑“1”，则MUX 216可以输出第二示例XOR电路214的输出信号。MUX 216的输出表示与示例传输数据信号(例如，数据输出信号)相关联的数据。示例低通滤波器218对示例MUX 216的输出进行滤波。
示例低通滤波器218包括示例电容器219以存储与示例MUX 216的输出相关联的二进制值。例如，当MUX 216的输出为0V时，在示例电容器219中不存储任何内容。在此种示例中，示例低通滤波器218的输出为0V以表示二进制值“0”。在一些示例中，当数据信号具有相移时，MUX 216的输出是一系列脉冲。在此类示例中，脉冲被存储在示例电容器219中，从而在示例低通滤波器218中产生电压，所述电压由示例低通滤波器218输出以表示二进制值“1”。如以下进一步描述的，存储在示例电容器219中的存储器(例如，电压)可以通过将示例低通滤波器218短路到地进行放电。
示例放大器连同比较器220将示例低通滤波器218的输出放大到可以由另一个电路和/或处理器处理的电压并且与阈值电压进行比较以宣布“高”或“低”输出。示例放大器连同比较器220是电子放大器，其增加所接收的数据传输信号的功率(例如，向所接收的数据传输信号提供增益)并且将放大输入信号与阈值电压进行比较。示例放大器连同比较器220向示例延迟电路22和示例T-触发器226提供输出信号。此外，数据输出信号可以由另一个电路和/或处理器处理。如上所述，发射器和/或接收器可以运行训练序列，以确定载波信号的相位如何对应于哪个数据逻辑电平“1”和“0”。放大器连同比较器220的输出信号被传输到示例T-触发器226，其为以二分频配置连接的触发器。该T触发器226的输出是检测到的数据。此外，放大器连同比较器220的输出信号被传输到示例延迟222。
示例延迟222是能够在预定延迟之后基于所接收的输入生成延迟信号的装置。在所示示例中，示例延迟222接收数据输出信号并且将延迟信号输出到示例开关224，以在预定延迟之后启用和/或禁用示例开关224。每当数据转换发生时，示例开关224产生对地的短路以在数据从“1”改变到“0”或从“0”改变到“1”之后，释放存储在示例低通滤波器218的示例电容器219中的数据(例如，电压)。
示例T-触发器226是存储状态信息(例如，逻辑“0”或逻辑“1”)的电路。所示的示例T-触发器226在时钟信号的每个时钟沿上改变输出。可替代地，它可以是以二分频配置连接的数据(D)触发器。示例T-触发器226基于电压脉冲的上升沿在所存储的状态信息之间切换。可替代地，示例T-触发器226可以基于下降沿和/或任何其他触发事件而切换状态。在所示示例中，T-触发器226被重置/预设以输出逻辑值“1”或“0”。一旦T-触发器226接收电压脉冲的上升沿(例如，当相变发生时，放大器的输出电压从逻辑“1”改变成“0”或反之亦然)，并且T触发器改变状态。当T-触发器226接收上升沿时，T-触发器将输出改变为互补逻辑值。在此种示例中，T-触发器226维持输出的逻辑值直到T-触发器226接收放大器的输出信号的下一个沿。示例T-触发器226的输出表示快速相变检测信号，其只在示例快速相变检测电路116已经检测到相变之后才改变逻辑电平。示例T-触发器226的输出(例如，快速路径相变检测信号)被传输到慢速PLL环路110中的示例MUX 204的示例选择输入205和示例MUX 216的示例选择输入217。
在操作中，放大数据传输信号经由示例放大数据传输信号线108传输到示例PLL110和示例快速相变检测电路116。例如在BPSK通信中，PLL 110输出对应于所接收的放大数据传输信号的相位的两个信号(例如，第一相位信号和第二相位信号)。两个输出的相位信号被馈送到示例快速相变检测电路116的示例第一XOR门212和第二示例XOR门214。此外，两个输出的相位信号被反馈到示例PLL 110的示例相位频率检测器200、202。
当放大数据传输信号以第一相位被传输时，示例PLL 110将输出第一相位信号和第二相位信号。当PLL的输出相位锁定到数据传输信号的相位时，来自PLL环路中的VCO的第一相位输出信号以与数据传输信号的相位相同的相位进行振荡，并且来自VCO的第二相位输出信号将以滞后于数据传输信号达与发射器信号的第二相位相关联的角度的相位进行振荡。
示例快速相变检测电路116接收经由示例第一相位输出线112的在第一相位处的已锁定第一VCO输出信号和经由示例第二相位输出线114的在第二相位处的第二VCO输出信号，以及经由示例放大数据传输信号线108的放大数据传输信号。因为PLL 110通过放大数据传输信号将第一VCO输出信号锁定在第一相位，所以当数据传输信号在第一相位处振荡时，两个信号基本上一起振荡。当两个信号基本上一起振荡时，第一示例XOR电路212将输出逻辑“0”，因为两个输入不具有相位差。在此类示例中，最初，因为数据选择输入217将由于被重置为“0”的T触发器而处于逻辑“0”，所以MUX 216将输出由示例低通滤波器218滤波并且由示例放大器连同比较器220放大的逻辑“0”。放大器连同比较器220的逻辑“0”输出被馈送到示例T-触发器226中。因为未接收上升沿，所以示例T-触发器226(例如，其被初始化为输出逻辑“0”)将继续输出逻辑“0”。示例T-触发器226输出逻辑“0”到PLL 110中的示例MUX204的示例选择输入205，以及示例快速相变检测电路116中的示例MUX 216的示例选择输入217。低输出允许MUX 204、216两者继续输出与第一相位相关联的数据，直到数据传输信号改变相位。
当数据传输信号改变成第二相位时，示例PLL 110将维持锁定的第一VCO输出信号在第一相位处并且维持第二VCO输出信号在第二相位处。然而，在第一相位处的第一VCO输出信号现在与数据传输信号异相，并且在第二相位处的第二VCO输出信号现在与数据传输信号同相。因为在第一相位处的第一VCO输出信号与数据传输信号异相，所以第一示例XOR212将输出脉冲。输出脉冲导致示例低通滤波器218输出高电压(其由示例放大器连同比较器220放大)并且当与阈值电压进行比较时输出逻辑“1”。逻辑“1”的上升沿使得示例T-触发器226将状态从逻辑“0”切换到逻辑“1”。到逻辑“1”的该上升沿也在延迟之后被用于使低通滤波器218中的电容器219放电。如上所述，示例T-触发器226维持逻辑“1”输出直到从示例放大器连同比较器220接收到另一个上升沿(例如，由于数据传输信号的下一个相变)。示例T-触发器226的逻辑“1”输出经由示例数据输出线118传输到示例MUX 204的示例选择输入205和示例MUX 216的示例选择输入217。当示例MUX 204经由示例数据输出线118接收逻辑“1”时，示例MUX 204将基于示例第二相位频率检测器202而输出放大数据传输信号与在第二相位处的VCO输出信号的比较。当示例MUX 216经由示例数据输出线118接收逻辑“1”时，示例MUX 216将输出来自第二示例XOR电路214的XOR比较(例如，误差信号)。因为在第二示例XOR电路214中，由于数据传输信号现在与在第二相位处的VCO输出信号同相，所以示例XOR电路214的误差信号将为逻辑“0”。以此方式，示例MUX 216将输出逻辑“0”，直到数据传输信号的相位改变回第一相位(例如，使得示例XOR电路214的误差信号显示脉冲信号)。因此，示例快速相变检测电路116用作快速相变检测机构，其可以向示例PLL 110指示相位改变并且切换到正确的VCO输出信号相位，使得慢速PLL不会看到控制电压的任何改变并且因此保持锁定。以此方式，快速相变检测电路116和慢速PLL 110可以代替快速PLL，从而创建比快速PLL要求更少功率资源的高带宽数据解调。
图3是实现图1的示例PLL 110和示例快速相变检测电路116的替代示例电路结构。在图3的所示示例中，示例PLL 110由示例PLL 300可替代地表示，并且示例快速相变检测电路116由示例快速相变检测电路302可替代地表示。示例PLL 300包括示例相位频率检测器304、示例电荷泵306、示例环路滤波器308、示例压控振荡器310、第二相位线312处的示例VCO输出信号、第一相位线314处的示例VCO输出信号、示例MUX 316以及示例选择输入317、示例VCO输出信号线318。示例快速相变检测电路302包括示例XOR电路320、示例低通滤波器322、示例电容器323、示例放大器连同比较器324、示例延迟电路326、示例开关328以及示例T-触发器330。
示例PLL 300经由示例放大数据传输线108接收放大数据传输信号，并且当锁定时经由示例相位输出线318输出匹配所接收的放大数据传输信号的相位的VCO输出信号。在一些示例中，VCO输出信号相位是第一相位。在一些示例中，VCO输出信号在第二相位处。线318上的VCO输出信号的相位取决于由示例MUX 316的示例选择输入317所接收的逻辑电平。例如，当由示例选择输入317接收的逻辑电平为逻辑“0”时，在第一相位处的VCO输出信号在示例相位输出线318上输出。此外，当由示例选择输入317所接收的逻辑电平为逻辑“1”时，在第二相位处的VCO输出信号可以在示例相位输出线318上输出。由示例选择输入317所接收的逻辑电平对应于示例快速相变检测电路302的示例T-触发器330的输出。
示例快速相变检测电路302的示例XOR电路320将经由示例放大数据传输信号线108的放大数据传输信号与来自PLL 300的线318上的在第一相位处或第二相位处的示例VCO输出信号进行比较。当放大数据传输信号在第一相位处振荡时，在第一相位处的VCO输出信号将由示例PLL 300输出，并且因为PLL 300的在第一相位处的VCO输出信号通过放大数据传输信号被锁定，所以示例XOR 320的输出将为逻辑“0”。在逻辑“0”处的XOR输出脉冲将由示例低通滤波器322滤波，并且由示例放大器连同比较器324放大并且与阈值电压进行比较，并且传输到示例MUX 316的示例选择输入317，所述示例MUX 316将继续输出在第一相位处的VCO输出信号。该VCO输出信号由示例快速相变检测电路302用于与数据传输信号进行比较。
当数据传输信号的相位改变时，在第一相位处的VCO输出信号和数据传输信号将不再同相。那时，示例快速相变检测电路302的示例XOR电路320将输出在逻辑“1”与逻辑“0”之间振荡的脉冲，因为在相位1处的VCO输出信号和放大数据传输信号不再同相。由XOR电路320输出的脉冲由示例低通滤波器322滤波以产生存储在示例电容器323中的高电压输出。来自低通滤波器322的高电压输出由示例放大器连同比较器324放大并且与阈值电压进行比较，并且传输到示例延迟326和示例T-触发器330。示例T-触发器330基于与示例数据传输信号的相变相关联的脉冲的上升沿来改变状态。由示例T-触发器330所输出的状态改变被传输到示例MUX 316的示例选择输入317，以将VCO输出信号改变成示例PLL 300的第二相位。在此种示例中，在第二相位处的VCO输出信号被输出到示例快速相变检测电路302。因为在第二相位处的VCO输出信号与放大数据传输信号异相，所以XOR电路320输出脉冲信号，所述脉冲信号在被滤波并且与阈值电压进行比较时表示二进制值“1”，直到数据传输信号变回第一相位。在一些示例中，来自放大器连同比较器324的输出信号由示例延迟326接收，以在预定延迟之后使示例低通滤波器322的示例电容器323放电。虽然结合两个相位(例如，0度和90度)描述示例PLL 300和示例快速相变检测电路302，但是可以基于需要通过PSK通信解决的数据速率和特征而利用任何数量的相位。
虽然在图2和图3中示出了实现示例PLL 110、300和示例快速相变检测电路116、302的示例方式，但是图2和图3中所示的元件、过程和/或装置可以被组合、分割、重新布置、省略、消除和/或以任何其他方式实现。此外，图2和图3的示例相位频率检测器200、202、304，示例MUX 204、216、316，示例电荷泵206、306，示例环路滤波器208、308，示例压控振荡器210、310，示例XOR电路212、214、320，示例低通滤波器218、322，示例放大器连同比较器220、324，示例延迟222、326，示例T-触发器226、330，和/或更一般地，示例PLL 110、300和/或示例快速相变检测电路116、302可以由硬件、机器可读指令、软件、固件和/或硬件、机器可读指令、软件和/或固件的任何组合实施。因此，例如，图2和图3的示例相位频率检测器200、202、304，示例MUX 204、216、316，示例电荷泵206、306，示例环路滤波器208、308，示例压控振荡器210、310，示例XOR电路212、214、320，示例低通滤波器218、322，示例放大器220、324，示例延迟222、326，示例T-触发器226、330，和/或更一般地，示例PLL 110、300和/或示例快速相变检测电路116、302中的任何一个可以由(多个)模拟和/或数字电路、(多个)逻辑电路、(多个)可编程处理器、(多个)专用集成电路((多个)ASIC)、(多个)可编程逻辑器件((多个)PLD)和/或(多个)现场可编程逻辑器件((多个)FPLD)实施。当阅读本专利的覆盖纯粹软件和/或固件实施方式的设备或系统权利要求中的任何一个时，图2和图3的示例相位频率检测器200、202、304，示例MUX 204、216、316，示例电荷泵206、306，示例环路滤波器208、308，示例压控振荡器210、310，示例XOR电路212、214、320，示例低通滤波器218、322，示例放大器220、324，示例延迟222、326，示例T-触发器226、330，和/或更一般地，示例PLL110、300和/或示例快速相变检测电路116、302中的至少一个由此被明确地定义为包括存储软件和/或固件的有形计算机可读存储装置或存储盘，诸如存储器、数字通用光盘(DVD)、高密度磁盘(CD)、蓝光盘等。此外，除了图2和图3中所示的那些之外或代替图2和图3中所示的那些，图2和图3的示例PLL 110、300和/或示例快速相变检测电路116、302还包括元件、过程和/或装置，和/或可以包括一个以上的所示出的元件、过程和装置中的任何一个或全部。
在图4和图6中示出表示用于实施图2和图3的示例PLL 110、300的示例机器可读指令的流程图，并且在图5和图7中示出表示用于实施图2和图3的示例快速相变检测电路116、302的示例机器可读指令的流程图。在示例中，机器可读指令包括用于由处理器执行的程序，所述处理器诸如以下结合图8讨论的示例处理器平台800中所示的处理器812。程序可以体现在存储于有形计算机可读存储介质(诸如CD-ROM、软盘、硬盘驱动器、数字通用光盘(DVD)、蓝光盘或与处理器812相关联的存储器)上的机器可读指令中，但是整个程序和/或其部分可以可替代地由除处理器812之外的装置执行和/或体现在固件或专用硬件中。此外，虽然参照图4至图7所示的流程图描述示例程序，但是可以可替代地使用实施示例PLL110、300和/或示例快速相变检测电路116、302的许多其他方法。例如，可以改变框的执行顺序，和/或可以改变、消除或组合所描述的框中的一些。
如上所述，可以使用存储在有形计算机可读存储介质上的编码指令(例如，计算机和/或机器可读指令)实施图4至图7的示例过程，所述有形计算机可读存储介质诸如硬盘驱动器、闪速存储器、只读存储器(ROM)、高密度磁盘(CD)、数字通用光盘(DVD)、高速缓冲存储器、随机存取存储器(RAM)，和/或其中信息被存储达任何持续时间(例如，用于延长的时间段、永久地、用于短暂情况、用于暂时缓冲和/或用于信息的高速缓存)的任何其他存储装置或存储盘。如本文所使用的，术语有形计算机可读存储介质被明确地定义为包括任何类型的计算机可读存储装置和/或存储盘并且排除传播信号以及排除传输介质。如本文所使用的，“有形计算机可读存储介质”和“有形机器可读存储介质”可互换地被使用。附加地或可替代地，可以使用存储在非暂时性计算机和/或机器可读介质上的编码指令(例如，计算机和/或机器可读指令)实施图4至图7的示例过程，所述非暂时性计算机和/或机器可读介质诸如硬盘驱动器、闪速存储器、只读存储器、高密度磁盘、数字通用光盘、高速缓冲存储器、随机存取存储器和/或其中信息被存储达任何持续时间(例如，用于延长的时间段、永久地、用于短暂情况、用于暂时缓冲和/或用于高速缓存信息)的任何其他存储装置或存储盘。如本文所使用的，术语非暂时性计算机可读介质被明确地定义为包括任何类型的计算机可读存储装置和/或存储盘并且排除传播信号以及排除传输介质。如本文所使用的，当短语“至少”在权利要求的前序部分中用作过渡术语时，其以与术语“包括”是开放式的相同方式也是开放式的。
图4是表示示例机器可读指令的示例流程图400，所述示例机器可读指令可以由图2的示例PLL 110执行以提供锁定到在第一相位或第二相位处的数据传输信号的PLL。尽管结合图2的示例PLL 110描述流程图400，但是流程图400用于实施任何类型的PLL。
在框402处，示例PLL 110接收恒定信号，示例快速相变检测电路116中的示例T-触发器226被重置以输出数字值“0”，并且在第一相位处的示例PLL 110输出信号的VCO是使PLL 110保持锁定的信号。PLL 110的示例相位频率检测器200、202从图1的示例发射器100接收数据传输信号(例如，放大数据传输信号)。在框403处，数据传输开始。在框404处，第一相位频率检测器200将所接收的数据传输信号与由示例压控振荡器210所生成的在第一相位处的VCO输出信号进行比较，以输出与数据传输信号和在第一相位处的VCO输出信号之间的差异相关联的第一误差脉冲。在框406处，第二相位频率检测器202将所接收的数据传输信号与由示例压控振荡器210所生成的在第二相位处的VCO输出信号进行比较，以输出与数据传输信号和在第二相位处的VCO输出信号之间的差异相关联的第二误差脉冲。
在框408处，示例MUX 204分别接收第一误差脉冲和第二误差脉冲作为第一输入和第二输入。在框410处，基于快速相变检测电路116中的示例T-触发器226的输出，示例MUX204将第一相位误差脉冲输出到电荷泵或将第二相位误差脉冲输出到电荷泵。因此，如果检测到相变，则来自T触发器226的示例快速路径相变检测信号将在MUX的输出线上发送MUX204的另一个输入。
如果示例快速相变检测电路116中的示例T-触发器226所输出的快速路径相变检测信号与逻辑值“0”相关联，则示例MUX 204将第一相位误差脉冲(例如，对应于在第一相位处的VCO输出信号)输出到示例电荷泵206(框412)。如果由示例快速相变检测电路116中的示例T-触发器226所输出的快速路径相变检测信号与逻辑值“1”相关联，则示例MUX 204将第二相位误差脉冲(例如，对应于在第二相位处的VCO输出信号)输出到示例电荷泵206(框414)。在一些示例中，第一相位脉冲或第二相位脉冲由示例电荷泵206接收，并且由示例环路滤波器208滤波以输出对应于相位差的DC电压。在框416处，示例环路滤波器208对示例电荷泵208的输出进行滤波，以生成示例振荡器210的控制电压。
在框418处，基于已滤波的电荷泵输出(例如，其对应于由示例环路滤波器208输出的DC电压)，示例压控振荡器210输出第一振荡信号(例如，在第一相位处的VCO输出信号)和第二振荡信号(例如，在第二相位处的VCO输出信号)。如以上结合图2所描述的，示例MUX204输出相同的相位误差脉冲(例如，对应于第一相位或第二相位)，直到选择输入205由于示例快速相变检测电路116所识别的相变检测而接收到新的逻辑电平。
图5是表示示例机器可读指令的示例流程图500，所述示例机器可读指令可以由图2的示例快速相变检测电路116执行，以提供快速路径相变检测并且生成解调数据传输信号。最初，在启动时，示例触发器226被重置为值“0”。尽管结合图2的示例快速相变检测电路116描述流程图500，但是流程图500可以用于实施任何类型的快速相变检测电路。最初，在从发射器100接收数据传输信号之前，
在框502处，第一示例XOR电路212和第二示例XOR电路214接收数据传输信号，示例T触发器226重置以输出值“0”，并且PLL锁定以开始于进入的数据传输信号的相位。已锁定PLL中的VCO输出在第一相位处的第一振荡信号和在第二相位处的第二振荡信号。在框503处，数据传输开始。在框504处，第一示例XOR电路212对数据传输信号和第一振荡信号(例如，经由示例第一相位输出线112的在第一相位处的VCO输出信号)进行异或以输出第一误差脉冲。如结合图2所描述的，当数据传输信号和第一相位振荡信号同相时，第一误差信号将为“0”。此外，当数据传输信号和第一相位振荡信号异相时，第一误差信号将是一系列逻辑脉冲。在框506处，第二示例XOR电路214对数据传输信号和第二振荡信号(例如，经由示例第二相位输出线114的在第二相位处的VCO输出信号)进行异或以输出第二误差脉冲。如结合图2所描述的，当数据传输信号与第二相位振荡信号同相时，第二误差信号将处于逻辑“0”。此外，当数据传输信号与第二相位振荡信号异相时，第二误差信号将是一系列逻辑脉冲。第一误差信号和第二误差信号被传输到示例MUX 216。
在框508处，示例MUX 216基于示例T-触发器226的输出确定哪个输入应当作为输出。如以上结合图2所描述的，如果示例数据传输信号的第一相位改变为第二相位，则第一示例XOR电路212或第二示例XOR电路214的输出从逻辑“0”脉冲跳动到逻辑“1”，从而触发示例T-触发器226以改变逻辑状态(例如，从高到低或从低到高)。进而，示例数据输出线118上的该信号也被反馈(例如，经由示例选择输入217)到示例MUX 216，以保持T触发器的状态或者切换示例MUX 216的输出(例如，第一XOR电路212的输出或第二XOR电路214的输出)。
如果示例MUX 216已经确定示例T-触发器226的输出是逻辑值“0”，则MUX 216输出对应于第一XOR电路212的输出的第一误差信号(框510)。如果示例MUX 216已经确定示例T-触发器226的输出不是逻辑值“1”，则MUX 216输出对应于第二XOR电路214的输出的第二误差信号(框512)。在框514处，示例低通滤波器218对由示例MUX 216输出的误差信号进行滤波。在框516处，示例放大器连同比较器220放大已滤波的误差信号并且将已滤波的误差信号与阈值电压进行比较以宣布逻辑高或逻辑低。
在框518处，在示例延迟222的预定延迟之后，示例开关224被接通以使示例低通滤波器218的示例电容器219放电。如上所述，示例电容器219的放电清除来自先前输出的存储在示例电容器219中的电压。
在框520处，示例T-触发器226接收比较器输出并且检查与放大数据传输信号的相变相关联的输入上是否存在上升沿。如以上结合图2所描述的，当相变发生时，示例XOR电路的输出从逻辑“0”改变为逻辑脉冲(例如，当数据传输信号从与已锁定的VCO输出信号同相改变为异相时)。相位差误差由低通滤波器218滤波并且通过放大器连同比较器220与阈值电压进行比较，比较器输出的上升沿表示来自数据传输信号的先前相位的相变检测。如果示例T-触发器226确定放大的滤波误差信号不包括上升沿，则示例T-触发器226确定没有发生相变并且继续保持状态，并且过程继续。如果示例T-触发器226确定比较器输出确实包括上升沿，则示例T-触发器226改变快速路径相变检测信号的状态(例如，从逻辑“0”改变为逻辑“1”或反之亦然)(框522)。此外，快速路径相变检测信号被传输到示例MUX 204、216以标志数据传输信号的相变。如以上结合图2所描述的，示例快速相变检测电路116继续处理所接收的数据传输信号以检测数据传输信号中的相变。
图6是表示示例机器可读指令的示例流程图600，所述示例机器可读指令可以由图3的示例PLL 300执行，以提供对应于使用第一相位或第二相位的数据传输信号的PLL。尽管结合图3的示例PLL 300描述流程图600，但示流程图600用于实施任何类型的PLL。
在框602处，示例相位频率检测器304从图1的示例发射器100接收恒定信号(例如，放大数据传输信号)，示例快速相变检测电路302中的示例T-触发器330被重置以输出逻辑值“0”，并且PLL 300锁定到第一相位。示例快速路径相变检测电路116中的示例T-触发器330被重置以输出数字值“0”，并且示例PLL 110通过在第一相位处的VCO输出信号被锁定。如以上结合图3所描述的，取决于示例数据输出线118上的数据输出信号，相位频率检测器304将所接收的数据传输信号与在第一相位处的VCO输出信号或第二相位输出端的VCO输出信号进行比较，所述示例数据输出线118上的数据输出信号经由示例T-触发器330馈送到示例MUX 316的示例选择输入317。在框603处，数据传输开始。
在框604处，示例MUX 316确定快速相变检测电路302中的示例T-触发器330的输出是否为逻辑值0。如果快速相变检测电路302中的示例T-触发器330的输出是逻辑值0，则示例相位频率检测器304将经由示例第一相位输出线314并经由示例MUX 316的在第一相位处的第一振荡信号(例如，零度相位信号)与所接收的数据传输信号进行比较，以将第一误差脉冲输出到示例电荷泵306(框606)。在框608处，示例环路滤波器308对电荷泵输出进行滤波，以生成到示例振荡器310的控制电压。如以上结合图3所描述的，振荡器310基于控制电压输出(a)在第一相位处的第一振荡信号和(b)第二振荡信号和第二相位。在框610处，示例MUX 316继续将第一振荡信号输出到示例相位频率检测器304和示例快速相变检测电路302，直到示例快速相变检测电路的输出改变状态。
如果快速相变检测电路302中的示例T-触发器330的输出不是逻辑值0(例如，“1”)，则示例相位频率检测器304将经由示例第二相位输出线312并经由示例MUX 316的在第二相位处的第二振荡信号(例如，90度相位信号)与接收的数据传输信号进行比较，以将第二误差脉冲输出到示例电荷泵306(框612)。在框614处，示例环路滤波器308对电荷泵输出进行滤波以生成到示例振荡器310的控制电压。如以上结合图3所描述的，振荡器310基于控制电压向示例MUX 316输出(a)在第一相位处的第一振荡信号和(b)第二振荡信号和第二相位。在框616处，示例MUX 316继续将第二振荡信号输出到示例相位频率检测器304和示例快速相变检测电路302，直到示例快速相变检测电路的输出改变状态。
图7是表示示例机器可读指令的示例流程图700，所述示例机器可读指令可以由图3的示例快速相变检测电路302执行，以提供快速相变检测并且解调数据传输信号。尽管结合图3的示例快速相变检测电路302描述流程图700，但是流程图700可以用于实施任何类型的快速相变检测电路。
在框702处，示例快速相变检测电路(例如，示例XOR电路320)接收数据传输信号，示例T-触发器330被重置以输出逻辑值“0”，并且示例PLL 300锁定到第一相位。在框704处，数据传输开始。在框706处，示例XOR电路320将数据传输信号和在示例MUX 316的输出处可用的VCO振荡信号输出进行异或，以基于相位差输出误差信号。如上所述，当数据传输信号与在示例MUX 316的输出处可用的VCO振荡输出信号同相时，示例XOR电路320的输出(例如，误差信号)是逻辑“0”。此外，当数据传输信号与在示例MUX316的输出处可用的VCO振荡信号输出异相时，误差信号是一系列逻辑脉冲。在框706处，示例低通滤波器322对误差信号进行滤波。在框710处，示例放大器连同比较器324放大已滤波的误差信号并且将已滤波的误差信号与阈值电压进行比较，并且在比较器的输出处宣布逻辑“1”或逻辑“0”。
在框712处，在示例延迟326的预定延迟之后，示例开关328被接通以使示例低通滤波器322的示例电容器323放电。如上所述，示例电容器323的放电清除来自先前输出的存储在示例电容器323中的电压。在框714处，示例T-触发器330接收比较器输出，并且如果它包括输入上的上升沿，则T-触发器330的状态改变，表示放大数据传输信号的相变。如以上结合图3所描述的，当相位改变发生时，示例XOR电路320的输出从逻辑“0”改变为一系列逻辑脉冲(例如，当数据传输信号从同相改变为异相时)。逻辑脉冲在由低通滤波器322滤波、放大并与阈值进行比较时，对应于表示相变检测的从逻辑“0”到逻辑“1”的上升沿。如果示例T-触发器330确定放大的滤波误差信号包括上升沿，则示例T-触发器330改变输出状态(例如，从高电压到低电压或从低电压到高电压)(框716)。
在框718处，示例放大器连同比较器324将示例T-触发器330的输出传输到示例PLL300中的示例MUX 316的示例选择输入317。如以上结合图3所描述的，示例快速相变检测电路302继续处理所接收的数据传输信号以检测数据传输信号中的相变。
图8是示例处理器平台800的框图，所述示例处理器平台800能够执行图3的指令以实现图2的示例PLL 110和示例快速相变检测电路116。例如，处理器平台800可以是服务器、个人计算机、移动装置(例如，手机、智能电话、平板计算机诸如iPadTM)、个人数字助理(PDA)、互联网设施或任何其他类型的计算装置。
所示示例的处理器平台800包括处理器812。所示示例的处理器812是硬件。例如，处理器812可以由来自任何期望系列或制造商的集成电路、逻辑电路、微处理器或控制器实施。
所示示例的处理器812包括本地存储器813(例如，高速缓冲存储器)。图8的示例处理器812执行图4至图5的指令，以实施图2的示例相位频率检测器200、202，示例MUX 204、示例电荷泵206、示例环路滤波器208，和/或示例压控振荡器210以实现示例PLL 110；并且实施图2的示例XOR电路212、214，示例MUX 216、示例低通滤波器218、示例放大器连同比较器220、示例延迟222和/或示例T-触发器226以实现示例快速相变检测电路116。所示示例的处理器812通过总线818与包括易失性存储器814和非易失性存储器816的主存储器通信。易失性存储器814可以由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其他类型的随机存取存储器装置实施。非易失性存储器816可以由闪速存储器和/或任何其他期望类型的存储器装置实施。对主存储器814、816的访问由时钟控制器控制。
所示示例的处理器平台800还包括接口电路820。接口电路820可以通过任何类型的接口标准实施，诸如以太网接口、通用串行总线(USB)和/或PCI Express接口。
在所示示例中，一个或多个输入装置822连接到接口电路820。(多个)输入装置822允许用户将数据和命令输入到处理器812中。例如，(多个)输入装置可以由传感器、麦克风、摄像机(静态或视频)、键盘、按钮、鼠标、触摸屏、轨迹板、轨迹球、等位点和/或语音识别系统来实施。
一个或多个输出装置824还连接到所示示例的接口电路820。例如，输出装置824可以由显示装置(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器、阴极射线管显示器(CRT)、触摸屏、触觉输出装置、和/或扬声器)实施。因此，所示示例的接口电路820通常包括图形驱动器卡、图形驱动器芯片或图形驱动器处理器。
所示示例的接口电路820还包括通信装置，诸如发射器、接收器、收发器、调制解调器和/或网络接口卡，以有助于通过网络826(例如，以太网连接、数字用户线(DSL)、电话线、同轴电缆、蜂窝电话系统等)与外部机器(例如，任何种类的计算装置)交换数据。
所示示例的处理器平台800还包括用于存储软件和/或数据的一个或多个大容量存储装置828。此类大容量存储装置828的示例包括软盘驱动器、硬盘驱动器盘、高密度磁盘驱动器、蓝光盘驱动器、RAID系统和数字通用光盘(DVD)驱动器。
图8的编码指令832可以存储在大容量存储装置828中、易失性存储器814中、非易失性存储器816中和/或可移除的有形计算机可读存储介质(诸如CD或DVD)上。
图9是示例处理器平台900的框图，所述示例处理器平台900能够执行图3的指令以实现图3的示例PLL 300和示例快速相变检测电路302。例如，处理器平台900可以是服务器、个人计算机、移动装置(例如，手机、智能电话、平板计算机诸如iPadTM)、个人数字助理(PDA)、互联网设施或任何其他类型的计算装置。
所示示例的处理器平台900包括处理器912。所示示例的处理器912是硬件。例如，处理器912可以由来自任何期望系列或制造商的集成电路、逻辑电路、微处理器或控制器实施。
所示示例的处理器912包括本地存储器913(例如，高速缓冲存储器)。图9的示例处理器912执行图6至图7的指令，以实施图3的示例相位频率检测器304、示例电荷泵306、示例环路滤波器308、示例压控振荡器310和/或示例MUX 316以实现示例PLL 300；并且实施图3的示例XOR电路320、示例低通滤波器322、示例放大器连同比较器324、示例延迟326和/或示例T-触发器330以实现示例快速相变检测电路302。所示示例的处理器912通过总线918与包括易失性存储器914和非易失性存储器916的主存储器通信。易失性存储器914可以由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其他类型的随机存取存储器装置实施。非易失性存储器916可以由闪速存储器和/或任何其他期望类型的存储器装置实施。对主存储器914、916的访问由时钟控制器控制。
所示示例的处理器平台900还包括接口电路920。接口电路920可以通过任何类型的接口标准实施，诸如以太网接口、通用串行总线(USB)和/或PCI Express接口。
在所示示例中，一个或多个输入装置922连接到接口电路920。(多个)输入装置922允许用户将数据和命令输入到处理器912中。例如，(多个)输入装置可以由传感器、麦克风、摄像机(静态或视频)、键盘、按钮、鼠标、触摸屏、轨迹板、轨迹球、等位点和/或语音识别系统实施。
一个或多个输出装置924还连接到所示示例的接口电路920。例如，输出装置924可以由显示装置(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器、阴极射线管显示器(CRT)、触摸屏、触觉输出装置和/或扬声器)实施。因此，所示示例的接口电路920通常包括图形驱动器卡、图形驱动器芯片或图形驱动器处理器。
所示示例的接口电路920还包括通信装置，诸如发射器、接收器、收发器、调制解调器和/或网络接口卡，以有助于通过网络926(例如，以太网连接、数字用户线(DSL)、电话线、同轴电缆、蜂窝电话系统等)与外部机器(例如，任何种类的计算装置)交换数据。
所示示例的处理器平台900还包括用于存储软件和/或数据的一个或多个大容量存储装置928。此类大容量存储装置928的示例包括软盘驱动器、硬盘驱动器盘、高密度磁盘驱动器、蓝光盘驱动器、RAID系统和数字通用光盘(DVD)驱动器。
图9的编码指令932可以存储在大容量存储装置928中、易失性存储器914中、非易失性存储器916中和/或可移除的有形计算机可读存储介质(诸如CD或DVD)上。
从上述应理解，以上公开的方法、设备和制品提供使用慢速PLL和快速相变检测电路的高速解调。常规上使用快速(例如，高带宽)PLL实现高速解调。然而，常规的高带宽PLL更复杂、更昂贵并且使用大量功率。本文公开的示例使用慢速PLL和快速相变检测电路以提供高速解调，而没有常规PLL所需的复杂性、费用和功率。使用本文公开的示例，慢速PLL输出对应于接收器数据传输信号相位的各种相位的振荡信号，并且快速相变检测电路提供快速相变检测以确定哪些振荡信号与所接收的数据传输信号一起利用。例如，慢速PLL锁定对应于与载波(例如，数据传输信号)相关联的多个相位的多个信号，多个相位中的一个在PLL的反馈环路中被使用。使用本文公开的示例，快速相变检测电路提供快速相变检测，以识别多个锁定信号中的哪一个锁定信号应当在PLL中被反馈。使用本文公开的示例，可以以超过100兆比特每秒的速率对数据进行解调，而无需与快速PLL相关联的成本、复杂性和功耗。
尽管在此已经描述某些示例方法、设备和制品，但是本专利的涵盖范围不限于此。相反，本专利覆盖完全落入本专利的权利要求的范围内的所有方法、设备和制品。

Claims (20)

1.一种设备，其包括：
低带宽锁相环，所述低带宽锁相环：
锁定到在第一相位处的数据信号，所述数据信号能够在所述第一相位或第二相位处振荡；以及
输出在所述第一相位处的第一输出信号和在所述第二相位处的第二输出信号，所述第一输出信号或所述第二输出信号在所述低带宽锁相环的反馈环路中被利用；以及
快速相变检测电路，其耦合到所述低带宽锁相环以：
确定所述数据信号是在所述第一相位处振荡还是在所述第二相位处振荡；
当所述数据信号在所述第一相位处振荡时，输出第一逻辑值；并且
当所述数据信号在所述第二相位处振荡时，输出第二逻辑值，所述快速相变检测电路的所述输出被用于确定在所述低带宽锁相环的所述反馈环路中将利用所述第一输出信号还是所述第二输出信号。
2.根据权利要求1所述的设备，其中所述低带宽锁相环包括：
第一相位频率检测器，其(A)接收所述数据信号和所述第一输出信号并且(B)输出对应于所述数据信号与所述第一输出信号之间的第一相位差的第一脉冲信号；
第二相位频率检测器，其(A)接收所述数据信号和所述第二输出信号并且(B)输出对应于所述数据信号与所述第二输出信号之间的第二相位差的第二脉冲信号，所述第一输出信号在所述第一相位处振荡并且所述第二输出信号在所述第二相位处振荡；
压控振荡器，其输出所述第一输出信号和所述第二输出信号；以及
第一多路复用器，其将所述快速相变检测电路的所述输出用作第一选择信号，并且基于所述第一选择信号输出所述第一脉冲信号或所述第二脉冲信号，所述第一多路复用器的所述输出在所述低带宽锁相环的所述反馈环路中被使用。
3.根据权利要求2所述的设备，其中所述第一多路复用器被构造成接收所述第一脉冲信号和所述第二脉冲信号。
4.根据权利要求2所述的设备，其中所述第一多路复用器被构造成：
当所述快速相变检测电路的所述输出为所述第一逻辑值时，输出所述第一脉冲信号；并且
当所述快速相变检测电路的所述输出为所述第二逻辑值时，输出所述第二脉冲信号。
5.根据权利要求2所述的设备，其中所述压控振荡器被构造成基于所述第一多路复用器的所述输出输出所述第一输出信号或所述第二输出信号。
6.根据权利要求1所述的设备，其中当所述数据信号改变相位时，(A)所述第一输出信号保持所述第一相位，并且(B)所述第二输出信号保持所述第二相位。
7.根据权利要求2所述的设备，其中所述快速相变检测电路包括：
第一异或电路即第一XOR电路，其将所述第一输出信号与所述数据信号进行比较，其中所述第一XOR电路接收第一输入中的所述数据信号和作为第二输入的所述第一输出信号；
第二异或电路即第二XOR电路，其将所述第二输出信号与所述数据信号进行比较，其中所述第二XOR电路接收第三输入中的所述数据信号和第四输入中的所述第二输出信号；以及
第二多路复用器，其耦合到所述第一XOR电路和所述第二XOR电路以：
当所述数据信号在所述第一相位处振荡时，输出所述第一XOR电路的第一输出；并且
当所述数据信号在所述第二相位处振荡时，输出所述第二XOR电路的第二输出。
8.根据权利要求7所述的设备，其中所述低带宽锁相环(A)将所述第一输出信号传输到所述第一XOR电路，并且(B)将所述第二输出信号传输到所述第二XOR电路。
9.根据权利要求7所述的设备，其中所述第一XOR电路和所述第二XOR电路被构造成执行XOR功能。
10.根据权利要求7所述的设备，其中：
所述第一XOR电路被构造成：
当所述数据信号与所述第一输出信号同相时，输出第一电压；并且
当所述数据信号与所述第一输出信号异相时，输出在所述第一电压和第二电压之间振荡的脉冲；并且
所述第二XOR电路被构造成：
当所述数据信号与所述第二输出信号同相时，输出所述第一电压；并且
当所述数据信号与所述第二输出信号异相时，输出在所述第一电压和所述第二电压之间振荡的所述脉冲。
11.根据权利要求10所述的设备，其中所述第一电压为逻辑值0并且所述第二电压为逻辑值1。
12.根据权利要求11所述的设备，其还包括低通滤波器以接收所述第二多路复用器的所述输出。
13.根据权利要求12所述的设备，其中所述低通滤波器被构造成(A)当所述第二多路复用器的所述输出是在所述第一电压和所述第二电压之间振荡的所述脉冲时，输出高电压；并且(B)当所述第二多路复用器的所述输出是所述第一电压时，输出低电压。
14.根据权利要求13所述的设备，其还包括放大器连同比较器，所述放大器连同比较器放大所述低通滤波器的所述输出并且将所述低通滤波器的所述输出与阈值电压进行比较，当所述低通滤波器的所述输出越过所述阈值电压时，所述比较产生上升沿。
15.根据权利要求14所述的设备，其还包括触发器，所述触发器被配置成二分频配置以：
接收所述放大器连同比较器的所述输出；以及
当所述放大器连同比较器的所述输出包括上升沿时，使所述低通滤波器的电容器放电，所述电容器的所述放电导致所述放大器连同比较器的所述输出返回所述第一电压，直到第二上升沿被接收。
16.根据权利要求15所述的设备，所述触发器的所述输出是所述快速相变检测电路的所述输出，所述触发器的所述输出被用作所述快速相变检测电路中的所述第二多路复用器的第二选择信号并且被用作所述低带宽锁相环中的所述第一多路复用器的所述第一选择信号。
17.根据权利要求15所述的设备，其中所述触发器的所述输出对应于解调的相移键控数据。
18.根据权利要求1所述的设备，其中所述快速相变检测电路提供高速率解调以控制在所述低带宽锁相环中的反馈，所述高速率解调以比所述数据信号的速率更高的速率操作；并且
所述低带宽锁相环维持所述数据信号的锁定。
19.根据权利要求1所述的设备，其中所述数据信号是进入的数据信号。
20.根据权利要求1所述的设备，其中：
所述低带宽锁相环能够输出多个相位，所述多个相位包括所述第一相位和所述第二相位；并且
所述快速相变检测电路能够确定所述数据信号是否在所述多个相位中的任何一个相位处进行振荡。
CN201710519862.9A 2016-07-01 2017-06-30 用于使用低带宽锁相环执行高速相位解调方案的方法和设备 Active CN107566309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111042307.4A CN113746769A (zh) 2016-07-01 2017-06-30 用于使用低带宽锁相环执行高速相位解调方案的方法和设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/200,706 US9893916B2 (en) 2016-07-01 2016-07-01 Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop
US15/200,706 2016-07-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111042307.4A Division CN113746769A (zh) 2016-07-01 2017-06-30 用于使用低带宽锁相环执行高速相位解调方案的方法和设备

Publications (2)

Publication Number Publication Date
CN107566309A true CN107566309A (zh) 2018-01-09
CN107566309B CN107566309B (zh) 2021-10-15

Family

ID=60808043

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111042307.4A Pending CN113746769A (zh) 2016-07-01 2017-06-30 用于使用低带宽锁相环执行高速相位解调方案的方法和设备
CN201710519862.9A Active CN107566309B (zh) 2016-07-01 2017-06-30 用于使用低带宽锁相环执行高速相位解调方案的方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111042307.4A Pending CN113746769A (zh) 2016-07-01 2017-06-30 用于使用低带宽锁相环执行高速相位解调方案的方法和设备

Country Status (2)

Country Link
US (3) US9893916B2 (zh)
CN (2) CN113746769A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082271B2 (en) * 2016-07-01 2021-08-03 Texas Instruments Incorporated Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305493B2 (en) * 2014-10-22 2019-05-28 Sony Semiconductor Solutions Corporation Phase-locked loop and frequency synthesizer
US10483986B1 (en) * 2018-09-19 2019-11-19 Rockwell Collins, Inc. Phase aligning phase locked loop (PLL) circuit
US11588489B1 (en) * 2021-10-06 2023-02-21 Shaoxing Yuanfang Semiconductor Co., Ltd. Obtaining lock in a phase-locked loop (PLL) upon being out of phase-lock

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140869A (en) * 1998-01-21 2000-10-31 Stmicroelectronics S.A. Device for demodulating a binary phase-shift keyed signal
CN1494794A (zh) * 2001-01-19 2004-05-05 �����ɷ� 使用可编程旋转器的频率搜索器和锁频数据解调器
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
US7190755B1 (en) * 1999-01-08 2007-03-13 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US20070120612A1 (en) * 2005-11-29 2007-05-31 Semiconductor Manufacturing International (Shanghai) Corporation Phase lock loop indicator
CN101510777A (zh) * 2008-02-14 2009-08-19 株式会社东芝 相位同步电路和接收器
CN101882928A (zh) * 2009-05-08 2010-11-10 联发科技股份有限公司 锁相环
JP2012075028A (ja) * 2010-09-29 2012-04-12 Sony Corp 同期回路、同期方法、および受信システム
CN103684445A (zh) * 2012-09-11 2014-03-26 成都锐成芯微科技有限责任公司 多相位高分辨率锁相环
US20140241467A1 (en) * 2013-02-27 2014-08-28 Microsemi Semiconductor Ulc Phase locked loop frequency synthesizer with reduced jitter
CN104488194A (zh) * 2012-07-26 2015-04-01 高通股份有限公司 确定振荡器增益的系统和方法
CN105187055A (zh) * 2014-05-21 2015-12-23 罗伯特·博世有限公司 具有宽带宽的锁相环电路

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838350A (en) * 1972-08-04 1974-09-24 Westinghouse Electric Corp Differential encoded quadriphase demodulator
JPS5687212A (en) * 1979-12-14 1981-07-15 Matsushita Electric Ind Co Ltd Digital demodulating circuit
US4577163A (en) * 1984-07-09 1986-03-18 Honeywell Inc. Digital phase locked loop
JPH0810879B2 (ja) * 1986-02-20 1996-01-31 富士通株式会社 復調装置
CA1279909C (en) * 1986-12-15 1991-02-05 Scott Marshall Apparatus and method for synchronizing a communication system
JPH01152846A (ja) * 1987-12-10 1989-06-15 Fujitsu Ltd Ｔｄｍａデータ伝送方式の位相復調方式
NL8800480A (nl) * 1988-02-25 1989-09-18 At & T & Philips Telecomm Spanningsgestuurde oscillator.
WO1991019290A1 (en) * 1990-05-25 1991-12-12 Hitachi, Ltd. Optical information recording/reproducing device using pit edge recording system
TW225067B (zh) * 1992-11-26 1994-06-11 Philips Electronics Nv
DE69428153T2 (de) * 1993-05-19 2002-06-06 Koninkl Philips Electronics Nv Bittaktrückgewinnung für CPFSK-Signale
US5459757A (en) * 1994-09-21 1995-10-17 Seagate Technology, Inc. Timing and gain control circuit for a PRML read channel
JPH08138324A (ja) * 1994-11-11 1996-05-31 Fujitsu Ltd Ｅｐｒ４信号の位相差検出回路
US5793825A (en) * 1996-03-04 1998-08-11 Motorola, Inc. Method and apparatus for extending an operating frequency range of an instantaneous phase-frequency detector
JPH11122232A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd 位相検出回路及び位相検出回路を用いたタイミング抽出回路
JP3185867B2 (ja) * 1997-11-28 2001-07-11 日本電気株式会社 誤差検出方法および装置、信号復調方法および装置
US6121532A (en) * 1998-01-28 2000-09-19 Kay; Stephen R. Method and apparatus for creating a melodic repeated effect
US6121533A (en) * 1998-01-28 2000-09-19 Kay; Stephen Method and apparatus for generating random weighted musical choices
US6103964A (en) * 1998-01-28 2000-08-15 Kay; Stephen R. Method and apparatus for generating algorithmic musical effects
US6081905A (en) * 1998-03-13 2000-06-27 Lucent Technologies Inc. Method and apparatus for generating a clock signal from a plurality of clock phases
US6639911B1 (en) * 1998-03-31 2003-10-28 Texas Instruments Incorporated Data communications system with splitterless operation
US6150889A (en) * 1998-08-03 2000-11-21 Motorola, Inc. Circuit and method for minimizing recovery time
US6087578A (en) * 1999-01-28 2000-07-11 Kay; Stephen R. Method and apparatus for generating and controlling automatic pitch bending effects
JP4159187B2 (ja) * 1999-07-30 2008-10-01 富士通株式会社 Ｐｓｋ信号のキャリア同期型復調装置
US6549604B2 (en) * 1999-12-28 2003-04-15 Symmetricom, Inc. Clock recovery and detection of rapid phase transients
JP2002141962A (ja) * 2000-11-01 2002-05-17 Mitsubishi Electric Corp キャリア再生回路およびロック検出回路
US6466058B1 (en) * 2001-12-10 2002-10-15 Texas Instruments Incorporated PLL lock detection using a cycle slip detector with clock presence detection
JP3649194B2 (ja) * 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
US6759881B2 (en) * 2002-03-22 2004-07-06 Rambus Inc. System with phase jumping locked loop circuit
US7042972B2 (en) * 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
TWI258134B (en) * 2003-04-10 2006-07-11 Via Optical Solution Inc Method and related apparatus for evaluating beta-parameter according to write-in result of portion of write-in data with specific content while performing optimal power control of optical disk drive
US7177611B2 (en) * 2004-07-07 2007-02-13 Texas Instruments Incorporated Hybrid control of phase locked loops
JP3939715B2 (ja) * 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
US7276977B2 (en) * 2005-08-09 2007-10-02 Paul William Ronald Self Circuits and methods for reducing static phase offset using commutating phase detectors
JP2006203814A (ja) * 2005-01-24 2006-08-03 Kawasaki Microelectronics Kk ロック検出回路およびこれを用いたｐｌｌ回路
TWI329995B (en) * 2006-09-29 2010-09-01 Via Tech Inc Lock detecting circuit and method for phase lock loop systems
JP4309421B2 (ja) * 2006-12-25 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置とその書き込み制御方法
US7809345B2 (en) * 2007-04-26 2010-10-05 Freescale Semiconductor, Inc. Digital PLL and applications thereof
JP2008294730A (ja) * 2007-05-24 2008-12-04 Sony Corp 信号処理装置および方法、並びにプログラム
US7940128B2 (en) * 2007-09-17 2011-05-10 Synopsys, Inc. High speed PLL clock multiplier
JP2010035098A (ja) * 2008-07-31 2010-02-12 Sony Corp 位相同期回路並びに記録再生装置および電子機器
TWI363498B (en) * 2008-12-03 2012-05-01 Ind Tech Res Inst A tri-mode delay type phase lock loop
US8498349B2 (en) * 2009-03-11 2013-07-30 Texas Instruments Incorporated Demodulation and decoding for frequency modulation (FM) receivers with radio data system (RDS) or radio broadcast data system (RBDS)
US8422594B2 (en) * 2009-05-26 2013-04-16 Infineon Technologies Ag Circuit for demodulating a phase modulated signal
US8456210B2 (en) * 2010-12-07 2013-06-04 Texas Instruments Incorporated Delay locked loop with offset correction
US8508266B2 (en) * 2011-06-30 2013-08-13 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
US8373463B1 (en) * 2011-09-23 2013-02-12 Phase Matrix, Inc. Low phase-noise PLL synthesizer with frequency accuracy indicator
US10020931B2 (en) * 2013-03-07 2018-07-10 Intel Corporation Apparatus for dynamically adapting a clock generator with respect to changes in power supply
US9432030B2 (en) * 2013-12-05 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and operating method of PLL
RU2556429C1 (ru) * 2014-07-14 2015-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Некогерентный цифровой демодулятор "в целом" кодированных сигналов с фазовой манипуляцией
US9252791B1 (en) * 2014-12-22 2016-02-02 Freescale Semiconductor,Inc. Phase locked loop and method for generating an oscillator signal
US9438257B1 (en) * 2015-07-02 2016-09-06 Aura Semiconductor Pvt. Ltd Programmable frequency divider providing output with reduced duty-cycle variations over a range of divide ratios
US9893916B2 (en) * 2016-07-01 2018-02-13 Texas Instruments Incorporated Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140869A (en) * 1998-01-21 2000-10-31 Stmicroelectronics S.A. Device for demodulating a binary phase-shift keyed signal
US7190755B1 (en) * 1999-01-08 2007-03-13 Altera Corporation Phase-locked loop circuitry for programmable logic devices
CN1494794A (zh) * 2001-01-19 2004-05-05 �����ɷ� 使用可编程旋转器的频率搜索器和锁频数据解调器
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
US20070120612A1 (en) * 2005-11-29 2007-05-31 Semiconductor Manufacturing International (Shanghai) Corporation Phase lock loop indicator
CN101510777A (zh) * 2008-02-14 2009-08-19 株式会社东芝 相位同步电路和接收器
CN101882928A (zh) * 2009-05-08 2010-11-10 联发科技股份有限公司 锁相环
JP2012075028A (ja) * 2010-09-29 2012-04-12 Sony Corp 同期回路、同期方法、および受信システム
CN104488194A (zh) * 2012-07-26 2015-04-01 高通股份有限公司 确定振荡器增益的系统和方法
CN103684445A (zh) * 2012-09-11 2014-03-26 成都锐成芯微科技有限责任公司 多相位高分辨率锁相环
US20140241467A1 (en) * 2013-02-27 2014-08-28 Microsemi Semiconductor Ulc Phase locked loop frequency synthesizer with reduced jitter
CN105187055A (zh) * 2014-05-21 2015-12-23 罗伯特·博世有限公司 具有宽带宽的锁相环电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
W IGONIYE等: ""EXPERIMENTAL ANALYSIS OF EXCLUSIVE OR PHASE LOCKED LOOP (PLL)"", 《INTERNATIONAL JOURNAL OF APPLIED AND NATURAL SCIENCES (IJANS)》 *
尹海丰: ""宽频率范围低抖动锁相环的研究与设计"", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082271B2 (en) * 2016-07-01 2021-08-03 Texas Instruments Incorporated Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop

Also Published As

Publication number Publication date
US20180131545A1 (en) 2018-05-10
US11082271B2 (en) 2021-08-03
US20180006856A1 (en) 2018-01-04
US10728068B2 (en) 2020-07-28
US20200313945A1 (en) 2020-10-01
US9893916B2 (en) 2018-02-13
CN113746769A (zh) 2021-12-03
CN107566309B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
CN107566309A (zh) 用于使用低带宽锁相环执行高速相位解调方案的方法和设备
EP3935755B1 (en) Power-based encoding of data to be transmitted over an optical communication path
US10264540B2 (en) Active load modulation technique in near field communication
EP3935754B1 (en) Power-based encoding of data to be transmitted over an optical communication path
EP3939182B1 (en) Power-based encoding of data to be transmitted over an optical communication path
US8552775B2 (en) Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same
WO2012003142A2 (en) Subcarrier frequency acquisition and complex derotation to baseband
US10601576B2 (en) Communication devices, method for detecting an edge in a received signal and method for receiving data
CN105723644A (zh) 基于码元转变的眼图触发
CN105049069B (zh) 符号时钟恢复电路
US20170063579A1 (en) Method and device for transmitting pay load sequence
US8903313B2 (en) Adaptive slicer for a discrete level amplitude modulation receiver
CN102545926A (zh) 识别噪声源的类型的通信系统
US20150351057A1 (en) Signal conversion apparatus, signal restoration apparatus and information processing apparatus
US20160285620A1 (en) Low-power asynchronous data links
CN104483682B (zh) S波段统一测控系统及其侧音提取模块和测距音转发方法
CN106301486B (zh) 近场通信中的帧位检测器
CN107148770A (zh) 利用相位以180度对齐的一阶边带滤波器的超低功率用宽带异步式二进制相移解调电路
CN103218643B (zh) 一种电子标签读写器的基带处理方法
CN101540093A (zh) 接收装置、发送/接收系统和设备控制方法
CN104009807B (zh) 利用通道切换实现相干光通信的解调装置和解调方法
CN110521127A (zh) 射频收发器的峰值自适应采样解调
JP4487931B2 (ja) Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置
JP2015530005A (ja) 超広帯域伝送を用いた無線伝送のための方法
US20210306070A1 (en) Receiving apparatus, receiving method, and program

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant