JP2002141962A - キャリア再生回路およびロック検出回路 - Google Patents
キャリア再生回路およびロック検出回路Info
- Publication number
- JP2002141962A JP2002141962A JP2000334839A JP2000334839A JP2002141962A JP 2002141962 A JP2002141962 A JP 2002141962A JP 2000334839 A JP2000334839 A JP 2000334839A JP 2000334839 A JP2000334839 A JP 2000334839A JP 2002141962 A JP2002141962 A JP 2002141962A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- phase
- error
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0071—Control of loops
- H04L2027/0079—Switching between loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 異なるＭ値の複数のＰＳＫ変調信号が混在す
る場合に簡単にキャリアを再生することが困難であっ
た。 【解決手段】 ＢＰＳＫ位相検出部２は入力信号がＢＰ
ＳＫ変調信号であるものとして、８ＰＳＫ位相検出部３
は入力信号が８ＰＳＫ変調信号であるものとして、再生
したキャリアの位相誤差を検出し、８ＰＳＫ周波数検出
部４が、入力信号が８ＰＳＫ変調信号であるものとし
て、再生したキャリアの周波数誤差を検出する。セレク
タ５が、ＢＰＳＫ位相検出部２および８ＰＳＫ位相検出
部３により検出された位相誤差のいずれかを選択し、キ
ャリア再生部２１が、選択された位相誤差および周波数
誤差に基づいて位相を調整してキャリアを再生する。
る場合に簡単にキャリアを再生することが困難であっ
た。 【解決手段】 ＢＰＳＫ位相検出部２は入力信号がＢＰ
ＳＫ変調信号であるものとして、８ＰＳＫ位相検出部３
は入力信号が８ＰＳＫ変調信号であるものとして、再生
したキャリアの位相誤差を検出し、８ＰＳＫ周波数検出
部４が、入力信号が８ＰＳＫ変調信号であるものとし
て、再生したキャリアの周波数誤差を検出する。セレク
タ５が、ＢＰＳＫ位相検出部２および８ＰＳＫ位相検出
部３により検出された位相誤差のいずれかを選択し、キ
ャリア再生部２１が、選択された位相誤差および周波数
誤差に基づいて位相を調整してキャリアを再生する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＳＫ（Phase
Shift Keying）復調回路に設けられ、異なるＭ値を有す
る複数のＰＳＫ変調信号が混在する入力信号からキャリ
アを再生するキャリア再生回路、および入力信号に基づ
いてキャリア再生回路の負帰還ループの状態がロック状
態であることを検出するロック検出回路に関するもので
ある。
Shift Keying）復調回路に設けられ、異なるＭ値を有す
る複数のＰＳＫ変調信号が混在する入力信号からキャリ
アを再生するキャリア再生回路、および入力信号に基づ
いてキャリア再生回路の負帰還ループの状態がロック状
態であることを検出するロック検出回路に関するもので
ある。
【０００２】
【図１】図１０は、従来のキャリア再生回路の構成例を
示すブロック図である。図１０において、１０１はＰＳ
Ｋ変調信号を直交変換した複素信号（Ｉ，Ｑ）と数値制
御発振器１１１からの信号とを乗算してキャリアを再生
する乗算器であり、１０２は再生されたキャリアの位相
誤差を検出する位相検出部であり、１０４は再生された
キャリアの周波数誤差を検出する周波数検出部であり、
１０６は位相誤差に所定の値ｐｇａｉｎを乗算する乗算
器であり、１０７は周波数誤差に所定の値ｆｇａｉｎを
乗算する乗算器であり、１０８は乗算器１０６の演算結
果と乗算器１０７の演算結果とを加算する加算器であ
り、１０９は加算器１０８の出力に対するループフィル
タであり、１１０はループフィルタ１０９の出力を累積
するアキュムレータであり、１１１はアキュムレータ１
１０の出力値に応じた周波数の信号を生成する数値制御
発振器（ＮＣＯ）である。
示すブロック図である。図１０において、１０１はＰＳ
Ｋ変調信号を直交変換した複素信号（Ｉ，Ｑ）と数値制
御発振器１１１からの信号とを乗算してキャリアを再生
する乗算器であり、１０２は再生されたキャリアの位相
誤差を検出する位相検出部であり、１０４は再生された
キャリアの周波数誤差を検出する周波数検出部であり、
１０６は位相誤差に所定の値ｐｇａｉｎを乗算する乗算
器であり、１０７は周波数誤差に所定の値ｆｇａｉｎを
乗算する乗算器であり、１０８は乗算器１０６の演算結
果と乗算器１０７の演算結果とを加算する加算器であ
り、１０９は加算器１０８の出力に対するループフィル
タであり、１１０はループフィルタ１０９の出力を累積
するアキュムレータであり、１１１はアキュムレータ１
１０の出力値に応じた周波数の信号を生成する数値制御
発振器（ＮＣＯ）である。
【０００３】次に動作について説明する。この従来のキ
ャリア再生回路は、負帰還ループを構成しており、単一
のＭ値のＰＳＫ変調信号が入力信号である場合に、ロッ
ク状態ではキャリアを連続的に再生する。
ャリア再生回路は、負帰還ループを構成しており、単一
のＭ値のＰＳＫ変調信号が入力信号である場合に、ロッ
ク状態ではキャリアを連続的に再生する。
【０００４】まず、乗算器１０１は複素信号（Ｉ，Ｑ）
と数値制御発振器１１１からの信号とを乗算して、乗算
後の信号を、再生したキャリアとして出力する。再生さ
れたキャリアから、位相検出部１０２により位相誤差が
検出される。図１１はＢＰＳＫ変調信号の位相から位相
誤差を検出する際の位相検出部１０２の特性を示す図で
ある。また、周波数検出部１０４により周波数誤差が検
出される。乗算器１０６はその位相誤差に所定の値ｐｇ
ａｉｎを乗算し、乗算器１０７は周波数誤差に所定の値
ｆｇａｉｎを乗算し、加算器１０８は乗算器１０６の演
算結果と乗算器１０７の演算結果とを加算する。
と数値制御発振器１１１からの信号とを乗算して、乗算
後の信号を、再生したキャリアとして出力する。再生さ
れたキャリアから、位相検出部１０２により位相誤差が
検出される。図１１はＢＰＳＫ変調信号の位相から位相
誤差を検出する際の位相検出部１０２の特性を示す図で
ある。また、周波数検出部１０４により周波数誤差が検
出される。乗算器１０６はその位相誤差に所定の値ｐｇ
ａｉｎを乗算し、乗算器１０７は周波数誤差に所定の値
ｆｇａｉｎを乗算し、加算器１０８は乗算器１０６の演
算結果と乗算器１０７の演算結果とを加算する。
【０００５】ループフィルタ１０９は加算器１０８の出
力に対して所定のフィルタ特性でローパスフィルタとし
てフィルタリングを実行し、アキュムレータ１１０はル
ープフィルタ１０９の出力を累積し、ＮＣＯ１１１はア
キュムレータ１１０の出力値に応じた周波数の信号を生
成し、乗算器１０１に供給する。
力に対して所定のフィルタ特性でローパスフィルタとし
てフィルタリングを実行し、アキュムレータ１１０はル
ープフィルタ１０９の出力を累積し、ＮＣＯ１１１はア
キュムレータ１１０の出力値に応じた周波数の信号を生
成し、乗算器１０１に供給する。
【０００６】これにより、位相誤差および周波数誤差が
小さくなるように負帰還がかかり、ロック状態に移行す
ると、安定してキャリアが再生される。
小さくなるように負帰還がかかり、ロック状態に移行す
ると、安定してキャリアが再生される。
【０００７】このように上記回路では、ＰＳＫ変調信号
の変調時のＭ値が一定である場合には、問題なくキャリ
アを再生することができる。
の変調時のＭ値が一定である場合には、問題なくキャリ
アを再生することができる。
【０００８】しかしながら、例えば日本のＢＳ（Broadc
ast Satellite)システムで使用されるような、ＢＰＳＫ
変調信号、ＱＰＳＫ変調信号、８ＰＳＫ変調信号などの
Ｍ値の異なるＰＳＫ変調信号が混在した入力信号の場
合、このままではロック状態に収束させることが困難に
なり、キャリアを安定して再生することが困難である。
ast Satellite)システムで使用されるような、ＢＰＳＫ
変調信号、ＱＰＳＫ変調信号、８ＰＳＫ変調信号などの
Ｍ値の異なるＰＳＫ変調信号が混在した入力信号の場
合、このままではロック状態に収束させることが困難に
なり、キャリアを安定して再生することが困難である。
【０００９】そこで、図１０の従来のキャリア再生回路
を、所定の１つのＭ値のＰＳＫ変調信号（例えばＢＰＳ
Ｋ変調信号）に対応する回路として構成し、さらに、入
力されたＰＳＫ変調信号がそのＭ値のものであるか否か
を監視し、図１２に示すように、入力信号のＭ値がその
Ｍ値である場合のみ、所定の値ｐｇａｉｎ，ｆｇａｉｎ
を非ゼロに設定して、そのＭ値のＰＳＫ変調信号につい
ての複素信号のみを選択してキャリアを再生することが
考えられる。なお、図１２は入力信号のＭ値に対応した
ｐｇａｉｎおよびｆｇａｉｎの設定について説明する図
である。
を、所定の１つのＭ値のＰＳＫ変調信号（例えばＢＰＳ
Ｋ変調信号）に対応する回路として構成し、さらに、入
力されたＰＳＫ変調信号がそのＭ値のものであるか否か
を監視し、図１２に示すように、入力信号のＭ値がその
Ｍ値である場合のみ、所定の値ｐｇａｉｎ，ｆｇａｉｎ
を非ゼロに設定して、そのＭ値のＰＳＫ変調信号につい
ての複素信号のみを選択してキャリアを再生することが
考えられる。なお、図１２は入力信号のＭ値に対応した
ｐｇａｉｎおよびｆｇａｉｎの設定について説明する図
である。
【００１０】ここで、Ｍ＝２，４，８の場合、すなわち
ＢＰＳＫ変調信号、ＱＰＳＫ変調信号および８ＰＳＫ変
調信号の場合の符号点配置について説明する。図１３
は、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、および８Ｐ
ＳＫ変調信号のＩ−Ｑ平面における符号点配置を示す図
である。図１３における丸印のマークが各変調信号の符
号点である。このとき、ＢＰＳＫ変調信号、ＱＰＳＫ変
調信号、および８ＰＳＫ変調信号の位相誤差の電力をＥ
Ｂ、ＥＱおよびＥ８とし、各電力が最小になる位相誤差
をθｅｑ，Ｂ、θｅｑ，Ｑおよびθｅｑ，８とすると、
各位相誤差θｅｑ ，Ｂ，θｅｑ，Ｑ，θｅｑ，８は、式
（１）、式（２）および式（３）に示すようになる。
ＢＰＳＫ変調信号、ＱＰＳＫ変調信号および８ＰＳＫ変
調信号の場合の符号点配置について説明する。図１３
は、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、および８Ｐ
ＳＫ変調信号のＩ−Ｑ平面における符号点配置を示す図
である。図１３における丸印のマークが各変調信号の符
号点である。このとき、ＢＰＳＫ変調信号、ＱＰＳＫ変
調信号、および８ＰＳＫ変調信号の位相誤差の電力をＥ
Ｂ、ＥＱおよびＥ８とし、各電力が最小になる位相誤差
をθｅｑ，Ｂ、θｅｑ，Ｑおよびθｅｑ，８とすると、
各位相誤差θｅｑ ，Ｂ，θｅｑ，Ｑ，θｅｑ，８は、式
（１）、式（２）および式（３）に示すようになる。
【数１】
【数２】
【数３】
【００１１】次に、図１４は、従来のロック検出回路の
構成例を示すブロック図である。図１４において、１４
１はＢＰＳＫ変調信号の直交検波後の複素信号（Ｉ，
Ｑ）のＩ−Ｑ平面上における位置が後述の参照領域に存
在するか否かを判定するＢＰＳＫ領域検出部であり、１
４２は加算器であり、１４３は遅延回路であり、１４４
は比較器である。
構成例を示すブロック図である。図１４において、１４
１はＢＰＳＫ変調信号の直交検波後の複素信号（Ｉ，
Ｑ）のＩ−Ｑ平面上における位置が後述の参照領域に存
在するか否かを判定するＢＰＳＫ領域検出部であり、１
４２は加算器であり、１４３は遅延回路であり、１４４
は比較器である。
【００１２】次に動作について説明する。図１５は、Ｂ
ＰＳＫ変調信号についてのＩ−Ｑ平面における参照領域
を示す図である。
ＰＳＫ変調信号についてのＩ−Ｑ平面における参照領域
を示す図である。
【００１３】ＢＰＳＫ領域検出部１４１では、まず、図
１５に示すように、Ｉ−Ｑ平面を４つの角度領域に分割
し、−π／４からπ／４までの領域および３π／４から
５π／４までの領域が参照領域とされる。すなわち、ｉ
を０からＭ−１のいずれかの正数として、（４ｉ−１）
π／（２Ｍ）から（４ｉ＋１）π／（２Ｍ）までの角度
領域が参照領域とされる。ＢＰＳＫ変調信号の場合、Ｍ
＝２であるので、−π／４からπ／４までの角度領域
（ｉ＝０）、および３π／４から５π／４までの角度領
域（ｉ＝１）が参照領域になる。
１５に示すように、Ｉ−Ｑ平面を４つの角度領域に分割
し、−π／４からπ／４までの領域および３π／４から
５π／４までの領域が参照領域とされる。すなわち、ｉ
を０からＭ−１のいずれかの正数として、（４ｉ−１）
π／（２Ｍ）から（４ｉ＋１）π／（２Ｍ）までの角度
領域が参照領域とされる。ＢＰＳＫ変調信号の場合、Ｍ
＝２であるので、−π／４からπ／４までの角度領域
（ｉ＝０）、および３π／４から５π／４までの角度領
域（ｉ＝１）が参照領域になる。
【００１４】そして、ＢＰＳＫ領域検出部１４１は、供
給された複素信号のＩ−Ｑ平面上での位置を計算し、そ
の位置が参照領域に存在するか否かを判定し、その位置
が参照領域に存在する場合には、＋１を出力し、そうで
ない場合には、−１を出力する。
給された複素信号のＩ−Ｑ平面上での位置を計算し、そ
の位置が参照領域に存在するか否かを判定し、その位置
が参照領域に存在する場合には、＋１を出力し、そうで
ない場合には、−１を出力する。
【００１５】加算器１４２および遅延回路１４３は、Ｂ
ＰＳＫ領域検出部１４１からの値を累積し、その累積値
を比較器１４４に供給する。比較器１４４は、その累積
値が所定の閾値以上であるか否かを判定し、その累積値
が所定の閾値以上である場合には、ロック状態である旨
の信号を出力する。
ＰＳＫ領域検出部１４１からの値を累積し、その累積値
を比較器１４４に供給する。比較器１４４は、その累積
値が所定の閾値以上であるか否かを判定し、その累積値
が所定の閾値以上である場合には、ロック状態である旨
の信号を出力する。
【００１６】すなわち、参照領域内に存在する変調信号
（ＢＰＳＫ変調信号である確率の高い信号）がそうでな
い変調信号より所定の量だけ多く検出された場合、ＢＰ
ＳＫ変調信号用の従来のキャリア再生回路では負帰還ル
ープの状態がロック状態に移行したと判断される。
（ＢＰＳＫ変調信号である確率の高い信号）がそうでな
い変調信号より所定の量だけ多く検出された場合、ＢＰ
ＳＫ変調信号用の従来のキャリア再生回路では負帰還ル
ープの状態がロック状態に移行したと判断される。
【００１７】例えば、キャリア再生回路における乗算器
１０１による乗算後の複素信号の存在位置がＩ−Ｑ平面
で反時計回りに回転する場合、その位相が０〜π／２で
ある範囲では、位相が最も近い符号位置（位相＝０）か
ら遠ざかっていくので、位相誤差が負の値で減少してい
き、周波数誤差は負となり、位相がπ／２〜πである範
囲では、位相が最も近い符号位置（位相＝π）に近づい
ていくので、位相誤差が正の値で減少していき、周波数
誤差は負となる。
１０１による乗算後の複素信号の存在位置がＩ−Ｑ平面
で反時計回りに回転する場合、その位相が０〜π／２で
ある範囲では、位相が最も近い符号位置（位相＝０）か
ら遠ざかっていくので、位相誤差が負の値で減少してい
き、周波数誤差は負となり、位相がπ／２〜πである範
囲では、位相が最も近い符号位置（位相＝π）に近づい
ていくので、位相誤差が正の値で減少していき、周波数
誤差は負となる。
【００１８】また、キャリア再生回路における負帰還ル
ープの状態がプルイン状態である場合には、乗算器１０
１による乗算後の複素信号の存在位置が参照領域ではな
い領域（非参照領域）に存在することがあるが、負帰還
ループの状態がロック状態である場合には、乗算器１０
１による乗算後の複素信号の存在位置が参照領域に存在
することが多くなる。図１６は従来のロック検出回路の
遅延回路１４３の出力値の推移の一例を示す図である。
図１６に示すように、遅延回路１４３の出力値（すなわ
ち、ＢＰＳＫ領域検出部１４１の出力の累積値）は、プ
ルイン状態では、振動しながら減少していき、ロック状
態に移行すると、増加していく。
ープの状態がプルイン状態である場合には、乗算器１０
１による乗算後の複素信号の存在位置が参照領域ではな
い領域（非参照領域）に存在することがあるが、負帰還
ループの状態がロック状態である場合には、乗算器１０
１による乗算後の複素信号の存在位置が参照領域に存在
することが多くなる。図１６は従来のロック検出回路の
遅延回路１４３の出力値の推移の一例を示す図である。
図１６に示すように、遅延回路１４３の出力値（すなわ
ち、ＢＰＳＫ領域検出部１４１の出力の累積値）は、プ
ルイン状態では、振動しながら減少していき、ロック状
態に移行すると、増加していく。
【００１９】
【発明が解決しようとする課題】従来のキャリア再生回
路は以上のように構成されているので、いずれかのＭ値
のＰＳＫ変調信号からのキャリアを再生することができ
るものの、異なるＭ値の複数のＰＳＫ変調信号が混在す
る場合にも簡単な回路構成でキャリアを再生することが
困難であるなどの課題があった。
路は以上のように構成されているので、いずれかのＭ値
のＰＳＫ変調信号からのキャリアを再生することができ
るものの、異なるＭ値の複数のＰＳＫ変調信号が混在す
る場合にも簡単な回路構成でキャリアを再生することが
困難であるなどの課題があった。
【００２０】なお、変調信号にＭ値を示すデータを逐次
埋め込んでおくようにして、復調時にそのデータに基づ
いてＭ値を判別し、そのＭ値に応じたキャリア再生回路
でキャリアを再生することが考えられるが、変調時にそ
のようなデータを埋め込むための処理や回路が必要にな
るとともに、復調時にそのようなデータを検出してキャ
リア再生回路を切り替えるための処理や回路が必要にな
るので、回路規模や処理時間を低減することが困難であ
るなどの課題があった。
埋め込んでおくようにして、復調時にそのデータに基づ
いてＭ値を判別し、そのＭ値に応じたキャリア再生回路
でキャリアを再生することが考えられるが、変調時にそ
のようなデータを埋め込むための処理や回路が必要にな
るとともに、復調時にそのようなデータを検出してキャ
リア再生回路を切り替えるための処理や回路が必要にな
るので、回路規模や処理時間を低減することが困難であ
るなどの課題があった。
【００２１】この発明は上記のような課題を解決するた
めになされたもので、入力信号が最小のＭ値のＰＳＫ変
調信号であるものとして、再生したキャリアの位相誤差
を検出する第１の位相検出部と、入力信号が最大のＭ値
のＰＳＫ変調信号であるものとして、再生したキャリア
の位相誤差を検出する第２の位相検出部と、入力信号が
最大のＭ値のＰＳＫ変調信号であるものとして、再生し
たキャリアの周波数誤差を検出する周波数検出部と、第
１の位相検出部により検出された位相誤差および前記第
２の位相検出部により検出された位相誤差のいずれかを
選択する選択部と、選択部により選択された位相誤差お
よび周波数検出部により検出された周波数誤差に基づい
て位相を調整してキャリアを再生するキャリア再生部と
を備えるようにして、２つの位相検出部および１つの周
波数検出部で済み、回路規模の小さいキャリア再生回路
およびロック検出回路を得ることを目的とする。
めになされたもので、入力信号が最小のＭ値のＰＳＫ変
調信号であるものとして、再生したキャリアの位相誤差
を検出する第１の位相検出部と、入力信号が最大のＭ値
のＰＳＫ変調信号であるものとして、再生したキャリア
の位相誤差を検出する第２の位相検出部と、入力信号が
最大のＭ値のＰＳＫ変調信号であるものとして、再生し
たキャリアの周波数誤差を検出する周波数検出部と、第
１の位相検出部により検出された位相誤差および前記第
２の位相検出部により検出された位相誤差のいずれかを
選択する選択部と、選択部により選択された位相誤差お
よび周波数検出部により検出された周波数誤差に基づい
て位相を調整してキャリアを再生するキャリア再生部と
を備えるようにして、２つの位相検出部および１つの周
波数検出部で済み、回路規模の小さいキャリア再生回路
およびロック検出回路を得ることを目的とする。
【００２２】
【課題を解決するための手段】この発明に係るキャリア
再生回路は、入力信号が最小のＭ値のＰＳＫ変調信号で
あるものとして、再生したキャリアの位相誤差を検出す
る第１の位相検出部と、入力信号が最大のＭ値のＰＳＫ
変調信号であるものとして、再生したキャリアの位相誤
差を検出する第２の位相検出部と、入力信号が最大のＭ
値のＰＳＫ変調信号であるものとして、再生したキャリ
アの周波数誤差を検出する周波数検出部と、第１の位相
検出部により検出された位相誤差および第２の位相検出
部により検出された位相誤差のいずれかを選択する選択
部と、選択部により選択された位相誤差および周波数検
出部により検出された周波数誤差に基づいて位相を調整
してキャリアを再生するキャリア再生部とを備えるもの
である。
再生回路は、入力信号が最小のＭ値のＰＳＫ変調信号で
あるものとして、再生したキャリアの位相誤差を検出す
る第１の位相検出部と、入力信号が最大のＭ値のＰＳＫ
変調信号であるものとして、再生したキャリアの位相誤
差を検出する第２の位相検出部と、入力信号が最大のＭ
値のＰＳＫ変調信号であるものとして、再生したキャリ
アの周波数誤差を検出する周波数検出部と、第１の位相
検出部により検出された位相誤差および第２の位相検出
部により検出された位相誤差のいずれかを選択する選択
部と、選択部により選択された位相誤差および周波数検
出部により検出された周波数誤差に基づいて位相を調整
してキャリアを再生するキャリア再生部とを備えるもの
である。
【００２３】この発明に係るキャリア再生回路は、選択
部により選択された位相誤差の大きさを調節する第１の
調節手段と、周波数誤差の大きさを調節する第２の調節
手段と、第１の調節手段による調節後の位相誤差および
第２の調節手段による調節後の周波数誤差の和を計算す
る加算器と、加算器の演算結果を供給されるループフィ
ルタと、ループフィルタの出力値を累積するアキュムレ
ータと、アキュムレータの出力値に応じた周波数の誤差
信号を生成する発振手段と、発振手段により生成された
誤差信号を入力信号に乗算してキャリアを再生する乗算
器とをキャリア再生部に有するものである。
部により選択された位相誤差の大きさを調節する第１の
調節手段と、周波数誤差の大きさを調節する第２の調節
手段と、第１の調節手段による調節後の位相誤差および
第２の調節手段による調節後の周波数誤差の和を計算す
る加算器と、加算器の演算結果を供給されるループフィ
ルタと、ループフィルタの出力値を累積するアキュムレ
ータと、アキュムレータの出力値に応じた周波数の誤差
信号を生成する発振手段と、発振手段により生成された
誤差信号を入力信号に乗算してキャリアを再生する乗算
器とをキャリア再生部に有するものである。
【００２４】この発明に係るキャリア再生回路は、第１
の位相検出部、第２の位相検出部、周波数検出部、選択
部およびキャリア再生部が負帰還ループを構成し、選択
部が、負帰還ループがプルイン状態である場合には、第
１の位相検出部による位相誤差を選択し、負帰還ループ
がロック状態である場合には、第２の位相検出部による
位相誤差を選択するようにしたものである。
の位相検出部、第２の位相検出部、周波数検出部、選択
部およびキャリア再生部が負帰還ループを構成し、選択
部が、負帰還ループがプルイン状態である場合には、第
１の位相検出部による位相誤差を選択し、負帰還ループ
がロック状態である場合には、第２の位相検出部による
位相誤差を選択するようにしたものである。
【００２５】この発明に係るキャリア再生回路は、選択
部が、入力信号に基づいて負帰還ループの状態がロック
状態であることを検出するロック検出回路を有し、ロッ
ク検出回路が、異なるＭ値の複数のＰＳＫ変調信号が混
在する入力複素信号についての最小のＭ値の２倍の数に
複素平面を分割した角度領域のうちの所定のＭ個の角度
領域に再生したキャリアが存在するか否かを判定する判
定手段と、判定手段による判定結果を累積する累積手段
と、累積手段による判定結果の累積に基づいてキャリア
再生回路の負帰還ループの状態がロック状態であるか否
かを判定するロック検出手段とを有するものである。
部が、入力信号に基づいて負帰還ループの状態がロック
状態であることを検出するロック検出回路を有し、ロッ
ク検出回路が、異なるＭ値の複数のＰＳＫ変調信号が混
在する入力複素信号についての最小のＭ値の２倍の数に
複素平面を分割した角度領域のうちの所定のＭ個の角度
領域に再生したキャリアが存在するか否かを判定する判
定手段と、判定手段による判定結果を累積する累積手段
と、累積手段による判定結果の累積に基づいてキャリア
再生回路の負帰還ループの状態がロック状態であるか否
かを判定するロック検出手段とを有するものである。
【００２６】この発明に係るロック検出回路は、異なる
Ｍ値の複数のＰＳＫ変調信号が混在する入力複素信号に
ついての最小のＭ値の２倍の数に複素平面を分割した角
度領域のうちの所定のＭ個の角度領域にキャリア再生回
路により再生されたキャリアが存在するか否かを判定す
る判定手段と、判定手段による判定結果を累積する累積
手段と、累積手段による判定結果の累積に基づいてキャ
リア再生回路の負帰還ループの状態がロック状態である
か否かを判定するロック検出手段とを備えるものであ
る。
Ｍ値の複数のＰＳＫ変調信号が混在する入力複素信号に
ついての最小のＭ値の２倍の数に複素平面を分割した角
度領域のうちの所定のＭ個の角度領域にキャリア再生回
路により再生されたキャリアが存在するか否かを判定す
る判定手段と、判定手段による判定結果を累積する累積
手段と、累積手段による判定結果の累積に基づいてキャ
リア再生回路の負帰還ループの状態がロック状態である
か否かを判定するロック検出手段とを備えるものであ
る。
【００２７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるキ
ャリア再生回路の構成を示すブロック図である。図１に
おいて、１はＮＣＯ１１により生成された誤差信号を入
力信号を直交変換した複素信号（Ｉ，Ｑ）に乗算してキ
ャリアを再生する乗算器であり、２は入力信号がＢＰＳ
Ｋ変調信号であるものとして、再生したキャリアの位相
誤差θＢを検出するＢＰＳＫ位相検出部（第１の位相検
出部）であり、３は入力信号が８ＰＳＫ変調信号である
ものとして、再生したキャリアの位相誤差θ８を検出す
る８ＰＳＫ位相検出部（第２の位相検出部）であり、４
は入力信号が８ＰＳＫ変調信号であるものとして、再生
したキャリアの周波数誤差Ψ８を検出する８ＰＳＫ周波
数検出部（周波数検出部）である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるキ
ャリア再生回路の構成を示すブロック図である。図１に
おいて、１はＮＣＯ１１により生成された誤差信号を入
力信号を直交変換した複素信号（Ｉ，Ｑ）に乗算してキ
ャリアを再生する乗算器であり、２は入力信号がＢＰＳ
Ｋ変調信号であるものとして、再生したキャリアの位相
誤差θＢを検出するＢＰＳＫ位相検出部（第１の位相検
出部）であり、３は入力信号が８ＰＳＫ変調信号である
ものとして、再生したキャリアの位相誤差θ８を検出す
る８ＰＳＫ位相検出部（第２の位相検出部）であり、４
は入力信号が８ＰＳＫ変調信号であるものとして、再生
したキャリアの周波数誤差Ψ８を検出する８ＰＳＫ周波
数検出部（周波数検出部）である。
【００２８】また、５はＢＰＳＫ位相検出部２により検
出された位相誤差および８ＰＳＫ位相検出部３により検
出された位相誤差のいずれかを選択するセレクタであ
り、６はセレクタ５により選択された位相誤差に所定の
値ｐｇａｉｎを乗算する乗算器（第１の調節手段）であ
り、７は周波数誤差に所定の値ｆｇａｉｎを乗算する乗
算器（第２の調節手段）であり、８は乗算器６の出力お
よび乗算器７の出力の和を計算する加算器である。
出された位相誤差および８ＰＳＫ位相検出部３により検
出された位相誤差のいずれかを選択するセレクタであ
り、６はセレクタ５により選択された位相誤差に所定の
値ｐｇａｉｎを乗算する乗算器（第１の調節手段）であ
り、７は周波数誤差に所定の値ｆｇａｉｎを乗算する乗
算器（第２の調節手段）であり、８は乗算器６の出力お
よび乗算器７の出力の和を計算する加算器である。
【００２９】さらに、９は加算器８の演算結果に対して
所定のフィルタ特性でフィルタリングを実行するループ
フィルタであり、１０はループフィルタ９の出力値を累
積するアキュムレータであり、１１はアキュムレータ１
０の出力値に応じた周波数の誤差信号を生成するＮＣＯ
（発振手段）である。
所定のフィルタ特性でフィルタリングを実行するループ
フィルタであり、１０はループフィルタ９の出力値を累
積するアキュムレータであり、１１はアキュムレータ１
０の出力値に応じた周波数の誤差信号を生成するＮＣＯ
（発振手段）である。
【００３０】さらに、１２は再生したキャリアに基づい
て負帰還ループの状態を検出し、負帰還ループがプルイ
ン状態である場合には、ＢＰＳＫ位相検出部２による位
相誤差を選択し、負帰還ループがロック状態である場合
には、８ＰＳＫ位相検出部３による位相誤差をセレクタ
５に選択させるロック検出回路である。
て負帰還ループの状態を検出し、負帰還ループがプルイ
ン状態である場合には、ＢＰＳＫ位相検出部２による位
相誤差を選択し、負帰還ループがロック状態である場合
には、８ＰＳＫ位相検出部３による位相誤差をセレクタ
５に選択させるロック検出回路である。
【００３１】なお、２１は、乗算器６，７、加算器８、
ループフィルタ９、アキュムレータ１０、ＮＣＯ１１お
よび乗算器１で構成され、セレクタ５により選択された
位相誤差および８ＰＳＫ周波数検出部４により検出され
た周波数誤差に基づいて位相を調整してキャリアを再生
するキャリア再生部であり、２２はロック検出回路１２
およびセレクタ５で構成される選択部である。
ループフィルタ９、アキュムレータ１０、ＮＣＯ１１お
よび乗算器１で構成され、セレクタ５により選択された
位相誤差および８ＰＳＫ周波数検出部４により検出され
た周波数誤差に基づいて位相を調整してキャリアを再生
するキャリア再生部であり、２２はロック検出回路１２
およびセレクタ５で構成される選択部である。
【００３２】次に動作について説明する。このキャリア
再生回路では、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号お
よび８ＰＳＫ変調信号、すなわち、Ｍ値が２，４，８で
あるＭ値ＰＳＫ変調信号が混在する入力信号からキャリ
アが再生される。したがって、実施の形態１では、最小
のＭ値は２であり、最大のＭ値は８である。
再生回路では、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号お
よび８ＰＳＫ変調信号、すなわち、Ｍ値が２，４，８で
あるＭ値ＰＳＫ変調信号が混在する入力信号からキャリ
アが再生される。したがって、実施の形態１では、最小
のＭ値は２であり、最大のＭ値は８である。
【００３３】乗算器１はＮＣＯ１１により生成された誤
差信号を複素信号に乗算してキャリアを再生する。
差信号を複素信号に乗算してキャリアを再生する。
【００３４】ＢＰＳＫ位相検出部２は入力信号がＢＰＳ
Ｋ変調信号であるものとして、再生したキャリアの位相
誤差θＢを検出する。なお、再生されたキャリアの位相
θとＢＰＳＫ位相検出部２により検出される位相誤差θ
Ｂとの関係は、図１１に示すようになる。
Ｋ変調信号であるものとして、再生したキャリアの位相
誤差θＢを検出する。なお、再生されたキャリアの位相
θとＢＰＳＫ位相検出部２により検出される位相誤差θ
Ｂとの関係は、図１１に示すようになる。
【００３５】また、８ＰＳＫ位相検出部３は入力信号が
８ＰＳＫ変調信号であるものとして、再生したキャリア
の位相誤差θ８を検出する。図２は再生されたキャリア
の位相θと８ＰＳＫ位相検出部３により検出される位相
誤差θ８との関係を示す図である。
８ＰＳＫ変調信号であるものとして、再生したキャリア
の位相誤差θ８を検出する。図２は再生されたキャリア
の位相θと８ＰＳＫ位相検出部３により検出される位相
誤差θ８との関係を示す図である。
【００３６】さらに、８ＰＳＫ周波数検出部４は入力信
号が８ＰＳＫ変調信号であるものとして、再生したキャ
リアの周波数誤差Ψ８を検出する。図３は再生されたキ
ャリアの周波数Ψと８ＰＳＫ周波数検出部４により検出
される周波数誤差Ψ８との関係を示す図である。
号が８ＰＳＫ変調信号であるものとして、再生したキャ
リアの周波数誤差Ψ８を検出する。図３は再生されたキ
ャリアの周波数Ψと８ＰＳＫ周波数検出部４により検出
される周波数誤差Ψ８との関係を示す図である。
【００３７】一方、ロック検出回路１２は再生したキャ
リアに基づいて負帰還ループの状態を検出し、負帰還ル
ープの状態がロック状態であるか否かを判定する。そし
て、ロック検出回路１２は、負帰還ループがプルイン状
態である場合には、ＢＰＳＫ位相検出部２による位相誤
差θＢを、負帰還ループがロック状態である場合には、
８ＰＳＫ位相検出部３による位相誤差θ８をセレクタ５
に選択させる。セレクタ５は、ロック検出回路１２によ
る制御に応じて、ＢＰＳＫ位相検出部２により検出され
た位相誤差および８ＰＳＫ位相検出部３により検出され
た位相誤差のいずれかを選択する。図４はロック検出回
路１２の動作を説明する図である。図４に示すように、
ロック検出回路１２によりロック状態が検出されると、
負帰還ループで使用される位相誤差が、ＢＰＳＫ位相検
出部２により検出された位相誤差θＢから８ＰＳＫ位相
検出部３により検出された位相誤差θ８へ切り替えられ
る。なお、周波数誤差については、８ＰＳＫ周波数検出
部４により検出されたものがプルイン状態およびロック
状態を通じて使用される。
リアに基づいて負帰還ループの状態を検出し、負帰還ル
ープの状態がロック状態であるか否かを判定する。そし
て、ロック検出回路１２は、負帰還ループがプルイン状
態である場合には、ＢＰＳＫ位相検出部２による位相誤
差θＢを、負帰還ループがロック状態である場合には、
８ＰＳＫ位相検出部３による位相誤差θ８をセレクタ５
に選択させる。セレクタ５は、ロック検出回路１２によ
る制御に応じて、ＢＰＳＫ位相検出部２により検出され
た位相誤差および８ＰＳＫ位相検出部３により検出され
た位相誤差のいずれかを選択する。図４はロック検出回
路１２の動作を説明する図である。図４に示すように、
ロック検出回路１２によりロック状態が検出されると、
負帰還ループで使用される位相誤差が、ＢＰＳＫ位相検
出部２により検出された位相誤差θＢから８ＰＳＫ位相
検出部３により検出された位相誤差θ８へ切り替えられ
る。なお、周波数誤差については、８ＰＳＫ周波数検出
部４により検出されたものがプルイン状態およびロック
状態を通じて使用される。
【００３８】そして、乗算器６はセレクタ５により選択
された位相誤差に所定の値ｐｇａｉｎを乗算し、乗算器
７は周波数誤差に所定の値ｆｇａｉｎを乗算し、加算器
８は、乗算器６の出力および乗算器７の出力の和を計算
する。なお、値ｐｇａｉｎ，ｆｇａｉｎは、一定の値で
もよく、負帰還ループの状態に応じて最適な値としても
よい。
された位相誤差に所定の値ｐｇａｉｎを乗算し、乗算器
７は周波数誤差に所定の値ｆｇａｉｎを乗算し、加算器
８は、乗算器６の出力および乗算器７の出力の和を計算
する。なお、値ｐｇａｉｎ，ｆｇａｉｎは、一定の値で
もよく、負帰還ループの状態に応じて最適な値としても
よい。
【００３９】ループフィルタ９は、例えばローパスフィ
ルタとして機能し、加算器８の演算結果に対して所定の
フィルタ特性でフィルタリングを実行する。アキュムレ
ータ１０はループフィルタ９の出力値を累積し、ＮＣＯ
１１はアキュムレータ１０の出力値に応じた周波数の誤
差信号を生成する。
ルタとして機能し、加算器８の演算結果に対して所定の
フィルタ特性でフィルタリングを実行する。アキュムレ
ータ１０はループフィルタ９の出力値を累積し、ＮＣＯ
１１はアキュムレータ１０の出力値に応じた周波数の誤
差信号を生成する。
【００４０】これにより、位相誤差および周波数誤差が
小さくなるように負帰還がかかり、ロック状態に移行す
ると、安定してキャリアが再生される。
小さくなるように負帰還がかかり、ロック状態に移行す
ると、安定してキャリアが再生される。
【００４１】負帰還ループがプルイン状態である場合、
ＢＰＳＫ位相検出部２は、入力信号がすべてＢＰＳＫ変
調信号であるものとして、ＢＰＳＫ変調信号、ＱＰＳＫ
変調信号および８ＰＳＫ変調信号の位相誤差を検出す
る。図５および図６はＢＰＳＫ変調信号、ＱＰＳＫ変調
信号および８ＰＳＫ変調信号の混合した入力信号につい
て再生したキャリアの位相誤差をＢＰＳＫ位相検出部に
より検出する場合の各信号の符号点を示す図である。な
お、今の場合、１６ＰＳＫ変調信号は混合されていない
が、１６ＰＳＫ変調信号が混合されている場合には、１
６ＰＳＫ変調信号の符号点配置は図５に示すようにな
る。
ＢＰＳＫ位相検出部２は、入力信号がすべてＢＰＳＫ変
調信号であるものとして、ＢＰＳＫ変調信号、ＱＰＳＫ
変調信号および８ＰＳＫ変調信号の位相誤差を検出す
る。図５および図６はＢＰＳＫ変調信号、ＱＰＳＫ変調
信号および８ＰＳＫ変調信号の混合した入力信号につい
て再生したキャリアの位相誤差をＢＰＳＫ位相検出部に
より検出する場合の各信号の符号点を示す図である。な
お、今の場合、１６ＰＳＫ変調信号は混合されていない
が、１６ＰＳＫ変調信号が混合されている場合には、１
６ＰＳＫ変調信号の符号点配置は図５に示すようにな
る。
【００４２】ＢＰＳＫ変調信号、ＱＰＳＫ変調信号およ
び８ＰＳＫ変調信号の符号点は、それぞれ単独である場
合には図１３に示すようになるが、これらの位相誤差を
ＢＰＳＫ位相検出部２で検出する場合には、図５に示す
ようになる。すなわち、ＢＰＳＫ変調信号およびＱＰＳ
Ｋ変調信号の符号点は変化しないが、８ＰＳＫ変調信号
の符号点はπ／８だけシフトする。このときの、ＢＰＳ
Ｋ変調信号、ＱＰＳＫ変調信号および８ＰＳＫ変調信号
の混合した入力信号の位相誤差の電力Ｅは、式（４）に
示すようになる。 Ｅ＝ＰＢＥＢ＋ＰＱＥＱ＋Ｐ８Ｅ８ ・・・（４） ここで、ＰＢは入力信号のうちのＢＰＳＫ変調信号の割
合であり、ＰＱは入力信号のうちのＱＰＳＫ変調信号の
割合であり、Ｐ８は入力信号のうちの８ＰＳＫ変調信号
の割合である（ＰＢ＋ＰＱ＋Ｐ８＝１）。また、ＥＢは
ＢＰＳＫ変調信号の位相誤差の電力であり、ＥＱはＱＰ
ＳＫ変調信号の位相誤差の電力であり、Ｅ８は８ＰＳＫ
変調信号の位相誤差の電力である。
び８ＰＳＫ変調信号の符号点は、それぞれ単独である場
合には図１３に示すようになるが、これらの位相誤差を
ＢＰＳＫ位相検出部２で検出する場合には、図５に示す
ようになる。すなわち、ＢＰＳＫ変調信号およびＱＰＳ
Ｋ変調信号の符号点は変化しないが、８ＰＳＫ変調信号
の符号点はπ／８だけシフトする。このときの、ＢＰＳ
Ｋ変調信号、ＱＰＳＫ変調信号および８ＰＳＫ変調信号
の混合した入力信号の位相誤差の電力Ｅは、式（４）に
示すようになる。 Ｅ＝ＰＢＥＢ＋ＰＱＥＱ＋Ｐ８Ｅ８ ・・・（４） ここで、ＰＢは入力信号のうちのＢＰＳＫ変調信号の割
合であり、ＰＱは入力信号のうちのＱＰＳＫ変調信号の
割合であり、Ｐ８は入力信号のうちの８ＰＳＫ変調信号
の割合である（ＰＢ＋ＰＱ＋Ｐ８＝１）。また、ＥＢは
ＢＰＳＫ変調信号の位相誤差の電力であり、ＥＱはＱＰ
ＳＫ変調信号の位相誤差の電力であり、Ｅ８は８ＰＳＫ
変調信号の位相誤差の電力である。
【００４３】なお、ＢＰＳＫ変調信号の位相誤差の電力
ＥＢ、およびＱＰＳＫ変調信号の位相誤差の電力Ｅ
Ｑは、この場合にも符号点配置が変化しないため、式
（１）および式（２）に示すものと同一である（ＥＢ＝
θ２、ＥＱ＝Δ２＋θ２）。
ＥＢ、およびＱＰＳＫ変調信号の位相誤差の電力Ｅ
Ｑは、この場合にも符号点配置が変化しないため、式
（１）および式（２）に示すものと同一である（ＥＢ＝
θ２、ＥＱ＝Δ２＋θ２）。
【００４４】一方、８ＰＳＫ変調信号の位相誤差の電力
Ｅ８は、この場合では符号点配置が変化するため、式
（５）に示すようになる。
Ｅ８は、この場合では符号点配置が変化するため、式
（５）に示すようになる。
【数４】
【００４５】したがって、式（１），（２），（４），
（５）に基づいて、入力信号の位相誤差の電力Ｅが最小
になる位相誤差θｅｑは、式（６）に示すようになる。
（５）に基づいて、入力信号の位相誤差の電力Ｅが最小
になる位相誤差θｅｑは、式（６）に示すようになる。
【数５】
【００４６】例えば、ＰＢ＝ＰＱ＝Ｐ８＝１／３の場
合、θｅｑ＝π／２４であり、ＰＢ＝ＰＱ＝０，Ｐ８＝
１の場合、θｅｑ＝π／８である。また、θｅｑは、０
〜π／８のいずれかの値になる。
合、θｅｑ＝π／２４であり、ＰＢ＝ＰＱ＝０，Ｐ８＝
１の場合、θｅｑ＝π／８である。また、θｅｑは、０
〜π／８のいずれかの値になる。
【００４７】つまり、ＢＰＳＫ変調信号、ＱＰＳＫ変調
信号および８ＰＳＫ変調信号の混合した入力信号の位相
誤差をＢＰＳＫ位相検出部２により検出すると、プルイ
ン状態では、対称性を考慮して、位相誤差θＢが−π／
８〜π／８または７π／８〜−７π／８の範囲にプルイ
ンされる。図７は、プルイン後に、再生されたキャリア
の位相誤差が出現する領域を示す図である。
信号および８ＰＳＫ変調信号の混合した入力信号の位相
誤差をＢＰＳＫ位相検出部２により検出すると、プルイ
ン状態では、対称性を考慮して、位相誤差θＢが−π／
８〜π／８または７π／８〜−７π／８の範囲にプルイ
ンされる。図７は、プルイン後に、再生されたキャリア
の位相誤差が出現する領域を示す図である。
【００４８】位相誤差θＢが−π／８〜π／８または７
π／８〜−７π／８の範囲にプルインされた後、ロック
状態に移行し、セレクタ５により８ＰＳＫ位相検出部３
により位相誤差θ８を検出するようにさせて、再生した
キャリアの位相を８ＰＳＫ変調信号の符号点の位相に収
束させ、再生したキャリアの位相誤差を０に収束させ
る。
π／８〜−７π／８の範囲にプルインされた後、ロック
状態に移行し、セレクタ５により８ＰＳＫ位相検出部３
により位相誤差θ８を検出するようにさせて、再生した
キャリアの位相を８ＰＳＫ変調信号の符号点の位相に収
束させ、再生したキャリアの位相誤差を０に収束させ
る。
【００４９】以上のように、この実施の形態１によれ
ば、入力信号がＢＰＳＫ変調信号であるものとして、再
生したキャリアの位相誤差を検出するＢＰＳＫ位相検出
部２と、入力信号が８ＰＳＫ変調信号であるものとし
て、再生したキャリアの位相誤差を検出する８ＰＳＫ位
相検出部３と、入力信号が８ＰＳＫ変調信号であるもの
として、再生したキャリアの周波数誤差を検出する８Ｐ
ＳＫ周波数検出部４と、ＢＰＳＫ位相検出部２により検
出された位相誤差および８ＰＳＫ位相検出部３により検
出された位相誤差のいずれかを選択するセレクタ５と、
セレクタ５により選択された位相誤差および８ＰＳＫ周
波数検出部４により検出された周波数誤差に基づいて位
相を調整してキャリアを再生するキャリア再生部２１と
を備えるようにしたので、異なるＭ値の複数のＰＳＫ信
号の混在する入力信号からキャリアを小さい回路規模で
再生することができるという効果が得られる。
ば、入力信号がＢＰＳＫ変調信号であるものとして、再
生したキャリアの位相誤差を検出するＢＰＳＫ位相検出
部２と、入力信号が８ＰＳＫ変調信号であるものとし
て、再生したキャリアの位相誤差を検出する８ＰＳＫ位
相検出部３と、入力信号が８ＰＳＫ変調信号であるもの
として、再生したキャリアの周波数誤差を検出する８Ｐ
ＳＫ周波数検出部４と、ＢＰＳＫ位相検出部２により検
出された位相誤差および８ＰＳＫ位相検出部３により検
出された位相誤差のいずれかを選択するセレクタ５と、
セレクタ５により選択された位相誤差および８ＰＳＫ周
波数検出部４により検出された周波数誤差に基づいて位
相を調整してキャリアを再生するキャリア再生部２１と
を備えるようにしたので、異なるＭ値の複数のＰＳＫ信
号の混在する入力信号からキャリアを小さい回路規模で
再生することができるという効果が得られる。
【００５０】実施の形態２．図８はこの発明の実施の形
態２によるロック検出回路の構成を示すブロック図であ
る。図８において、４１は、異なるＭ値の複数のＰＳＫ
変調信号が混在する入力複素信号についての最小のＭ値
の２倍の数に複素平面を分割した角度領域のうちの所定
のＭ個の角度領域にキャリア再生回路により再生された
キャリアが存在するか否かを判定する最小Ｍ値領域検出
部（判定手段）である。４２は加算器であり、４３は遅
延回路であり、加算器４２および遅延回路４３は、最小
Ｍ値領域検出部４１の出力値を累積する累積手段を構成
する。４４は、遅延回路４３の出力（すなわち、最小Ｍ
値領域検出部４１の出力値の累積値）に基づいてキャリ
ア再生回路の負帰還ループの状態がロック状態であるか
否かを判定する比較器（ロック検出手段）である。
態２によるロック検出回路の構成を示すブロック図であ
る。図８において、４１は、異なるＭ値の複数のＰＳＫ
変調信号が混在する入力複素信号についての最小のＭ値
の２倍の数に複素平面を分割した角度領域のうちの所定
のＭ個の角度領域にキャリア再生回路により再生された
キャリアが存在するか否かを判定する最小Ｍ値領域検出
部（判定手段）である。４２は加算器であり、４３は遅
延回路であり、加算器４２および遅延回路４３は、最小
Ｍ値領域検出部４１の出力値を累積する累積手段を構成
する。４４は、遅延回路４３の出力（すなわち、最小Ｍ
値領域検出部４１の出力値の累積値）に基づいてキャリ
ア再生回路の負帰還ループの状態がロック状態であるか
否かを判定する比較器（ロック検出手段）である。
【００５１】次に動作について説明する。一例として、
実施の形態１におけるロック検出回路１２の場合につい
て説明する。なお、実施の形態１では、ＢＰＳＫ変調信
号、ＱＰＳＫ変調信号およびＢＰＳＫ変調信号が入力さ
れるので、最小のＭ値は２であり、最大のＭ値は８であ
る。
実施の形態１におけるロック検出回路１２の場合につい
て説明する。なお、実施の形態１では、ＢＰＳＫ変調信
号、ＱＰＳＫ変調信号およびＢＰＳＫ変調信号が入力さ
れるので、最小のＭ値は２であり、最大のＭ値は８であ
る。
【００５２】したがって、最小Ｍ値領域検出部４１は、
複素平面を４つに分割した角度領域のうちの所定の２個
の角度領域である参照領域に入力複素信号（再生したキ
ャリア）が存在するか否かを判定し、参照領域に入力複
素信号が存在する場合には、＋１を出力し、そうでない
場合には、−１を出力する。なお、この場合、参照領域
は、−π／４〜π／４および３π／４〜５π／４であ
る。
複素平面を４つに分割した角度領域のうちの所定の２個
の角度領域である参照領域に入力複素信号（再生したキ
ャリア）が存在するか否かを判定し、参照領域に入力複
素信号が存在する場合には、＋１を出力し、そうでない
場合には、−１を出力する。なお、この場合、参照領域
は、−π／４〜π／４および３π／４〜５π／４であ
る。
【００５３】そして、加算器４２および遅延回路４３
は、最小Ｍ値領域検出部４１の出力値を累積し、その累
積値を比較器４４に供給する。比較器４４は、この累積
値と所定の閾値とを比較し、その比較結果に応じてキャ
リア再生回路の負帰還ループの状態がロック状態である
か否かを判定し、その判定結果を出力する。
は、最小Ｍ値領域検出部４１の出力値を累積し、その累
積値を比較器４４に供給する。比較器４４は、この累積
値と所定の閾値とを比較し、その比較結果に応じてキャ
リア再生回路の負帰還ループの状態がロック状態である
か否かを判定し、その判定結果を出力する。
【００５４】キャリア再生回路がプルイン状態である場
合、ＢＰＳＫ位相検出部２による位相誤差が使用されて
おり、入力信号においてＢＰＳＫ変調信号が出現するほ
ど、ロック状態に近づいていく。このロック検出回路１
２では、最小のＭ値のＰＳＫ変調信号（ＢＰＳＫ変調信
号）についての参照領域に、再生したキャリアが存在す
るか否かが判定される。
合、ＢＰＳＫ位相検出部２による位相誤差が使用されて
おり、入力信号においてＢＰＳＫ変調信号が出現するほ
ど、ロック状態に近づいていく。このロック検出回路１
２では、最小のＭ値のＰＳＫ変調信号（ＢＰＳＫ変調信
号）についての参照領域に、再生したキャリアが存在す
るか否かが判定される。
【００５５】このとき、最小のＭ値以外のＰＳＫ変調信
号、今の場合、ＱＰＳＫ変調信号および８ＰＳＫ変調信
号が出現した場合、所定の角速度でＩ−Ｑ平面上を移動
していくので、参照領域に存在する確率と非参照領域に
存在する確率とが平均的にほぼ０となり、最小Ｍ値領域
検出部４１の出力値の累積値には、影響を与えない。図
９はこの実施の形態２によるロック検出回路１２の遅延
回路４３の出力値の推移の一例を示す図である。
号、今の場合、ＱＰＳＫ変調信号および８ＰＳＫ変調信
号が出現した場合、所定の角速度でＩ−Ｑ平面上を移動
していくので、参照領域に存在する確率と非参照領域に
存在する確率とが平均的にほぼ０となり、最小Ｍ値領域
検出部４１の出力値の累積値には、影響を与えない。図
９はこの実施の形態２によるロック検出回路１２の遅延
回路４３の出力値の推移の一例を示す図である。
【００５６】したがって、図９に示すように、ＱＰＳＫ
変調信号および８ＰＳＫ変調信号の出現に起因して、最
小Ｍ値領域検出部４１の出力値の累積値が変動するが、
概して、ロック状態になると、平均的に、再生したキャ
リアの位相が参照領域に存在する割合が増加するので、
最小Ｍ値領域検出部４１の出力値の累積値が増加してい
く。したがって、その累積値が所定の閾値以上になった
場合に、ロック状態を検知することができる。
変調信号および８ＰＳＫ変調信号の出現に起因して、最
小Ｍ値領域検出部４１の出力値の累積値が変動するが、
概して、ロック状態になると、平均的に、再生したキャ
リアの位相が参照領域に存在する割合が増加するので、
最小Ｍ値領域検出部４１の出力値の累積値が増加してい
く。したがって、その累積値が所定の閾値以上になった
場合に、ロック状態を検知することができる。
【００５７】以上のように、この実施の形態２によれ
ば、最小Ｍ値領域検出部４１が、異なるＭ値の複数のＰ
ＳＫ変調信号が混在する入力複素信号について複素平面
を２Ｍ個に分割した角度領域のうちの所定のＭ個の角度
領域にキャリア再生回路により再生されたキャリアが存
在するか否かを判定し、加算器４２および遅延回路４３
が、最小Ｍ値領域検出部４１による判定結果を累積し、
比較器４４が、その判定結果の累積に基づいてキャリア
再生回路の負帰還ループの状態がロック状態であるか否
かを判定するようにしたので、入力信号において異なる
Ｍ値の複数のＰＳＫ変調信号が混在する場合でも、ノイ
ズの影響を受けずにロック状態を検出することができる
という効果が得られる。
ば、最小Ｍ値領域検出部４１が、異なるＭ値の複数のＰ
ＳＫ変調信号が混在する入力複素信号について複素平面
を２Ｍ個に分割した角度領域のうちの所定のＭ個の角度
領域にキャリア再生回路により再生されたキャリアが存
在するか否かを判定し、加算器４２および遅延回路４３
が、最小Ｍ値領域検出部４１による判定結果を累積し、
比較器４４が、その判定結果の累積に基づいてキャリア
再生回路の負帰還ループの状態がロック状態であるか否
かを判定するようにしたので、入力信号において異なる
Ｍ値の複数のＰＳＫ変調信号が混在する場合でも、ノイ
ズの影響を受けずにロック状態を検出することができる
という効果が得られる。
【００５８】なお、上記実施の形態では、入力信号に
は、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号および８ＰＳ
Ｋ変調信号が混在している場合について述べたが、他の
Ｍ値のＰＳＫ変調信号がさらに混在する場合でも同様に
キャリアの再生およびロック状態の検出が可能である。
は、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号および８ＰＳ
Ｋ変調信号が混在している場合について述べたが、他の
Ｍ値のＰＳＫ変調信号がさらに混在する場合でも同様に
キャリアの再生およびロック状態の検出が可能である。
【００５９】
【発明の効果】以上のように、この発明によれば、入力
信号が最小のＭ値のＰＳＫ変調信号であるものとして、
再生したキャリアの位相誤差を検出する第１の位相検出
部と、入力信号が最大のＭ値のＰＳＫ変調信号であるも
のとして、再生したキャリアの位相誤差を検出する第２
の位相検出部と、入力信号が最大のＭ値のＰＳＫ変調信
号であるものとして、再生したキャリアの周波数誤差を
検出する周波数検出部と、第１の位相検出部により検出
された位相誤差および第２の位相検出部により検出され
た位相誤差のいずれかを選択する選択部と、選択部によ
り選択された位相誤差および周波数検出部により検出さ
れた周波数誤差に基づいて位相を調整してキャリアを再
生するキャリア再生部とを備えるようにしたので、異な
るＭ値の複数のＰＳＫ信号の混在する入力信号からキャ
リアを小さい回路規模で再生することができるという効
果がある。
信号が最小のＭ値のＰＳＫ変調信号であるものとして、
再生したキャリアの位相誤差を検出する第１の位相検出
部と、入力信号が最大のＭ値のＰＳＫ変調信号であるも
のとして、再生したキャリアの位相誤差を検出する第２
の位相検出部と、入力信号が最大のＭ値のＰＳＫ変調信
号であるものとして、再生したキャリアの周波数誤差を
検出する周波数検出部と、第１の位相検出部により検出
された位相誤差および第２の位相検出部により検出され
た位相誤差のいずれかを選択する選択部と、選択部によ
り選択された位相誤差および周波数検出部により検出さ
れた周波数誤差に基づいて位相を調整してキャリアを再
生するキャリア再生部とを備えるようにしたので、異な
るＭ値の複数のＰＳＫ信号の混在する入力信号からキャ
リアを小さい回路規模で再生することができるという効
果がある。
【００６０】この発明によれば、異なるＭ値の複数のＰ
ＳＫ変調信号が混在する入力複素信号についての最小の
Ｍ値の２倍の数に複素平面を分割した角度領域のうちの
所定のＭ個の角度領域にキャリア再生回路により再生さ
れたキャリアが存在するか否かを判定する判定手段と、
判定手段による判定結果を累積する累積手段と、累積手
段による判定結果の累積に基づいてキャリア再生回路の
負帰還ループの状態がロック状態であるか否かを判定す
るロック検出手段とを備えるようにしたので、入力信号
において異なるＭ値の複数のＰＳＫ変調信号が混在する
場合でも、ノイズの影響を受けずにロック状態を検出す
ることができるという効果がある。
ＳＫ変調信号が混在する入力複素信号についての最小の
Ｍ値の２倍の数に複素平面を分割した角度領域のうちの
所定のＭ個の角度領域にキャリア再生回路により再生さ
れたキャリアが存在するか否かを判定する判定手段と、
判定手段による判定結果を累積する累積手段と、累積手
段による判定結果の累積に基づいてキャリア再生回路の
負帰還ループの状態がロック状態であるか否かを判定す
るロック検出手段とを備えるようにしたので、入力信号
において異なるＭ値の複数のＰＳＫ変調信号が混在する
場合でも、ノイズの影響を受けずにロック状態を検出す
ることができるという効果がある。
【図１】 この発明の実施の形態１によるキャリア再生
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図２】 再生されたキャリアの位相と８ＰＳＫ位相検
出部により検出される位相誤差との関係を示す図であ
る。
出部により検出される位相誤差との関係を示す図であ
る。
【図３】 再生されたキャリアの周波数と８ＰＳＫ周波
数検出部により検出される周波数誤差との関係を示す図
である。
数検出部により検出される周波数誤差との関係を示す図
である。
【図４】 ロック検出回路の動作を説明する図である。
【図５】 ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、８Ｐ
ＳＫ変調信号および１６ＰＳＫ変調信号のＩ−Ｑ平面に
おける符号点配置を示す図である。
ＳＫ変調信号および１６ＰＳＫ変調信号のＩ−Ｑ平面に
おける符号点配置を示す図である。
【図６】 ＢＰＳＫ変調信号、ＱＰＳＫ変調信号および
８ＰＳＫ変調信号の混合した入力信号について再生した
キャリアの位相誤差をＢＰＳＫ位相検出部により検出す
る場合の各信号の符号点を示す図である。
８ＰＳＫ変調信号の混合した入力信号について再生した
キャリアの位相誤差をＢＰＳＫ位相検出部により検出す
る場合の各信号の符号点を示す図である。
【図７】 プルイン後に、再生されたキャリアの位相誤
差が出現する領域を示す図である。
差が出現する領域を示す図である。
【図８】 この発明の実施の形態２によるロック検出回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図９】 この実施の形態２によるロック検出回路の遅
延回路の出力値の推移の一例を示す図である。
延回路の出力値の推移の一例を示す図である。
【図１０】 従来のキャリア再生回路の構成例を示すブ
ロック図である。
ロック図である。
【図１１】 ＢＰＳＫ変調信号の位相から位相誤差を検
出する際の位相検出部の特性を示す図である。
出する際の位相検出部の特性を示す図である。
【図１２】 入力信号のＭ値に対応したｐｇａｉｎおよ
びｆｇａｉｎの設定について説明する図である。
びｆｇａｉｎの設定について説明する図である。
【図１３】 ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、お
よび８ＰＳＫ変調信号のＩ−Ｑ平面における符号点配置
を示す図である。
よび８ＰＳＫ変調信号のＩ−Ｑ平面における符号点配置
を示す図である。
【図１４】 従来のロック検出回路の構成例を示すブロ
ック図である。
ック図である。
【図１５】 ＢＰＳＫ変調信号についてのＩ−Ｑ平面に
おける参照領域を示す図である。
おける参照領域を示す図である。
【図１６】 従来のロック検出回路の遅延回路の出力値
の推移の一例を示す図である。
の推移の一例を示す図である。
１ 乗算器、２ ＢＰＳＫ位相検出部（第１の位相検出
部）、３ ８ＰＳＫ位相検出部（第２の位相検出部）、
４ ８ＰＳＫ周波数検出部（周波数検出部）、６ 乗算
器（第１の調節手段）、７ 乗算器（第２の調節手
段）、８ 加算器、９ ループフィルタ、１０ アキュ
ムレータ、１１ 数値制御発振器（発振手段）、１２
ロック検出回路、２１ キャリア再生部、２２ 選択
部、４１ 最小Ｍ値領域検出部（判定手段）、４２ 加
算器（累積手段）、４３ 遅延回路（累積手段）、４４
比較器（ロック検出手段）。
部）、３ ８ＰＳＫ位相検出部（第２の位相検出部）、
４ ８ＰＳＫ周波数検出部（周波数検出部）、６ 乗算
器（第１の調節手段）、７ 乗算器（第２の調節手
段）、８ 加算器、９ ループフィルタ、１０ アキュ
ムレータ、１１ 数値制御発振器（発振手段）、１２
ロック検出回路、２１ キャリア再生部、２２ 選択
部、４１ 最小Ｍ値領域検出部（判定手段）、４２ 加
算器（累積手段）、４３ 遅延回路（累積手段）、４４
比較器（ロック検出手段）。
Claims (5)
- 【請求項１】 異なるＭ値の複数のＰＳＫ変調信号が混
在する入力信号からキャリアを再生するキャリア再生回
路において、 前記入力信号が最小のＭ値のＰＳＫ変調信号であるもの
として、再生したキャリアの位相誤差を検出する第１の
位相検出部と、 前記入力信号が最大のＭ値のＰＳＫ変調信号であるもの
として、再生したキャリアの位相誤差を検出する第２の
位相検出部と、 前記入力信号が最大のＭ値のＰＳＫ変調信号であるもの
として、再生したキャリアの周波数誤差を検出する周波
数検出部と、 前記第１の位相検出部により検出された位相誤差および
前記第２の位相検出部により検出された位相誤差のいず
れかを選択する選択部と、 前記選択部により選択された位相誤差および前記周波数
検出部により検出された周波数誤差に基づいて位相を調
整してキャリアを再生するキャリア再生部とを備えるこ
とを特徴とするキャリア再生回路。 - 【請求項２】 キャリア再生部は、選択部により選択さ
れた位相誤差の大きさを調節する第１の調節手段と、周
波数誤差の大きさを調節する第２の調節手段と、前記第
１の調節手段による調節後の位相誤差および前記第２の
調節手段による調節後の周波数誤差の和を計算する加算
器と、前記加算器の演算結果を供給されるループフィル
タと、前記ループフィルタの出力値を累積するアキュム
レータと、前記アキュムレータの出力値に応じた周波数
の誤差信号を生成する発振手段と、前記発振手段により
生成された誤差信号を入力信号に乗算してキャリアを再
生する乗算器とを有することを特徴とする請求項１記載
のキャリア再生回路。 - 【請求項３】 第１の位相検出部、第２の位相検出部、
周波数検出部、選択部およびキャリア再生部は、負帰還
ループを構成し、 前記選択部は、前記負帰還ループがプルイン状態である
場合には、前記第１の位相検出部による位相誤差を選択
し、前記負帰還ループがロック状態である場合には、前
記第２の位相検出部による位相誤差を選択することを特
徴とする請求項１記載のキャリア再生回路。 - 【請求項４】 選択部は、入力信号に基づいて負帰還ル
ープの状態がロック状態であることを検出するロック検
出回路を有し、 前記ロック検出回路は、異なるＭ値の複数のＰＳＫ変調
信号が混在する入力複素信号についての最小のＭ値の２
倍の数に複素平面を分割した角度領域のうちの所定のＭ
個の角度領域に前記再生したキャリアが存在するか否か
を判定する判定手段と、前記判定手段による判定結果を
累積する累積手段と、前記累積手段による判定結果の累
積に基づいてキャリア再生回路の負帰還ループの状態が
ロック状態であるか否かを判定するロック検出手段とを
有することを特徴とする請求項１，２または３記載のキ
ャリア再生回路。 - 【請求項５】 入力信号に基づいてキャリア再生回路の
負帰還ループの状態がロック状態であることを検出する
ロック検出回路において、 異なるＭ値の複数のＰＳＫ変調信号が混在する入力複素
信号についての最小のＭ値の２倍の数に複素平面を分割
した角度領域のうちの所定のＭ個の角度領域に前記キャ
リア再生回路により再生されたキャリアが存在するか否
かを判定する判定手段と、 前記判定手段による判定結果を累積する累積手段と、 前記累積手段による判定結果の累積に基づいてキャリア
再生回路の負帰還ループの状態がロック状態であるか否
かを判定するロック検出手段とを備えることを特徴とす
るロック検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334839A JP2002141962A (ja) | 2000-11-01 | 2000-11-01 | キャリア再生回路およびロック検出回路 |
| US09/814,867 US7092458B2 (en) | 2000-11-01 | 2001-03-23 | Carrier recovery circuit and lock detection circuit for mixed PSK signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334839A JP2002141962A (ja) | 2000-11-01 | 2000-11-01 | キャリア再生回路およびロック検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141962A true JP2002141962A (ja) | 2002-05-17 |
Family
ID=18810683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334839A Pending JP2002141962A (ja) | 2000-11-01 | 2000-11-01 | キャリア再生回路およびロック検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7092458B2 (ja) |
| JP (1) | JP2002141962A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4579458B2 (ja) * | 2001-07-03 | 2010-11-10 | 富士通セミコンダクター株式会社 | 復調装置、放送システム及び半導体デバイス |
| US7272175B2 (en) * | 2001-08-16 | 2007-09-18 | Dsp Group Inc. | Digital phase locked loop |
| JP2003218968A (ja) * | 2002-01-22 | 2003-07-31 | Sharp Corp | 高周波受信装置 |
| US7075948B2 (en) * | 2002-05-22 | 2006-07-11 | Stmicroelectronics, Inc. | Frequency offset estimator |
| US7336732B1 (en) * | 2004-07-28 | 2008-02-26 | L-3 Communications Titan Corporation | Carrier frequency detection for signal acquisition |
| JP2006252681A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 光ディスク装置及びｐｌｌ回路 |
| CN104181558A (zh) * | 2013-05-24 | 2014-12-03 | 凹凸电子（武汉）有限公司 | Gps接收机及判断gps接收机跟踪环路状态的方法 |
| KR101595077B1 (ko) | 2015-03-06 | 2016-02-26 | 서울대학교 산학협력단 | 신호 수신 장치 |
| US9923741B2 (en) | 2016-03-24 | 2018-03-20 | The United States Of America As Represented By Secretary Of The Navy | Method for detecting presence or absence of phase shift keying modulations |
| US9893916B2 (en) * | 2016-07-01 | 2018-02-13 | Texas Instruments Incorporated | Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3924197A (en) * | 1972-12-27 | 1975-12-02 | Mitsubishi Electric Corp | Circuit for reproducing reference carrier wave |
| US4087628A (en) * | 1975-06-27 | 1978-05-02 | E-Systems, Inc. | Carrier lock detector |
| US4079329A (en) * | 1976-11-11 | 1978-03-14 | Harris Corporation | Signal demodulator including data normalization |
| US4423390A (en) * | 1981-01-09 | 1983-12-27 | Harris Corporation | Side lock avoidance network for PSK demodulator |
| US4387342A (en) * | 1981-03-04 | 1983-06-07 | Datavision, Inc. | Phase-shift keyed decoder |
| DE3889979T2 (de) * | 1987-06-30 | 1994-12-01 | Nippon Electric Co | Phasenkontrollierter Demodulator für ein digitales Nachrichtensystem. |
| JP2552927B2 (ja) * | 1990-01-26 | 1996-11-13 | 三菱電機株式会社 | π／４シフトＱＰＳＫ信号の復調装置 |
| FR2736488B1 (fr) | 1995-07-06 | 1997-09-19 | Sgs Thomson Microelectronics | Detecteur de verrouillage d'un demodulateur psk ou qam |
| DE69938388T2 (de) * | 1998-01-29 | 2008-06-26 | Kabushiki Kaisha Kenwood | Empfänger |
| US6177835B1 (en) * | 1998-07-31 | 2001-01-23 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for high data rate demodulation |
| JP3930180B2 (ja) * | 1999-01-21 | 2007-06-13 | 富士通株式会社 | デジタル信号復調回路及び方法 |
-
2000
- 2000-11-01 JP JP2000334839A patent/JP2002141962A/ja active Pending
-
2001
- 2001-03-23 US US09/814,867 patent/US7092458B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020071502A1 (en) | 2002-06-13 |
| US7092458B2 (en) | 2006-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0451289B1 (en) | Reference signal generator and digital demodulator including the same | |
| EP0729681B1 (en) | Apparatus and method for maximizing frequency offset tracking performance in a digital receiver | |
| JPH0787149A (ja) | 復調装置 | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| WO1999029075A1 (fr) | Demodulateur numerique pour transmission hierarchisee | |
| JPS62222745A (ja) | 復調装置 | |
| US6191649B1 (en) | Quadrature demodulator and method for quadrature demodulation | |
| JP2002141962A (ja) | キャリア再生回路およびロック検出回路 | |
| US5812615A (en) | Apparatus and method for maximizing frequency offset tracking performance in a digital receiver | |
| US6778589B1 (en) | Symbol synchronous device and frequency hopping receiver | |
| EP0858197A2 (en) | AFC circuit of digital demodulation device | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| US6707863B1 (en) | Baseband signal carrier recovery of a suppressed carrier modulation signal | |
| CN110071891B (zh) | 基于ce-ofdm技术的相位解调方法、装置及系统 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH05167629A (ja) | 疑似ロック検出回路 | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JPH07193609A (ja) | デジタル位相同期ループ回路 | |
| JP2002152294A (ja) | 復調装置および復調方法 | |
| JP4941308B2 (ja) | 搬送波再生回路および擬似引き込み検出方法 | |
| JP2006157186A (ja) | 擬似引き込み検出装置及び復調器 | |
| JP2005123709A (ja) | クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |