CN107545925A - 用于长时间常数电路级的读取电路和相应的读取方法 - Google Patents

用于长时间常数电路级的读取电路和相应的读取方法 Download PDF

Info

Publication number
CN107545925A
CN107545925A CN201611201116.7A CN201611201116A CN107545925A CN 107545925 A CN107545925 A CN 107545925A CN 201611201116 A CN201611201116 A CN 201611201116A CN 107545925 A CN107545925 A CN 107545925A
Authority
CN
China
Prior art keywords
voltage
value
reading
storage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611201116.7A
Other languages
English (en)
Other versions
CN107545925B (zh
Inventor
A·康特
E·卡斯塔尔多
R·A·比安基
F·拉罗萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Rousset SAS, STMicroelectronics SRL filed Critical STMicroelectronics Crolles 2 SAS
Publication of CN107545925A publication Critical patent/CN107545925A/zh
Application granted granted Critical
Publication of CN107545925B publication Critical patent/CN107545925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means
    • G04F10/10Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及用于长时间常数电路级的读取电路和相应的读取方法。一种用于电荷保持电路级的读取电路,配备有:连接在第一偏置端子和浮置节点之间的存储电容器;以及连接在浮置节点和参考端子之间的放电元件,用于通过经由相应电介质的泄漏对存储在存储电容器中的电荷进行放电。读取电路还具有:运算放大器,其具有连接到浮置节点并接收读取电压的第一输入端子、接收参考电压的第二输入端子和在其上提供输出电压的输出端子,输出电压的值取决于读取电压和参考电压之间的比较并且指示存储电容器中的剩余电荷。在对用于提供输出电压的参考电压与读取电压之间进行比较之前,移位级移位浮置节点的读取电压的值。

Description

用于长时间常数电路级的读取电路和相应的读取方法
技术领域
本发明涉及用于长时间常数(LTC)电路级的读取电路,并且涉及相应的读取方法。
背景技术
存在需要在电子设备中等待预设时间的若干应用,该预设时间甚至可以具有长持续时间(数分钟或数小时)。可能还需要在电子设备处于关闭、去激活或阻塞的状态的情况下测量该等待时间。
例如,在安全微控制器(所谓的安全MCU)应用中,例如对于认证、通信或安全信息存储的操作,当检测到旨在窃取敏感信息的攻击时,其中使用了安全微控制器的电子设备被设置为禁用状态。
通常,在重复攻击的情况下,电子设备被设置为明确的禁用状态以保护敏感信息。然而,这种防御行为必然使得用户随后不可能操作电子设备。
因此,优选的是,将电子设备设置为阻塞状态达足够长的时间(数分钟或数小时)以防止攻击成功(如果在攻击之后必须要等待长时间段来为同一电子设备解除阻塞,则难以侵犯设备),同时保持用户继续操作设备的可能性。
为此目的,基本上由电荷保持电子电路构成的长时间常数电路级(以下称为“LTC级”)被使用,其限定了用于先前存储电荷的放电的极长RC时间常数(该时间常数确定在恢复电子设备的功能之前的等待时间间隔)。限定RC时间常数的电阻可具有例如用于定义数分钟或甚至数小时量级的放电时间的PΩ(1015Ω)量级的值。
此外,LTC级可以通过施加适当的偏置信号来设置(编程)或复位(擦除)。
例如,LTC级在US 2015/0043269A1中被描述。该LTC级在图1中示出,其中它由1表示,并且基本上是用于时间测量的电荷保持电子电路,包括电容性电荷存储元件,其中通过经由相同电容元件的电介质空间的缓慢泄漏过程来发生放电。
特别地,LTC级1包括:存储电容器2,其被连接在设置成在第一偏置电压V1使用的第一偏置端子3a和浮置节点4之间;传输电容器5,其被连接在设置成在第二偏置电压V2使用的第二偏置端子3b与浮置节点4之间;以及连接在相同浮置节点4和参考端子7之间的放电元件6,其被设置成在参考电压使用或设置为接地(gnd)。
特别地,放电元件6由多个基本放电单元8形成,多个基本放电单元8一起串联连接在上述浮置节点4和上述参考端子7之间,并且在它们之间限定多个中间节点Ni(其中,i为对应于基本放电单元8的数量减1的整数)。
如在上述文献US 2015/0043269A1中详细描述的,每个基本放电单元8包括第一电极和第二电极(例如由多晶硅制成),布置在第一电极和第二电极之间的是薄电介质层,通过薄电介质层而发生凭借隧道效应的电荷传送。通过串联的连续基本放电单元8的第一电极或第二电极之间的耦合,实现了不同的基本放电单元8之间的串联连接。
浮置节点4被保持浮置,即被隔离,通过电介质空间与施加了电压的端子隔开,并且没有被直接连接到其中提供了LTC级1的半导体材料的衬底的任何非隔离区域。
存储电容器2的电容C1(例如,包括在1pF和100pF之间)比传输电容器5的电容C2(例如,包括在0.01pF和50pF之间)大得多;此外,例如由氧化物-氮化物-氧化物(ONO)电介质制成的存储电容器2的电介质层的厚度(例如,包括在之间)大于由隧道氧化物制成的传输电容器5(例如,包括在之间)的相应厚度。
基本上,存储电容器2的功能一方面是使LTC级1能够具有良好的耦合系数以支持福勒-诺得海姆(Fowler-Nordheim)机制(隧道效应)用于设置和复位操作(电荷在浮置节点4中的存储和电荷从浮置节点4的移除),而另一方面是构成时间常数中电容的最重要部分。传输电容器5的功能是实现电荷向浮置节点4的注入或电荷从浮置节点4的提取,以总类似于对于非易失性存储器的浮栅端子所发生的方式,浮置节点4特别地通过隧道效应也耦合到存储电容器2。
例如在相应电介质层的厚度方面,每个基本放电单元8具有的特性比如是具有随时间的不可忽略的经由相应的电介质空间的电荷泄漏。此外,由不同的基本放电单元8共同限定的放电元件6的总电阻非常高,例如为TΩ或PΩ的量级。
放电元件6的功能是以足够长的时间间隔(数分钟或数小时的量级)以受控方式对存储在由存储电容器2和传输电容器5的并联构成的电容器中的电荷进行放电。
在使用中,在LTC级1中,可以设想以下操作:
编程操作,所谓的设置操作,其用于通过在第一偏置端子3a和第二偏置端子3b之间施加例如为正值的高电位差,对存储电容器2中的电荷进行初始化,以及随之发生的通过传输电容器5的电荷注入;例如,在第一偏置端子3a上施加高正电压+HV(例如,经由电荷泵级,相对于逻辑电源电压的升压),并且在第二偏置端子3b上施加高负电压-HV;
通过在第一偏置端子3a和第二偏置端子3b之间施加高电位差(例如负值),对存储在存储电容器2中的电荷进行复位或擦除的操作,以及随之发生的通过传输电容器5的电荷提取;例如,在第一偏置端子3a上施加高负电压-HV,在第二偏置端子3b上施加高正电压+HV;和
通过检测浮置节点4上或一个或多个中间节点Ni上的电压,在存储于存储电容器2中的电荷(在先前的编程操作中被存储)的放电期间对存储电容器2中存在的剩余电荷的读取操作;该放电通过放电元件6发生,其中第一偏置端子3a和第二偏置端子3b设置为接地,放电时间常数RC是放电元件6的电阻与存储电容器2和传输电容器5(它们并联连接在一起并连接到放电元件6)的总电容的乘积。
如图2中更详细地示出的,LTC级1的读取电路9包括操作为比较器的运算放大器10(特别是运算跨导放大器-OTA),运算放大器10具有第一输入端子10a、第二输入端子10b和输出10c,第一输入端子10a例如负输入端子被连接到浮置节点4,第二输入端子10b在该例子中为正输入端子,接收具有适当值(以本身已知的方式从电源电压产生)的比较参考电压Vx,以及输出10c提供输出电压Vout,输出电压Vout的值指示存储电容器2中的剩余电荷。
特别地,如果浮置节点4上的读取电压VL与比较参考电压Vx具有给定关系(例如,低于或高于相同的比较参考电压Vx),则可以认为存储电容器2的放电已完成(例如,为了对由于检测到攻击企图而先前已被阻塞的电子设备解除阻塞的目的)。
因此,选择比较参考电压Vx的值,以便也根据在编程步骤结束时(或在读取步骤开始时)由浮置节点4上的读取电压VL呈现的值来设置放电间隔的期望持续时间。
类似地,如在前述图1中示意性地示出的,可以提供另一比较器级(由10i表示),其被连接到一个或多个中间节点Ni,以便检测中间节点Ni上的电压并将其与相应的参考电压进行比较。
本申请人已经认识到,读取LTC级1中的剩余电荷的操作有许多问题,这可能使其实施变得困难。
首先,正电荷(在这种情况下,放电从正读取电压演变到地)和负电荷(在这种情况下,放电从负读取电压演变到地)都可以被存储在电容器2中。实际上,出于可靠性的原因,通常可能需要存储在存储电容器2中的电荷也是负的。
因此,读取电路9还需要能够利用负读取电压VL进行操作,如上述图2中所示,这势必使得运算放大器10具有第一电源输入10d和第二电源输入10e,它们分别接收正电源电压Vcc(>0)和负电源电压Vss(<0)。另外,参考电压Vx也应该能够呈现负值(例如,为了它的生成需要特意提供的电荷泵级)。
一般来说,负读取电压VL的存在因此导致电路复杂性的增加,以及集成实施例中的面积占用的相应增加,以及电功率消耗的增加。
此外,以已知的方式,设置负电路的需求(例如,用于生成负电压参考值)需要在读取操作执行之前的延迟时间的增加,并且从而防止达到高的读取速度。
影响读取电路9的另一个问题与以下事实有关:当其所结合的电子设备关闭时(在所谓的“断电”状况下),例如在连接到偏置端子3a、3b的偏置电路(在此为已知类型,未示出)内,可以生成对地的放电路径(例如,通过MOS晶体管的结的泄露路径构成);这些放电路径可以影响LTC级1的放电时间常数RC,从而修改它。事实上,由所述替代的泄漏放电路径构成的对地电阻通常可以与LTC级1的放电元件6的电阻相当。
基本上,由于在断电状况下的上述替代的泄漏放电路径,可能出现时间常数的值的显著扩展。
发明内容
本发明的目的是至少部分地解决上述问题,特别地是提供一种用于LTC级的改进的读取电路,其具有改进的电性能。
根据本发明,因此提供了如所附权利要求中所限定的读取电路和相应的读取方法。
附图说明
为了更好地理解本发明,现在仅通过非限制性示例并参考附图来描述本发明的优选实施例,其中:
-图1示出了已知类型的LTC级的电路图;
-图2示出了与图1的LTC级相关联的读取电路,该读取电路也是已知类型;
-图3示出了根据本解决方案的一个实施例的用于LTC级的读取电路;
-图4示出了在读取操作状况下的图3的读取电路;和
-图5是根据本解决方案的另一方面的结合了LTC级和相应的读取电路的电子设备的一般框图。
具体实施方式
图3示出了用于LTC级的读取电路19,再次由1表示,其如前所述包括(并且如在上述US 2015/0043269A1中详细描述的):存储电容器2,其被连接在第一偏置端子3a和浮置节点4之间,第一偏置端子3a被设置在第一偏置电压V1处使用;传输电容器5,其被连接在第二偏置端子3b与浮置节点4之间,第二偏置端子3b被设置在第二偏置电压V2处使用;以及放电元件6,其被连接在同一浮置节点4和参考端子7之间,并且由多个基本放电单元8形成,该多个基本放电单元8串联在一起并且在它们之间限定内部节点Ni
读取电路19包括操作为比较器的运算放大器20(特别是运算跨导放大器-OTA),其具有第一输入端子20a、第二输入端子20b以及输出20c,第一输入端子20a例如为负输入端子连接到浮置节点4,第二输入端子20b在该示例中为正输入端子,接收具有适当值的比较参考电压Vx,以及输出20c提供比较电压Vout,比较电压Vout的值指示存储电容器2中的剩余电荷。运算放大器20还具有接收读使能信号EN的使能输入20d。
特别地,在这种情况下,运算放大器20包括第一电源输入20e和第二电源输入20f,第一电源输入20e接收例如为3.5V的正电源电压Vcc(>0),第二电源输入20f接收接地电压gnd。根据本解决方案的特定方面,运算放大器20被配置成只在正电压范围内操作并且不接收任何负电源电压。
因此,比较参考电压Vx也具有适当的正值,其满足以下关系:0<Vx<Vcc
读取电路19还包括:
第一开关元件22,其被连接在第一偏置端子3a和参考端子7之间,并且由读取控制信号SR(例如,从其中使用了LTC级1的电子设备的控制单元接收,图中未示出)驱动;
第二开关元件23,其被连接在第二偏置端子3b和参考端子7之间,并由相同的读取控制信号SR驱动;
生成器级24,被配置成例如从正电源电压Vcc开始产生具有适当正值(如下文详细描述)的移位电压VR;和
电压切换级26,其具有第一电压输入26a和第二电压输入26b、第三电压输入26c、第四电压输入26d以及控制输入26e,第一电压输入26a和第二电压输入26b分别从高压生成器级27(已知类型,例如电荷泵的类型)接收高正电压+HV和高负电压-HV,第三电压输入26c被连接到生成器级24并接收移位电压VR,第四电压输入26d接收接地电压gnd,以及控制输入26e接收读取控制信号SR;电压切换级26还具有分别连接到第一偏置端子3a和第二偏置端子3b的第一输出26f和第二输出26g,在读取电路19的操作状况期间(如下文详细描述的)电压切换级26向第一偏置端子3a和第二偏置端子3b提供适当的偏置电压值(V1和V2)。
特别地,使能信号EN相对于控制信号SR被便利地定时,例如用已被同步的切换生成,或者相对于控制信号SR的切换具有适当的时间延迟。
读取电路19还包括:
第一放电电阻器28,其被连接在第一偏置端子3a和设置成接地电压gnd的接地节点Ng之间;
第二放电电阻器29,其被连接在第二偏置端子3b和接地节点Ng之间;和
第三放电电阻器30,其被连接在参考端子7和接地节点Ng之间。
特别地,第一放电电阻器28、第二放电电阻器29和第三放电电阻器30的电阻值比放电元件7的电阻低得多,例如低了至少一个数量级,例如数兆欧的量级。
在使用中,在用于存储电容器2中的电荷的初始化的编程(设置)操作期间,电压切换级26例如分别将第一偏置电压V1和第二偏置电压V2送至高正电压+HV和高负电压-HV。此外,读取控制信号SR确定第一开关元件22和第二开关元件23的断开。
在存储电容器2中存储的电荷的复位或擦除的操作期间,电压切换级26例如分别将第一偏置电压V1和第二偏置电压V2置于高负电压-HV和高正电压+HV。读取控制信号SR再次确定第一开关元件22和第二开关元件23的断开。
在编程和擦除的两个操作步骤中,第一放电电阻器28、第二放电电阻器29和第三放电电阻器30的电阻值高到足以防止高电压生成器级27(和相应的电荷泵电路)造成的不期望的电流消耗。
接下来,在通过放电元件6对存储电容器2中存储的电荷进行放电期间,电压切换级26再一次确定第一开关元件22和第二开关元件23的断开。
根据本解决方案的特定方面,如图4所示,通过检测浮置节点4上的读取电压VL来读取存储电容器2中存在的剩余电荷的操作设想读取控制信号SR确定第一开关元件22和第二开关元件23的闭合(因此使第一偏置端子3a和第二偏置端子3b短路),并且进一步地,电压开关级26将第一偏置电压V1和第二偏置电压V2两者都置于移位电压VR。应当注意,在这种情况下,通过读取控制信号SR的切换来确定读取步骤的开始。
因此,读取电压VL瞬时增加等于移位电压VR的值,呈现递增后的值:VL+VR
特别地,移位电压VR的值被选择成使得呈现在编程步骤结束时初始电压值VL0例如为负并且等于-1.5V,则满足以下关系:
VL0+VR>0
例如,移位电压VR的值为2.5V,并且递增后的值最初为1V(如前述的图4所示)。
因此,生成器级24和电压切换级26共同操作为用于移位浮置节点4的读取电压VL的级,以在执行与比较参考电压Vx的比较之前将相同的读取电压VL置于正值(并且在运算放大器接受的操作电压范围内),并且因此提供对存储电容器2中的剩余电荷的指示。
此外,选择比较参考电压Vx的值,使得以下关系(在初始电压VL0具有负值的情况下有效)被满足:
VL0+VR<Vx<VR
应当注意,有利地,这种方式中的运算放大器20仅在输入端子20a、20b处具有正电压的情况下工作。
在存储电容器2的放电期间,在负电荷已经被存储在相同的存储电容器2中的假设下,读取电压VL从初始值VL0变为地。因此,递增后的值VL+VR从初始值VL0+VR演变为移位电压VR的值。
当该递增后的值超过比较参考电压Vx的值时,运算放大器20的输出切换或触发,并且比较电压Vout呈现指示放电步骤结束的值(例如,高值)。
特别地,通过运算放大器20在使能输入20d处接收的读使能信号EN来使能读操作。
应当注意,因此可以以适当的方式选择比较参考电压Vx的值,以调节存储电容器2的放电步骤的期望持续时间,比较参考电压Vx的该值因此表示运算放大器20的触发阈值。
所提出的解决方案的优点从前面的描述中清楚地显现出来。
在任何情况下,再次强调的是读取电路19允许解决先前所突出的问题,只要:
它实现了仅以正电压操作的运算放大器20的使用,从而防止需要为了产生负参考值而特意提供电路,并且进一步防止相关的读延迟;和
由于向接地端子引入有效的放电电阻路径,它特别是在断电期间降低了放电时间常数的值的扩展。
在这方面,应当注意,在断电状况下,有利地,第一放电电阻器28和第二放电电阻器29的存在确保了从偏置端子3a、3b到地的有效放电路径的存在。特别地,该放电路径防止了可能改变放电时间常数RC的值的替代放电泄漏路径的形成。
相反,放电电阻器28,29的电阻值使得不改变放电时间常数RC的值,该电阻值实际上大大低于放电元件6的电阻值。
基本上,所描述的解决方案实现了LTC级1的读取操作的性能和可靠性的提高。
因此,前述特性使得在电子设备40中使用LTC级1和相关联的读取电路19,例如用于图5中示意性示出的安全应用。
电子设备40包括:例如为微处理器或微控制器类型的控制单元41,控制单元41监控电子设备40的一般操作;以及非易失性类型的存储器42,其可操作地耦合到控制单元41。
控制单元41还包括LTC级1和相关联的电子接口电路44,其包括读取电路19和另外的偏置电路(这里未示出)。
特别地,在检测到外部电子设备46的攻击企图之后(例如,在检测到对存储在存储器42中的信息的未授权访问之后),控制单元41可以确定电子设备40的阻塞状态。控制单元41还可以例如以规则的间隔读取存储在LTC级1的存储电容器2中的剩余电荷,以便在预设持续时间的等待间隔(如上所述,这可以经由比较参考电压Vx的值适当地调节)结束时确定从阻塞状态的退出。
电子设备40可以有利地集成在便携式移动通信装置(未示出)或可穿戴设备中,便携式移动通信装置诸如蜂窝电话、智能电话、个人数字助理(PDA)、具有语音记录能力的数字音频播放器、照相机或视频摄像机、用于视频游戏的控制器等,可穿戴设备比如智能手表或电子手镯。
最后,很清楚,可以对本文所描述和示出的内容进行修改和变化,而不脱离如所附权利要求中限定的本发明的范围。
例如,显然的是,为在读取电路19中起作用的电压而指出的数值应当被理解为纯粹作为示例提供,因为不同的值可以以等效的方式根据特定的操作要求而存在。
此外,LTC级1和相应的读取电路19可以用在不同的电子设备中,通常用于安全应用。在任何情况下,可以设想其他使用,例如在对多媒体内容的访问权限的定时管理领域中。

Claims (17)

1.一种读取电路(19),包括用于时间间隔的测量的电荷保持电路级(1),所述电荷保持电路级(1)具有:
存储电容器(2),所述存储电容器(2)被连接在第一偏置端子(3a)和浮置节点(4)之间;和
放电元件(6),所述放电元件(6)被连接在所述浮置节点(4)和参考端子(7)之间,并且被设计成通过经由相应的电介质的泄漏来实施存储在所述存储电容器(2)中的电荷的放电,
所述读取电路(19)还包括:
运算放大器(20),所述运算放大器(20)具有连接到所述浮置节点(4)并被设计成接收读取电压(VL)的第一输入端子(20a),被设计成接收参考电压(Vx)的第二输入端子(20b),和被设计成在其上提供输出电压(Vout)的输出端子(20c),所述输出电压(Vout)的值取决于所述读取电压(VL)和所述参考电压(Vx)之间的比较并且指示在所述存储电容器(2)在其放电期间的剩余电荷,
其特征在于,包括:
移位级(24,26),所述移位级(24,26)被配置成在执行所述读取电压(VL)和所述参考电压(Vx)之间的比较之前,执行所述浮置节点(4)的所述读取电压(VL)的值的移位以提供所述输出电压(Vout),所述输出电压(Vout)指示所述存储电容器(2)在其放电期间的所述剩余电荷。
2.根据权利要求1所述的电路,其中,所述移位级(24,26)被配置成将所述读取电压(VL)从负值移位到正值。
3.根据权利要求1或2所述的电路,其中,所述移位级包括:
生成器级(24),所述生成器级(24)被配置成产生移位电压(VR);和
切换级(26),所述切换级(26)被配置成在指示所述存储电容器(2)中的剩余电荷的读取步骤开始的读取控制信号(SR)的切换时,接收所述移位电压(VR)并将所述第一偏置端子(3a)和所述第二偏置端子(3b)的电压从参考电压(gnd)切换到所述移位电压(VR)。
4.根据权利要求3所述的电路,还包括:
第一开关元件(22),所述第一开关元件(22)被连接在所述第一偏置端子(3a)和所述参考端子(7)之间并由所述读取控制信号(SR)驱动;和
第二开关元件(23),所述第二开关元件(23)被连接在所述第二偏置端子(3b)和所述参考端子(7)之间并由所述读取控制信号(SR)驱动。
5.根据权利要求3或4所述的电路,其中,所述移位电压(VR)具有的值加上所述读取电压(VL)在所述读取步骤开始时呈现的初始值(VL0)得到正电压值。
6.根据权利要求5所述的电路,其中,所述移位电压(VR)具有满足以下表达式的值:
VL0+VR<Vx<VR
其中,VL0是所述读取电压(VL)在所述读取步骤开始时呈现的值,VR是所述移位电压的值,而Vx是所述参考电压的值。
7.根据前述权利要求中任一项所述的电路,其中,所述运算放大器(20)具有被设计成接收正电源电压(Vcc)的第一电源输入(20d)和被设计成接收所述接地电压(gnd)的第二电源输入,所述运算放大器(20)因此被设计成在正电压范围内操作。
8.根据前述权利要求中任一项所述的电路,其中,所述电荷保持电路级(1)还包括连接在第二偏置端子(3b)和所述浮置节点(4)之间的传输电容器(5);其中,所述传输电容器(5)被设计成通过隧道效应将电荷注入所述存储电容器(2)或从所述存储电容器(2)提取电荷。
9.根据权利要求8所述的电路,还包括:
第一放电电阻器(28),所述第一放电电阻器(28)被连接在所述第一偏置端子(3a)和被设置在所述接地电压(gnd)的接地节点(Ng)之间;和
第二放电电阻器(29),所述第二放电电阻器(29)被连接在所述第二偏置端子(3b)和所述接地节点(Ng)之间,
其中,所述第一放电电阻器(28)和所述第二放电电阻器(29)的电阻值低于所述放电元件(6)的相应电阻值。
10.根据权利要求9所述的电路,还包括连接在所述参考端子(7)和所述接地节点(Ng)之间的第三放电电阻器(30);其中,所述第三放电电阻器(30)的电阻值比所述放电元件(6)的相应电阻值低至少一个数量级。
11.根据权利要求8-10中任一项所述的电路,其中,所述移位级(24,26)包括:
切换级(26),所述切换级(26)被配置成接收正偏置电压(+HV)和负偏置电压(-HV),并且将所述第一偏置端子(3a)和所述第二偏置端子(3b)的相应的偏置电压(V1,V2)切换到所述正偏置电压(+HV)的值或所述负偏置电压(-HV)的值,以便将电荷注入所述存储电容器(2)或从所述存储电容器(2)提取电荷。
12.一种电子设备(40),包括控制单元(41)、被操作地耦合到所述控制单元(41)的非易失性类型的存储器(42)和根据前述权利要求中任一项所述的读取电路(19),所述读取电路(19)被操作地耦合到所述控制单元(41)以用于测量时间间隔;其中,所述时间间隔对应于所述电子设备(40)的操作暂停的间隔。
13.一种用于电荷保持电路级(1)的时间间隔测量的读取方法,所述电荷保持电路级(1)具有:
存储电容器(2),所述存储电容器(2)被连接在第一偏置端子(3a)和浮置节点(4)之间;和
放电元件(6),所述放电元件(6)被连接在所述浮置节点(4)和参考端子(7)之间,并且被设计成通过经由相应的电介质的泄漏来实施存储在所述存储电容器(2)中的电荷的放电,
所述方法包括将所述浮置节点(4)的读取电压(VL)与参考电压(Vx)进行比较以便提供输出电压(Vout)的步骤,所述输出电压(Vout)的值取决于所述读取电压(VL)和所述参考电压(Vx)之间的比较并且指示所述存储电容器(2)在其放电期间的剩余电荷,
所述方法的特征在于包括以下步骤:
在将所述读取电压(VL)和所述参考电压(Vx)进行比较的所述步骤之前,移位所述浮置节点(4)的所述读取电压(VL)的值以便提供所述输出电压(Vout),所述输出电压(Vout)指示所述存储电容器(2)在其放电期间的所述剩余电荷。
14.根据权利要求13所述的方法,其中,所述移位步骤包括将所述读取电压(VL)从负值移位到正值。
15.根据权利要求13或14所述的方法,其中,所述移位步骤包括:
产生移位电压(VR);和
在指示所述存储电容器(2)中的所述剩余电荷的读取步骤开始的读取控制信号(SR)的切换时,将所述第一偏置端子(3a)和所述第二偏置端子(3b)的电压从参考电压(gnd)切换到所述移位电压(VR)。
16.根据权利要求15所述的方法,其中,所述移位电压(VR)具有的值加上所述读取电压(VL)在所述读取步骤开始时呈现的初始值(VL0)得到正电压值。
17.根据权利要求16所述的方法,其中,所述移位电压(VR)具有满足以下表达式的值:
VL0+VR<Vx<VR
其中,VL0是所述读取电压(VL)在所述读取步骤开始时呈现的值,VR是所述移位电压的值,Vx是所述参考电压的值。
CN201611201116.7A 2016-06-29 2016-12-22 用于长时间常数电路级的读取电路和相应的读取方法 Active CN107545925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITUA2016A004741A ITUA20164741A1 (it) 2016-06-29 2016-06-29 Circuito di lettura di uno stadio circuitale a lunga costante di tempo e relativo metodo di lettura
IT102016000067279 2016-06-29

Publications (2)

Publication Number Publication Date
CN107545925A true CN107545925A (zh) 2018-01-05
CN107545925B CN107545925B (zh) 2021-01-01

Family

ID=57184733

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611201116.7A Active CN107545925B (zh) 2016-06-29 2016-12-22 用于长时间常数电路级的读取电路和相应的读取方法
CN201621418704.1U Expired - Fee Related CN206638965U (zh) 2016-06-29 2016-12-22 读取电路和电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201621418704.1U Expired - Fee Related CN206638965U (zh) 2016-06-29 2016-12-22 读取电路和电子设备

Country Status (4)

Country Link
US (2) US10127966B2 (zh)
EP (1) EP3264202B1 (zh)
CN (2) CN107545925B (zh)
IT (1) ITUA20164741A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUA20164741A1 (it) * 2016-06-29 2017-12-29 St Microelectronics Srl Circuito di lettura di uno stadio circuitale a lunga costante di tempo e relativo metodo di lettura
EP4295475A1 (en) * 2021-02-19 2023-12-27 Neuro Device Group S.A. Circuit for a medical device or for another device, medical device and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260395A (ja) * 2001-01-15 2002-09-13 Stmicroelectronics Srl メモリセル、特にマルチレベル不揮発性メモリセルの動的読取り方法および回路
US6639833B2 (en) * 2001-02-14 2003-10-28 Stmicroelectronics S.R.L. Method and circuit for dynamic reading of a memory cell at low supply voltage and with low output dynamics
US6829164B2 (en) * 2003-02-14 2004-12-07 Xicor Corporation Differential floating gate circuit and method for programming
CN101595530A (zh) * 2006-07-27 2009-12-02 意法半导体有限公司 读取用于进行时间测量的电荷保持元件的电路
CN101601097A (zh) * 2006-07-27 2009-12-09 意法半导体有限公司 用于进行时间测量的电荷保持电路
CN206638965U (zh) * 2016-06-29 2017-11-14 意法半导体(克洛尔2)公司 读取电路和电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393481A (en) * 1979-08-31 1983-07-12 Xicor, Inc. Nonvolatile static random access memory system
US5798961A (en) * 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
US5875126A (en) * 1995-09-29 1999-02-23 California Institute Of Technology Autozeroing floating gate amplifier
JP3519547B2 (ja) * 1996-06-24 2004-04-19 株式会社東芝 中間電圧発生回路及びこれを有する不揮発性半導体メモリ
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
JP3874247B2 (ja) * 2001-12-25 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
US6914812B2 (en) * 2003-01-28 2005-07-05 Intersil America Inc. Tunnel device level shift circuit
US6894928B2 (en) * 2003-01-28 2005-05-17 Intersil Americas Inc. Output voltage compensating circuit and method for a floating gate reference voltage generator
WO2008060984A2 (en) * 2006-11-14 2008-05-22 Rambus Inc. Low energy memory component
JP4882007B2 (ja) * 2007-01-05 2012-02-22 プロトン ワールド インターナショナル エヌ.ヴィ. 電子回路の一時的なロック
FR2926400A1 (fr) * 2008-01-11 2009-07-17 St Microelectronics Rousset Cellule eeprom a perte de charges
JP2011222105A (ja) * 2010-04-14 2011-11-04 Elpida Memory Inc 半導体装置
JP2012027983A (ja) * 2010-07-23 2012-02-09 Elpida Memory Inc 半導体装置
US8902629B2 (en) * 2010-09-28 2014-12-02 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
FR2981190B1 (fr) 2011-10-06 2014-03-21 St Microelectronics Rousset Circuit d'ecoulement de charges electriques pour une mesure temporelle

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260395A (ja) * 2001-01-15 2002-09-13 Stmicroelectronics Srl メモリセル、特にマルチレベル不揮発性メモリセルの動的読取り方法および回路
US6639833B2 (en) * 2001-02-14 2003-10-28 Stmicroelectronics S.R.L. Method and circuit for dynamic reading of a memory cell at low supply voltage and with low output dynamics
US6829164B2 (en) * 2003-02-14 2004-12-07 Xicor Corporation Differential floating gate circuit and method for programming
CN101595530A (zh) * 2006-07-27 2009-12-02 意法半导体有限公司 读取用于进行时间测量的电荷保持元件的电路
CN101601097A (zh) * 2006-07-27 2009-12-09 意法半导体有限公司 用于进行时间测量的电荷保持电路
CN206638965U (zh) * 2016-06-29 2017-11-14 意法半导体(克洛尔2)公司 读取电路和电子设备

Also Published As

Publication number Publication date
CN206638965U (zh) 2017-11-14
US20190035450A1 (en) 2019-01-31
EP3264202A1 (en) 2018-01-03
US10127966B2 (en) 2018-11-13
ITUA20164741A1 (it) 2017-12-29
EP3264202B1 (en) 2021-10-06
CN107545925B (zh) 2021-01-01
US10217503B2 (en) 2019-02-26
US20180005684A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN108288477B (zh) 升压保护电路
CN105530564B (zh) 电压生成器及其偏置
CN104781825B (zh) 时钟充电域逻辑
US7573749B2 (en) Counteracting overtunneling in nonvolatile memory cells
US7542351B2 (en) Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
US8681528B2 (en) One-bit memory cell for nonvolatile memory and associated controlling method
CN104503652B (zh) 触控驱动单元及其驱动方法、触控驱动电路
WO2004025662A1 (en) Method of apparatus for preventing overtunneling in pfet-based nonvolatile memory cells
JP2010515186A (ja) 電子回路に含まれる情報の保護
EP3591654B1 (en) Random bit cell with non-volatile storage element
CN106257794B (zh) 电池保护集成电路以及电路特性设定方法
CN206638965U (zh) 读取电路和电子设备
US7660169B2 (en) Device and method for non-volatile storage of a status value
KR100893474B1 (ko) 반도체 기억 장치
US7558111B2 (en) Non-volatile memory cell in standard CMOS process
US8437198B2 (en) Method for discharging a voltage from a capacitance in a memory device
US8817432B2 (en) Power switch embedded in ESD PAD
KR101618732B1 (ko) 피엠아이씨용 엠티피 메모리
CN109192177A (zh) 一种控制电路、液晶显示驱动模组及液晶显示装置
EP2779449B1 (en) Low-distortion programmable capacitor array
CN107481759B (zh) 一种外部双电压输入选择开关电路及电子装置
CN207396987U (zh) 测试电路
JP2013197741A (ja) プログラマブルロジックデバイス
CN107430889A (zh) 半导体存储装置的改写方法以及半导体存储装置
CN116246678A (zh) 高压释放电路、存储器和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant