CN107527737B - 多层陶瓷电容器 - Google Patents

多层陶瓷电容器 Download PDF

Info

Publication number
CN107527737B
CN107527737B CN201710181503.7A CN201710181503A CN107527737B CN 107527737 B CN107527737 B CN 107527737B CN 201710181503 A CN201710181503 A CN 201710181503A CN 107527737 B CN107527737 B CN 107527737B
Authority
CN
China
Prior art keywords
regions
dielectric layer
internal electrode
concentration
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710181503.7A
Other languages
English (en)
Other versions
CN107527737A (zh
Inventor
谷口克哉
森田浩一郎
龙穣
岩崎誉志纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN107527737A publication Critical patent/CN107527737A/zh
Application granted granted Critical
Publication of CN107527737B publication Critical patent/CN107527737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及一种多层陶瓷电容器，其包括：一对外部电极；第一内部电极，其包含贱金属并且连接到上述外部电极中的一个；电介质层，其层叠在第一内部电极上并且包含陶瓷材料和上述贱金属；以及第二内部电极，其层叠在电介质层上，包含上述贱金属，并且连接到上述外部电极中的另一个，其中五个区域中每一个的贱金属浓度在该五个区域的贱金属浓度均值的±20％内，上述五个区域是在第一内部电极和第二内部电极之间在层叠方向上距离第一内部电极和第二内部电极50nm的两位置之间的区域的等分区域，并且上述电介质层的厚度为0.6μm或更小。

Description

多层陶瓷电容器
技术领域
本发明的某方面涉及一种多层陶瓷电容器。
背景技术
为了实现小型大容量的多层陶瓷电容器，已经减薄了电介质层并且增加了层叠层数。决定着多层陶瓷电容器的特性的电介质层的设计是重要的。例如，公开了将Ni扩散到内部电极之间距离的3％至30％以改善电容的温度特性的技术(例如，参见日本专利申请公开第10-4027号，下文称为专利文献1)。
但是，在专利文献1的技术中，由于在层叠方向上贱金属未在电介质层的中央部扩散，因此，贱金属的浓度可能在层叠方向上局部较高。具有高浓度贱金属的部分使电介质层的介电常数降低。
发明内容
根据本发明的一方面，提供一种多层陶瓷电容器，其包括：一对外部电极；第一内部电极，其包含贱金属并且连接到所述一对外部电极中的一个；电介质层，其层叠在所述第一内部电极上并且包含陶瓷材料和所述贱金属；以及第二内部电极，其层叠在所述电介质层上，包含所述贱金属，并且连接到所述一对外部电极中的另一个，其中五个区域的每一个中的贱金属浓度在所述五个区域中的贱金属浓度的均值的±20％内，所述五个区域通过在层叠方向将所述电介质层的区域等分为五个而得到，所述电介质层的所述区域位于所述第一内部电极和所述第二内部电极之间在所述层叠方向上从与所述第一内部电极相距50nm的位置到与所述第二内部电极相距50nm的位置，并且所述电介质层的厚度为0.6μm或更小。
附图说明
图1是多层陶瓷电容器的局部横截面透视图；
图2是沿图1中的A-A线的横截面视图；
图3是图2的局部放大图；
图4示出晶粒和晶界；
图5是示出制造多层陶瓷电容器的方法的流程图；且
图6示出实施例和比较例。
具体实施方式
将参考附图给出对实施方式的描述。
实施方式
将描述多层陶瓷电容器。图1是多层陶瓷电容器100的局部横截面透视图。如图1所示，多层陶瓷电容器100包括具有长方体形状的多层芯片10，以及位于多层芯片10的相对端面上的外部电极20和外部电极30。
外部电极20和外部电极30包含贱金属材料。多层芯片10具有如下的结构，该结构设计成具有交替层叠的包含陶瓷材料用作电介质的电介质层11和包含贱金属材料的内部电极层12。内部电极层12的端缘交替地露出至多层芯片10的外部电极20所处的端面以及多层芯片10的外部电极30所处的端面。由此，内部电极层12交替地电连接到外部电极20和外部电极30。这种结构使得多层陶瓷电容器100具有如下的结构，其中多个电介质层11隔着内部电极层12而层叠。另外，在多层芯片10中，电介质层11和内部电极层12层叠的方向(下文称为层叠方向)上的两端面被覆盖层13所覆盖。覆盖层13的材料是，例如与电介质层11的材料相同。
多层陶瓷电容器100具有例如0.2mm的长度、0.1mm的宽度和0.3mm的高度，或0.6mm的长度、0.3mm的宽度和0.3mm的高度，或1.0mm的长度、0.5mm的宽度和0.5mm的高度，或3.2mm的长度、1.6mm的宽度和1.6mm的高度，或4.5mm的长度、3.2mm的宽度和2.5mm的高度，但是尺寸不限于上述尺寸。
外部电极20和外部电极30以及内部电极层12主要由诸如镍(Ni)、铜(Cu)或锡(Sn)的贱金属构成。电介质层11主要由具有由通式ABO3所表示的钙钛矿结构的陶瓷材料构成。钙钛矿结构包括具有非化学计量组成的ABO3-α。包含在内部电极层12中的贱金属以氧化物的形式扩散到电介质层11中。由此，贱金属分布在电介质层11中。当电介质层11中的贱金属浓度在层叠方向上局部较高时，介电常数降低。因此，在以下的实施方式中，将对能够抑制介电常数降低的多层陶瓷电容器进行说明。作为示例，实施方式将集中于Ni作为包含在内部电极层12中的贱金属且BaTiO3(钛酸钡)作为包含在电介质层11中的具有钙钛矿结构的陶瓷材料。
图2是沿图1中的A-A线的横截面视图。夹在两个内部电极层12之间的电介质层11在层叠方向上具有均匀的Ni浓度，两个内部电极层12中的一个连接到外部电极20且另一个连接到外部电极30。由此，在电介质层11中抑制了局部具有高Ni浓度的区域的存在。结果，可以抑制电介质层11的介电常数降低。另外，电介质层11的介电常数降低被抑制，使得其中层叠多个电介质层11的多层陶瓷电容器100的电容稳定。结果，能够减少多个多层陶瓷电容器100之间的电容差异。结果，使如下的电容异常减少，其中电容甚至超出产品平均电容的正态分布的下侧20％范围并偏离正态分布。结果，可以减少电容意外地降至低于电容的容许极限的下限这种电容异常。
接下来，将描述术语“均匀Ni浓度”。图3是多层陶瓷电容器100的横截面的局部放大图，示意性地放大了图2中用圆圈表示的任一区域。省略阴影。如图3所示，在两个相邻的内部电极层12的相对面之间在层叠方向上，从与一个内部电极层12相距50nm的位置到与另一内部电极层12相距50nm的位置的区域，虚拟地被分为五个相等的区域。最靠近内部电极层12的两个测量区域被称为端部1，中央测量区域被称为中央部3，端部1和中央部3之间的测量区域被称为端部2。当通过划分成五个相等区域而获得的五个测量区域中每一个中的Ni浓度在五个测量区域的Ni浓度均值的±20％内时，则两个相邻内部电极层12之间的电介质层11在层叠方向上的Ni浓度被定义为均匀的。采用与内部电极层12相距50nm的区域的原因，是因为内部电极层12的Ni的反射可能妨碍精确测量。另外，使得测量区域的宽度为电介质层11在层叠方向上的厚度的1倍至1.5倍。各测量区域的电介质层11在层叠方向上的两端面位于在整个区域上的平面图中两个相邻的内部电极层12彼此重叠的区域。这里两个相邻的内部电极层是指产生电容的电极。也就是说，两个相邻的内部电极层是这样的内部电极层，其中一个连接到外部电极20且另一个连接到外部电极30。
接着将对Ni浓度的测定方法给出说明。可以通过测量电介质层11在层叠方向上的Ni原子分布来计算Ni浓度。Ni原子分布可以通过透射电子显微镜等来测定。例如，可以使用TEM-EDS(由JEOL Ltd.制造的TEM JEM-2100F)、EDS检测器(由JEOL Ltd.制造的JED-2300T)等。可以通过对再氧化的多层陶瓷电容器机械抛光(在垂直于内部电极层的平面中抛光)，并通过离子铣削使所得多层陶瓷电容器变薄，来制造用于测量的样品。例如，可以制造五个测量区域的厚度为0.05μm的五个样品。在制造出允许用单一样品测量五个测量区域的样品的情况下，能进行能抑制不均一的测量。
例如，探针直径为1.5nm的透射电子显微镜扫描并测量整个范围内的各个测量区域，以测量各个测量区域中的Ni浓度。为了避免样品的厚度差异的影响，使用原子浓度比Ni/(Ba+Ti)作为Ni浓度。即，可以通过用透射电子显微镜等测定Ni原子、Ba原子和Ti原子的丰度来测定Ni浓度，即Ni相对于(Ba+Ti)的丰度比。内部电极层12的前端部分和电介质层11中沉积物聚集的异常点从Ni浓度测量中排除。例如，从测量区域中排除包含与母相不同的组成并且直径为50nm或更大的位置。此类位置例如是含有Si的化合物、含有Mn的化合物或含有Ni-Mg的化合物聚集存在的位置。或者，这样的位置是Ba和Ti的丰度比为90％或更小的位置。
例如，从STEM-EDS谱获得(Ni_Kα)、(Ba_Lα)和(Ti_Kα)的计数，并通过将它们除以在Cliff-Lorimer法中使用的各个灵敏度因子(各自的k因子)来归一化。(Ni_Kα)的计数＝I(Ni)、(Ba_Lα)的计数＝I(Ba)且(Ti_Kα)的计数＝I(Ti)时，Ni浓度＝{I(Ni)/k(Ni)}/{I(Ba)/k(Ba)+I(Ti)/k(Ti)}。其中k(Ni)、k(Ba)和k(Ti)是用于归一化的灵敏度因子。
然后，基于归一化值，通过(Ni_Kα)的归一化值/{(Ba_Lα)的归一化值+(Ti_Kα)的归一化值}来计算Ni浓度。在每个区域中，进行测量直到(Ba_Lα)+(Ti_Kα)的强度超过500,000计数。由JEOL Ltd.制造的JED系列分析程序可用于从STEM-EDS谱计算Ni浓度。
由于Ni从内部电极层12扩散到电介质层11，所以如果电介质层11厚的话就难以充分扩散Ni。因此，在本实施方式中，电介质层11的厚度为0.6μm或更小。厚度为0.6μm或更小的电介质层11允许Ni从内部电极层12向电介质层11充分扩散。因此，能够使电介质层11在堆叠方向上的Ni浓度稳定地均匀化。为了使Ni扩散，电介质层11的厚度优选为0.5μm或更小，更优选为0.4μm或更小。
电介质层11和内部电极层12的厚度可以例如如下测量。首先，通过离子铣削切割多层陶瓷电容器100的中央部，从而露出图2所示的横截面。然后，通过扫描电子显微镜(SEM)来拍摄露出的横截面，然后基于得到的照片测量电介质层11的厚度和内部电极层12的厚度，即层叠方向上的尺寸。拍摄SEM照片，使得SEM照片的视角在长度和宽度上为10μm至30μm，在每3μm的几个位置处测量电介质层11的厚度和内部电极层12的厚度，测量值的平均值被指定为电介质层11的厚度和内部电极层12的厚度。在五个不同视野的每一个中测量二十个位置以获得100组数据，测量值的平均值指定为层厚度。
Ni倾向于从内部电极层12经由电介质层11的晶界扩散到晶粒内部。随着粒径减小，晶界的存在比率增加。因此，能够促进Ni向晶粒内部的扩散。因此，电介质层11中的平均粒径优选为200nm或更小。电介质层11中的平均粒径更优选为160nm或更小，进一步优选为130nm或更小。
可以如下得到平均粒径。通过离子铣削切割多层陶瓷电容器100的中央部，从而露出图2所示的横截面。然后，通过扫描电子显微镜(SEM)在露出的横截面中拍摄五个不同的视野，并在每个视野中测量二十个电介质晶粒的尺寸。然后，计算所测量的尺寸的平均值。对于一个电介质颗粒，获得夹着该颗粒并平行于电介质层的层叠平面的两条线之间的距离，以及夹着该颗粒并垂直于电介质层的层叠平面的两条线之间的距离。然后，计算距离的平均值。例如，将100个电介质晶粒的尺寸的总平均值指定为结晶粒径。
优选在多层陶瓷电容器100中层叠的多个电介质层11中的80％或更多在层叠方向上具有均匀的Ni浓度，并且电介质层11的厚度为0.6μm或更小。这是因为电介质层的Ni浓度在多层陶瓷电容器100的层叠方向上整体上均匀化，由此多层陶瓷电容器100的电容稳定。在这种情况下，能够降低多个多层陶瓷电容器100之间的电容差异。
在本实施方式中，当在多层陶瓷电容器100中层叠的多个电介质层11中的80％或更多在层叠方向上具有均匀的Ni浓度时，在多层陶瓷电容器100的层叠方向上整个电介质层的Ni浓度被定义为均匀的。例如，如图2中的圆圈所示，当在层叠方向上位于不同位置的五个电介质层11中至少四个电介质层11的Ni浓度是均匀的时，在多层陶瓷电容器100的层叠方向上整个电介质层的Ni浓度能够被限定为均匀的。在多层陶瓷电容器100中，当在层叠方向上位于不同位置的电介质层11的Ni浓度是均匀的时，多层陶瓷电容器100的电容稳定。因此，能够降低多个多层陶瓷电容器100之间的电容的偏差。因此，使如下的电容异常减少，其中电容甚至超出产品平均电容的正态分布的下侧20％范围并偏离正态分布。
优选地，当多层陶瓷电容器100中层叠的多个电介质层11中的90％或更多在层叠方向上具有均匀的Ni浓度时，在多层陶瓷电容器100的层叠方向上整个电介质层的Ni浓度被定义为均匀的。例如，如图2中的圆圈所示，当在层叠方向上位于不同位置的五个电介质层11的所有Ni浓度均匀时，可以判断90％或更多的电介质层11具有均匀的Ni浓度。
多层陶瓷电容器100中层叠的电介质层11的数量优选为200或更多。层数等于或大于200使得多层陶瓷电容器100的电容提高。为提高电容，多层陶瓷电容器100中层叠的电介质层11的数量优选为300或更多。
当在上述五个测量区域中存在晶界时，晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度优选彼此相等。在这种情况下，在晶界中倾向于偏析的Ni浓度的不均一减少，并且可以使电介质层11在层叠方向上的Ni浓度进一步均匀。例如，如图4所示，在晶粒中，可以使用上述测量方法通过透射电子显微镜等扫描50-nm见方区域(图4中的阴影部分)中的目标区域来测量Ni浓度。在晶界中，使用上述方法，例如，用1.5nm探针测量与晶粒相邻的晶界上的10个点(图4中用圆圈表示的点)，并且可以测量所获得的Ni浓度的平均值作为晶界的Ni浓度。当晶粒中的Ni浓度在晶界的Ni浓度的±20％内时，两个Ni浓度被定义为彼此相等。
如图2所示，当在多层陶瓷电容器100中层叠的多个电介质层11的80％或更多当中晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度相等时，在整个多层陶瓷电容器100中晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度被定义为相等。例如，如图2所示，当在层叠方向上位于不同位置的五个电介质层11中的至少四个中，晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度相等时，可以判定晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度在多个电介质层11中的80％或更多中是相等的。当在整个多层陶瓷电容器100中晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度相等时，多层陶瓷电容器100的电容进一步稳定。因此，能够进一步减少多个多层陶瓷电容器100之间的电容差异。因此，使如下的电容异常减少，其中电容甚至超出产品平均电容的正态分布的下侧20％范围并偏离正态分布。将看起来明显不能代表产品或进行测量的批次的异常位置(例如，许多偏析聚集的位置)从测量位置排除，并且从测量中排除存在第二相的偏析位置。例如，具有与母相不同的组成并且直径为50nm或更大的位置不被采用为测量区域。此类位置的示例是其中含有Si的化合物、含有Mn的化合物或含有Ni-Mg的化合物聚集存在的位置。此类位置的另一个示例是Ba和Ti的丰度比为90％或更小的位置。
电介质层11已经被描述为在层叠方向上具有均匀的Ni浓度，但是电介质层11中的Ni浓度大约为例如0.015至0.045。
为了进一步抑制电容异常的发生，优选的是，当上述五个测量区域中各自的Ni浓度在该五个测量区域的平均Ni浓度的优选±10％以内时，更优选±5％以内时，两个相邻的内部电极层12之间的电介质层11在层叠方向上的Ni浓度被定义为均匀的。此外，以上描述聚焦于BaTiO3作为电介质且Ni作为贱金属，但并不非意在暗示任何限制。因为如果其他电介质也具有贱金属浓度局部较高的区域时介电常数降低，因此上述实施方式可以应用于其他电介质和其他贱金属。
接下来将给出多层陶瓷电容器100的制造方法的说明。图5是表示多层陶瓷电容器100的制造方法的流程图。
原料粉制备工序
首先，如图5所示，制备用于形成电介质层11的原料粉。电介质层11中包含的Ba和Ti通常以BaTiO3颗粒的烧结体的形式包含在电介质层11中。BaTiO3是具有钙钛矿结构的四方化合物，表现出高介电常数。BaTiO3通常通过使诸如二氧化钛的钛原料与诸如碳酸钡的钡原料反应合成钛酸钡而获得。已知许多种方法例如固相法、溶胶-凝胶法和水热法作为合成BaTiO3的方法。本实施方式可以采用这些方法中的任何一种。
根据目的可以向得到的陶瓷粉末中添加指定的加成化合物。加成化合物的示例包括Mg、Mn、V、Cr、稀土元素(Y、Dy、Tm、Ho、Tb、Yb和Er)的氧化物，以及Sm、Eu、Gd、Co、Li、B、Na、K和Si的氧化物，或者玻璃。
在本实施方式中，优选将含有加成化合物的化合物与BaTiO3颗粒混合，并将所得混合物在820℃至1150℃下煅烧。然后，将所得的BaTiO3颗粒与加成化合物湿混、干燥并研磨以制备陶瓷粉末。例如，通过上述方法获得并用于制造本实施方式的多层陶瓷电容器100的BaTiO3颗粒，优选地具有50nm至150nm的平均粒径以使电介质层11较薄。例如，可以根据需要通过研磨处理来调节如上所述获得的陶瓷粉末的粒径，或者可以与分级处理组合加以控制。
层叠工序
接着，向所得陶瓷粉末中加入诸如聚乙烯醇缩丁醛(PVB)树脂的粘合剂、诸如乙醇或甲苯的有机溶剂、以及诸如酞酸二辛酯(DOP)的增塑剂，并湿混。使用所得到的浆料，通过例如模涂布法或刮刀法将厚度为0.8μm或更低的带状电介质生片涂布在基材上，然后干燥。
然后，通过丝网印刷或凹版印刷将包含有机粘合剂的导电金属膏印刷在电介质生片的表面上，以配置内部电极层交替地引到极性不同的一对外部电极的型式。对于导电金属膏的金属，使用纯度为99％或更高的Ni。平均粒径为50nm或更低的BaTiO3可以作为共同材料均匀地分布在导电金属膏中。
然后，将其上印刷了内部电极层型式的电介质生片冲压成预定尺寸，并且在剥离基材的同时层叠预定数量(例如，200至500个)的冲压的电介质生片，使得内部电极层12和电介质层11彼此交替，并且内部电极层的端缘在电介质层的长度方向上交替地露于两个端面，以便交替地引到极性不同的一对外部电极。
在层叠的电介质生片的顶部和底部压制将成为覆盖层13的覆盖片材以接合，并将其切割成预定的芯片尺寸(例如，1.0×0.5mm)。通过该工序，可以得到多层芯片10的成型体。
第一煅烧工序
将如上所述获得的多层芯片10的成型体在N2气氛中在250℃至500℃下脱粘合剂，然后在还原气氛(氧分压为10-5Pa至10-7Pa)下煅烧，在1100℃至1300℃下进行10分钟至2小时。该工序使构成电介质生片的化合物烧结，使化合物的晶粒生长。以这种方式获得包括多层芯片10和覆盖层13的多层陶瓷电容器100，该多层芯片10由从烧结体制成并且交替地层叠在其内的电介质层11和内部电极层12形成，该覆盖层13在层叠方向的顶部和底部形成为最外层。
第二煅烧工序
然后，进行第二煅烧作为使内部电极层12中的Ni扩散到电介质层11中的热处理。多层陶瓷电容器100在1000℃至1200℃下在10-3Pa至10-6Pa的氧分压下进行热处理约2至4小时，上述温度比第一煅烧的温度低50℃至100℃。在比第一煅烧高的氧分压下进行的煅烧促进了Ni的氧化，使Ni充分地扩散到电介质层11中。另一方面，由于温度低于第一煅烧的温度，电介质层11中的晶粒生长被抑制。因此，电介质层11在层叠方向上具有均匀的Ni浓度。
第三煅烧工序
然后，作为再氧化煅烧，在600℃至1000℃，在10-2Pa至10Pa的氧分压下进行约1小时的第三煅烧(再氧化处理)。在第三煅烧工序中，由于氧分压高，故Ni被氧化，但是由于煅烧温度范围低于第二煅烧工序，因此电介质层11中的Ni浓度不变。在各煅烧工序中，例如，适当地调整第一煅烧工序的煅烧温度和煅烧时间可使平均粒径为200nm或更小。随着煅烧温度降低，平均粒径减小。随着煅烧时间减少，平均粒径减小。
当煅烧的温度和时间不足时，Ni的扩散可能变得不均匀。因此，煅烧反应的温度和时间优选地根据部件尺寸和层叠数而适当调整。在层叠工序中调整电介质生片的厚度，使得第一煅烧工序、第二煅烧工序和第三煅烧工序后的电介质层11的厚度为0.6μm或更小。电介质层11的厚度优选地为0.5μm或更小，更优选地为0.4μm或更小。可以通过例如煅烧通过层叠电介质层11和内部电极层12而形成的多层芯片10，然后在多层芯片10的两端部烘烤导电膏，来形成外部电极20和外部电极30。或者，可以在第二煅烧之前涂布导电膏，并在第二煅烧的同时烘烤导电膏。可以通过溅射而在多层体的两个端面上厚厚地形成外部电极。
除了上述制造方法之外，可以在形成浆料时通过向浆料中添加NiO而在电介质层11中均匀地形成Ni。或者，可以采用通过向浆料中添加NiO然后进行上述第二煅烧工序而使Ni从内部电极扩散到电介质层中的方法。
实施例
制造根据实施方式的多层陶瓷电容器以检查特性。
实施例1至实施例6
根据上述实施方式的制造方法制造多层陶瓷电容器100。表1列出了实施例1至实施例6共同的结构。外部电极20和外部电极30形成在多层芯片10的两个端部上，并且具有包括Cu部分(厚度为22μm)、通过镀层在Cu部分上形成的Ni部分(厚度为2μm)和通过镀层在Ni部分上形成的Sn部分(厚度为6μm)的结构。通过离子铣削切割多层陶瓷电容器100的中央部，从而露出图2所示的横截面，并通过扫描电子显微镜(SEM)对得到的横截面进行拍照。然后，基于得到的照片，测定电介质层11和内部电极层12的厚度，即层叠方向上的尺寸。拍摄SEM照片，使得SEM照片的视角在长度和宽度上为10μm至30μm，在每3μm的几个位置处测量电介质层11和内部电极层12的厚度。然后，计算所测厚度的平均值作为电介质层11和内部电极层12的厚度。在五个不同的视野中测量二十个位置以获得100组数据，并且将它们的平均值指定为电介质层11和内部电极层12的厚度。
表1
Figure BDA0001253697600000101
Figure BDA0001253697600000111
可以如下得到平均结晶粒径(平均粒径)。通过离子铣削切割多层陶瓷电容器100的中央部，从而露出图2所示的横截面，然后通过扫描电子显微镜在露出的横截面中拍摄五个不同的视野。然后，在每个视野中测量二十个电介质颗粒的尺寸，然后从所测量的尺寸计算平均值。对于一个电介质颗粒，获得夹着该颗粒并平行于电介质层的层叠平面的两条线之间的距离，以及夹着该颗粒并垂直于电介质层的层叠平面的两条线之间的距离，并计算距离的平均值。例如，将100个电介质晶粒的尺寸的总平均值指定为结晶粒径。
在实施例1和实施例2中，在第一煅烧工序中，在N2气氛中在250℃至500℃下使多层芯片10的成型体脱粘合剂，然后在氧分压为5.0×10-6Pa的还原气氛中在1200℃下煅烧0.7小时，以使构成电介质生片的化合物烧结，化合物的晶粒生长。在实施例3和实施例4中，除了煅烧时间为1小时之外，在与实施例1和实施例2相同的煅烧条件下进行第一煅烧工序。在实施例5和实施例6中，除了煅烧时间为1.2小时之外，在与实施例1和实施例2相同的煅烧条件下进行第一煅烧工序。然后，在实施例1至实施例6中，在第二煅烧工序中，在氧分压为5.0×10-5Pa的还原气氛中，在比第一煅烧工序的温度低100℃的温度1100℃下对多层陶瓷电容器100煅烧2小时，以将内部电极中的Ni扩散到电介质层中。然后，进行第三煅烧工序。
在比较例1和比较例2中，在第一煅烧工序中，在N2气氛中在250℃至500℃下使多层芯片10的成型体脱粘合剂，然后在氧分压为5.0×10-6Pa的还原气氛中在1200℃下煅烧1小时，以使构成电介质生片的化合物烧结，化合物的晶粒生长。然后，跳过第二煅烧工序并进行第三煅烧工序。
对实施例1-6以及比较例1和2各自制备一万个样品。
对实施例1-6以及比较例1和2，测量电介质层11的Ni浓度。如上所述，在层叠方向上，从与一个内部电极层12相距50nm的位置到与另一个内部电极层12相距50nm的位置的区域虚拟地被划分为五个相等的区域。使得与层叠方向垂直的方向上的宽度为电介质层的厚度的1.2倍，并测定得到的5个测定区域中的Ni浓度。在各测量区域的层叠方向的两端面的整个面上，两个相邻的内部电极层12在平面图中作为有效电极彼此重叠。
对于Ni浓度的测定，使用TEM-EDS(由JEOL Ltd.制造的TEM JEM-2100F)和EDS检测器(由JEOL Ltd.制造的JED-2300T)。通过对再氧化的多层陶瓷电容器机械抛光(在垂直于内部电极层的平面中抛光)，并通过离子铣削使抛光的多层陶瓷电容器变薄，来制备用于测量的样品。制备厚度为0.05μm的样品，从而可以测量五个测量区域。以1.5nm的探针直径对每个测量区域进行扫描和测量，并测量每个测量区域中的Ni浓度。为测量Ni浓度，如上所述，使用由JEOL Ltd.制造的JED系列分析程序，根据STEM-EDS谱计算Ni浓度。当五个测量区域每一个中的Ni浓度在测量区域的Ni浓度平均值的±20％内时，则陶瓷电容器中的电介质层11的Ni浓度被认为是均匀的。在多层陶瓷电容器100中，当五个不同的电介质层11中的至少四个的Ni浓度均匀时，则在多层陶瓷电容器100的层叠方向上整个电介质层的Ni浓度被认为是均匀的。
分析
图6示出了电介质层11的厚度，电介质层中的平均粒径，以及Ni浓度是否均匀。如图6所示，在实施例1-6中，在多层陶瓷电容器100的层叠方向上整个电介质层11的Ni浓度是均匀的。认为这是因为通过使电介质层11的厚度为0.6μm或更小，使得Ni充分地扩散到电介质层11中。相反，在比较例1和比较例2中，在多层陶瓷电容器100的层叠方向上整个电介质层的Ni浓度并未变均匀。认为这是由于电介质层11的厚度超过0.6μm，因此Ni不能充分地扩散到电介质层11中。Ni的扩散主要在第二煅烧工序中进行，扩散可能以氧化镍(NiO)的形式进行。实施例1-6的第二煅烧工序中的氧分压为5.0×10-5Pa，该条件被认为是Ni容易扩散的条件，因为该气氛是容易产生氧化镍的气氛。
在图6中，“均匀位置的数量”栏中的数字表示在对电介质层进行测量的五个不同位置中Ni浓度被判断为均匀的位置的数量。“偏离最多的区域”栏表示在根据图3的测量区域当中Ni浓度偏离平均值最多的测量区域的位置。在实施例6中，呈现出Ni浓度均匀的区域。“偏离平均值的百分比”栏表示在所测量的Ni浓度中Ni浓度偏离平均值最多时的偏差的百分比。在实施例1-6中，呈现出在Ni浓度均匀的电介质层中Ni浓度偏离平均值最多时的偏差的百分比。
检查电容的差异。对于实施例1-6和比较例1和比较例2各自测量10000个样品的电容，并检查电容与平均值相差±20％或更多的样品的数量。结果呈现在图6中。图6中所呈现的电容异常数是10000个样品当中电容与平均值相差±20％或更多的样品数。双圆圈表示电容异常数为零，单圆圈表示电容异常数为一，叉符号表示电容异常数为两个或更多。在实施例1-6的任一个中，电容异常数小。认为这是因为，通过使电介质层11的厚度等于或小于0.6μm，电介质层11的五个测量区域在层叠方向上的Ni浓度变得均匀，从而使多层陶瓷电容器100的电容稳定。相反，在比较例1和比较例2中，电容异常数增加。认为这是因为，由于电介质层11的厚度超过0.6μm，电介质层11在层叠方向上的Ni浓度未变均匀，故而不能抑制介电常数下降，多层陶瓷电容器的电容不稳定。在实施例5和实施例6中，电容异常数为1，而在实施例1-4中，电容异常数为零。认为这是因为平均粒径为200nm或更小，因此Ni充分地扩散到电介质层11中。
在实施例1-6中，使用前述方法测定晶粒中的Ni浓度和与晶粒相邻的晶界的Ni浓度。在所有实施例中晶粒中的Ni浓度在与晶粒相邻的晶界的Ni浓度的±20％内，因此等同于晶界的Ni浓度。如上所述，在实施例1-6中，Ni不会不均衡地存在于晶界中，因此，可以说电容是稳定的
尽管已经详细描述了本发明的实施方式，但是应当理解，在不脱离本发明的精神和范围的情况下，可以对其进行各种改变、替换和更改。

Claims (9)

1.一种多层陶瓷电容器，包括：
一对外部电极；
第一内部电极，其包含贱金属并且连接到所述一对外部电极中的一个；
电介质层，其层叠在所述第一内部电极上并且包含陶瓷材料和所述贱金属；以及
第二内部电极，其层叠在所述电介质层上，包含所述贱金属，并且连接到所述一对外部电极中的另一个，其中
五个区域的每一个中的所述贱金属的浓度在所述五个区域中的所述贱金属的浓度均值的±20％内，所述五个区域通过在层叠方向将所述电介质层的区域等分为五个而得到，所述电介质层的所述区域位于相邻的第一内部电极和第二内部电极之间在所述层叠方向上从与第一内部电极相距50nm的位置到与第二内部电极相距50nm的位置，且
所述电介质层的厚度为0.6μm或更小。
2.根据权利要求1所述的多层陶瓷电容器，其中
所述五个区域的每一个中的所述贱金属的浓度在所述五个区域中的所述贱金属的浓度均值的±10％内。
3.根据权利要求1所述的多层陶瓷电容器，其中
所述五个区域的每一个中的所述贱金属的浓度在所述五个区域中的所述贱金属的浓度均值的±5％内。
4.根据权利要求1至3中任一项所述的多层陶瓷电容器，其中
所述电介质层中的平均粒径为200nm或更小。
5.根据权利要求1至3中任一项所述的多层陶瓷电容器，其中
所述陶瓷材料是BaTiO3，且
所述贱金属是Ni。
6.根据权利要求1所述的多层陶瓷电容器，其中
多个电介质层隔着内部电极层叠，且
所述多个电介质层中的80％或更多是如下的电介质层，
五个区域的每一个中的所述贱金属的浓度在所述五个区域中的所述贱金属的浓度均值的±20％内，所述五个区域通过在层叠方向将所述电介质层的区域等分为五个而得到，所述电介质层的所述区域位于相邻的第一内部电极和第二内部电极之间在所述层叠方向上从与第一内部电极相距50nm的位置到与第二内部电极相距50nm的位置，且
所述电介质层的厚度为0.6μm或更小。
7.根据权利要求6所述的多层陶瓷电容器，其中
多个电介质层隔着内部电极层叠，且
所述多个电介质层中的80％或更多是如下的电介质层，
五个区域的每一个中的所述贱金属的浓度在所述五个区域中的所述贱金属的浓度均值的±10％内，所述五个区域通过在层叠方向将所述电介质层的区域等分为五个而得到，所述电介质层的所述区域位于相邻的第一内部电极和第二内部电极之间在所述层叠方向上从与第一内部电极相距50nm的位置到与第二内部电极相距50nm的位置，且
所述电介质层的厚度为0.6μm或更小。
8.根据权利要求6所述的多层陶瓷电容器，其中
多个电介质层隔着内部电极层叠，且
所述多个电介质层中的80％或更多是如下的电介质层，
五个区域的每一个中的所述贱金属的浓度在所述五个区域中的所述贱金属的浓度均值的±5％内，所述五个区域通过在层叠方向将所述电介质层的区域等分为五个而得到，所述电介质层的所述区域位于相邻的第一内部电极和第二内部电极之间在所述层叠方向上从与第一内部电极相距50nm的位置到与第二内部电极相距50nm的位置，且
所述电介质层的厚度为0.6μm或更小。
9.根据权利要求1至3中任一项所述的多层陶瓷电容器，其中
多个电介质层隔着内部电极层叠，且
在所述多层陶瓷电容器中层叠的多个电介质层的数量为200或更多。
CN201710181503.7A 2016-06-20 2017-03-24 多层陶瓷电容器 Active CN107527737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-122001 2016-06-20
JP2016122001A JP6955846B2 (ja) 2016-06-20 2016-06-20 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN107527737A CN107527737A (zh) 2017-12-29
CN107527737B true CN107527737B (zh) 2021-03-12

Family

ID=60661453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710181503.7A Active CN107527737B (zh) 2016-06-20 2017-03-24 多层陶瓷电容器

Country Status (4)

Country Link
US (1) US10056192B2 (zh)
JP (1) JP6955846B2 (zh)
KR (1) KR102266821B1 (zh)
CN (1) CN107527737B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102191252B1 (ko) * 2018-09-03 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
US11990284B2 (en) * 2021-05-25 2024-05-21 Samsung Electro-Mechanics Co., Ltd. Multilayered electronic component
KR20230100937A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층형 전자 부품
KR20230112416A (ko) * 2022-01-20 2023-07-27 삼성전기주식회사 세라믹 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421881A (zh) * 2001-09-27 2003-06-04 株式会社村田制作所 层叠陶瓷电子部件的制造方法和层叠电子部件
JP2011211058A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品の製造方法および電子部品の評価方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4086649A (en) * 1974-12-26 1978-04-25 Union Carbide Corporation Ceramic capacitor made from firing small barium titanate particles
JP2970030B2 (ja) 1991-04-18 1999-11-02 松下電器産業株式会社 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JPH104027A (ja) 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JP3391269B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP3370933B2 (ja) 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
JP3606079B2 (ja) * 1998-12-25 2005-01-05 株式会社村田製作所 非直線性誘電体磁器、パルス発生用コンデンサ、高圧蒸気放電灯回路および高圧蒸気放電灯
JP2000331867A (ja) 1999-05-17 2000-11-30 Murata Mfg Co Ltd 積層コンデンサ及びその製造方法
JP2001060526A (ja) * 1999-08-23 2001-03-06 Tdk Corp 積層セラミックコンデンサの製造方法。
US7354642B2 (en) 2000-02-16 2008-04-08 Taiyo Yuden Co., Ltd. Multilayer displacement element
TWI240288B (en) * 2003-01-31 2005-09-21 Murata Manufacturing Co Dielectric ceramic and the manufacturing method thereof, and the laminated ceramic condenser
US6828266B1 (en) 2003-05-16 2004-12-07 Ferro Corporation X7R dielectric composition
JP4407299B2 (ja) 2004-01-30 2010-02-03 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2006319205A (ja) 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
TW200733159A (en) 2006-02-24 2007-09-01 Wei-Hsing Tuan Ceramic dielectrics and base-metal-electrode multilayer ceramic capacitors
JP4941702B2 (ja) * 2006-03-10 2012-05-30 Ｔｄｋ株式会社 セラミック粉末及びこれを用いた導電ペースト、積層セラミック電子部品、その製造方法
JP4635928B2 (ja) 2006-03-27 2011-02-23 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
KR101161495B1 (ko) 2007-09-19 2012-06-29 가부시키가이샤 무라타 세이사쿠쇼 유전체 세라믹 및 적층 세라믹 콘덴서
US20100110608A1 (en) 2008-11-06 2010-05-06 Frank Wei Core-shell structured dielectric particles for use in multilayer ceramic capacitors
JP2010232248A (ja) 2009-03-26 2010-10-14 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5455164B2 (ja) 2009-09-07 2014-03-26 株式会社村田製作所 誘電体磁器組成物、及び積層セラミックコンデンサ
JP5146852B2 (ja) 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
JP2012129508A (ja) 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
WO2012105437A1 (ja) 2011-02-04 2012-08-09 株式会社 村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
JP5838927B2 (ja) 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
KR20140020473A (ko) * 2012-08-08 2014-02-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101548798B1 (ko) 2013-04-16 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP5897661B2 (ja) * 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
KR102004773B1 (ko) 2013-11-21 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101771019B1 (ko) * 2013-12-10 2017-08-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP6578703B2 (ja) 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421881A (zh) * 2001-09-27 2003-06-04 株式会社村田制作所 层叠陶瓷电子部件的制造方法和层叠电子部件
JP2011211058A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品の製造方法および電子部品の評価方法

Also Published As

Publication number Publication date
KR20170142855A (ko) 2017-12-28
CN107527737A (zh) 2017-12-29
JP6955846B2 (ja) 2021-10-27
US20170365411A1 (en) 2017-12-21
KR102266821B1 (ko) 2021-06-21
JP2017228587A (ja) 2017-12-28
US10056192B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
CN107527737B (zh) 多层陶瓷电容器
CN107527739B (zh) 多层陶瓷电容器
CN107527736B (zh) 多层陶瓷电容器
CN107527738B (zh) 多层陶瓷电容器
US10431385B2 (en) Multilayer ceramic capacitor
US10431383B2 (en) Multilayer ceramic capacitor
US10431384B2 (en) Multilayer ceramic capacitor
US10199169B2 (en) Mutilayer ceramic capacitor with dielectric layers containing nickel
JP6970792B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6970793B2 (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant