CN107331769A - 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法 - Google Patents

一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法 Download PDF

Info

Publication number
CN107331769A
CN107331769A CN201610283992.2A CN201610283992A CN107331769A CN 107331769 A CN107331769 A CN 107331769A CN 201610283992 A CN201610283992 A CN 201610283992A CN 107331769 A CN107331769 A CN 107331769A
Authority
CN
China
Prior art keywords
mtj
film layer
hard mask
double
selective etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610283992.2A
Other languages
English (en)
Other versions
CN107331769B (zh
Inventor
张云森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610283992.2A priority Critical patent/CN107331769B/zh
Publication of CN107331769A publication Critical patent/CN107331769A/zh
Application granted granted Critical
Publication of CN107331769B publication Critical patent/CN107331769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，具体包括：步骤S1：提供包括磁性隧道结多层膜的衬底；步骤S2：在衬底上依次形成Ta膜层和SiN膜层；步骤S3：图形化转移磁性隧道结图案到SiN膜层，使用光刻胶和有机抗反射层完成对磁性隧道结图案的图形化定义；步骤S4：采用CF4干刻蚀SiN膜层转移磁性隧道结图案到Ta膜层；步骤S5：采用氧气干刻蚀除去残留的光刻胶和有机抗反射层；步骤S6：以SiN膜为掩模，采用CHF3/N2对SiN膜层和Ta膜层进行选择性刻蚀。可以用SiO2膜层代替上述SiN膜层，步骤S6改为采用CHF3/O2对SiO2膜层和Ta膜层进行选择性刻蚀。

Description

一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法
技术领域
本发明涉及一种刻蚀硬掩模的方法，特别涉及一种反应离子束选择性刻蚀磁性隧道结(MTJ，Magnetic Tunnel Junction)双层硬掩模的方法，属于集成电路制造技术领域。
背景技术
近年来，采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM，Magnetic Radom Access Memory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。
然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，既作为MTJ刻蚀用的掩模，也作为顶电极的导电通道；随后，一层介电质(比如SiN或者SiO2)会沉积在Ta膜的顶部，被用来作为Ta掩模的牺牲层。通常这种双层膜结构被用来作为刻蚀MTJ的硬掩模。
在现有的MTJ双层硬掩模刻蚀工艺中，一般采用CF4作为干刻蚀气体，然而在CF4干刻工艺条件下，Ta对SiN(或SiO2)的选择比非常低(大约为0.5)。在Ta膜层已完成刻蚀之前，介电层已经被完全刻蚀掉。因此，如图1所示：用CF4作为刻蚀气体很难形成清晰锐利的Ta掩模侧壁，导致轮廓不清的掩模，从而影响下面的MTJ图案化；同时，由于Ta膜层在没有介电层的保护下，Ta膜层的厚度将会进一步减小，并形成椭圆形的膜帽，这样将会增加位线和MTJ之间短路的风险。在Ta膜层完成刻蚀之前，为了使介电层不被完全刻蚀掉，通常可以增加介电层的厚度，然而，使用比较厚的介电层，MTJ图案在介电层转移时，尺寸会变大得比较厉害，这非常不利于MTJ的小型化，特别不适用于制备65nm及其以下的MRAM电路(如图2所示)。
发明内容
为了解决上述技术问题，本发明提供一种反应离子束选择性刻蚀磁性隧道结(MTJ)双层硬掩模的方法，特别适用于制备65nm及其以下的MRAM电路，用以解决Ta对SiN(或SiO2)选择比过低，MTJ图案在双层掩模转移时尺寸变大，以及Ta膜层提前被过度消耗等问题，降低了MRAM电路位线和MTJ单元短路的风险。
本发明具体步骤如下：
步骤S1：提供包括MTJ多层膜的衬底；
步骤S2：在衬底上依次形成Ta膜层和SiN膜层(或SiO2膜层)；
步骤S3：图形化转移MTJ图案到SiN膜层(或SiO2膜层)，使用光刻胶(PR，Photo Resist)和有机抗反射层(O-BARC，Organic-Bottom Anti-Reflective Coating)完成对MTJ图案的图形化定义；
步骤S4：采用CF4干刻蚀SiN膜层(或SiO2膜层)转移MTJ图案到Ta膜层；
步骤S5：采用氧气干刻蚀除去残留的光刻胶和有机抗反射层；
步骤S6：以SiN膜为掩模，采用CHF3/N2对SiN膜层和Ta膜层进行选择性刻蚀(或者以SiO2膜为掩模，采用CHF3/O2对SiO2膜层和Ta膜层进行选择性刻蚀)，以形成具有MTJ图案的双层硬掩模。
作为优选，磁性隧道结多层膜的厚度为15～40nm。
作为优选，Ta膜层的厚度为50～200nm，硅化合物膜层的厚度为50～150nm。
作为优选，光刻胶的厚度为90～250nm，有机抗反射层的厚度为30～100nm。
作为优选，用Cl2等干刻蚀O-BARC，从而完成对MTJ图案的图形化定义。
作为优选，CHF3的流量范围为0～50sccm。
作为优选，N2的流量范围为0～150sccm。
作为优选，CHF3/N2混合气体中CHF3的含量为1～10％。
作为优选，O2的流量范围为0～150sccm。
作为优选，CHF3/O2混合气体中CHF3的含量为1～10％。
作为优选，干刻蚀双层硬掩模所采用的压强为10～60mT。
本发明的有益效果：本发明使用CHF3/N2使得Ta对SiN的选择比高达20以上，使用CHF3/O2使得Ta对SiO2的选择比高达20以上。特别适用于制备65nm及其以下的MRAM电路，从而有效的改善了MTJ图案在双层掩模转移时尺寸变大，以及Ta膜层提前被过度消耗等问题，降低了MRAM电路位线和MTJ单元短路的风险。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是现有技术中双层掩模(选用正常厚度的介电层)刻蚀后的轮廓示意图；
图2是现有技术中双层掩模(选用较厚的介电层)刻蚀后的轮廓示意图；
图3是本发明反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法的流程图；
图4是刻蚀之前图形化转移磁性隧道结图案到有机抗反射层的剖面图；
图5是干刻蚀有机抗反射层，图形化转移磁性隧道结图案到SiN膜层(或SiO2膜层)之后的剖面图；
图6是干刻蚀SiN膜层(或SiO2膜层)，图形化转移磁性隧道结图案到Ta膜层之后的剖面图；
图7是氧气干刻处理掉残留的光刻胶和有机抗反射层之后的剖面图；
图8是图形化的双层掩模的剖面图。
以上各图中所示：100-包括MTJ多层膜的衬底，101-钽(Ta)膜层，111-刻蚀之后的钽(Ta)膜层，102-SiN膜层(或SiO2膜层)，112-刻蚀之后的SiN膜层(或SiO2膜层)，103-O-BARC，113-刻蚀之后的O-BARC，104-PR，114-刻蚀之后的PR。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图3所示，本发明的一种反应离子束选择性刻蚀磁性隧道结(MTJ)双层硬掩模的方法，具体包括以下步骤：
步骤S1：提供包括MTJ多层膜的衬底100，其中MTJ的厚度为15nm～40nm。
步骤S2：在衬底上，依次沉积形成Ta膜层101和SiN膜层(或SiO2膜层)102，其中Ta膜层的厚度为50nm～200nm，SiN膜层(或SiO2膜层)的厚度为50nm～150nm；Ta膜层101可以使用Ta靶，通过物理溅射或离子束沉积等方法形成；SiN膜层102，可以采用以下的一种或多种方法制成：(a)化学气相沉积，采用的反应剂含Si、N和H；(b)物理溅射沉积，使用Si靶，溅射气体采用Ar+N2或Ar+NH3。SiO2膜层102，采用以下的一种或多种方法制成：(a)化学气相沉积，采用的反应剂含Si、H和O；(b)氧化硅旋涂(spin-on-SiO coating)技术；(c)物理溅射沉积，使用Si靶或SiO2靶，溅射气体采用Ar或Ar+O2；(d)离子束沉积，使用SiO2靶。
步骤S3：图形化转移MTJ图案到SiN膜层(或SiO2膜层)102上，本发明以O-BARC 103和光刻胶104来定义MTJ图案。O-BARC 103的厚度为30nm～100nm，光刻胶104的厚度为90nm～250nm，如果4所示。
O-BARC 103用于减少曝光过程中光在Ta膜层101和SiN膜层(或SiO2膜层)102的上下表面的反射，以使曝光的大部分能量都被Ta膜层101和SiN膜层(或SiO2膜层)102吸收，当然，光刻胶104用于保护器件的其他区域，确保器件正常曝光。曝光完成后，用Cl2等干刻蚀O-BARC 103，使得MTJ图案图形化到SiN膜层(或SiO2膜层)102，如图5所示。
步骤S4：采用CF4干刻蚀SiN膜层(或SiO2膜层)转移MTJ图案到Ta膜层，如图6所示。
步骤S5：采用氧气灰化工艺除去残留的光刻104和O-BARC 103，最后得到刻蚀MTJ的Ta掩模101，如图7所示。
步骤S6：以SiN膜为掩模，采用CHF3/N2对SiN膜层和Ta膜层进行选择性刻蚀(或者以SiO2膜为掩模，采用CHF3/O2对SiO2膜层和Ta膜层进行选择性刻蚀)以形成具有MTJ图案的双层硬掩模，如图8所示。
较佳的，本发明中的CHF3的流量为0～50sccm，N2的流量为0～150sccm，O2的流量为0～150sccm，通过精确控制CHF3在CHF3/N2中百分含量和刻蚀气体压强，可以调控Ta对SiN的选择比，作为优选，CHF3/N2混合气体中CHF3的含量为1％～10％，压强为10mT～60mT；通过精确控制CHF3在CHF3/O2中百分含量和刻蚀气体压强，可以调控Ta对SiO2的选择比，作为优选，CHF3/O2混合气体中CHF3的含量为1％-10％，压强为10mT～60mT。
本发明通过调控CHF3在CHF3/N2中百分含量和刻蚀气体压强，使得Ta对SiN的选择比高达20以上；通过调控CHF3在CHF3/O2中百分含量和刻蚀气体压强，使得Ta对SiO2的选择比高达20以上，从而有效的改善了MTJ图案在双层掩模转移时尺寸变大，以及Ta膜层提前被过度消耗等问题，降低了MRAM电路位线和MTJ单元短路的风险，特别适用于制备65nm及其以下的MRAM电路。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，包括以下步骤：
步骤S1：提供包括磁性隧道结多层膜的衬底；
步骤S2：在所述衬底上依次形成钽膜层和硅化合物膜层，所述硅化合物膜层是指SiN膜层或SiO2膜层；
步骤S3：图形化转移磁性隧道结图案到所述硅化合物膜层，使用光刻胶和有机抗反射层完成对所述磁性隧道结图案的图形化定义；
步骤S4：采用CF4干刻蚀所述硅化合物膜层，转移磁性隧道结图案到所述钽膜层；
步骤S5：采用氧气干刻蚀除去残留的所述光刻胶和所述有机抗反射层；
步骤S6：以所述SiN膜层为掩模，采用CHF3/N2对所述SiN膜层和所述钽膜层进行选择性刻蚀，以形成具有所述磁性隧道结图案的双层硬掩模；或者，以所述SiO2膜层为掩模，采用CHF3/O2对所述SiO2膜层和所述钽膜层进行选择性刻蚀，以形成具有所述磁性隧道结图案的双层硬掩模。
2.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述磁性隧道结多层膜的厚度为15～40nm。
3.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述钽膜层的厚度为50～200nm，所述硅化合物膜层的厚度为50～150nm。
4.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述光刻胶的厚度为90～250nm，所述有机抗反射层的厚度为30～100nm。
5.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述CHF3的流量范围为0～50sccm。
6.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述N2的流量范围为0～150sccm。
7.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述CHF3/N2混合气体中CHF3的含量为1～10％。
8.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所示O2的流量范围为0～150sccm。
9.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，所述CHF3/O2混合气体中CHF3的含量为1～10％。
10.如权利要求1所述一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，其特征在于，干刻蚀双层硬掩模所采用的压强为10～60mT。
CN201610283992.2A 2016-04-29 2016-04-29 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法 Active CN107331769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610283992.2A CN107331769B (zh) 2016-04-29 2016-04-29 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610283992.2A CN107331769B (zh) 2016-04-29 2016-04-29 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法

Publications (2)

Publication Number Publication Date
CN107331769A true CN107331769A (zh) 2017-11-07
CN107331769B CN107331769B (zh) 2020-10-27

Family

ID=60192413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610283992.2A Active CN107331769B (zh) 2016-04-29 2016-04-29 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法

Country Status (1)

Country Link
CN (1) CN107331769B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563412A (zh) * 2019-09-25 2021-03-26 浙江驰拓科技有限公司 磁性隧道结刻蚀方法
CN113460954A (zh) * 2021-05-24 2021-10-01 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法
CN116618821A (zh) * 2022-05-17 2023-08-22 武汉帝尔激光科技股份有限公司 一种利用激光束对膜改性及实现图形化的方法及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1603468A (zh) * 2003-07-24 2005-04-06 安内华股份有限公司 磁性材料的干法刻蚀方法
US20120028373A1 (en) * 2010-07-30 2012-02-02 Magic Technologies, Inc. Bi-layer hard mask for the patterning and etching of nanometer size MRAM devices
CN103311184A (zh) * 2012-03-12 2013-09-18 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法，cmos的形成方法
CN103839812A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104425356A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105428317A (zh) * 2014-09-12 2016-03-23 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1603468A (zh) * 2003-07-24 2005-04-06 安内华股份有限公司 磁性材料的干法刻蚀方法
US20120028373A1 (en) * 2010-07-30 2012-02-02 Magic Technologies, Inc. Bi-layer hard mask for the patterning and etching of nanometer size MRAM devices
CN103311184A (zh) * 2012-03-12 2013-09-18 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法，cmos的形成方法
CN103839812A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104425356A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105428317A (zh) * 2014-09-12 2016-03-23 中国科学院微电子研究所 半导体器件制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563412A (zh) * 2019-09-25 2021-03-26 浙江驰拓科技有限公司 磁性隧道结刻蚀方法
CN112563412B (zh) * 2019-09-25 2023-06-23 浙江驰拓科技有限公司 磁性隧道结刻蚀方法
CN113460954A (zh) * 2021-05-24 2021-10-01 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法
CN113460954B (zh) * 2021-05-24 2024-03-12 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法
CN116618821A (zh) * 2022-05-17 2023-08-22 武汉帝尔激光科技股份有限公司 一种利用激光束对膜改性及实现图形化的方法及其应用

Also Published As

Publication number Publication date
CN107331769B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US8634231B2 (en) Magnetic tunnel junction structure
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US7579197B1 (en) Method of forming a magnetic tunnel junction structure
US20160293837A1 (en) Multilayer hard mask patterning for fabricating integrated circuits
CN107623014A (zh) 一种磁性随机存储器的制备方法
US10170698B2 (en) Spin torque MRAM fabrication using negative tone lithography and ion beam etching
CN107658324A (zh) 一种磁性隧道结的对准和形成方法
CN107623069A (zh) 一种刻蚀磁性隧道结及其底电极的方法
CN107527994A (zh) 一种磁性隧道结双层侧墙及其形成方法
CN110061029A (zh) 一种磁性随机存储器记忆单元及其制造方法
CN107437581A (zh) 一种以氧化钽为硬掩模的磁性隧道结的制备方法
CN107331769A (zh) 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法
CN107331770A (zh) 一种四层掩模图案化磁性隧道结的方法
CN108231580A (zh) 一种清除磁性隧道结硬掩模刻蚀之后形成的聚合物的方法
CN107452874A (zh) 一种磁性隧道结自对准钽掩模的形成方法
CN107331768A (zh) 一种磁性隧道结双层导电硬掩模的刻蚀方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
CN107331612A (zh) 一种制作磁性随机存储器反应离子束刻蚀硬掩膜的方法
CN107403865A (zh) 一种双重图形技术图案化磁性隧道结的方法
CN107492518B (zh) 一种磁性隧道结顶电极连接孔的形成方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN107546323B (zh) 一种磁性隧道结钽掩模的制备方法
CN107527993A (zh) 一种磁性隧道结接触电极及其形成方法
CN110098321A (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN109935684A (zh) 一种制作超小型高密度磁性随机存储器单元阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant