CN107492518B - 一种磁性隧道结顶电极连接孔的形成方法 - Google Patents
一种磁性隧道结顶电极连接孔的形成方法 Download PDFInfo
- Publication number
- CN107492518B CN107492518B CN201610407810.8A CN201610407810A CN107492518B CN 107492518 B CN107492518 B CN 107492518B CN 201610407810 A CN201610407810 A CN 201610407810A CN 107492518 B CN107492518 B CN 107492518B
- Authority
- CN
- China
- Prior art keywords
- top electrode
- layer
- connecting hole
- electrode connecting
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Abstract
本发明提供了一种磁性隧道结顶电极连接孔的形成方法，步骤如下：S1.提供包括底电极、第一电介质层、MTJ结构单元，钽顶电极的衬底；步骤S2.采用氮化硅填充衬底剩余部分；S3.磨平氮化硅直到钽顶电极；S4.沉积氧化硅膜层、顶电极连接孔刻蚀阻挡层和第二电介质层；S5.图形化转移顶电极连接孔图案到第二电介质层；S6.刻蚀所述第二电介质层，并去掉在图形化转移过程中残留的有机物，使图案转移到所述刻蚀阻挡层；S7.对刻蚀阻挡层进行刻蚀；S8.刻蚀氧化硅层；S9.去掉残留的有机物；S10.在顶电极连接孔内壁形成扩散阻止层；S11.采用铜填充顶电极连接孔，并采用化学机械抛光的方法磨平填充物。
Description
技术领域
本发明涉及一种磁性隧道结(MTJ，Magnetic Tunnel Junction)的制备方法，特别涉及一种磁性隧道结顶电极连接孔(TEV，Top Electrode Via)的形成方法，属于集成电路制造技术领域。
背景技术
近年来，采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM，MagneticRadom Access Memory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。
然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，作为顶电极导电通道，直接和顶电极连接孔(TEV)连接；电介质氧化硅会填充MTJ结构单元之间的空隙部分，以防止MRAM回路的短路。
在现有的技术条件下，一般采用顶电极连接孔(TEV)实现顶电极和位线的连接。为了降低回路的电阻，通常会把TEV的横截面做的很大，然而在制备TEV的过程中一般采用碳氟气体(比如C4F8、CF4、CHF3和CH2F2等)来进行刻蚀，这种气体很容易刻蚀或者损伤填充在MTJ和Ta顶电极周围的氧化硅电介质，从而增加了MTJ到顶电极连接孔之间漏电的风险。
发明内容
为了解决上述问题，本发明提供一种磁性隧道结顶电极连接孔(TEV)的形成方法，选用SiN为MTJ和钽(Ta)顶电极周围的填充电介质，并同时选用SiO2作为顶电极连接孔(TEV)底部层电介质材料，采用C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2等气体对其选择性进行刻蚀。
一种磁性隧道结顶电极连接孔的形成方法，步骤如图1所示。
步骤S1：提供包括底电极、第一电介质层、磁性隧道结结构单元、钽顶电极的衬底；
步骤S2：采用化学气相沉积的方法得到氮化硅并填充衬底的剩余部分；
步骤S3：采用化学机械抛光的方法磨平氮化硅直到钽顶电极；
步骤S4：沉积氧化硅膜层、顶电极连接孔刻蚀阻挡层和第二电介质层；
步骤S5：图形化转移顶电极连接孔图案到第二电介质层；
步骤S6：采用主要包含C4F8或者C4F6的气体刻蚀第二电介质层，并用O2去掉在图形化转移过程中残留的有机物，使顶电极连接孔图案转移到刻蚀阻挡层；
步骤S7：采用CH2F2/CF4或者CH2F2/CHF3气体对刻蚀阻挡层进行刻蚀；
步骤S8：采用C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2气体刻蚀氧化硅膜层；
步骤S9：采用N2/H2或者O2气体去掉残留的有机物；
步骤S10：在顶电极连接孔内壁形成扩散阻止层；
步骤S11：采用铜填充顶电极连接孔，再磨平顶电极连接孔的顶部。
优选地，氧化硅膜层的厚度为5nm～20nm；刻蚀阻挡层为SiCN或者SiN，刻蚀阻挡层的厚度为20nm～40nm；第二电介质层为SiO2，第二电介质层的厚度为150nm～300nm。
优选地，使用碳膜层、抗反射层和光刻胶实现对顶电极连接孔的图形化定义。
更优选地，碳膜层的厚度为150nm～300nm；光刻胶的厚度为90nm～250nm；抗反射层为电介质抗反射层单层结构或者底部抗反射层和电介质抗反射层的双层结构，抗反射层的总厚度为30nm～100nm。
更优选地，用CF4作为主刻蚀气体干刻蚀底部抗反射层，用CF4/O2、CH2F2/SF6或者CH2F2/CF4干刻电介质抗反射层，用N2/H2、HBr/O2、CH4/N2/O2/Ar或者SO2/O2刻蚀碳膜层，使得顶电极连接孔图案图形化到第二电介质层的顶部。
优选地，C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2气体的压强为30mT～90mT，加入Ar或者He等作为稀释气体，以得到顶电极连接孔底部倾斜的侧壁。
优选地，扩散阻止层选用原子束沉积的氮化钽、氮化钛、钽/氮化钽双层结构或者钛/氮化钛双层结构，其厚度为0.5nm～2nm。
优选地，铜填充采用电镀的方式，先用物理气相沉积(PVD)的方法生长一层铜种子层，然后再进行电镀。
优选地，采用化学机械抛光的方法磨平顶电极连接孔的顶部。
本发明的有益效果：与现有技术相比，本发明提供的一种磁性隧道结顶电极连接孔(TEV)的形成方法，使得顶电极底部层(SiO2)对填充在MTJ和钽(Ta)顶电极周围的电介质层(SiN)的刻蚀选择比高达20以上，并且形成了更倾斜的TEV底部侧壁，从而有效的降低了MRAM电路顶电极连接孔和MTJ单元短路的风险。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是本发明的一种磁性隧道结顶电极连接孔的形成方法的流程图；
图2是本发明一个较佳实施例中包括底电极、第一电介质层、MTJ单元、钽顶电极的衬底的示意图；
图3是本发明一个较佳实施例中采用氮化硅填充衬底剩余部分后的示意图；
图4是本发明一个较佳实施例中采用化学机械抛光的方法磨平填充物氮化硅直到钽顶电极之后的示意图；
图5是本发明一个较佳实施例中依次沉积氧化硅膜层、刻蚀阻挡层和第二电介质层后的示意图；
图6是本发明一个较佳实施例中多层膜图形化定义顶电极连接孔图案光刻胶曝光后的示意图；其中抗反射层为电介质抗反射层单层结构；
图7是本发明另一个较佳实施例中多层膜图形化定义顶电极连接孔图案光刻胶曝光后的示意图；其中抗反射层为电介质抗反射层和底部抗反射层的双层结构；
图8是本发明一个较佳实施例中图形化转移顶电极连接孔图案到第二电介质层顶部之后的示意图；
图9是本发明一个较佳实施例中对第二电介质进行刻蚀后的示意图；
图10是本发明一个较佳实施例中对刻蚀阻挡层进行刻蚀后的示意图；
图11是本发明一个较佳实施例中对氧化硅膜层进行刻蚀后的示意图；
图12是本发明一个较佳实施例中在顶电极连接孔内表面形成一层扩散阻止层后的示意图；
图13是本发明一个较佳实施例中金属铜填充顶电极连接孔后，并用化学机械抛光填充物后的示意图。
图中所示：101-底电极，102-第一电介质层，103-MTJ结构单元，104-钽顶电极，201-氮化硅，202-氧化硅膜层，203-顶电极连接孔刻蚀阻挡层，204-第二电介质层，205-碳膜层，206-电介质抗反射层，207-底部抗反射层，208-光刻胶，209-扩散阻止层，210-顶电极连接孔通道。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供的一种磁性隧道结顶电极连接孔的形成方法，具体包括以下步骤：
步骤S1：提供包括底电极101、第一电介质层102、MTJ结构单元103、钽顶电极104的衬底，如图2所示。
步骤S2：采用氮化硅(SiN)201填充衬底剩余部分，如图3所示。一般采用化学气相沉积生成氮化硅，反应剂含Si、N和H等元素。
步骤S3：采用化学机械抛光(CMP，Chemical Mechanical Polish)的方法磨平填充物氮化硅201直到钽顶电极104，如图4所示。
步骤S4：沉积氧化硅膜层202、顶电极连接孔刻蚀阻挡层203和第二电介质层204，如图5所示。
其中氧化硅膜层202的厚度为5nm～20nm，采用以下的一种或多种方法制成：a)化学气相沉积，采用的反应剂含Si、H和O；b)物理溅射沉积，使用Si靶或SiO2靶，溅射气体采用Ar或Ar+O2；c)离子束沉积，使用SiO2靶。
作为优选，顶电极连接孔刻蚀阻挡层203为SiCN或者SiN，其厚度为20nm～40nm；一般采用化学气相沉积的方式生成SiCN，其反应剂含Si、C、N和H；一般采用化学气相沉积的方式生成SiN，其反应剂含Si、N和H。
第二电介质层204为SiO2，其厚度为150nm～300nm，采用以下的一种或多种方法制成：a)化学气相沉积，采用的反应剂含Si、H和O；b)物理溅射沉积，使用Si靶或SiO2靶，溅射气体采用Ar或Ar+O2；c)离子束沉积，使用SiO2靶。
步骤S5：图形化转移顶电极连接孔(TEV)图案到所述第二电介质层204；本发明以碳膜层205、抗反射层和光刻胶208来定义顶电极连接孔(TEV)的图案。抗反射层为电介质抗反射层(DARC，Dielectric Anti-Reflective Coating)206单层结构(如图6所示)，或者底部抗反射层(BARC，Bottom Anti-Reflective Coating)207和电介质抗反射层206的双层结构(如图7所示)。其中，碳膜层205的厚度为150nm～300nm，抗反射层的总厚度为30nm～100nm，底部抗反射层207的厚度为20nm～40nm，光刻胶208的厚度为90nm～250nm。
曝光完成后，用CF4作为主刻蚀气体干刻蚀所述底部抗反射层207，用CF4/O2、CH2F2/SF6或者CH2F2/CF4等干刻所述电介质抗反射层206，使用N2/H2、HBr/O2、CH4/N2/O2/Ar或者SO2/O2对碳膜层205进行刻蚀，使得顶电极连接孔图案图形化到第二电介质层204顶部，如图8所示。
步骤S6：采用C4F8或者C4F6等气体刻蚀所述第二电介质层204，并用O2去掉在图形化转移中残留的有机物，使图案转移到顶电极连接孔刻蚀阻挡层203，如图9所示。
步骤S7：采用CH2F2/CF4或者CH2F2/CHF3等对顶电极连接孔刻蚀阻挡层203进行刻蚀，如图10所示。
步骤S8：采用C4F8/CO等气体刻蚀氧化硅膜层202，如图11所示。
作为优选，在C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2的刻蚀气体的压强30mT～90mT，加入Ar或者He等作为稀释气体，以得到TEV底部比较倾斜的侧壁。
步骤S9：采用N2/H2或者O2等气体去掉残留的有机物；
步骤S10：在顶电极连接孔内壁形成扩散阻止层209，如图12所示；扩散阻止层可以选用氮化钛(TiN)、氮化钽(TaN)、钽/氮化钽(Ta/TaN)双层结构或者钛/氮化钛(Ti/TiN)双层结构，其厚度为0.5nm～2nm，一般采用原子束沉积。
步骤S11：采用铜填充顶电极连接孔，并采用CMP磨平填充物，如图13所示；铜填充采用电镀的方式，一般先用物理气相沉积(PVD)的方法生长一层铜种子层，然后再进行电镀(即所谓的镶嵌(DAMASCENE)工艺)。
本发明提供一种磁性隧道结顶电极连接孔(TEV)的形成方法，选用SiN为MTJ和钽(Ta)周围的填充电介质，并同时选用SiO2作为顶电极连接孔(TEV)底部层电介质材料，采用C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2等气体对其选择性进行刻蚀，使得顶电极底部层(SiO2)对填充在MTJ和钽(Ta)顶电极周围的电介质层(SiN)的刻蚀选择比高达20以上，并且形成了更倾斜的TEV底部侧壁，从而有效的降低了MRAM电路顶电极连接孔和MTJ单元短路的风险。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (9)
1.一种磁性隧道结顶电极连接孔的形成方法，其特征在于，包括以下步骤：
步骤S1：提供包括底电极、第一电介质层、磁性隧道结结构单元、钽顶电极的衬底；
步骤S2：采用化学气相沉积的方法得到氮化硅并填充所述衬底的剩余部分；
步骤S3：采用化学机械抛光的方法磨平所述氮化硅直到所述钽顶电极；
步骤S4：沉积氧化硅膜层、顶电极连接孔刻蚀阻挡层和第二电介质层；
步骤S5：图形化转移顶电极连接孔图案到所述第二电介质层；
步骤S6：采用主要包含C4F8或者C4F6的气体刻蚀所述第二电介质层，并用O2去掉在图形化转移过程中残留的有机物，使所述顶电极连接孔图案转移到所述刻蚀阻挡层；
步骤S7：采用CH2F2/CF4或者CH2F2/CHF3气体对所述刻蚀阻挡层进行刻蚀；
步骤S8：采用C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2气体刻蚀所述氧化硅膜层；
步骤S9：采用N2/H2或者O2气体去掉残留的有机物；
步骤S10：在顶电极连接孔内壁形成扩散阻止层；
步骤S11：采用铜填充所述顶电极连接孔，再磨平所述顶电极连接孔的顶部。
2.根据权利要求1所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，所述氧化硅膜层的厚度为5nm～20nm；所述刻蚀阻挡层为SiCN或者SiN，所述刻蚀阻挡层的厚度为20nm～40nm；所述第二电介质层为SiO2，所述第二电介质层的厚度为150nm～300nm。
3.根据权利要求1所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，使用碳膜层、抗反射层和光刻胶实现对所述顶电极连接孔的图形化定义。
4.根据权利要求3所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，所述碳膜层的厚度为150nm～300nm；所述光刻胶的厚度为90nm～250nm；所述抗反射层为电介质抗反射层单层结构或者底部抗反射层和电介质抗反射层的双层结构，所述抗反射层的总厚度为30nm～100nm。
5.根据权利要求4所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，用CF4作为主刻蚀气体干刻蚀所述底部抗反射层，用CF4/O2、CH2F2/SF6或者CH2F2/CF4干刻所述电介质抗反射层，用N2/H2、HBr/O2、CH4/N2/O2/Ar或者SO2/O2刻蚀所述碳膜层，使得所述顶电极连接孔图案图形化到所述第二电介质层的顶部。
6.根据权利要求1所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，C4F8/CO、C4F6/CO、C4F8/O2或者C4F6/O2气体的压强为30mT～90mT，加入Ar或者He作为稀释气体，以得到顶电极连接孔底部倾斜的侧壁。
7.根据权利要求1所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，所述扩散阻止层选用原子束沉积的氮化钽、氮化钛、钽/氮化钽双层结构或者钛/氮化钛双层结构，所述扩散阻止层厚度为0.5nm～2nm。
8.根据权利要求1所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，铜填充采用电镀的方式，先用物理气相沉积的方法生长一层铜种子层，然后再进行电镀。
9.根据权利要求1所述的一种磁性隧道结顶电极连接孔的形成方法，其特征在于，采用化学机械抛光的方法磨平所述顶电极连接孔的顶部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610407810.8A CN107492518B (zh) | 2016-06-12 | 2016-06-12 | 一种磁性隧道结顶电极连接孔的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610407810.8A CN107492518B (zh) | 2016-06-12 | 2016-06-12 | 一种磁性隧道结顶电极连接孔的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107492518A CN107492518A (zh) | 2017-12-19 |
| CN107492518B true CN107492518B (zh) | 2019-08-13 |
Family
ID=60642198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610407810.8A Active CN107492518B (zh) | 2016-06-12 | 2016-06-12 | 一种磁性隧道结顶电极连接孔的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107492518B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668366B (zh) * | 2019-03-07 | 2023-10-27 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器顶电极接触及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376737A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 嵌入mram的集成电路及该集成电路的制备方法 |
| CN103187522A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件制造方法 |
| CN104659201A (zh) * | 2013-11-22 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 一种磁阻内存单元的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8709956B2 (en) * | 2011-08-01 | 2014-04-29 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
-
2016
- 2016-06-12 CN CN201610407810.8A patent/CN107492518B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376737A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 嵌入mram的集成电路及该集成电路的制备方法 |
| CN103187522A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件制造方法 |
| CN104659201A (zh) * | 2013-11-22 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 一种磁阻内存单元的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107492518A (zh) | 2017-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
| CN109994602B (zh) | 一种制备磁性随机存储器存储单元与逻辑单元的方法 | |
| CN107623014A (zh) | 一种磁性随机存储器的制备方法 | |
| CN107527994B (zh) | 一种磁性隧道结双层侧墙及其形成方法 | |
| CN109713006A (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| US20230389437A1 (en) | Semiconductor memory device and method of forming the same | |
| CN107331770B (zh) | 一种四层掩模图案化磁性隧道结的方法 | |
| CN107492518B (zh) | 一种磁性隧道结顶电极连接孔的形成方法 | |
| CN109713120A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
| CN107331769B (zh) | 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法 | |
| CN107437581B (zh) | 一种以氧化钽为硬掩模的磁性隧道结的制备方法 | |
| CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
| CN109994601A (zh) | 一种制作磁性随机存储器电路连接的方法 | |
| CN107452764B (zh) | 一种磁性随机存储器顶电极连接孔的形成方法 | |
| CN107527993B (zh) | 一种磁性隧道结接触电极及其形成方法 | |
| CN110098321B (zh) | 一种制备磁性随机存储器导电硬掩模的方法 | |
| CN110098320B (zh) | 一种刻蚀磁性隧道结导电硬掩模的方法 | |
| CN107331768B (zh) | 一种磁性隧道结双层导电硬掩模的刻蚀方法 | |
| CN107403865B (zh) | 一种双重图形技术图案化磁性隧道结的方法 | |
| CN109994476B (zh) | 一种制备磁性随机存储器阵列单元的方法 | |
| CN107546321B (zh) | 一种磁性随机存储器顶电极及其形成方法 | |
| CN112086555B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
| CN111613571A (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| CN111816224B (zh) | 一种磁性隧道结存储阵列单元及其外围电路的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |