CN107331768A - 一种磁性隧道结双层导电硬掩模的刻蚀方法 - Google Patents

一种磁性隧道结双层导电硬掩模的刻蚀方法 Download PDF

Info

Publication number
CN107331768A
CN107331768A CN201610283991.8A CN201610283991A CN107331768A CN 107331768 A CN107331768 A CN 107331768A CN 201610283991 A CN201610283991 A CN 201610283991A CN 107331768 A CN107331768 A CN 107331768A
Authority
CN
China
Prior art keywords
mtj
hard mask
conductive hard
lithographic method
bilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610283991.8A
Other languages
English (en)
Other versions
CN107331768B (zh
Inventor
张云森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610283991.8A priority Critical patent/CN107331768B/zh
Publication of CN107331768A publication Critical patent/CN107331768A/zh
Application granted granted Critical
Publication of CN107331768B publication Critical patent/CN107331768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种磁性隧道结双层导电硬掩模的刻蚀方法,包括如下步骤:S1.提供包括磁性隧道结多层膜的衬底;S2.在衬底上依次形成钽膜层和氮化钛膜层;S3.图形化转移磁性隧道结图案到氮化钛膜层,使用光刻胶和有机抗反射层完成对图案的图形化定义;S4.采用Cl2/CH4混合气体干刻蚀氮化钛膜层,使图案转移到Ta膜层;S5.采用HCl/He/O2对氮化钛膜层和钽膜层进行选择性刻蚀,以完成对双层导电硬掩模的图案化;S6.采用氧气灰化工艺除去多余的光刻胶和有机抗反射层。有效的改善了磁性隧道结图案在双层掩模转移时尺寸变大,以及钽膜层提前被过度消耗等问题,降低了MRAM电路位线和MTJ单元短路的风险。

Description

一种磁性隧道结双层导电硬掩模的刻蚀方法
技术领域
本发明涉及一种磁性隧道结(MTJ,Magnetic Tunnel Junction)硬掩模,特别涉及一种磁性隧道结导电双层硬掩模的刻蚀方法,属于集成电路制造技术领域。
背景技术
近年来,采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM,Magnetic Radom Access Memory)被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小MTJ元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对MTJ磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。
然而,制备一个小型MTJ元件可能会增加MTJ电阻的波动,使得pSTT-MRAM的写电压或电流也会随之有较大的波动,这样会损伤MRAM的性能。在现在的MRAM制造工艺中,重金属(比如Ta)会沉积在MTJ的顶部,既作为MTJ刻蚀用的掩模,也作为顶电极的导电通道;随后,一层介电质(比如SiN或者SiO2)会沉积在Ta膜的顶部,被用来作为Ta掩模的牺牲层。通常这种双层膜结构被用来作为刻蚀MTJ的硬掩模。
在现有的MTJ双层硬掩模刻蚀工艺中,一般采用CF4作为干刻蚀气体,然而在CF4干刻工艺条件下,Ta对SiN(或SiO2)的选择比非常低(大约为0.5)。在Ta膜层已完成刻蚀之前,介电层已经被完全刻蚀掉。因此,如图1所示:用CF4作为刻蚀气体很难形成清晰锐利的Ta掩模侧壁,导致轮廓不清的掩模,从而影响下面的MTJ图案化;同时,由于Ta膜层在没有介电层的保护下,Ta膜层的厚度将会进一步减小,并形成椭圆形的膜帽,这样将会增加位线和MTJ之间短路的风险。在Ta膜层完成刻蚀之前,为了使介电层不被完全刻蚀掉,通常可以增加介电层的厚度,然而,使用比较厚的介电层,MTJ图案在介电层转移时,尺寸会变大得比较厉害,这非常不利于MTJ的小型化,特别不适用于制备65nm及其以下的MRAM电路,如图2所示。
发明内容
本发明提供一种磁性隧道结(MTJ)双层导电硬掩模及其刻蚀方法,特别适用于制备65nm及其以下的MRAM电路,用以解决Ta对SiN(或SiO2)选择比过低;MTJ图案在双层掩模转移时尺寸变化;SiN(或SiO2)膜较薄的情况下Ta膜层提前被过度消耗;在CH3OH/Ar干刻蚀条件下制备MTJ单元,SiN(或SiO2)膜较厚的情况下,作为牺牲层的SiN(或SiO2)对MTJ的选择比不高等问题;降低了MRAM电路位线和MTJ单元短路的风险。
本发明具体步骤如下:
一种磁性隧道结双层导电硬掩模的刻蚀方法,包括以下步骤:
步骤S1:提供包括磁性隧道结多层膜的衬底;
步骤S2:在衬底上依次形成钽膜层和氮化钛膜层;
步骤S3:图形化转移磁性隧道结图案到氮化钛膜层,使用光刻胶和有机抗反射层完成对图案的图形化定义;
步骤S4:采用Cl2/CH4混合气体干刻蚀氮化钛膜层,使图案转移到钽膜层;
步骤S5:采用HCl/He/O2对氮化钛膜层和钽膜层进行选择性刻蚀,以完成对双层导电硬掩模的图案化;
步骤S6:采用氧气灰化工艺除去多余的光刻胶和有机抗反射层。
优选地,磁性隧道结多层膜的厚度为15~40nm。钽膜层的厚度为50~200nm,氮化钛膜层的厚度为20~100nm。有机抗反射层的厚度为30~100nm,光刻胶的厚度为90~250nm。
优选地,HCl的流量范围为0~60sccm。He的流量范围为0~140sccm。O2的流量范围为0~5sccm。
优选地,HCl/He/O2混合气体中HCl的含量为20~40%。HCl/He/O2混合气体中O2的含量为0.0~2.0%。
优选地,干刻蚀双层硬掩模所采用的压强为20~60mT。
本发明的有益效果:本发明使用HCl/He/O2使得Ta对TiN的选择比达到10,在后面的MTJ刻蚀中,使MTJ对TiN达到5以上。特别适用于制备65nm及其以下的MRAM电路,从而有效的改善了MTJ图案在双层掩模转移时尺寸变大,以及Ta膜层提前被过度消耗等问题,降低了MRAM电路位线和MTJ单元短路的风险。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本发明的目的、特征和效果。
附图说明
图1是现有技术中,双层掩模(选用正常厚度的介电层)刻蚀后的轮廓图;
图2是现有技术中,双层掩模(选用较厚的介电层)刻蚀后的轮廓图;
图3是本发明的磁性隧道结双层导电硬掩模刻蚀方法的流程图;
图4是根据本发明的刻蚀方法刻蚀之前MTJ图形转移到O-BARC的剖面图;
图5是根据本发明的刻蚀方法O-BARC刻蚀之后的剖面图;
图6是根据本发明的刻蚀方法TiN刻蚀之后的剖面图;
图7是根据本发明的刻蚀方法Ta刻蚀和氧气灰化除去残留的光刻胶和O-BRAC,形成图案化的导电双层硬掩模的剖面图。
图中所示:100-包括MTJ多层膜的衬底,101-钽(Ta)膜层,101a-刻蚀之后的钽(Ta)膜层,102-氮化钛(TiN)膜层,102a-刻蚀之后的氮化钛(TiN)膜层,103-O-BARC,103a-刻蚀之后的O-BARC,104-光刻胶,104a-刻蚀之后的光刻胶。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图3所示,本发明提供的一种磁性隧道结(MTJ)双层导电硬掩模及其刻蚀方法,具体包括以下步骤:
步骤S1:提供包括MTJ多层膜的衬底100,其中MTJ的厚度为15nm~40nm。
步骤S2:在衬底上,依次沉积形成Ta膜层101和TiN膜层102,其中Ta膜层101的厚度为50nm~200nm,TiN膜层102的厚度为20nm~100nm;Ta膜层101可以使用Ta靶,通过物理溅射或离子束沉积等方法形成;TiN膜层102可以采用以下的方法制成:(a)物理溅射沉积,使用Ti靶,溅射气体采用Ar或Ar+N2;(b)离子束沉积,使用TiN靶。
步骤S3:图形化转移MTJ图案到TiN膜层102上,本发明以O-BARC 103和光刻胶104来定义MTJ图案。O-BARC 103的厚度为30nm~100nm,光刻胶104的厚度为90nm~250nm,如图4所示。
O-BARC 103用于减少曝光过程中光在Ta膜层101和TiN膜层102的上下表面的反射,以使曝光的大部分能量都被Ta膜层101和TiN膜层102吸收,当然,光刻胶104用于保护器件的其他区域,确保器件正常曝光。曝光完成后,用CF4,Cl2/O2或者HBr/O2等干刻蚀O-BARC 103,使得MTJ图案图形化到TiN膜层102,如图5所示。
步骤S4:采用Cl2/CH4等气体干刻蚀TiN膜层102,使图案转移到Ta膜层101,如图6所示。
步骤S5:采用HCl/He/O2对TiN膜层102和Ta膜层101进行选择性刻蚀,以完成对双层导电硬掩模的图案化。
步骤S6:采用氧气灰化工艺除去多余的光刻胶104和有机抗反射层103。得到的结果如图7所示。
较佳的,本发明中的HCl的流量范围为0~60sccm,He的流量范围为0~140sccm,O2的流量范围为0~5sccm,HCl/He/O2混合气体中HCl的含量为20~40%,HCl/He/O2混合气体中O2的含量为0.0~2.0%;干刻蚀双层硬掩模的所采用的压强为20~60mT。
本发明通过分别调控HCl和O2在HCl/He/O2中百分含量和刻蚀气体压强,使得Ta对TiN的选择比达到10或者更高;从而有效的改善了MTJ图案在双层掩模转移时尺寸变大,以及Ta膜层提前被过度消耗等问题,降低了MRAM电路位线和MTJ单元短路的风险,特别适用于制备65nm及其以下的MRAM电路。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,包括以下步骤:
步骤S1:提供包括磁性隧道结多层膜的衬底;
步骤S2:在所述衬底上依次形成钽膜层和氮化钛膜层;
步骤S3:图形化转移磁性隧道结图案到所述氮化钛膜层,使用光刻胶和有机抗反射层完成对所述图案的图形化定义;
步骤S4:采用Cl2/CH4混合气体干刻蚀所述氮化钛膜层,使所述图案转移到所述钽膜层;
步骤S5:采用HCl/He/O2对所述氮化钛膜层和所述钽膜层进行选择性刻蚀,以完成对双层导电硬掩模的图案化;
步骤S6:采用氧气灰化工艺除去多余的所述光刻胶和所述有机抗反射层。
2.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述磁性隧道结多层膜的厚度为15~40nm。
3.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述钽膜层的厚度为50~200nm,所述氮化钛膜层的厚度为20~100nm。
4.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述有机抗反射层的厚度为30~100nm,所述光刻胶的厚度为90~250nm。
5.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述HCl的流量范围为0~60sccm。
6.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述He的流量范围为0~140sccm。
7.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述O2的流量范围为0~5sccm。
8.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述HCl/He/O2混合气体中HCl的含量为20~40%。
9.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,所述HCl/He/O2混合气体中O2的含量为0.0~2.0%。
10.根据权利要求1所述的一种磁性隧道结双层导电硬掩模的刻蚀方法,其特征在于,干刻蚀双层硬掩模所采用的压强为20~60mT。
CN201610283991.8A 2016-04-29 2016-04-29 一种磁性隧道结双层导电硬掩模的刻蚀方法 Active CN107331768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610283991.8A CN107331768B (zh) 2016-04-29 2016-04-29 一种磁性隧道结双层导电硬掩模的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610283991.8A CN107331768B (zh) 2016-04-29 2016-04-29 一种磁性隧道结双层导电硬掩模的刻蚀方法

Publications (2)

Publication Number Publication Date
CN107331768A true CN107331768A (zh) 2017-11-07
CN107331768B CN107331768B (zh) 2020-07-07

Family

ID=60192444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610283991.8A Active CN107331768B (zh) 2016-04-29 2016-04-29 一种磁性隧道结双层导电硬掩模的刻蚀方法

Country Status (1)

Country Link
CN (1) CN107331768B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098321A (zh) * 2018-01-30 2019-08-06 上海磁宇信息科技有限公司 一种制备磁性随机存储器导电硬掩模的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349531A (ja) * 2003-05-23 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101882595A (zh) * 2009-05-08 2010-11-10 盛美半导体设备(上海)有限公司 阻挡层的去除方法和装置
CN103311184A (zh) * 2012-03-12 2013-09-18 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法,cmos的形成方法
CN103871968A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN105336616A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105428317A (zh) * 2014-09-12 2016-03-23 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349531A (ja) * 2003-05-23 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101882595A (zh) * 2009-05-08 2010-11-10 盛美半导体设备(上海)有限公司 阻挡层的去除方法和装置
CN103311184A (zh) * 2012-03-12 2013-09-18 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法,cmos的形成方法
CN103871968A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN105336616A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105428317A (zh) * 2014-09-12 2016-03-23 中国科学院微电子研究所 半导体器件制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098321A (zh) * 2018-01-30 2019-08-06 上海磁宇信息科技有限公司 一种制备磁性随机存储器导电硬掩模的方法
CN110098321B (zh) * 2018-01-30 2023-07-04 上海磁宇信息科技有限公司 一种制备磁性随机存储器导电硬掩模的方法

Also Published As

Publication number Publication date
CN107331768B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US8542526B2 (en) Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US9006849B2 (en) Hybrid method of patterning MTJ stack
US8634231B2 (en) Magnetic tunnel junction structure
US20160293837A1 (en) Multilayer hard mask patterning for fabricating integrated circuits
US9087983B2 (en) Self-aligned process for fabricating voltage-gated MRAM
US10170698B2 (en) Spin torque MRAM fabrication using negative tone lithography and ion beam etching
US20140246741A1 (en) Magnetoresistive memory cell and method of manufacturing the same
CN107658324A (zh) 一种磁性隧道结的对准和形成方法
US20160172585A1 (en) An improved method to make of fabricating ic/mram using oxygen ion implantation
CN107527994B (zh) 一种磁性隧道结双层侧墙及其形成方法
CN107331769B (zh) 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法
CN107437581B (zh) 一种以氧化钽为硬掩模的磁性隧道结的制备方法
CN107331770B (zh) 一种四层掩模图案化磁性隧道结的方法
CN107331768A (zh) 一种磁性隧道结双层导电硬掩模的刻蚀方法
CN107452874B (zh) 一种磁性隧道结自对准钽掩模的形成方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
CN107527993B (zh) 一种磁性隧道结接触电极及其形成方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN107331612A (zh) 一种制作磁性随机存储器反应离子束刻蚀硬掩膜的方法
CN107403865A (zh) 一种双重图形技术图案化磁性隧道结的方法
US20160064651A1 (en) Method to make three-terminal mram
US20160072054A1 (en) Method to make mram with small cell size
CN107492518B (zh) 一种磁性隧道结顶电极连接孔的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant