CN107220563A - 一种基于电容偏差的puf电路 - Google Patents

一种基于电容偏差的puf电路 Download PDF

Info

Publication number
CN107220563A
CN107220563A CN201710300835.2A CN201710300835A CN107220563A CN 107220563 A CN107220563 A CN 107220563A CN 201710300835 A CN201710300835 A CN 201710300835A CN 107220563 A CN107220563 A CN 107220563A
Authority
CN
China
Prior art keywords
circuit
signal
capacitor cell
decoding
charging circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710300835.2A
Other languages
English (en)
Other versions
CN107220563B (zh
Inventor
敖海
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Technology (Zhuhai) Co.,Ltd.
Original Assignee
SUZHOU ACTICHIP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU ACTICHIP TECHNOLOGY Co Ltd filed Critical SUZHOU ACTICHIP TECHNOLOGY Co Ltd
Priority to CN201710300835.2A priority Critical patent/CN107220563B/zh
Publication of CN107220563A publication Critical patent/CN107220563A/zh
Application granted granted Critical
Publication of CN107220563B publication Critical patent/CN107220563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于电容偏差的PUF电路，包括电容阵列，译码选择电路、充电电路和比较器。电容阵列包括N+1个相同的电容单元,其中第N+1个电容单元作为参考电容，连接至充电电路，其它N个电容单元连接至译码选择电路。译码选择电路接收激励信号，通过译码选择电容阵列中对应的1个电容单元连接至充电电路。充电电路在一定时间内同时对参考电容和被选中的电容单元进行充电。充电结束后，比较器通过比较参考电容和被选中电容上的电压大小产生1位PUF密钥。本发明具有低成本、低功耗等优点。

Description

一种基于电容偏差的PUF电路
技术领域
本发明属于PUF技术领域，更具体地，涉及一种基于电容偏差的PUF电路。
背景技术
Physical Unclonable Functions(PUF)技术是当今半导体安全技术的最新突破。PUF系统是一组微型的电路，通过提取IC制造过程中不可避免产生的个体差异，生成无限多个、特有的密钥，这些密钥不可预测和安排，永久存在，即使是芯片的制造商也无法仿制。和传统安全解决方案不同的是，PUF技术可以为每个动态生成无限多的、特有的、一次性的密钥，无需为加密而储存密钥，因而在安全防伪领域具有巨大的应用前景。
然而，也正是由于用来生成密钥的电路器件采用了相同的图形和尺寸设计以及相同的生产工艺，其相关参数尽管不可避免地存在一定偏差，但这种偏差往往非常微弱，这导致PUF电路单元在相同的激励下产生不同密钥值的情况时有发生，例如，对于同一激励，在某一时刻产生密钥0，在另一时刻又产生密钥1，因而严重影响了PUF技术的可靠性，极大地限制了PUF技术的进一步推广应用。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于电容偏差的PUF电路，能有效避免由于电路器件间的微弱差异导致产生的密钥值不稳定的情况，因而能显著提高PUF技术的可靠性。
为实现上述目的，本发明提供了一种PUF电路，包括电容阵列，译码选择电路、充电电路和比较器；所述电容阵列包括N+1个相同的电容单元，其中N个电容单元的一端接地，另一端分别连接至所述译码选择电路的N个输入端，所述译码选择电路的输出端连接至所述充电电路的第一电流输出端，用于产生随机电压信号；第N+1个电容单元作为参考电容单元，其一端接地，一端连接至充电电路的第二电流输出端，用于产生参考电压信号；所述随机电压信号和所述参考电压信号输入至所述比较器，使所述比较器输出响应信号。
优选地，所述电容单元由螺旋结构电容和开关并联而成，所述螺旋结构电容由成对金属线以螺旋方式缠绕得到，所述开关由复位信号控制。
优选地，所述译码选择电路包括译码电路和N选1电路，所述译码电路用于在激励信号的作用下生成选择信号，所述N选1电路用于在所述选择信号的作用下，从所述N个电容单元中选择1个电容单元连接至所述充电电路。
优选地，所述充电电路和所述比较器由使能信号控制，工作时，所述充电电路的第一电流输出端和第二电流输出端输出大小相等的电流，并同时对被所述译码选择电路选中的电容单元和参考电容单元进行充电，所述比较器比较正负输入端的电压大小，输出1位PUF密钥。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：将成对金属线以螺旋方式缠绕得到螺旋结构电容，基于两个完全相同的螺旋结构电容生成密钥；由于无法精确控制层内电容的间距，一方面进一步提升了密钥的随机性和不可复制性，另一方面有利于增大用于生成密钥的两个电容间的差异，从而有效避免了由于电路器件间的微弱差异导致产生的密钥值不稳定的情况，因而能显著提高PUF技术的可靠性。
附图说明
图1是本发明实施例的基于电容偏差的PUF电路的结构示意图；
图2是本发明实施例的电容单元的结构示意图；
图3是本发明实施例的译码选择电路的结构示意图；
图4是本发明实施例的充电电路的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，本发明实施例的基于电容偏差的PUF电路包括电容阵列100、译码选择电路101、充电电路102和比较器103。复位信号连接至电容阵列100，激励信号连接至译码选择电路101，使能信号连接至充电电路102和比较器103，比较器的输出端输出响应信号。
电容阵列100包括N+1个相同的电容单元104，分别为C1，C2，…，CN+1。其中，N个电容单元C1，C2，…，CN的一端接地，另一端分别连接至译码选择电路101的N个输入端。译码选择电路101的输出端连接至充电电路102的第一电流输出端，产生随机电压信号。电容阵列100中的第N+1个电容单元CN+1的一端接地，另一端连接至充电电路102的第二电流输出端，产生参考电压信号。充电电路102的第一电流输出端和第二电流输出端分别连接至比较器103的正负输入端。
如图2所示，本发明实施例中电容单元104由螺旋结构电容200和开关201并联而成，开关201的控制信号连接至复位信号。复位信号为低电平时，开关201为断开状态，螺旋结构电容200的电压保持不变。复位信号为高电平时，开关201为闭合状态，将螺旋结构电容200的两端连接至地，对螺旋结构电容200进行放电，将螺旋结构电容200的电压复位为0。螺旋结构电容200的理想电容值为C，由于制造工艺的偏差，每个电容单元内部的螺旋结构电容的电容值存在一定差异。
如图3所示，本发明实施例的译码选择电路101包括译码电路300和N选1电路301。译码电路300输入为激励信号，输出选择信号连接至N选1电路301。N选1电路301包括N个输入端和1个输出端。激励信号为M位信号，满足2M＝N，共有N个不同激励信号，对应N个不同的选择信号。例如，N＝128，M＝7，共有128个不同的激励信号，对应128个选择信号。译码电路300对M位的激励信号进行译码，产生对应的选择信号，控制N选1电路301选择对应的1个输入端连接至输出端。
如图4所示，本发明实施例的充电电路102包括偏置电路400、第一开关401、第二开关402和四个PMOS管M1、M2、M3、M4。偏置电路400产生两个偏置电压，分别偏置M1、M2和M3、M4。PMOS管M1、M2、M3、M4构成两路相同的共源共栅电流镜，其中M1、M2的尺寸相同，M3、M4的尺寸相同，采用严格匹配设计。第一开关401的一端连接至M3，另一端连接至第一电流输出端。第二开关402的一端连接至M4，另一端连接至第二电流输出端。开关401和402由使能信号控制，使能信号为低电平时，开关401和402断开。使能信号为高电平时，开关401和402闭合，两路共源共栅电流镜分别输出大小相同的电流到第一电流输出端和第二电流输出端。
比较器103为动态锁存比较器，由使能信号控制。使能信号为高电平时，比较器103处于复位状态。使能信号变为低电平时，比较器103比较正负输入端两个电压的大小，输出比较结果并进入锁存状态。
下面对输入激励信号产生PUF密钥的过程进行说明：
(1)初始状态下，PUF电路处于关闭状态。复位信号和使能信号都为低电平，充电电路102保持关闭，比较器103保持在锁存状态。
(2)在t1时刻，PUF电路开始工作，复位信号由低电平变为高电平，使能信号保持为低电平，同时外部输入激励信号。在复位信号变为高电平后，电容阵列100中每个电容单元中的开关201处于闭合状态，螺旋结构电容200的两端接地，进行放电复位，两个极板之间的电压最终复位为0。充电电路102保持关闭，比较器103保持在锁存状态。
(3)译码选择电路101接收激励信号，其内部的译码电路300对输入的激励信号进行译码，产生对应的选择信号。上述选择信号控制N选1电路301选择对应的1个输入端连接至输出端，即选择电容阵列100中对应的电容单元Ci，i＝1，2，…，N，连接至译码选择电路101的输出端。
(4)在t2时刻，复位信号由高电平变为低电平，使能信号保持为低电平。电容阵列100中每个电容单元中的开关201进入关断状态，电容复位结束。充电电路102保持关闭，比较器保持在锁存状态。
(5)在t3时刻，使能信号由低电平变为高电平，复位信号保持为低电平。充电电路102打开，比较器103进入复位状态。充电电路102中的第一开关401和第二开关402闭合，两路共源共栅电流镜分别输出两路大小相等的电流I到第一电流输出端和第二电流输出端。第一电流输出端连接至译码选择电路101的输出端，即连接至电容阵列100中被选择的电容单元Ci，输出电流对该电容单元中的螺旋结构电容进行充电，产生随机电压信号。第二电流输出端连接至电容阵列100中的参考电容单元CN+1，输出电流对该电容单元中的螺旋结构电容进行充电，产生参考电压信号。
(6)在t4时刻，使能信号由高电平变为低电平，复位信号保持为低电平。充电电路102关闭，比较器输出比较结果并进入锁存状态。在t3到t4的这段时间内，充电电流I对电容单元Ci充电产生的随机电压信号为Vran＝I*(t4-t3)/Ci，对电容单元CN+1充电产生的参考电压信号为Vref＝I*(t4-t3)/CN+1。由于两个电容单元中电容器件存在工艺偏差，因此产生的随机电压信号和参考电压信号也存在一定的差异。在t4时刻，比较器103比较随机电压信号和参考电压信号的相对大小，输出响应信号并锁存。在一个实施例中，若随机电压信号大于参考电压信号，比较器103输出1，反之，则输出0，即产生一位PUF数据。
若需要产生多位PUF密钥，则重复步骤(2)至步骤(6)，并在步骤(2)中输入不同的激励信号，选择不同的电容单元进行比较，以产生多位PUF数据。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种PUF电路，其特征在于，包括电容阵列，译码选择电路、充电电路和比较器；所述电容阵列包括N+1个相同的电容单元，其中N个电容单元的一端接地，另一端分别连接至所述译码选择电路的N个输入端，所述译码选择电路的输出端连接至所述充电电路的第一电流输出端，用于产生随机电压信号；第N+1个电容单元作为参考电容单元，其一端接地，一端连接至充电电路的第二电流输出端，用于产生参考电压信号；所述随机电压信号和所述参考电压信号输入至所述比较器，使所述比较器输出响应信号。
2.如权利要求1所述的PUF电路，其特征在于，所述电容单元由螺旋结构电容和开关并联而成，所述螺旋结构电容由成对金属线以螺旋方式缠绕得到，所述开关由复位信号控制。
3.如权利要求1或2所述的PUF电路，其特征在于，所述译码选择电路包括译码电路和N选1电路，所述译码电路用于在激励信号的作用下生成选择信号，所述N选1电路用于在所述选择信号的作用下，从所述N个电容单元中选择1个电容单元连接至所述充电电路。
4.如权利要求1至3中任一项所述的PUF电路，其特征在于，所述充电电路和所述比较器由使能信号控制，工作时，所述充电电路的第一电流输出端和第二电流输出端输出大小相等的电流，并同时对被所述译码选择电路选中的电容单元和参考电容单元进行充电，所述比较器比较正负输入端的电压大小，输出1位PUF密钥。
CN201710300835.2A 2017-04-29 2017-04-29 一种基于电容偏差的puf电路 Active CN107220563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710300835.2A CN107220563B (zh) 2017-04-29 2017-04-29 一种基于电容偏差的puf电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710300835.2A CN107220563B (zh) 2017-04-29 2017-04-29 一种基于电容偏差的puf电路

Publications (2)

Publication Number Publication Date
CN107220563A true CN107220563A (zh) 2017-09-29
CN107220563B CN107220563B (zh) 2020-02-14

Family

ID=59943698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710300835.2A Active CN107220563B (zh) 2017-04-29 2017-04-29 一种基于电容偏差的puf电路

Country Status (1)

Country Link
CN (1) CN107220563B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107766750A (zh) * 2017-11-22 2018-03-06 河海大学常州校区 一种基于阈值电压基准的puf电路
CN109067552A (zh) * 2018-10-11 2018-12-21 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN109697376A (zh) * 2019-01-18 2019-04-30 河海大学常州校区 一种基于差分充电电容的puf电路
CN109753830A (zh) * 2017-11-03 2019-05-14 旺宏电子股份有限公司 物理不可克隆函数编码的产生方法及其产生的装置
WO2021023275A1 (zh) * 2019-08-07 2021-02-11 浙江省北大信息技术高等研究院 物理不可复制功能标签产生电路及方法
TWI769224B (zh) * 2017-05-16 2022-07-01 南韓商三星電子股份有限公司 物理不可克隆功能電路、系統及具有此功能的積體電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052604A (zh) * 2014-05-23 2014-09-17 戴葵 一种新型的防破解puf结构
CN104579631A (zh) * 2014-12-15 2015-04-29 天津大学 基于锁存型电压灵敏放大器puf的aes密钥产生结构及方法
CN105160276A (zh) * 2015-08-12 2015-12-16 苏州芯动科技有限公司 一种物理不可克隆功能电路
CN106297863A (zh) * 2016-08-09 2017-01-04 复旦大学 可双重预充电的puf存储器及其密码生成方法
CN106372539A (zh) * 2016-08-31 2017-02-01 电子科技大学 变频环形振荡器puf电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052604A (zh) * 2014-05-23 2014-09-17 戴葵 一种新型的防破解puf结构
CN104579631A (zh) * 2014-12-15 2015-04-29 天津大学 基于锁存型电压灵敏放大器puf的aes密钥产生结构及方法
CN105160276A (zh) * 2015-08-12 2015-12-16 苏州芯动科技有限公司 一种物理不可克隆功能电路
CN106297863A (zh) * 2016-08-09 2017-01-04 复旦大学 可双重预充电的puf存储器及其密码生成方法
CN106372539A (zh) * 2016-08-31 2017-02-01 电子科技大学 变频环形振荡器puf电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769224B (zh) * 2017-05-16 2022-07-01 南韓商三星電子股份有限公司 物理不可克隆功能電路、系統及具有此功能的積體電路
CN109753830A (zh) * 2017-11-03 2019-05-14 旺宏电子股份有限公司 物理不可克隆函数编码的产生方法及其产生的装置
CN109753830B (zh) * 2017-11-03 2023-04-28 旺宏电子股份有限公司 物理不可克隆函数编码的产生方法及其产生的装置
CN107766750A (zh) * 2017-11-22 2018-03-06 河海大学常州校区 一种基于阈值电压基准的puf电路
CN109067552A (zh) * 2018-10-11 2018-12-21 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN109067552B (zh) * 2018-10-11 2021-02-09 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN109697376A (zh) * 2019-01-18 2019-04-30 河海大学常州校区 一种基于差分充电电容的puf电路
CN109697376B (zh) * 2019-01-18 2022-10-04 河海大学常州校区 一种基于差分充电电容的puf电路
WO2021023275A1 (zh) * 2019-08-07 2021-02-11 浙江省北大信息技术高等研究院 物理不可复制功能标签产生电路及方法

Also Published As

Publication number Publication date
CN107220563B (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
CN107220563A (zh) 一种基于电容偏差的puf电路
CN107508586B (zh) 一种超低功耗触摸按键电路及其使用方法
CN103198267B (zh) 一种可重构多端口puf电路单元
CN104318181A (zh) 基于阈值偏差延迟的物理不可克隆函数电路
CN103198268A (zh) 一种可重构多端口物理不可克隆函数电路
CN106160703B (zh) 比较器及张弛振荡器
CN104168264B (zh) 一种低成本、高安全性物理不可克隆函数电路
CN106850227B (zh) 一种采用cnfet实现的三值puf单元电路及电路
CN106549665A (zh) 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN107766750A (zh) 一种基于阈值电压基准的puf电路
CN101356732A (zh) 脉冲发生器和使用了它的电子设备及脉冲发生方法
CN104320246A (zh) 一种可配置型的多位密钥输出TVD-PUFs电路
CN108768619A (zh) 一种基于环形振荡器的强puf电路及其工作方法
CN105826994A (zh) 一种基于动态阻抗匹配技术的射频能量采集系统
CN104022777A (zh) 工作周期校正器
CN106328205B (zh) 一种嵌入式闪存的电荷泵控制电路结构
CN105305961B (zh) 消除比较器延迟的振荡电路
CN109067552A (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN108540108A (zh) 一种ic内置振荡器电路及集成电路芯片
CN101923891B (zh) 半导体存储装置的温度检测电路
CN106548094B (zh) 一种利用单稳态定时偏差的物理不可克隆函数电路
CN101814907A (zh) 信号延迟电路及使用信号延迟电路的振荡器
CN207304375U (zh) 电荷泵和存储器
CN102662626B (zh) 一种带扰动的混沌双螺旋随机数发生器
CN113095035B (zh) 一种亚阈值动态延迟型puf电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 519000 room 105-72750, No. 6, Baohua Road, Hengqin new area, Zhuhai City, Guangdong Province (centralized office area)

Patentee after: Xindong Technology (Zhuhai) Co.,Ltd.

Address before: 215123 D 608, science and Technology Park, West Jiaotong University, 99 Ren Yan Road, Suzhou Industrial Park, Jiangsu

Patentee before: INNOSILICON TECHNOLOGIES Co.,Ltd.

CP03 Change of name, title or address