CN107204283B - 一种监控外延层几何形状发生漂移的方法 - Google Patents
一种监控外延层几何形状发生漂移的方法 Download PDFInfo
- Publication number
- CN107204283B CN107204283B CN201610158205.1A CN201610158205A CN107204283B CN 107204283 B CN107204283 B CN 107204283B CN 201610158205 A CN201610158205 A CN 201610158205A CN 107204283 B CN107204283 B CN 107204283B
- Authority
- CN
- China
- Prior art keywords
- opening
- center
- window
- offset
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 238000012544 monitoring process Methods 0.000 title claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000206 photolithography Methods 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 26
- 238000000407 epitaxy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H01L21/2018—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及监控外延层几何形状发生漂移的方法，在半导体层上形成第一、第二和第三沟槽，在半导体层上生长外延层，填充在第一、第二沟槽中但不填充第三沟槽，外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口。经光刻在光刻胶层中形成与第一开口对准的第一窗口、与第二开口对准的第二窗口和与第三沟槽对准的第三窗口。测量第一开口的顶部中心和底部中心之间的第一偏移量，撷取第一开口的顶部相对于底部的偏移程度。测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量，测量第三沟槽的中心和第三窗口的中心之间的第三偏移量，由第二、第三偏移量之间的差值撷取第二开口的偏移程度。
Description
技术领域
本发明主要是关于半导体领域，更确切地说，是涉及一种监控外延层几何形状发生漂移的方法，从而为改善外延工艺提供工艺优化依据。
背景技术
外延生长是半导体器件设计中十分关键的一个工序，例如是器件实现复杂电荷平衡的关键因素之一，但是实际工艺中，外延生长可能会扭曲或偏移光刻工艺及刻蚀工艺所定义的半导体器件的各个部件的几何形状，器件的扭曲变形会导致后续的工艺步骤中对准和交叠变得不确定也不可控。当前的技术水准还无法十分精准的探测到由外延生长所诱发的形状变形的因素，尤其是还无法精确的得知与这些形变量具有密切关联的外延生长环境和工艺参数的影响机制，导致外延的工艺优化无法行之有效的实施。在一些监控外延工艺引起的特征尺寸变化能够通过一些关键尺寸测量手段来量化，例如光学检测或SEM等，通过对比外延之前和外延之后的特征尺寸即可，但是当前没有较好的方法能够探测到外延引起的几何特征的偏移，例如衬底上某一个原始对准标志在被外延层覆盖之后，该外延层上保留的再生对准标志和衬底上的原始对准标志是否完全重合，或是外延层上保留的再生对准标志和衬底上的原始对准标志的偏移量是多少均不得而知，这导致后续打算改善外延工艺来优化外延偏移量却毫无章法可依，本发明正是基于这些弊端提出了后文的实施例。
发明内容
在一个可选实施例中，本发明公开了一种监控外延层几何形状发生漂移的方法，该方法包括：在晶圆的一个半导体层上形成第一、第二和第三沟槽；在半导体层上生长外延层，其填充在第一、第二沟槽中但不填充第三沟槽，其中外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口；涂覆光刻胶层覆盖在外延层之上并同时覆盖住第一、第二开口和第三沟槽；经光刻工艺在光刻胶层中形成与第一开口对准的第一窗口、及形成与第二开口对准的第二窗口和形成与第三沟槽对准的第三窗口；测量第一开口的顶部中心和底部中心之间的第一偏移量，藉此撷取第一开口的顶部相对于底部的偏移程度；以及测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量，及测量第三沟槽的中心和第三窗口的中心之间的第三偏移量，藉由第二偏移量和第三偏移量之间的差值撷取第二开口的偏移程度。
上述的方法，第一、第二和第三沟槽均为方形，它们的尺寸各不相同。
上述的方法，第二沟槽的尺寸大于第一沟槽。
上述的方法，第一窗口的尺寸大于第一开口，以完全将第一开口暴露在第一窗口中。
上述的方法，第二窗口的尺寸小于第二开口的尺寸，仅仅在第二窗口中暴露出第二开口底部的局部区域。
上述的方法，第三窗口的尺寸小于第三沟槽的尺寸，仅仅在第三窗口中暴露出第三沟槽底部的局部区域。
上述的方法，在生长外延层的步骤中，遮挡住第三沟槽，使得外延层填充在第一、第二沟槽中但不填充第三沟槽。
上述的方法，晶圆的各个位置对应定义在一个坐标系的相应坐标点，藉由第二偏移量和第三偏移量之间的差值撷取第二开口相对于坐标系中一个指定坐标点的偏移程度。
上述的方法，第一偏移量包括沿坐标系的第一坐标轴的偏移分量ΔDTBX和沿坐标系的第二坐标轴的偏移分量ΔDTBY，偏移分量ΔDTBX是第一开口的顶部中心和底部中心在第一坐标轴上的距离，偏移分量ΔDTBY是第一开口的顶部中心和底部中心在第二坐标轴上的距离。
上述的方法，第二偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|METRO和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|METRO，偏移分量ΔX(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第二坐标轴上的距离；以及第三偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|REAL和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|REAL，偏移分量ΔX(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第二坐标轴上的距离。
上述的方法，定义坐标系中指定坐标点具有预设坐标(XO，YO)，则该外延层上任意一个位置的坐标点(X，Y)相对于该预设坐标(XO，YO)在该坐标系中满足函数关系：X－XO＝ΔX(XO，YO)|METRO－ΔX(XO，YO)|REAL；Y－YO＝ΔY(XO，YO)|METRO－ΔY(XO，YO)|REAL。
在另一个可选实施例中，本发明涉及的一种监控外延层几何形状发生漂移的方法，主要包括：步骤S1、在晶圆的一个半导体层的第一区域形成第一、第二沟槽和在它的第二区域形成第三沟槽；步骤S2、在第二区域形成氧化层，氧化层还填充在第三沟槽内；步骤S3、在半导体层上生长外延层，其中在第一区域所形成的外延层还填充在第一、第二沟槽中，同时还在氧化层上形成了多晶硅层；步骤S4、回刻多晶硅和保留外延层，其中外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口；步骤S5、涂覆一个预设光刻胶层覆盖在外延层和氧化层之上；步骤S6、经光刻工艺在预设光刻胶层中形成与第一开口对准的第一窗口、及形成与第二开口对准的第二窗口和形成与第三沟槽对准的第三窗口；步骤S7、测量第一开口的顶部中心和底部中心之间的第一偏移量，藉此撷取第一开口的顶部相对于底部的偏移程度；测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量，及测量第三沟槽的中心和第三窗口的中心之间的第三偏移量，藉由第二偏移量和第三偏移量之间的差值撷取第二开口的偏移程度。
上述的方法，在步骤S2中，先在半导体层上的第一和第二区域覆盖氧化层，并在氧化层上方涂覆一个第一光刻胶层，经由光刻工艺从该第一光刻胶层中暴露出第一区域的氧化层，然后利用第一光刻胶层作为刻蚀掩膜移除第一区域的氧化层，去除第一光刻胶层。
上述的方法，在步骤S4中，先涂覆一个第二光刻胶层覆盖外延层和多晶硅层，并经由光刻工艺从该第二光刻胶层中暴露出多晶硅层，然后利用第二光刻胶层作为刻蚀掩膜移除多晶硅层，之后去除第二光刻胶层。
上述的方法，第一、第二和第三沟槽均为方形，它们的尺寸可以不相同。
上述的方法，第二沟槽的尺寸大于第一沟槽。
上述的方法，第一窗口的尺寸大于第一开口，以完全将第一开口暴露在第一窗口中。
上述的方法，第二窗口的尺寸小于第二开口的尺寸，仅仅在第二窗口中暴露出第二开口底部的局部区域。
上述的方法，第三窗口的尺寸小于第三沟槽的尺寸，第三窗口与第三沟槽底部的局部区域交叠。
上述的方法，晶圆的各个位置对应定义在一个坐标系的相应坐标点，藉由第二偏移量和第三偏移量之间的差值撷取第二开口相对于坐标系中一个指定坐标点的偏移程度。
上述的方法，第一偏移量包括沿坐标系的第一坐标轴的偏移分量ΔDTBX和沿坐标系的第二坐标轴的偏移分量ΔDTBY，偏移分量ΔDTBX是第一开口的顶部中心和底部中心在第一坐标轴上的距离，偏移分量ΔDTBY是第一开口的顶部中心和底部中心在第二坐标轴上的距离。
上述的方法，第二偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|METRO和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|METRO，偏移分量ΔX(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第二坐标轴上的距离；以及第三偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|REAL和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|REAL，偏移分量ΔX(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第二坐标轴上的距离。
上述的方法，定义坐标系中指定坐标点具有预设坐标(XO，YO)，则该外延层上任意一个位置的坐标点(X，Y)相对于该预设坐标(XO，YO)在该坐标系中满足函数关系：X－XO＝ΔX(XO，YO)|METRO－ΔX(XO，YO)|REAL；Y－YO＝ΔY(XO，YO)|METRO－ΔY(XO，YO)|REAL。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1A-1C是对准标志发生漂移的现象。
图2是第一和第二及第三沟槽在晶圆上的分布。
图3A-3C是第一和第二被外延层覆盖及第三沟槽从外延层中裸露出来的示意图。
图4A-4C是外延层及第三沟槽被光刻胶覆盖并形成光刻胶中的开口的示意图。
图5A-5C是与截面图4A-4C相对应的俯视示意图。
图6A-6C是测量偏移量的方法。
图7A-7B是测量第一开口的顶部中心和底部中心之间的第一偏移量。
图8A-8B是由第二偏移量和第三偏移量之间的差值撷取第二开口的偏移程度。
图9A-9G是另一种获取第一和第二及第三偏移量的方案。
具体实施方式
下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
参见图1A，在晶圆的衬底上通常制备有对准标志(Alignment Mark)110，当后续的工序需要精确定位晶圆的位置从而进行任何形式的对准时，就是以对准标志110作为对准参照目标。在图1A中对准标志110例如是形成在衬底100上的多个横向或纵向的沟槽111，参见图1B-1C，当通过外延生长工艺在衬底100上制备外延层101时，生成的外延层101将衬底100的上表面及沟槽111覆盖住，所以沟槽111在被遮挡住而不可见的状态下无法再作为对准参照目标。此时因为衬底100的上表面形成有沟槽111，这会导致外延层101的上表面不是绝对的平坦化，体现在外延层101覆盖于有沟槽111的部分相对于其他的部分会显现出向下塌陷的特征。参见图1C，衬底101的没有设置任何沟槽的那些区域上方所覆盖的那一部分外延层101的厚度，和覆盖在沟槽111内的另一部分外延层101的厚度基本一致，使填充在沟槽111内的外延层101的高度会略低。也就是说，下方没有沟槽111的那一部分外延层101的上表面的高度位置，比下方具有沟槽111的另一部分外延层101的上表面的高度位置要高一些，从而在下方具有沟槽111的该另一部分外延层101的上表面处自然形成了向下凹陷的开口111'。按照理想的状态，如果外延层101没有任何漂移，则该开口111'和诱发形成它的沟槽111在竖直方向上应当几乎上下重合，这里的竖直方向与衬底100所在的平面相垂直。然而很不幸的是，实质上外延工艺会导致外延层101上的几何形状的实际位置与理想状态下的预期位置发生了漂移，如果在外延之后的工序中打算用开口111'作为再生对准标志来替代原始对准标志例如沟槽111，鉴于开口111'和沟槽111并非安全重合，则后续的对准程序实质上已经失去了对准意义，因为这种对准存在着因为外延漂移带来的极大误差。
参见图2，在晶圆(可以是一个虚设晶圆dummy wafer)的一个半导体衬底100上制备有多个沟槽，其中包括多个第一沟槽100a和第二沟槽100b及第三沟槽100c，在一个可选但非必须的范例中，其中第三沟槽100c和对准标志110可以布局在靠近晶圆的中心的位置，而第一沟槽100a和第二沟槽100b则布局在靠近晶圆的边缘的位置。在可选的实施例中，第一沟槽100a和第二沟槽100b及第三沟槽100c的尺寸大小不同。在该衬底100上制备好了沟槽之后，需要再在衬底100上表面外延生长一个外延层101，值得注意的是，要求图中由虚线CIR框定的区域并不生长外延层，如衬底100上被虚线CIR框定的区域被一个遮挡板挡住，外延生长工序中外延生长物被该遮挡板拦截，则衬底100上被虚线CIR框定的区域没有形成任何外延层101。这在图3A～3C有所体现，图3A中的第一沟槽100a和图3B中的第二沟槽100b并不在虚线CIR的范围内，只有图3C中的第三沟槽100c在虚线CIR的范围内，所以第一沟槽100a和第二沟槽100b上方生成有外延层101，而第三沟槽100c上方则没有生成任何外延层101。外延层101因填充第一沟槽100a而在外延层101的上表面对于形成凹陷的第一开口101a，外延层101因填充第二沟槽100b而在外延层101的上表面对应形成凹陷的第二开口101b，这些开口的形成机制在上文已经详细介绍所以不予赘述，第一开口101a和第一沟槽100a并非完成上下重合，及第二开口101b和第二沟槽100b并非完成上下重合，而是略有漂移。
参见图4A～4C，继续在晶圆上涂覆一层光刻胶层120，此时光刻胶层120不仅仅覆盖在衬底100上的外延层101之上，而且还覆盖在衬底100的裸露区域上，这里的裸露区域是指外延生长工序中被遮挡住而没有形成任何外延层的区域。光刻胶层120将整个外延层101和衬底100的整个裸露区域完全覆盖住，再执行光刻工艺，经曝光显影后在光刻胶层120中分别形成图4A中的第一窗口图形120a和图4B中的第二窗口图形120b及图4C中的第三窗口图形120c。第一窗口120a和第一开口101a对准，第二窗口120b和第二开口101b对准，第三窗口120c和第三沟槽100c对准。注意第一窗口120a的尺寸大于第一开口101a的尺寸，使得第一开口101a完全从第一窗口120a中暴露出来。第二窗口120a的尺寸可以小于第二开口101b的尺寸，例如使第二开口101b底部的局部区域从第二窗口120a中暴露出来。第三窗口120c的尺寸可以小于第三沟槽100c的尺寸，例如使第三沟槽100c底部的局部区域从第三窗口120c中暴露出来。
参见图5A～5C，是图4A～4C的俯视图，从图5A和图6A中我们可以观察到，第一开口101a完全从第一窗口120a中暴露出来，其中第一窗口120a和第一开口101a为方形。为了便于叙述，在图5A中定义了第一开口101a具有底部边缘101a-2(即图6A中第一开口101a的底面的边缘)和定义了第一开口101a具有顶部边缘101a-1(即图6A中第一开口101a的敞口部的边缘)，实质上第一开口101a的形貌类似于一个底部窄而顶部宽的倒置棱台。因为外延工艺引起的几何漂移，第一开口101a的底部中心101a-P2(也即呈现为矩形边缘101a-2的几何中心)和第一开口101a的顶部中心101a-P1(也即呈现为矩形边缘101a-1的几何中心)并不重合，它们间存在着第一偏移量。我们把第一偏移量分解为笛卡尔坐标系上沿着X轴的偏移分量ΔDTBX和沿着Y轴的偏移分量ΔDTBY，第一个偏移分量ΔDTBX是第一开口101a的顶部中心101a-P1和底部中心101a-P2在X轴上的间隔距离，第二个偏移分量ΔDTBY是第一开口101a的顶部中心101a-P1和底部中心101a-P2在Y轴上的间隔距离。当第一沟槽100a和它引起的第一开口101a的采样量足够多的条件下，我们就可以从每个第一开口101a的第一偏移量得出第一开口101a的顶部相对于底部的偏移程度，这些采样数据呈现出的矢量图(如图7A～7B)可以作为调整外延工艺参数的依据，当外延工艺的参数优化合理时，第一偏移量应当尽量小。
参见图5A～5C，从图5B和6B中我们可以观察到，第二开口101b的底部局部区域从第二窗口120b中暴露出来，其中第二窗口120a和第二开口101b为方形。为了便于叙述，在图5B中定义了第二开口101b具有底部边缘101b-1(也即图6B中第二开口101b的底面的边缘)和定义了第二开口101b具有顶部边缘(也即图6B中第二开口101b的敞口部的边缘)，第二开口101b的形貌也类似于一个底部窄而顶部宽的倒置棱台。可以测量第二开口101b的底部中心101b-P(即呈现为矩形边缘101b-1的几何中心)或第二开口101b的顶部中心和第二窗口120b的中心120b-P(即第二窗口120b的呈现为矩形边缘120b-1的几何中心)之间的第二偏移量，在本实施例的示意图中以第二开口101b的底部中心101b-P和第二窗口120b的中心120b-P为例来进行阐释，同样可以将第二偏移量分解为笛卡尔坐标系上沿着X轴的偏移分量ΔX(XO，YO)|METRO和沿着Y轴的偏移分量ΔY(XO，YO)|METRO，其中第一个偏移分量ΔX(XO，YO)|METRO是第二开口101b的底部中心101b-P(或它的顶部中心)和第二窗口120b的中心120b-P在X轴上的间隔距离，与之相对，第二个偏移分量ΔY(XO，YO)|METRO则是第二开口101b的底部中心101b-P(或它的顶部中心)和第二窗口120b的中心120b-P在Y轴上的间隔距离。
参见图5A～5C，从图5C和6C中我们可以观察到，第三沟槽100c的底部局部区域从第三窗口120c中暴露出来，其中第三窗口120c和第三沟槽100c为方形。为了便于叙述，在图5C中定义了第三沟槽100c具有底部或顶部边缘100c-1(即图6C中第三沟槽100c的底面或顶部的边缘)和定义第三窗口120c具有底部或顶部边缘120c-1(即图6C中第三窗口120c的边缘)。可以测量第三沟槽100c的中心100c-P(即呈现为矩形边缘100c-1的几何中心)和第三窗口120c的中心120c-P(即第三窗口120c的呈现为矩形边缘120c-1的几何中心)之间的第三偏移量，同样可以将第三偏移量分解为笛卡尔坐标系上沿着X轴的偏移分量ΔX(XO，YO)|REAL和沿着Y轴的偏移分量ΔY(XO，YO)|REAL，其中第一个偏移分量ΔX(XO，YO)|REAL是第三沟槽100c的底部中心100c-P(或它的顶部中心)和第三窗口120c的中心120c-P在X轴上的间隔距离，与之相对的是，第二个偏移分量ΔY(XO，YO)|REAL则是第三沟槽100c的底部中心100c-P(或它的顶部中心)和第三窗口120c的中心120c-P在Y轴上的间隔距离。
坐标系中，定义指定坐标点具有预设坐标(XO，YO)，预设坐标(XO，YO)可以是坐标原点也可以是任意的非原点坐标，因为中间函数f(XO，YO)和g(XO，YO)和任意坐标(X，Y)之间具有函数关系X－XO＝f(XO，YO)以及Y－YO＝g(XO，YO)，并且ΔX(XO，YO)|REAL＝ΔX(XO，YO)|METRO－f(XO，YO)，ΔY(XO，YO)|REAL＝ΔY(XO，YO)|METRO－g(XO，YO)。由此可知，则一个晶圆的外延层101上任意一个位置的坐标(X，Y)相对于该预设坐标(XO，YO)在该坐标系中满足函数关系：
X－XO＝ΔX(XO，YO)|METRO－ΔX(XO，YO)|REAL；
Y－YO＝ΔY(XO，YO)|METRO－ΔY(XO，YO)|REAL。
坐标点(X，Y)可用来表征外延层101上因填充衬底100的任何沟槽而在外延层101上表面对应形成凹陷的开口位置，据此可以获取外延层101的表面上所有下面有沟槽的开口的坐标矢量图(如图8A～8B)，矢量图可以作为判断外延工艺导致开口没有与沟槽上下完全对准的工艺调节依据，藉此优化外延工艺直至外延层的漂移程度最小。
图9A-9G是另一种可实现量测上文函数关系的实施例，而且在外延工艺中无需采用额外的遮挡板来遮挡晶圆。如图9A-9B所示，在半导体衬底100的上表面上先以刻蚀或其他的方式制备出多个第一沟槽200a和第二沟槽200b及第三沟槽200c，在衬底100的第一区域制备出第一沟槽200a和第二沟槽200b，在第二区域制备第三沟槽200c，在可选的实施例中，第一区域例如是晶圆的中心区域，第二区域例如是晶圆的边缘区域。之后再在衬底100的上表面上沉积或生长钝化层如氧化层131，开始氧化层131覆盖衬底100的整个上表面，并且氧化层131还填充在各个沟槽之中，其后在氧化层131上涂覆光刻胶层132，光刻胶层132经过光刻工艺的曝光显影后，需要将第一区域覆盖的氧化层131完全从光刻胶层132中暴露出来，并利用光刻胶层132作为刻蚀掩膜，将暴露出来氧化层131刻蚀移除掉，仅仅在第二区域保留氧化层131，注意氧化层131同时还填充在各第三沟槽200c中，从而衬底100在第一区域的上表面和第一沟槽200a以及第二沟槽200b都裸露出来。其后将多余的光刻胶层132灰化移除掉。参见图9C所示，接着再执行外延工艺，在晶圆上生长外延层，因为衬底100在第一区域的上表面为裸露的硅材料，而衬底100在第二区域被氧化层131覆盖，所以在进行外延生长的工序中，会在第一区域形成外延层201而在第二区域的氧化层131之上却形成多晶硅134，第一区域形成的外延层201同时还填充在第一沟槽200a以及第二沟槽200b内部。按照上文介绍的内容，外延层201因填充第一沟槽200a而在外延层201的上表面对应形成凹陷的第一开口201a，同样外延层201因填充第二沟槽200b而在外延层201的上表面对应形成凹陷的第二开口201b，外延层201位于第一区域中非第一沟槽200a及非第二沟槽200b上方的部分的高度，高于外延层201填充在第一沟槽200a及第二沟槽200b内部的部分的高度，从而在外延层201上表面形成高度阶梯的不平坦形貌。
参见图9D所示，形成一个光刻胶层135，光刻胶层135起始时覆盖住了第一区域的外延层201和第二区域的多晶硅134，光刻胶层134经过光刻工艺的曝光显影后，需要将第二区域覆盖住氧化层131的多晶硅134完全从光刻胶层134中暴露出来，并且还利用光刻胶层135作为刻蚀掩膜，将暴露出来多晶硅134刻蚀移除掉，但是在第一区域保留外延层201。其后将多余的光刻胶层135灰化移除掉。
参见图9E所示，形成一个光刻胶层220，光刻胶层220覆盖住了第一区域的外延层201和覆盖住了第二区域的氧化层131，再执行光刻工艺，光刻胶层220经过光刻工艺的曝光显影后，在光刻胶层220中分别形成第一窗口图形220a和第二窗口图形220b及第三窗口图形220c。第一窗口220a和第一开口201a对准，及第二窗口220b和第二开口201b对准，并且第三窗口220c和第三沟槽200c对准，第三窗口220c的底部位于氧化层131上也即第三窗口220c并没有直接接触第三沟槽200c，但是第三窗口220c隔着氧化层131和第三沟槽200c交叠。值得注意的是，第一窗口220a的尺寸是大于第一开口201a的尺寸，使得第一开口201a完全从第一窗口220a中暴露出来。第二窗口220a的尺寸可以小于第二开口201b的尺寸，例如使第二开口201b底部的局部区域从第二窗口220a中暴露出来。第三窗口220c的尺寸可以小于第三沟槽200c的尺寸，例如使第三沟槽100c底部的局部区域和第三窗口120c交叠。参见图9G所示，第一沟槽220a是方形所以其诱使形成的第一开口201a的顶部或底部也是方形，第一开口201a是一个底部窄而顶部宽的倒置棱台，它具有矩形底部边缘201a-2和矩形顶部边缘201a-1。另外第二沟槽220a也是方形，所以由其诱使形成的第二开口201b的顶部或底部也是方形，第二开口201b是一个底部窄而顶部宽的倒置棱台，它具有矩形底部边缘201a-1和未标识出的矩形顶部边缘。第三沟槽220c也是方形。
图9F-9G的第一沟槽200a和第二沟槽200b及第三沟槽200c和图3A～3C进行比较，第一沟槽200a相当于图3A中的第一沟槽100a，第二沟槽200b相当于图3B中的第二沟槽100b，第三沟槽200c相当于图3C中的第三沟槽100c。
图9F-9G的第一开口201a和第二开口201b及第一开口201c和图4A～4C进行比较，第一开口201a相当于图4A中的第一开口101a，第二开口201b相当于图4B中的第二开口101b。
图9F-9G的第一窗口220a和第二窗口220b及第三窗口220c和图4A～4C进行比较，第一窗口220a相当于图4A中的第一窗口120a，第二窗口220b相当于图4B中的第二窗口120b，第三窗口220c相当于图4C中的第三窗口120c。
根据图9F-9G的结构，同样可以测量第一开口201a的顶部中心和底部中心之间的第一偏移量，藉此撷取第一开口201a的顶部相对于底部的偏移程度。测量第二开口201的顶部中心或底部中心和第二窗口220b的顶部中心或底部中心之间的第二偏移量，并且还可以测量第三沟槽200c的顶部中心或底部中心和第三窗口220c的顶部中心或底部中心之间的第三偏移量，从而藉由第二偏移量和第三偏移量之间的差值撷取第二开口的偏移程度，这中计算方式在上文中已经详细介绍，因此具体的方案不再赘述。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (23)
1.一种监控外延层几何形状发生漂移的方法，其特征在于，包括：
在晶圆的一个半导体层上形成第一、第二和第三沟槽；
在半导体层上生长外延层，其填充在第一、第二沟槽中但不填充第三沟槽，其中外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口；
涂覆光刻胶层覆盖在外延层之上并同时覆盖住第一、第二开口和第三沟槽；
经光刻工艺在光刻胶层中形成与第一开口对准的第一窗口、及形成与第二开口对准的第二窗口和形成与第三沟槽对准的第三窗口；
测量第一开口的顶部中心和底部中心之间的第一偏移量，藉此撷取第一开口的顶部相对于底部的偏移程度；以及
测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量，及测量第三沟槽的中心和第三窗口的中心之间的第三偏移量，藉由第二偏移量和第三偏移量之间的差值撷取第二开口的偏移程度。
2.根据权利要求1所述的方法，其特征在于，第一、第二和第三沟槽均为方形。
3.根据权利要求1所述的方法，其特征在于，第二沟槽的尺寸大于第一沟槽。
4.根据权利要求1所述的方法，其特征在于，第一窗口的尺寸大于第一开口，以完全将第一开口暴露在第一窗口中。
5.根据权利要求1所述的方法，其特征在于，第二窗口的尺寸小于第二开口的尺寸，仅仅在第二窗口中暴露出第二开口底部的局部区域。
6.根据权利要求1所述的方法，其特征在于，第三窗口的尺寸小于第三沟槽的尺寸，仅仅在第三窗口中暴露出第三沟槽底部的局部区域。
7.根据权利要求1所述的方法，其特征在于，在生长外延层的步骤中，遮挡住第三沟槽，使得外延层填充在第一、第二沟槽中但不填充第三沟槽。
8.根据权利要求1所述的方法，其特征在于，晶圆的各个位置对应定义在一个坐标系的相应坐标点，藉由第二偏移量和第三偏移量之间的差值撷取第二开口相对于坐标系中一个指定坐标点的偏移程度。
9.根据权利要求8所述的方法，其特征在于，第一偏移量包括沿坐标系的第一坐标轴的偏移分量ΔDTBX和沿坐标系的第二坐标轴的偏移分量ΔDTBY，偏移分量ΔDTBX是第一开口的顶部中心和底部中心在第一坐标轴上的距离，偏移分量ΔDTBY是第一开口的顶部中心和底部中心在第二坐标轴上的距离。
10.根据权利要求8所述的方法，其特征在于，第二偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|METRO和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|METRO，偏移分量ΔX(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第二坐标轴上的距离；以及
第三偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|REAL和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|REAL，偏移分量ΔX(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第二坐标轴上的距离。
11.根据权利要求10所述的方法，其特征在于，定义坐标系中一个指定坐标点具有预设坐标(XO，YO)，则该外延层上任意一个位置的坐标点(X，Y)相对于该预设坐标(XO，YO)在该坐标系中满足函数关系：
X－XO＝ΔX(XO，YO)|METRO－ΔX(XO，YO)|REAL；
Y－YO＝ΔY(XO，YO)|METRO－ΔY(XO，YO)|REAL。
12.一种监控外延层几何形状发生漂移的方法，其特征在于，包括：
步骤S1、在晶圆的一个半导体层的第一区域形成第一、第二沟槽和在它的第二区域形成第三沟槽；
步骤S2、在第二区域形成氧化层，氧化层还填充在第三沟槽内；
步骤S3、在半导体层上生长外延层，其中在第一区域所形成的外延层还填充在第一、第二沟槽中，同时还在氧化层上形成了多晶硅层；
步骤S4、回刻多晶硅和保留外延层，其中外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口；
步骤S5、涂覆一个预设光刻胶层覆盖在外延层和氧化层之上；
步骤S6、经光刻工艺在预设光刻胶层中形成与第一开口对准的第一窗口、及形成与第二开口对准的第二窗口和形成与第三沟槽对准的第三窗口；
步骤S7、测量第一开口的顶部中心和底部中心之间的第一偏移量，藉此撷取第一开口的顶部相对于底部的偏移程度；以及
测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量，及测量第三沟槽的中心和第三窗口的中心之间的第三偏移量，藉由第二偏移量和第三偏移量之间的差值撷取第二开口的偏移程度。
13.根据权利要求12所述的方法，其特征在于，在步骤S2中，先在半导体层上的第一和第二区域覆盖氧化层，并在氧化层上方涂覆一个第一光刻胶层，经由光刻工艺从该第一光刻胶层中暴露出第一区域的氧化层，然后利用第一光刻胶层作为刻蚀掩膜移除第一区域的氧化层，之后去除第一光刻胶层。
14.根据权利要求12所述的方法，其特征在于，在步骤S4中，先涂覆一个第二光刻胶层覆盖外延层和多晶硅层，并经由光刻工艺从该第二光刻胶层中暴露出多晶硅层，然后利用第二光刻胶层作为刻蚀掩膜移除多晶硅层，之后去除第二光刻胶层。
15.根据权利要求12所述的方法，其特征在于，第一、第二和第三沟槽均为方形。
16.根据权利要求12所述的方法，其特征在于，第二沟槽的尺寸大于第一沟槽。
17.根据权利要求12所述的方法，其特征在于，第一窗口的尺寸大于第一开口，以完全将第一开口暴露在第一窗口中。
18.根据权利要求1所述的方法，其特征在于，第二窗口的尺寸小于第二开口的尺寸，仅仅在第二窗口中暴露出第二开口底部的局部区域。
19.根据权利要求12所述的方法，其特征在于，第三窗口的尺寸小于第三沟槽的尺寸，第三窗口与第三沟槽底部的局部区域交叠。
20.根据权利要求12所述的方法，其特征在于，晶圆的各个位置对应定义在一个坐标系的相应坐标点，藉由第二偏移量和第三偏移量之间的差值撷取第二开口相对于坐标系中一个指定坐标点的偏移程度。
21.根据权利要求20所述的方法，其特征在于，第一偏移量包括沿坐标系的第一坐标轴的偏移分量ΔDTBX和沿坐标系的第二坐标轴的偏移分量ΔDTBY，偏移分量ΔDTBX是第一开口的顶部中心和底部中心在第一坐标轴上的距离，偏移分量ΔDTBY是第一开口的顶部中心和底部中心在第二坐标轴上的距离。
22.根据权利要求20所述的方法，其特征在于，第二偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|METRO和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|METRO，偏移分量ΔX(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|METRO是第二开口的顶部中心或底部中心和第二窗口的中心在第二坐标轴上的距离；以及
第三偏移量包括沿坐标系的第一坐标轴的偏移分量ΔX(XO，YO)|REAL和沿坐标系的第二坐标轴的偏移分量ΔY(XO，YO)|REAL，偏移分量ΔX(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第一坐标轴上的距离，偏移分量ΔY(XO，YO)|REAL是第三沟槽的中心和第三窗口的中心在第二坐标轴上的距离。
23.根据权利要求22所述的方法，其特征在于，定义坐标系中一个指定坐标点具有预设坐标(XO，YO)，则该外延层上任意一个位置的坐标点(X，Y)相对于该预设坐标(XO，YO)在该坐标系中满足函数关系：
X－XO＝ΔX(XO，YO)|METRO－ΔX(XO，YO)|REAL；
Y－YO＝ΔY(XO，YO)|METRO－ΔY(XO，YO)|REAL。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610158205.1A CN107204283B (zh) | 2016-03-18 | 2016-03-18 | 一种监控外延层几何形状发生漂移的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610158205.1A CN107204283B (zh) | 2016-03-18 | 2016-03-18 | 一种监控外延层几何形状发生漂移的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107204283A CN107204283A (zh) | 2017-09-26 |
| CN107204283B true CN107204283B (zh) | 2020-02-21 |
Family
ID=59904831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610158205.1A Active CN107204283B (zh) | 2016-03-18 | 2016-03-18 | 一种监控外延层几何形状发生漂移的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107204283B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329943A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | パタ−ンシフト量の測定方法 |
| JPH08181177A (ja) * | 1994-12-20 | 1996-07-12 | Shin Etsu Handotai Co Ltd | パターンシフトの測定方法 |
| CN102788556A (zh) * | 2012-08-24 | 2012-11-21 | 中国电子科技集团公司第二十四研究所 | 外延生长后埋层图形漂移量的测量方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6037499B2 (ja) * | 2011-06-08 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-03-18 CN CN201610158205.1A patent/CN107204283B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329943A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | パタ−ンシフト量の測定方法 |
| JPH08181177A (ja) * | 1994-12-20 | 1996-07-12 | Shin Etsu Handotai Co Ltd | パターンシフトの測定方法 |
| CN102788556A (zh) * | 2012-08-24 | 2012-11-21 | 中国电子科技集团公司第二十四研究所 | 外延生长后埋层图形漂移量的测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107204283A (zh) | 2017-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5919714A (en) | Segmented box-in-box for improving back end overlay measurement | |
| US10957653B2 (en) | Methods for manufacturing semiconductor arrangements using photoresist masks | |
| US5702567A (en) | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features | |
| US10930505B2 (en) | Methods for integrated circuit design and fabrication | |
| CN108666207B (zh) | 制作半导体元件的方法 | |
| US9966302B2 (en) | Device manufacture and packaging method thereof | |
| CN107204283B (zh) | 一种监控外延层几何形状发生漂移的方法 | |
| CN113013076B (zh) | 套刻标记的形成方法及半导体结构 | |
| US20080178142A1 (en) | Hotspot detection method for design and validation of layout for semiconductor device | |
| TWI579396B (zh) | 監控外延層幾何形狀發生漂移的方法 | |
| US9679822B1 (en) | Method for monitoring epitaxial growth geometry shift | |
| TWI736317B (zh) | 用於黃光製程的辨識方法與半導體元件 | |
| US20160043037A1 (en) | Mark, semiconductor device, and semiconductor wafer | |
| US6759112B2 (en) | Exposed and embedded overlay structure | |
| JP4794377B2 (ja) | 半導体装置の製造方法 | |
| CN111968962A (zh) | 对准图形、具有对准图形的半导体结构及其制造方法 | |
| US9461086B2 (en) | Method of manufacturing semiconductor device | |
| TWI604507B (zh) | 含有覆蓋誤差保護之圖案化方法 | |
| CN117038645B (zh) | 半导体结构及其制备方法 | |
| KR100709579B1 (ko) | 반도체 소자의 콘택 오픈 테스트 방법 | |
| KR100843889B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| CN110400789B (zh) | 套准标记及其形成方法 | |
| US20220301908A1 (en) | Template, manufacturing method of template, and manufacturing method of semiconductor device | |
| US20080268629A1 (en) | Method of Forming Overlay Mark of Semiconductor Device | |
| KR19980060524A (ko) | 중첩도 측정 마크 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200430 Address after: Ontario, Canada Patentee after: World semiconductor International Limited Partnership Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA Patentee before: Alpha and Omega Semiconductor Inc. |