JPS6329943A - パタ−ンシフト量の測定方法 - Google Patents

パタ−ンシフト量の測定方法

Info

Publication number
JPS6329943A
JPS6329943A JP17450486A JP17450486A JPS6329943A JP S6329943 A JPS6329943 A JP S6329943A JP 17450486 A JP17450486 A JP 17450486A JP 17450486 A JP17450486 A JP 17450486A JP S6329943 A JPS6329943 A JP S6329943A
Authority
JP
Japan
Prior art keywords
distance
epitaxial growth
epitaxial
pattern
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17450486A
Other languages
English (en)
Other versions
JPH0528904B2 (ja
Inventor
Yasuhide Komatsu
小松 靖秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17450486A priority Critical patent/JPS6329943A/ja
Publication of JPS6329943A publication Critical patent/JPS6329943A/ja
Publication of JPH0528904B2 publication Critical patent/JPH0528904B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコンのエピタキシャル成長後の評価方法
に関するものであり、特に、埋込み層を有したシリコン
ウェハースにエピタキシャル成長を行なうときに生じる
、下地のパターンとエピタキシャル層表面のパターンと
のズレ、すなわち、パターンシフト量を測定する方法に
関するものである。
〔従来の技術〕
従来、この種のパターンシフト量の測定方法は、シリコ
ンウェハースに埋込み層を形成する工程と、埋込み層が
形成されたシリコンウェハースにエピタキシャル成長を
行なう工程と、エピタキシャル成長済みウェハースをダ
イヤモンドポイント等の切断工具により数ミリ角のチッ
プに切断し、このチップを研磨治具にワックスを用いて
貼付し、角度研磨を行なう工程と、角度研磨終了後のチ
ップを研磨治具から取外し、ワ・lクス除去のための洗
浄をし、ステンエッチを行ない、埋込み層を着色させ埋
込み層が目で見えるようにする工程と、ステンエッチ液
を除去するための水洗、乾燥を行なう工程と、表面パタ
ーンと、ステンエッチにより着色された下地埋込みパタ
ーンとのズレを顕微鏡に取付ちれ7′、−測微計を用い
てパターンシフト量を測定する工程とで構成されていた
〔発明が解決しようとする問題点〕
上述した従来の角度研磨法によるパターンシフ1− i
の測定方法では、測定結果が得られるまでに3時間から
5時間の長い時間を要しており、エピタキシャル成長工
程の量産ライン中に、測定結果を早くフィードバックで
きない欠点があった。
さらに、パターンシフト量をステフェッチ法で行なうに
は、下地の埋込みパターンが、エビ成長時の熱処理によ
り、縦方向の拡散と同時に横方向にも拡散が行なわれ、
横方向の拡散分だけ誤差を生じ、正確なパターンシフト
量を求めるには不適であるという欠点がある。
本発明は、この欠点を解決すべくなされたもので、測定
結果が得られるまでの時間を短縮し、次回のエピタキシ
ャル成長までに測定結果をフィードバックし、さらに、
埋込層の横方向拡散による誤差を無くずパターンシフト
量の測定方法を提供するものである。
〔問題点を解決するための手段〕
本発明のパターンシフト量の測定方法は、シリコンウェ
ハースに埋込み層を形成する第1の工程と、埋込み層が
形成されたシリコンウェハースの一部にエピタキシャル
成長を行なう第2の工程と、エピタキシャル成長した場
所とエピタキシャル成長しない場所との間にある段差を
挟んだ素子間の距離を測定する第3の工程と、エピタキ
シャル成長しない場所の素子間の距離を測定する第4の
工程とを有し、前記第3.第4の工程で測定した2ケ所
の距離の差からパターンシフト量を求めることを特徴と
する方法である。
〔実施例〕
次に本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例を説明するための、シリコ
ンウェハースの断面の一部分を示した原理図である。
まず、従来から用いられている方法によって、シリコン
サブストレート1の表面に埋込み形成面4が形成されて
いるシリコンウェハースを準備した。この時の埋込みパ
ターン4の段差は、200人であった。
次に、シリコンエピタキシャル成長装置のサセプター上
に、前記埋込みパターンが形成されているシリコンウェ
ハースを置き、さらにこのシリコンウェハース上の中央
部分に石英板を置いてエピタキシャル成長を行なった。
この時、100IIIIφのシリコンウェハースの中央
部に15mmX40mm厚さ0.5m+*の大きさの石
英板を置いた。シリコンウェハースの中央部に石英板を
置くことによって、シリコンウェハース内の石英板を置
いた部分のエピタキシャル成長を防止できる効果があり
、シリコンウェハースの一部分に未エビ成長面4を形成
することができ、この未エビ成長面4の表面にはエピタ
キシャル成長前の埋込みパターンが残される。
次に、エピタキシャル成長層2と未エビ成長面4のエピ
タキシャル層厚さを測定し、石英板を置いた未エビ成長
面4には、エピタキシャル成長されていないことを確認
した。さらに、石英板を置いた以外の部分にあるエピタ
キシャル成長層2には、所望の厚さである20μmのエ
ピタキシャル成長層が形成されているのを確認した。
次に、エピタキシャル成長面3内のパターンから未エビ
成長面4内のパターンまでの距M6を精密に測定し、さ
らに、未エビ成長面4内で前記で測定したパターンと同
一パターン間隔の距離7を測定し、前記2ケ所の測定し
た距N6,7の差からパターンシフト量5を求めた結果
、パターンシフト量は15μmであることが確認された
。この測定に要した時間は15分であり、従来の3〜5
時間の測定時間と比較すると大幅に測定時間が短縮され
ていることを確認した。さらにこの時測定したパターン
シフト量5は、従来のステフェッチ法によるパターンシ
フト量と合っていることも確認した。
次に、エピタキシャル成長しない場所のパターン間の距
離7が、埋込みパターン形成時に用いたマスクパターン
の距離と合っていること分確認した。このことは、エピ
タキシャル成長時の熱処理により、埋込み層の横方向拡
散による誤差が発生していないことの証明である。
〔発明の効果〕
以上説明したように本発明は、測定結果が得られるまで
の時間を大幅に短縮でき、測定結果が早くフィードバッ
クできる効果をもたらし、さらに、埋込層の横方向拡散
による誤差も同時に防止できる効果をもたらす。
【図面の簡単な説明】
第1図は本発明の一実施例の原理図である。 1・・・シリコンサブストレート、2・・・エピタキシ
ャル成長層、3・・・エピタキシャル成長面、4・・埋
込み形成面(未エビ成長面〉、5・・・パターンシフト
量、6・・・段差を挟んでパターン間の距離、7・・・
エビ成長しない場所のパターン間の距離。

Claims (1)

    【特許請求の範囲】
  1. シリコンウェハースに埋込み層を形成する第1の工程と
    、埋込み層が形成されたシリコンウェハースの一部にエ
    ピタキシャル成長を行なう第2の工程と、エピタキシャ
    ル成長した場所とエピタキシャル成長しない場所との間
    にある段差を挟んだ素子間の距離を測定する第3の工程
    と、エピタキシャル成長しない場所の素子間の距離を測
    定する第4の工程とを有し、前記第3、第4の工程で測
    定した2ケ所の距離の差からパターンシフト量を求める
    ことを特徴とするパターンシフト量の測定方法。
JP17450486A 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法 Granted JPS6329943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17450486A JPS6329943A (ja) 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17450486A JPS6329943A (ja) 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法

Publications (2)

Publication Number Publication Date
JPS6329943A true JPS6329943A (ja) 1988-02-08
JPH0528904B2 JPH0528904B2 (ja) 1993-04-27

Family

ID=15979657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17450486A Granted JPS6329943A (ja) 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法

Country Status (1)

Country Link
JP (1) JPS6329943A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490186A2 (en) * 1990-11-30 1992-06-17 Shin-Etsu Handotai Company Limited Pattern shift measuring method
US5627083A (en) * 1993-08-03 1997-05-06 Nec Corporation Method of fabricating semiconductor device including step of forming superposition error measuring patterns
CN107204283A (zh) * 2016-03-18 2017-09-26 万国半导体股份有限公司 一种监控外延层几何形状发生漂移的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490186A2 (en) * 1990-11-30 1992-06-17 Shin-Etsu Handotai Company Limited Pattern shift measuring method
US5172188A (en) * 1990-11-30 1992-12-15 Shin-Etsu Handotai Co., Ltd. Pattern shift measuring method
US5627083A (en) * 1993-08-03 1997-05-06 Nec Corporation Method of fabricating semiconductor device including step of forming superposition error measuring patterns
CN107204283A (zh) * 2016-03-18 2017-09-26 万国半导体股份有限公司 一种监控外延层几何形状发生漂移的方法
CN107204283B (zh) * 2016-03-18 2020-02-21 万国半导体股份有限公司 一种监控外延层几何形状发生漂移的方法

Also Published As

Publication number Publication date
JPH0528904B2 (ja) 1993-04-27

Similar Documents

Publication Publication Date Title
KR960030319A (ko) 정확하게 사전결정된 깊이의 미세결함이 없는 층을 가지는 측정 웨이퍼 제조방법
JPH0321901B2 (ja)
US4134066A (en) Wafer indexing system using a grid pattern and coding and orientation marks in each grid cell
JPS6329943A (ja) パタ−ンシフト量の測定方法
CN101465306A (zh) 测量外延生长中图形畸变的方法
ATE71476T1 (de) Verfahren zur herstellung und einstellung von eingegrabenen schichten.
JPH0794569A (ja) 較正標準及び較正標準の生成方法
DE50013276D1 (de) Verfahren und herstellung eines sensors
CN113939616A (zh) 制造半导体晶片的方法
EP0490186B1 (en) Pattern shift measuring method
JPH0724278B2 (ja) パターンシフト測定方法
JPH01304721A (ja) 標識を有する半導体基板
US6275293B1 (en) Method for measurement of OSF density
JPS61251123A (ja) 半導体装置の製造方法
EP0484665B1 (en) Pattern shift measuring method
JPH02206146A (ja) 半導体装置の膜厚測定方法
JPS60160124A (ja) 半導体装置の製造方法
JPS63301541A (ja) パタ−ンシフト測定方法
JP2022178817A (ja) シリコン単結晶インゴットの評価方法、シリコンエピタキシャルウェーハの評価方法、シリコンエピタキシャルウェーハの製造方法およびシリコン鏡面ウェーハの評価方法
JPH1070056A (ja) 半導体基板およびその製造方法
JPH081885B2 (ja) エピタキシャル成長時のパタ−ンシフトの測定方法
JPH0311602B2 (ja)
JPS60145652A (ja) 半導体装置の製造方法
JPS5917536B2 (ja) 半導体装置の測定方法
JPS61251124A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees