CN107181470B - 薄膜体声波谐振器、半导体器件及其制造方法 - Google Patents

薄膜体声波谐振器、半导体器件及其制造方法 Download PDF

Info

Publication number
CN107181470B
CN107181470B CN201610136358.6A CN201610136358A CN107181470B CN 107181470 B CN107181470 B CN 107181470B CN 201610136358 A CN201610136358 A CN 201610136358A CN 107181470 B CN107181470 B CN 107181470B
Authority
CN
China
Prior art keywords
layer
dielectric layer
cavity structure
electrode layer
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610136358.6A
Other languages
English (en)
Other versions
CN107181470A (zh
Inventor
黄河
克里夫·德劳利
朱继光
李海艇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, China Core Integrated Circuit Ningbo Co Ltd filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610136358.6A priority Critical patent/CN107181470B/zh
Priority to EP17158747.0A priority patent/EP3217546B1/en
Priority to US15/453,364 priority patent/US10693431B2/en
Publication of CN107181470A publication Critical patent/CN107181470A/zh
Priority to US15/931,994 priority patent/US11575358B2/en
Application granted granted Critical
Publication of CN107181470B publication Critical patent/CN107181470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/564—Monolithic crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/582—Multiple crystal filters implemented with thin-film techniques
    • H03H9/586—Means for mounting to a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/587—Air-gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种薄膜体声波谐振器、半导体器件及其制造方法，该薄膜体声波谐振器包括：下部介电层，第一空腔结构设置于下部介电层中，第一空腔结构横截面形状为多边形，且其至少有一对边互相平行；上部介电层，第二空腔结构设置于上部介电层中，其中，第二空腔结构和第一空腔结构相对；声波谐振复合薄膜，设置于第一空腔结构和第二空腔结构之间，连续地隔离第一空腔结构和第二空腔结构，第一空腔结构与第二空腔结构上下重叠部分形成一个共同内周，该共同内周在声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。本发明的薄膜体声波谐振器包括连续的声波谐振复合薄膜，其不具有任何孔，具有更高的谐振性能。

Description

薄膜体声波谐振器、半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种薄膜体声波谐振器、半导体器件及其制造方法。
背景技术
薄膜体声波谐振器(Film Bulk Acoustic Resonator，简称FBAR)是一种新颖的基于压电效应的射频MEMS器件，因其具有谐振频率、功率和质量灵敏度高，尺寸小以及与CMOS工艺兼容等特点，在无线通信领域得到广泛应用。
现有的薄膜体声波谐振器的制备工艺是典型的表面微机械加工工艺，如图1所示，在基底100中形成空腔101，并在空腔101中填充满牺牲材料层(未示出)，在牺牲材料层上依次形成的下电极层102、声波谐振复合薄膜103以及上电极层104，声波谐振复合薄膜103包括压电薄膜、粘结层和介电层；接着，形成贯穿上电极层104，声波谐振复合薄膜103以及下电极层102的释放孔105，以暴露牺牲材料层；之后采用湿法刻蚀去除牺牲材料层，以释放结构。而释放孔105的存在，使得上电极层104、声波谐振复合薄膜103以及下电极层102不连续，对声波谐振复合薄膜103的整体谐振性能不利。
因此，有必要提出一种新的薄膜体声波谐振器结构，以改善薄膜体声波谐振器的性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种薄膜体声波谐振器，包括：
下部介电层，第一空腔结构设置于所述下部介电层中；
上部介电层，所述上部介电层位于所述下部介电层的上方，第二空腔结构设置于所述上部介电层中；
声波谐振复合薄膜，设置于所述第一空腔结构和所述第二空腔结构之间，连续地隔离所述第一空腔结构和所述第二空腔结构，所述声波谐振复合薄膜包括底部电极层、压电薄膜以及顶部电极层，所述压电薄膜设置于所述底部电极层和所述顶部电极层之间，其中，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
进一步，所述第一空腔结构的横截面形状为多边形，且该多边形至少有一对边互相平行。
进一步，所述第二空腔结构的横截面形状为多边形，且该多边形至少有一对边互相平行。
进一步，所述声波谐振复合薄膜还包括粘结层以及隔离层，所述粘结层设置于所述压电薄膜和所述底部电极层之间，所述隔离层设置在所述底部电极层与所述粘结层之间，和/或，在所述顶部电极层与所述压电薄膜之间。
本发明的另一方面还提供一种半导体器件，包括：
浅沟槽隔离结构，在所述浅沟槽隔离结构的正面形成有第一介电层；
在所述第一介电层的部分表面上形成有底部电极层，且所述底部电极层对应位于所述浅沟槽隔离结构的上方；
在所述第一介电层上形成有第二介电层，在所述第二介电层中形成有开口，所述开口暴露部分所述底部电极层，其中，所述开口的横截面形状为多边形；
紧贴所述底部电极层，在所述开口的底部和侧壁上以及部分所述第二介电层的表面上设置有依次层叠的压电薄膜和顶部电极层；
第三介电层设置为覆盖所述顶部电极层以及所述第二介电层的表面；
在所述第三介电层中形成有密封的第一空腔结构，所述第一空腔结构暴露至少部分位于所述开口底部的所述顶部电极层，所述第一空腔结构的横截面形状为多边形；
在所述浅沟槽隔离结构的背面上形成有第四介电层；
在所述浅沟槽隔离结构的背面，形成有依次贯穿所述第四介电层、所述浅沟槽隔离结构和所述第一介电层的密封的第二空腔结构，所述第二空腔结构与所述第一空腔结构相对，所述第二空腔结构的横截面形状为多边形；
其中，声波谐振复合薄膜包括所述底部电极层、所述压电薄膜以及所述顶部电极层，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
进一步，在所述第三介电层的表面上还设置有第五介电层。
进一步，所述第一空腔结构贯穿所述第五介电层和所述第三介电层，暴露至少部分位于所述开口底部的所述顶部电极层，在第一操作衬底的正面设置有第一键合层，所述第一键合层与所述第五介电层相键合，使所述第一空腔结构密封。
进一步，在所述第三介电层和部分所述顶部电极层之间设置有第一覆盖层，所述第一覆盖层密封所述第一空腔结构，在所述第一覆盖层、所述第三介电层和第五介电层中形成有至少一第一释放孔，所述第一释放孔贯穿与所述第一空腔结构对应的部分所述第一覆盖层、所述第三介电层和所述第五介电层，通过第一密封材料密封所述第一释放孔，并覆盖所述第五介电层的表面。
进一步，在第二操作衬底的正面设置第二键合层，所述第二键合层与所述第四介电层相键合，使所述第二空腔结构密封。
进一步，在所述第四介电层的表面上设置第二覆盖层，所述第二覆盖层密封所述第二空腔结构，在与所述第二空腔结构对应的所述第二覆盖层中设置有至少一第二释放孔，通过第二密封材料密封所述第二释放孔。
进一步，还设置有依次贯穿所述第四介电层、所述浅沟槽隔离结构、所述第一介电层以及所述压电薄膜直到与所述顶部电极层电连接的通孔结构，所述通孔结构包括位于通孔结构侧壁上的衬垫层，以及填充的导电材料。
进一步，声波谐振复合薄膜还包括粘结层以及隔离层，所述粘结层设置于所述压电薄膜和所述底部电极层之间，所述隔离层设置在所述底部电极层与所述粘结层之间，和/或，在所述顶部电极层与所述压电薄膜之间。
本发明的再一方面还提供一种半导体器件的制造方法，包括：
提供基底，在所述基底的正面形成有浅沟槽隔离结构，在所述基底的正面上形成有覆盖所述浅沟槽隔离结构的第一介电层，在所述第一介电层的部分表面上形成有底部电极层，且所述底部电极层对应位于所述浅沟槽隔离结构的上方；
形成第二介电层覆盖所述底部电极层；
在所述第二介电层中形成暴露部分所述底部电极层的开口，所述开口的横截面形状为多边形；
在所述第二介电层的表面上和所述开口的底部和侧壁上，依次共形沉积压电薄膜和顶部电极层；
图案化所述压电薄膜和顶部电极层，至少保留位于所述开口内的部分；
在所述基底的正面上沉积形成第三介电层，以覆盖所述顶部电极层和所述第二介电层；
在所述第三介电层中形成第一空腔结构，所述第一空腔结构暴露至少部分位于所述开口底部的所述顶部电极层，所述第一空腔结构的横截面形状为多边形；
提供第一操作衬底，在所述第一操作衬底的正面形成有第一键合层，将所述第一操作衬底的正面与所述基底的正面相接合，以形成密封的第一空腔结构；
从所述基底的背面开始，去除部分所述基底，直到暴露所述浅沟槽隔离结构，并在所述基底的背面形成第四介电层；
从所述基底的背面开始，依次刻蚀所述第四介电层、所述浅沟隔离结构和所述第一介电层，直到暴露部分所述底部电极层，以形成第二空腔结构，其中，所述第二空腔结构与所述第一空腔结构相对，所述第二空腔结构的横截面形状为多边形；
对所述第二空腔结构进行密封，以形成密封的第二空腔结构，
其中，声波谐振复合薄膜包括所述底部电极层、所述压电薄膜以及所述顶部电极层，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
进一步，在形成所述第三介电层之后，形成所述第一空腔结构之前，还包括步骤：沉积形成第五介电层覆盖所述第三介电层。
进一步，形成所述第一空腔结构的步骤包括：依次刻蚀所述第五介电层和所述第三介电层，直到暴露至少部分位于所述开口底部的所述顶部电极层，以形成所述第一空腔结构。
进一步，在图案化所述压电薄膜和顶部电极层之前，还包括步骤：
沉积第一牺牲材料层覆盖所述顶部电极层，并进行平坦化停止于所述顶部电极层的表面上；
在所述顶部电极层和所述第一牺牲材料层的表面上沉积形成第一覆盖层；
图案化所述第一覆盖层、所述压电薄膜和所述顶部电极层。
进一步，在形成所述第一空腔结构的方法，包括以下步骤：
形成依次贯穿所述第一牺牲材料层上的所述第五介电层、所述第三介电层和所述第一覆盖层的至少一第一释放孔，以暴露所述第一牺牲材料层；
完全去除所述第一牺牲材料层，以形成所述第一空腔结构；
使用第一密封材料密封所述第一释放孔，以形成密封的所述第一空腔结构。
进一步，在形成所述第四介电层之后，形成所述第二空腔结构之前，还包括形成依次贯穿所述第四介电层、所述浅沟槽隔离结构、所述第一介电层以及所述压电薄膜直到与所述顶部电极层电连接的通孔结构，所述通孔结构包括位于通孔结构侧壁上的衬垫层，以及填充的导电材料。
进一步，对所述第二空腔结构进行密封的方法，包括：
提供第二操作衬底，在所述第二操作衬底的正面上形成有第二键合层；
将所述第二键合层和所述第四介电层直接键合，以密封所述第二空腔结构。
进一步，对所述第二空腔结构进行密封的方法，包括：
在所述第二空腔结构中填充满第二牺牲材料层，并形成第二覆盖层覆盖所述第四介电层以及所述第二牺牲材料层；
在所述第二牺牲材料层之上的所述第二覆盖层中形成至少一第二释放孔；
通过所述第二释放孔，完全去除所述第二牺牲材料层；
使用第二密封材料密封所述第二释放孔。
综上所述，本发明的薄膜体声波谐振器包括连续的声波谐振复合薄膜，其不具有任何孔，该声波谐振复合薄膜完全地隔离一对上空腔和下空腔，因此，本发明的薄膜体声波谐振器具有更高的谐振性能，而包括该薄膜体声波谐振器的半导体器件的整体性能也会更高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的一种薄膜体声波谐振器的剖面示意图；
图2A示出了本发明一具体实施方式的薄膜体声波谐振器结构的剖面示意图；
图2B示出了对应图2A中第一空腔结构和第二空腔结构的俯视图；
图3A至图3S示出了本发明一具体实施方式的半导体器件的制造方法的实施所获得结构的剖面示意图；
图4示出了本发明一具体实施方式的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参考图2A和图2B对本发明的薄膜体声波谐振器进行描述。其中，图2A示出了本发明一具体实施方式的薄膜体声波谐振器结构的剖面示意图；图2B示出了对应图2A中第一空腔结构和第二空腔结构的俯视图。
作为示例，如图2A所示，本发明的薄膜体声波谐振器结构包括以下构件：
薄膜体声波谐振器200包括下部介电层201，第一空腔结构203设置于所述下部介电层201中，其中，所述第一空腔结构203横截面形状为多边形，且该多边形至少有一对边互相平行，其目的是为微加工过程中的平面尺度测量与控制提供便利，其中，值得一提的是，所述第一空腔结构203横截面是指用与后述的声波谐振复合薄膜205所在的平面平行的面去截第一空腔结构203，所获得的平面图形，如图2B所示。
其中，较佳地，该第一空腔结构203的每一个横截面可具有完全相同的尺寸。
示例性地，下部介电层201可以包括层叠的多层介电层，例如，包括第一介电层2011以及设置于第一介电层2011之上的第二介电层2012，其中，第一空腔结构203形成于所述第二介电层2012中，使第一空腔结构203的一开口被第一介电层2011密封。
可选地，在所述第一介电层2011对应第一空腔结构203的部分中形成有若干第一释放孔，以及所述第一释放孔被密封材料206密封。
值得一提的是，第一释放孔的数目可根据实际工艺的需要进行合理选择，例如其数目可以为1、2、3等。
下部介电层201的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
密封材料206可以采用本领域技术人员熟知的任何密封材料，例如二氧化硅等，密封材料206也可采用与第一介电层2011或/和第二介电层2012相同的材料。
本发明的薄膜体声波谐振器还包括上部介电层202，第二空腔结构204设置于所述上部介电层202中，其中，所述第二空腔结构204和所述第一空腔结构203相对。
在一个示例中，所述上部介电层202位于所述下部介电层201的上方。所述上部介电层202也可以由多层介电层的叠层组成，实施例性地，上部介电层202包括第三介电层2021以及位于第三介电层2021上方的第四介电层2022，其中，第二空腔结构204形成于第三介电层2021中，第四介电层2022密封第二空腔结构204的一开口。
上部介电层202可以具有与所述下部介电层201相同的材质，例如同为氧化硅，也可为不同的材质的其他介电材料。
可选地，在上部介电层202对应第二空腔结构204的部分也可设置若干第二释放孔(未示出)，该第二释放孔被密封材料密封。
进一步地，第二空腔结构204的横截面形状为多边形，且其至少有一对边互相平行，其目的是为微加工过程中的平面尺度测量与控制提供便利，其中，值得一提的是，所述第二空腔结构204横截面是指用与后述的声波谐振复合薄膜205所在的平面平行的面去截第二空腔结构204，所获得的平面图形，如图2B所示。其中，较佳地，该第二空腔结构204的每一个横截面可具有完全相同的尺寸。
示例性地，第一空腔结构203和第二空腔结构204相对，且横截面形状可均为多边形，第一空腔结构203和第二空腔结构204具有上下重叠的部分，该重叠的部分形成了一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，从俯视图中看，也即第一空腔结构203在所述声波谐振复合薄膜所在的平面上的投影与第二空腔结构204在所述声波谐振复合薄膜所在的平面上的投影具有重叠的部分，该重叠的部分对应为共同内周在所述声波谐振复合薄膜所在的平面上的投影，其为多边形，例如四边形、五边形、六边形、七边形、八边形等，且该多边形不应包含任何一对相对而平行直线段，例如图2B中示出的共同内周。
值得一提的是，第一空腔结构203和第二空腔结构204的横截面形状可以为任意的多边形，例如四边形、五边形、六边形等，而被声波谐振复合薄膜所隔离的第一空腔结构与第二空腔结构上下重叠部分共同形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，为了避免声波谐振复合薄膜205任何一点产生的水平声波谐振，水平方向传播至多边形共同内周的边界产生反射并连续传播、反射产生衍生的水平谐振,该多边形共同内周不应包含任何一对相对而平行直线段。
作为示例，本发明的薄膜体声波谐振器还包括声波谐振复合薄膜205，其设置于所述第一空腔结构203和所述第二空腔结构204之间，连续地隔离所述第一空腔结构203和所述第二空腔结构204，且部分所述声波谐振复合薄膜紧贴205所述下部介电层201和所述上部介电层202，密封所述第一空腔结构203和所述第二空腔结构204。
其中，声波谐振复合薄膜205为连续的薄膜，在声波谐振复合薄膜205中未设置有任何破坏其连续性的孔或填充物等。
进一步地，所述声波谐振复合薄膜205包括底部电极层2051、压电薄膜2052以及顶部电极层2053，所述压电薄膜2052设置于所述底部电极层2051和所述顶部电极层2053之间。
其中，压电薄膜2052的材料可以使用ZnO、AlN、GaN等具有纤锌矿型结晶结构的压电材料，本实施中，较佳地使用AlN。
对于压电薄膜2052的厚度，可以根据目标谐振频率来设定，较佳地设定为波长的1/2左右。
底部电极层2051可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，例如，铝(Al)、铜(Cu)、铂金(Pt)、金(Au)、铱(Ir)、锇(Os)、铼(Re)、钯(Pd)、铑(Rh)及钌(Ru)中的一种或几种，也可为钼(Mo)或钨(W)等金属薄膜。底部电极层2051也可以使用任何适合的半导体材料，例如Si、Ge、SiGe、SiC、SiGeC等。
对于底部电极层2041的厚度，可以根据目标谐振频率来设定，例如可以设定为波长的1/10左右。
其中，所述顶部电极层2053的材料可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，金属材料可使用铝(Al)、铜(Cu)、金(Au)、铂金(Pt)等金属或与金属与铜等的合金。半导体材料可使用Si、Ge、SiGe、SiC、SiGeC等。所述顶部电极层2053的厚度可根据目标谐振频率来设定，较佳地设定为波长的1/10左右。
其中，为了提高所述压电薄膜2052和所述底部电极层2051的紧密粘结性，还可选择性地在它们之间设置粘结层(未示出)。粘结层的材料较佳地由具有纤锌矿型结晶结构的晶体构成。本实施例中，粘结层选用钼(Mo)。
示例性地，在底部电极层2051和压电薄膜2052之间还可选择性地设置隔离层，例如，该隔离离层进一步地位于底部电极层2051和粘结层之间。
也可在顶部电极层2053和压电薄膜2052之间选择性地设置隔离层。
其中，隔离层的材料可以包括硅氧化物或硅氮化物，例如氧化硅层、氮化硅层、或氮氧化硅层的无机材料层，本实施例中，隔离层的材料包括氧化硅。
进一步地，本发明的薄膜体声波谐振器还包括分别与所述底部电极层2051和所述顶部电极层2053电连接的接触孔(未示出)，以及与接触孔电连接的互连金属层。该互连金属层之上还可覆盖有层间介电层，互连金属层分为多个部分，其可电连接接触孔，分别实现与底部电极层和顶部电极层的电连接。
并且，进一步地，还可在下部电极层中和上部电极层中，均设置与底部电极层2051电连接的接触孔结构，且还可设置在下部电极层中或上部电极层中设置与顶部电极层2053电连接的通孔结构，其中，通孔结构不穿过底部电极层2051，而穿过底部电极层以外的其他声波谐振复合薄膜与顶部电极层电连接，例如穿过压电薄膜、粘结层和隔离层，该通孔结构包括位于通孔结构侧壁上的衬垫层，以及填充的导电材料，其中，还可在与通孔结构相对的另一面设置与顶部电极层电连接的接触孔，该接触孔只贯穿顶部电极层以上的介电层。
综上所述，本发明的薄膜体声波谐振器包括连续的声波谐振复合薄膜，其不具有任何孔，该声波谐振复合薄膜完全地隔离一对上空腔和下空腔，因此，本发明的薄膜体声波谐振器具有更高的谐振性能。
实施例二
下面，参考图3Q和图3S对本发明实施例的半导体器件的结构做详细介绍。
作为示例，如图3Q所示，本发明的半导体器件包括浅沟槽隔离结构302，在所述浅沟槽隔离结构302的正面形成有第一介电层303。
其中，浅沟槽隔离结构302的填充材料可以包括但不限于硅氧化物、硅氮化物或硅氮氧化物等。
第一介电层303的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
进一步，在所述第一介电层303的部分表面上形成有底部电极层305，且所述底部电极层305对应位于所述浅沟槽隔离结构302的上方。
其中，底部电极层305可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，例如，铝(Al)、铜(Cu)、铂金(Pt)、金(Au)、铱(Ir)、锇(Os)、铼(Re)、钯(Pd)、铑(Rh)及钌(Ru)中的一种或几种，也可为钼(Mo)或钨(W)等金属薄膜。底部电极层305也可以使用任何适合的半导体材料，例如Si、Ge、SiGe、SiC、SiGeC等。
对于底部电极层305的厚度，可以根据目标谐振频率来设定，例如可以设定为波长的1/10左右。
在一个示例中，在所述浅沟槽隔离结构302的外侧形成有前端器件301，所述第一介电层303还覆盖所述前端器件301的正面，还形成有若干贯穿所述第一介电层303的第一接触孔304，所述第一接触孔304电连接所述前端器件301，在所述第一介电层303的上还形成有图案化的第一互连金属层，部分所述第一互连金属层电连接所述第一接触孔304，所述底部电极层305为对应位于所述浅沟槽隔离结构上方的所述第一互连金属层的部分，该部分不与所述第一接触孔304电连接。
其中，前端器件301可以为本领域技术人员熟知的任何的半导体器件，例如MOS晶体管等，CMOS晶体管包括通常包括栅极结构，以及形成于栅极结构两侧的半导体衬底中的源/漏极等。
本实施例中，若干第一接触孔304分别连接MOS晶体管的栅极结构和源/漏极。
进一步，在所述第一介电层303上形成有第二介电层306，该第二介电层306设置为覆盖部分所述底部电极层以及第一介电层303。
示例性地，在所述第二介电层306中形成有开口307，开口307暴露部分所述底部电极层305，其中，开口307横截面形状为多边形，且该多边形还可选择性地至少有一对边互相平行。
其中，开口307横截面是指用与所述底部电极层305所在的平面平行的平面去截所述开口307，所获得的平面图形。
其中，第二介电层306的材料可以但不限于硅氧化物或硅氮化物，可以使用与前述第一介电层303相同的材料，也可以使用本领域技术人员熟知的任何其他的介电材料。
进一步，紧贴所述底部电极层305，在所述开口的底部和侧壁上以及部分所述第二介电层306的表面上设置有依次层叠的压电薄膜3083和顶部电极层3084。
在一个示例中，在压电薄膜3083和底部电极层305之间还设置有粘结层3082，为了提高所述压电薄膜3083和所述底部电极层305的紧密粘结性。
其中，在粘结层3082和底部电极层305之间，还可选择性地设置隔离层3081，该隔离层3081还可进一步地覆盖第二介电层306的表面。还可在顶部电极层3084与压电薄膜3083之间也选择性地设置隔离层(未示出)。也可在底部电极层305与所述粘结层3082之间和顶部电极层3084与压电薄膜3083之间均设置隔离层。
其中，压电薄膜3083的材料可以使用ZnO、AlN、GaN等具有纤锌矿型结晶结构的压电材料，本实施中，较佳地使用AlN。
对于压电薄膜3083的厚度，可以根据目标谐振频率来设定，较佳地设定为波长的1/2左右。
其中，所述顶部电极层3084的材料可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，金属材料可使用铝(Al)、铜(Cu)、金(Au)、铂金(Pt)等金属或与金属与铜等的合金。半导体材料可使用Si、Ge、SiGe、SiC、SiGeC等。所述顶部电极层3084的厚度可根据目标谐振频率来设定，较佳地设定为波长的1/10左右。
其中，粘结层3082的材料较佳地由具有纤锌矿型结晶结构的晶体构成。本实施例中，粘结层3082选用钼(Mo)。
其中，隔离层3081的材料可以包括硅氧化物或硅氮化物，例如氧化硅层、氮化硅层、或氮氧化硅层的无机材料层，本实施例中，隔离层3081的材料包括氧化硅。
其中，底部电极层305、隔离层3081、粘结层3082、压电薄膜3083和顶部电极层3084构成了声波谐振复合薄膜，该声波谐振复合薄膜还可以包括上述几种膜层之外的其他膜层，可根据实际的器件进行合理设置，在此并不做具体限制。
第三介电层309设置为覆盖所述顶部电极层3084以及所述第二介电层306的表面。
在一个示例中，在设置有隔离层3081时，第三介电层309覆盖隔离层3081的表面。
其中，第三介电层309的材料可以为本领域技术人员熟知的任何适合的介电材料，也可使用与前述的第一介电层和第二介电层相同的材料。
在一个示例中，如图3Q和图3S所示，还设置有电连接所述底部电极层305的第二接触孔3101，以及电连接所述顶部电极层3084的第三接触孔3102，第二接触孔3101和第三接触孔3102贯穿第三介电层309，且在所述第三介电层309的表面上形成图案化的第二互连金属层311，第二接触孔3101和第三接触孔3102分别电连接不同部分的所述第二互连金属层311，且彼此之间相绝缘，所述第五介电层312覆盖所述第二互连金属层311。
其中，进一步地，还可设置第三接触孔3103其与前端器件301电连接，也即与第一接触孔304上的第一互连金属层电连接，该第三接触孔3103也与部分第二互连金属层311连接。
进一步，在所述第三介电层309中形成有密封的第一空腔结构313，所述第一空腔结构313暴露至少部分位于所述开口底部的所述顶部电极层3084，所述第一空腔结构313的横截面形状为多边形，且还可选择性地至少有一对边互相平行。
其中，第一空腔结构313横截面是指用与所述底部电极层305所在的平面平行的平面去截所述第一空腔结构313，所获得的平面图形。
在一个示例中，如图3Q和图3S所示，在所述第三介电层309的表面上还设置有第五介电层312。
其中，所述第五介电层312覆盖所述第二互连金属层311以及第三介电层309。
其中，第五介电层312的材料可以包括但不限于硅氧化物或硅氮化物，可以使用与前述第一介电层303、第二介电层306、第三介电层309相同的材料，也可以使用本领域技术人员熟知的任何其他的介电材料。
在一个示例中，所述第一空腔结构313可以贯穿所述第五介电层312和所述第三介电层309，暴露至少部分位于所述开口底部的所述顶部电极层3084，在第一操作衬底400的正面设置有第一键合层401，所述第一键合层401与所述第五介电层312相键合，使所述第一空腔结构313密封。
较佳地，第一键合层401的材料包括硅氧化物，与第五介电层312之间通过熔融键合而相接合。
其中，第一操作衬底400用于起到支撑作用，其可以使用任何半导体衬底例如硅，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
在另一个示例中，如图3Q和图3S所示，还可使用另外一种方式来密封第一空腔结构313，在所述第三介电层309和部分所述顶部电极层3084之间设置有第一覆盖层307a，所述第一覆盖层307a密封所述第一空腔结构313，在所述第一覆盖层307a、所述第三介电层309和第五介电层312中形成有至少一第一释放孔，所述第一释放孔贯穿与所述第一空腔结构对应的部分所述第一覆盖层307a、所述第三介电层309和所述第五介电层312，通过第一密封材料314密封所述第一释放孔，且第一密封材料314进一步地覆盖所述第五介电层312的表面。
其中，第一覆盖层307a可以包括数种电介质材料的任何一种，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物、碳化物和氮氧化物。
其中，第一密封材料314可以采用本领域技术人员熟知的任何密封材料，例如二氧化硅等，第一密封材料314也可采用与介电层相同的材料。
另外，也可以选择性地在第一键合层401和第五介电层312之间，设置其他的膜层，例如前述的第一覆盖层307a和第一密封材料314，使第一键合层401与第一密封材料层309相键合，进而使得第一操作衬底400与第一密封材料层309相接合。
进一步地，在所述浅沟槽隔离结构302的背面上形成有第四介电层315。
第四介电层315的材料可以为本领域技术人员熟知的任何适合的介电材料，例如硅氧化物、氮化物等，其也可采用与前述提到的介电层采用相同的材料。
示例性地，在所述浅沟槽隔离结构302的背面，形成有依次贯穿所述第四介电层315、所述浅沟槽隔离结构302和所述第一介电层303的第二空腔结构317，所述第二空腔结构317暴露所述部分底部电极层305，所述第二空腔结构317与所述第一空腔结构313相对，所述第二空腔结构317横截面形状为多边形，且其还可选择性地至少有一对边互相平行。
其中，第二空腔结构317横截面是指用与所述底部电极层305所在的平面平行的平面去截所述第二空腔结构317，所获得的平面图形。
在一个示例中，还设置有依次贯穿所述第四介电层315、所述浅沟槽隔离结构302、所述第一介电层303以及所述压电薄膜3083直到与所述顶部电极层3084电连接的通孔结构316，所述通孔结构316包括位于通孔结构侧壁上的衬垫层3161，以及填充的导电材料3162。
衬垫层可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，衬垫层较佳地包括氮化硅衬垫材料。可以使用包括但不限于：化学气相沉积方法和物理气相沉积方法的方法形成衬垫层。通常，衬垫层具有从大约200到大约1000埃的厚度。
导电材料3162可以使用本领域技术人员熟知的任何具有导电性的材料，包括但不限于金属材料，例如Al、Cu、W等，也可以使用掺杂的半导体材料，例如掺杂的多晶硅等。
其中，对于在压电薄膜3083和底部电极层305之间还设置有其他膜层的情况，例如，还设置有隔离层3081和粘结层3082时，该通孔结构316还会进一步贯穿隔离层3081和粘结层3082。
其中，衬垫层3161的设置可以防止通孔结构316中的导电材料与除顶部电极层305以外的其他导电材料的接触，其可只在压电薄膜3083中部分设置。
顶部电极层3084和压电薄膜3083构成的叠层与底部电极层305之间在水平方向上错开一定距离，有利于接触孔以及通孔结构的连接。
在一个示例中，如图3Q所示，可在第二操作衬底500的正面设置第二键合层501，所述第二键合层501与所述第四介电层315相键合，使所述第二空腔结构317密封。
较佳地，第二键合层501的材料包括硅氧化物，与第四介电层315之间通过熔融键合而相接合。
其中，第二操作衬底500用于起到支撑作用，可根据器件需要选择性地使用，其可以使用任何半导体衬底例如硅，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
在另一个示例中，还可以在所述第四介电层315的表面上设置第二覆盖层317a，所述第二覆盖层317a密封所述第二空腔结构317，在与所述第二空腔结构317对应的所述第二覆盖层317a中设置有至少一第二释放孔，通过第二密封材料320密封所述第二释放孔。
其中，第二覆盖层317a可以包括数种电介质材料的任何一种，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物、碳化物和氮氧化物。
进一步地，在第二覆盖层317a的表面上设置图案化的第三互连金属层319，且在第三互连金属层319下方设置有与底部电极层305电连接的第四接触孔318，该第四接触孔318依次贯穿第二覆盖层317a、第四介电层315、浅沟槽隔离结构302以及第一介电层303，直到与底部电极层305电连接。
其中，还设置有覆盖第二覆盖层317a和第三互连金属层319的第六介电层320，且前述第二释放孔进一步贯穿该第六介电层320，第二密封材料321密封该第二释放孔，并进一步地覆盖第六介电层320的表面。
第六介电层320的材料可以为本领域技术人员熟知的任何适合的介电材料，例如硅氧化物、氮化物等，其也可采用与前述介电层相同的材料。
对于前述内容中提及的第一操作衬底400和第二操作衬底500可选择性的设置，其具体可根据实际器件的尺寸及具体的工艺需求进行合理选择。
示例性地，如图3S中第一空腔结构313和第二空腔结构317的俯视图(即图3S中的轮廓图)，第一空腔结构313和第二空腔结构317相对，且横截面形状可均为多边形，第一空腔结构313和第二空腔结构317具有上下重叠的部分，该重叠的部分形成了一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，其中，也即在主体声波谐振复合薄膜所在的平面上的投影为多边形，该主体声波谐振复合薄膜是指第一空腔结构和第二空腔结构所对应的部分，从俯视方向看，也即第一空腔结构313在所述声波谐振复合薄膜所在的平面上的投影与第二空腔结构317在所述声波谐振复合薄膜所在的平面上的投影具有重叠的部分，该重叠的部分对应为共同内周在所述声波谐振复合薄膜所在的平面上的投影，其为多边形，例如四边形、五边形、六边形、七边形、八边形等，且该多边形不应包含任何一对相对而平行直线段。
值得一提的是，第一空腔结构313和第二空腔结构317的横截面形状可以为任意的多边形，例如四边形、五边形、六边形等，而被声波谐振复合薄膜所隔离的第一空腔结构与第二空腔结构上下重叠部分共同形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，为了避免声波谐振复合薄膜任何一点产生的水平声波谐振，水平方向传播至多边形共同内周的边界产生反射并连续传播、反射产生衍生的水平谐振,该多边形共同内周不应包含任何一对相对而平行直线段。
前述结构中的介电层、底部电极层、压电薄膜、粘结层、第一空腔结构和第二空腔结构等构件组成了薄膜体声波谐振器的关键部件。
综上所述，本发明的半导体器件包括薄膜体声波谐振器，该薄膜体声波谐振器包括连续的声波谐振复合薄膜，其不具有任何孔，该声波谐振复合薄膜完全地隔离一对上空腔和下空腔，因此，本发明的薄膜体声波谐振器具有更高的谐振性能，而包括该薄膜体声波谐振器的半导体器件的整体性能也会更高。
鉴于前述半导体器件的优异性能，本发明还提供一种前述半导体器件的制造方法，如图4所示，包括以下主要步骤：
在步骤S401中，提供基底，在所述基底的正面形成有浅沟槽隔离结构，在所述基底的正面上形成有覆盖所述浅沟槽隔离结构的第一介电层，在所述第一介电层的部分表面上形成有底部电极层，且所述底部电极层对应位于所述浅沟槽隔离结构的上方；
在步骤S402中，形成第二介电层覆盖所述底部电极层；
在步骤S403中，在所述第二介电层中形成暴露部分所述底部电极层的开口，所述开口的横截面形状为多边形；
在步骤S404中，在所述第二介电层的表面上和所述开口的底部和侧壁上，依次共形沉积压电薄膜和顶部电极层；
在步骤S405中，图案化所述压电薄膜和顶部电极层，至少保留位于所述开口内的部分；
在步骤S406中，在所述基底的正面上沉积形成第三介电层，以覆盖所述顶部电极层和所述第二介电层；
在步骤S407中，在所述第三介电层中形成第一空腔结构，所述第一空腔结构暴露至少部分位于所述开口底部的所述顶部电极层，所述第一空腔结构的横截面形状为多边形；
在步骤S408中，从所述基底的背面开始，去除部分所述基底，直到暴露所述浅沟槽隔离结构，并在所述基底的背面形成第四介电层；
在步骤S409中，从所述基底的背面开始，依次刻蚀所述第四介电层、所述浅沟隔离结构和所述第一介电层，直到暴露部分所述底部电极层，以形成第二空腔结构，其中，所述第二空腔结构与所述第一空腔结构相对，所述第二空腔结构的横截面形状为多边形；
在步骤S410中，对所述第二空腔结构进行密封，以形成密封的第二空腔结构，
其中，声波谐振复合薄膜包括所述底部电极层、所述压电薄膜以及所述顶部电极层，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
通过上述方法制作形成的半导体器件包括薄膜体声波谐振器，该薄膜体声波谐振器与CMOS器件具有良好的工艺兼容性和系统集成性，且该薄膜体声波谐振器包括连续的声波谐振复合薄膜，其不具有任何孔，该声波谐振复合薄膜完全地隔离一对上空腔和下空腔，因此，提高了薄膜体声波谐振器具有更高的谐振性能，以及包括该薄膜体声波谐振器的半导体器件的整体性能。
实施例三
下面，参考图3A至3S对本发明的一具体实施例中的半导体器件的制造方法做详细介绍，其中，图3A至图3S示出了本发明一具体实施方式的半导体器件的制造方法的实施所获得结构的剖面示意图。
首先，如图3A所示，提供基底300，在所述基底的正面形成有浅沟槽隔离结构302，在所述基底的正面上形成有覆盖所述浅沟槽隔离结构302的第一介电层303，在所述第一介电层303的部分表面上形成有底部电极层305，且所述底部电极层305对应位于所述浅沟槽隔离结构303的上方。
其中，所述基底300可以为体硅衬底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述基底300可以为起到支撑作用的其他材料，例如，也可以为氧化铝等的陶瓷基底、石英或玻璃基底等。
其中，浅沟槽隔离结构302的形成方法可以采用本领域技术人员熟知的任何工艺方法，包括光刻工艺，刻蚀工艺和沉积工艺沉积填充材料等步骤，其中浅沟槽隔离结构302中的填充材料包括但不限于硅氧化物或硅氮化物等。
第一介电层303的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
可采用本领域技术人员熟知的任何沉积工艺形成该第一介电层303，例如，化学气相沉积工艺、物理气相沉积工艺等，其中化学气相沉积工艺可以选用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺。
可根据预定形成的半导体器件的尺寸选择合适的沉积厚度，在此不作具体限定。
示例性地，在形成所述第一介电层303之前，在所述基底300的正面上所述浅沟槽隔离结构302的外侧还形成有前端器件301，在所述基底300的正面上还形成有贯穿所述第一介电层303的若干第一接触孔304，所述第一接触孔304电连接所述前端器件301，在所述第一介电层303的上还形成有图案化的第一互连金属层，部分所述第一互连金属层电连接所述第一接触孔304。
其中，前端器件301可以为本领域技术人员熟知的任何的半导体器件，例如MOS晶体管等。对于MOS晶体管，第一接触孔304可分别连接MOS晶体管的源极/漏极和栅极。
本实施例中，所述底部电极层305可以为对应位于所述浅沟槽隔离结构302上方的所述第一互连金属层的部分，且不与所述第一接触孔304电连接。
示例性地，底部电极层305还可以通过沉积工艺形成于第一介电层303上。
底部电极层305可以使用导电材料，导电材料可以为具有导电性能的金属材料，例如，铂金(Pt)、金(Au)、铱(Ir)、锇(Os)、铼(Re)、钯(Pd)、铑(Rh)及钌(Ru)中的一种或几种，也可为钼(Mo)或钨(W)等金属薄膜。金属材料可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
底部电极层305也可以使用任何适合的半导体材料，例如Si、Ge、SiGe、SiC、SiGeC等。半导体材料可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种形成。
对于底部电极层305的厚度，可以根据目标谐振频率来设定，例如可以设定为波长的1/10左右。
接着，继续如图3A所示，形成第二介电层306覆盖所述底部电极层305。
本实施例中，第二介电层306覆盖第一互连金属层(包括底部电极层305)以及第一介电层303的表面。
第二介电层306的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
可采用本领域技术人员熟知的任何沉积工艺形成该第二介电层306，例如，化学气相沉积工艺、物理气相沉积工艺等，其中化学气相沉积工艺可以选用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺。
可根据预定形成的半导体器件的尺寸选择合适的沉积厚度，在此不作具体限定。
第二介电层306还可以使用与前述第一介电层303相同的材料。
接着，如图3B所示，在所述第二介电层306中形成暴露部分所述底部电极层305的开口307，开口307横截面形状为多边形，且可以选择性地使该多边形至少有一对边互相平行，如图3B中轮廓图所示。
具体地，可在第二介电层306上通过旋涂、曝光、显影等步骤形成定义有开口307的光刻胶层，再以图案化的光刻胶层为掩膜刻蚀第二介电层306直到暴露部分所述底部电极层305，以形成该开口307。
可以采用干法刻蚀或者湿法刻蚀执行本步骤的刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于氧气(O2-based)的气体。
接着，如图3C所示，在所述第二介电层306的表面上和所述开口307的底部和侧壁上，依次共形沉积压电薄膜3083和顶部电极层3084。
在一个示例中，在形成压电薄膜3083之前，还可首先选择性地在所述第二介电层306的表面上和所述开口307的底部和侧壁上沉积隔离层3081。
其中，隔离层3081的材料可以包括硅氧化物或硅氮化物，例如氧化硅层、氮化硅层、或氮氧化硅层的无机材料层，本实施例中，隔离层3081的材料包括氧化硅。可通过本领域技术人员熟知的任何沉积方法沉积形成该隔离层3081，例如化学气相沉积和物理气相沉积等。
在一个示例中，在形成隔离层3081之后，沉积压电薄膜3083之前，还可在第二介电层306的表面上和所述开口307的底部和侧壁上沉积粘结层3082。
粘结层3082的材料较佳地由具有纤锌矿型结晶结构的晶体构成。本实施例中，粘结层选用钼(Mo)。粘结层3082可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
压电薄膜3083的材料可以使用ZnO、AlN、GaN等具有纤锌矿型结晶结构的压电材料，本实施中，较佳地使用AlN。可利用包括但不限于真空蒸镀法、溅射法、化学气相沉积(CVD)法或MBE(分子束外延)法等方法进行压电薄膜3083的沉积。
示例性地，在使用AlN作为压电薄膜3083的情况下，可使用反应性RF磁控溅射法，通过在阴极使用铝金属，再通入氩气和氮气，在基底温度为200℃左右下进行反应性RF磁控溅射，进而形成AlN薄膜。
对于压电薄膜3083的厚度，可以根据目标谐振频率来设定，较佳地设定为波长的1/2左右。
其中，所述顶部电极层3084的材料可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，金属材料可使用铝(Al)、铜(Cu)、金(Au)、铂金(Pt)等金属或与金属与铜等的合金。半导体材料可使用Si、Ge、SiGe、SiC、SiGeC等。所述顶部电极层3084的厚度可根据目标谐振频率来设定，较佳地设定为波长的1/10左右。
顶部电极层3084可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
所述顶部电极层3084的厚度可根据目标谐振频率来设定，较佳地设定为波长的1/10左右。
在所述顶部电极层3084和所述压电薄膜3083之间也可选择性地设置隔离层(未示出)。隔离层的材料可以包括硅氧化物或硅氮化物，例如可以是氧化硅层、氮化硅层、或氮氧化硅层的无机材料层。
其中，底部电极层305、隔离层3081、粘结层3082、压电薄膜3083和顶部电极层3084构成了声波谐振复合薄膜，该声波谐振复合薄膜还可以包括上述几种膜层之外的其他膜层，可根据实际的器件进行合理设置，在此并不做具体限制。
其中，粘结层3082、压电薄膜3083和顶部电极层3084均为共形沉积形成于开口307中，并未完全填充满所述开口，仍然有未填充的开口307，该未填充的开口307与粘结层3082、压电薄膜3083和顶部电极层3084沉积之前的开口307均有基本相同的形状，例如，其横截面形状也为多边形，且至少一对边互相平行。
接着，如图3D所示，图案化所述压电薄膜3083和顶部电极层3084，至少保留位于所述开口307内的部分。
可在顶部电极层3084上通过旋涂、曝光、显影等步骤形成光刻胶层，该光刻胶层覆盖预定保留的部分所述压电薄膜3083和顶部电极层3084，再以光刻胶层为掩膜刻蚀光刻胶层以外暴露的压电薄膜3083和顶部电极层3084，进而实现对压电薄膜3083和顶部电极层3084的图案化。
经过图案化之后，至少保留位于所述第二空腔结构317内的部分，且位于所述第三介电层上的部分压电薄膜3083和顶部电极层3084也未被刻蚀去除。
值得一提的是，还可使得压电薄膜3083和顶部电极层3084组成的叠层在水平方向上的位置与底部电极层305错开一定距离，以便于之后接触孔的制作，使形成与顶部电极层3084连接的接触孔不会穿过底部电极层305，而与底部电极层305连接的接触孔不会穿过顶部电极层3084。
可以采用干法刻蚀或者湿法刻蚀执行本步骤的刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。根据膜层的材料选择合适的刻蚀方法，例如对于金属的刻蚀可以采用以下气体：Cl2、BCl3、Ar、N2、CHF3和C2H4等，Cl2作为主要的刻蚀气体。
示例性地，在形成有隔离层3081时，本步骤中的图案化的步骤停止于隔离层3081的表面上。
接着，继续如图3D所示，在所述基底300的正面上沉积形成第三介电层309，以覆盖所述顶部电极层3084和所述第二介电层306。
沉积第三介电层309覆盖所述基底300的正面，并进行平坦化，其中，所述第三介电层309覆盖所述顶部电极层3084。
进一步，所述第三介电层309覆盖基底300的整个正面，且其在正面的高度高于顶部电极层3084，使顶部电极层3084被其包围。
第三介电层309的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
可采用本领域技术人员熟知的任何沉积工艺形成该第三介电层309，例如，化学气相沉积工艺、物理气相沉积工艺等，其中化学气相沉积工艺可以选用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺。
可根据预定形成的半导体器件的尺寸选择合适的沉积厚度，在此不作具体限定。
第三介电层309还可以使用与前述第二介电层306和第一介电层303相同的材料。
之后，在所述第三介电层309中形成第一空腔结构313，所述第一空腔结构313暴露至少部分位于所述开口底部的所述顶部电极层3084，所述第一空腔结构313的横截面形状为多边形，且进一步地，可选择性地使该多边形至少一对边互相平行，如图3F和3I所示。
其中，该第一空腔结构313为密封的空腔。可采用下述的方法形成第一空腔结构313，并使其密封。
在一个示例中，如图3E至3G所示，一种形成第一空腔结构313并使其密封的方法，包括以下步骤：
首先，如图3E所示，形成电连接所述底部电极层305的第二接触孔3101，其贯穿第三介电层309以及部分第二介电层306，以及电连接所述顶部电极层3084的第三接触孔3102，其贯穿顶部电极层3084上方的第三介电层309，且在所述第三介电层309上形成图案化的第二互连金属层311，所述第二互连金属层311分别与所述第二接触孔3101和所述第三接触孔3102电连接，形成第五介电层312312覆盖所述第三介电层309和所述第二互连金属层311。
其中，第二接触孔3101和第三接触孔3102分别电连接不同部分的所述第二互连金属层311，且彼此之间相绝缘，所述第五介电层312覆盖所述第二互连金属层311。
所述第五介电层312的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
可采用本领域技术人员熟知的任何沉积工艺形成该所述第五介电层312，例如，化学气相沉积工艺、物理气相沉积工艺等，其中化学气相沉积工艺可以选用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺。
可根据预定形成的半导体器件的尺寸选择合适的沉积厚度，在此不作具体限定。
所述第五介电层312还可以使用与前述第三介电层309、第二介电层306、第一介电层303相同的材料。
接着，如图3F所示，依次刻蚀部分所述第五介电层312和所述第三介电层309，直到暴露位于所述开口底部的部分所述顶部电极层3084，以形成第一空腔结构313，其中，所述第一空腔结构313横截面形状为多边形，且其至少有一对边互相平行，如图3F中的轮廓图所示。
可在第五介电层312上通过旋涂、曝光、显影等步骤形成定义有第一空腔结构313图案及位置的光刻胶层，再以图案化的光刻胶层为掩膜依次刻蚀所述所述第五介电层312和所述第三介电层309，直到暴露所述顶部电极层3084，以形成第一空腔结构313。
可以采用干法刻蚀或者湿法刻蚀执行本步骤的刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于氧气(O2-based)的气体。
接着，如图3G所示，提供第一操作衬底400，在所述第一操作衬底400的正面形成有第一键合层401，将所述第一操作衬底400的正面与所述基底300的正面相接合，以形成密封的第一空腔结构313。
其中，第一操作衬底400用于起到支撑作用，可根据器件需要选择性地使用，其可以使用任何半导体衬底例如硅，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
可选地，第一键合层401的材料包括硅氧化物，可通过热氧化的方法，化学气相沉积方法或者物理气相沉积等方法沉积形成。
示例性地，第一键合层401与所述第五介电层312之间通过熔融键合而相接合。
示例性地，在之后还可以选择性地对所述基底300的背面进行减薄处理。所述减薄处理的方法可以为化学机械研磨或者刻蚀等方法。
在另一个示例中，如图3H至3L所示，另一种形成第一空腔结构313并使其密封的方法，包括以下步骤：
首先，如图3H所示，在图案化所述压电薄膜3083和顶部电极层3084之前，先沉积第一牺牲材料层3071覆盖所述顶部电极层3084，并进行平坦化停止于所述顶部电极层3084的表面上，再在所述顶部电极层3084和所述第一牺牲材料层3071的表面上沉积形成第一覆盖层307a。
第一牺牲材料层3071具有相对顶部电极层3084以及之后预定形成的第一覆盖层307a、第三介电层309和第五介电层312的高的蚀刻选择比，例如，当第一覆盖层307a、第三介电层309和第五介电层312的材料使用氧化硅时，第一牺牲材料层3071则可使用氮化硅、碳氮化硅等，可以使用包括但不限于：化学气相沉积方法和物理气相沉积方法的方法形成第一牺牲材料层3071，之后再进行化学机械研磨步骤，停止于所述顶部电极层3084的表面上。
第一覆盖层307a可以包括数种电介质材料的任何一种，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物、碳化物和氮氧化物。可以采用例如化学气相沉积等沉积方法形成。
接着，如图3I所示，图案化所述第一覆盖层307a、所述压电薄膜3123和所述顶部电极层3084，沉积第三介电层309覆盖所述基底300的正面，并进行平坦化。其平坦化后的第三介电层309仍然覆盖所述第一覆盖层307a的表面。
其中，本步骤中，图案化的过程以及第三介电层309的形成过程可参考前述方法中，图3D所示的步骤中的方法，在此不作赘述。
接着，如图3J所示，形成电连接所述底部电极层305的第二接触孔3101，其贯穿第三介电层309以及部分第二介电层306，以及电连接所述顶部电极层3084的第三接触孔3102，其贯穿顶部电极层3084上方的第三介电层309，且在所述第三介电层309上形成图案化的第二互连金属层311，所述第二互连金属层311分别与所述第二接触孔3101和所述第三接触孔3102电连接，形成第五介电层312312覆盖所述第三介电层309和所述第二互连金属层311。
其中，第二接触孔3101和第三接触孔3102分别电连接不同部分的所述第二互连金属层311，且彼此之间相绝缘，所述第五介电层312覆盖所述第二互连金属层311。
具体地，本步骤中的具体过程可参考前述方法中，图3E所示的步骤，在此不作赘述。
接着，如图3K所示，形成贯穿所述第一牺牲材料层3071上所述第五介电层312、所述第三介电层309和所述第一覆盖层307a的至少一第一释放孔，以暴露所述第一牺牲材料层3071，完全去除所述第一牺牲材料层3071，以形成所述第一空腔结构313，使用第一密封材料314密封所述第一释放孔，以密封所述第一空腔结构313。
具体地，可在第一牺牲材料层3071上通过旋涂、曝光、显影等步骤形成定义有第一释放孔图案的光刻胶层，再以图案化的光刻胶层为掩膜依次刻蚀第五介电层312、所述第三介电层309和所述第一覆盖层307a，直到暴露第一牺牲材料层3071。
可以采用干法刻蚀或者湿法刻蚀执行本步骤的刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于氧气(O2-based)的气体。
示例性地，采用对于第一牺牲材料层3071具有较高的蚀刻选择比的湿法刻蚀工艺移除所述第一牺牲材料层3071。例如，当所述第一牺牲材料层3071为氮化硅时，可采用包括热磷酸的刻蚀剂去除第一牺牲材料层3071。
第一密封材料314可以采用本领域技术人员熟知的任何密封材料，例如二氧化硅等，第一密封材料314也可采用与前述任意的介电层相同的材料。可采用包括但不限于化学气相沉积法或者物理气相沉积法形成该第一密封材料314。
其中，粘结层3082、压电薄膜3083和顶部电极层3084均为共形沉积形成于开口307中，并未完全填充满所述开口，仍然暴露有未填充的开口307，该未填充的开口307与粘结层3082、压电薄膜3083和顶部电极层3084沉积之前的开口具有基本相同的形状，例如，其横截面形状也为多边形，且至少一对边互相平行，而第一牺牲材料层3071完全所填充的区域即为该部分开口，因此，第一牺牲材料层3071被去除之后，形成的第一空腔结构313其横截面形状也为多边形，且至少一对边互相平行。
之后，如图3L所示，还可选择性地，将形成有第一键合层401的第一操作衬底400与基底300的正面相键合，其中，可直接与基底正面的膜层进行氧化物熔融键合。
示例性地，在之后还可以选择性地对所述基底300的背面进行减薄处理。所述减薄处理的方法可以为化学机械研磨或者刻蚀等方法。
具体的步骤在此不做赘述，可参照前述图3G中所示的工艺过程。
在形成第一空腔结构313之后，再接着对基底的背面进行工艺过程，包括下述的步骤。
接着，如图3M所示，从所述基底300的背面开始，去除部分所述基底300，直到暴露所述浅沟槽隔离结构302，并在所述基底的背面形成第四介电层315。
根据基底300的材质可选择不同的去除方式，例如，当基底的材料为硅时，可采用刻蚀或者化学机械研磨(CMP)等方法将基底300去除，以暴露所述浅沟槽隔离结构302的底面。
第四介电层315覆盖基底的整个背面，第四介电层315的材料可以包括但不限于硅氧化物或硅氮化物，例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、氮化硅(SiN)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
可采用本领域技术人员熟知的任何沉积工艺形成该第四介电层315，例如，化学气相沉积工艺、物理气相沉积工艺等，其中化学气相沉积工艺可以选用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺。
可根据预定形成的半导体器件的尺寸选择合适的沉积厚度，在此不作具体限定。
第四介电层315还可以使用与前述提及的介电层相同的材料。
接着，如图3N所示，还可选择性地形成依次贯穿所述第四介电层315、所述浅沟槽隔离结构302、所述第一介电层303以及所述压电薄膜3083直到与所述顶部电极层3084电连接的通孔结构316，所述通孔结构316包括位于通孔结构316侧壁上的衬垫层3161，以及填充的导电材料3162。
衬垫层可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，衬垫层较佳地包括氮化硅衬垫材料。可以使用包括但不限于：化学气相沉积方法和物理气相沉积方法的方法形成衬垫层。通常，衬垫层具有从大约200到大约1000埃的厚度。
导电材料3162可以使用本领域技术人员熟知的任何具有导电性的材料，包括但不限于金属材料，例如Al、Cu、W等，也可以使用掺杂的半导体材料，例如掺杂的多晶硅等。
其中，对于在压电薄膜3083和底部电极层305之间还设置有其他膜层的情况，例如，还设置有隔离层3081和粘结层3082时，该通孔结构316还会进一步贯穿隔离层3081和粘结层3082。
其中，衬垫层3161的设置可以防止通孔结构316中的导电材料与除顶部电极层305以外的其他导电材料的接触，其可只在压电薄膜3083中部分设置。
顶部电极层3084和压电薄膜3083构成的叠层与底部电极层305之间在水平方向上错开一定距离，有利于接触孔以及通孔结构与电极层的连接。
接着，如图3O所示，从所述基底的背面开始，依次刻蚀所述第四介电层315、所述浅沟隔离结构302和所述第一介电层303，直到暴露部分所述底部电极层305，以形成第二空腔结构317，其中，所述第二空腔结构317与所述第一空腔结构313相对，所述第二空腔结构317的横截面形状为多边形且还可选择性地使该多边形其至少有一对边互相平行，如图3O中的轮廓图所示。
可在第四介电层315上通过旋涂、曝光、显影等步骤形成定义有第二空腔结构317图案及位置的光刻胶层，再以图案化的光刻胶层为掩膜依次刻蚀所述第四介电层315、所述浅沟隔离结构302和所述第一介电层303，直到暴露所述底部电极层305，以形成第二空腔结构317。
可以采用干法刻蚀或者湿法刻蚀执行本步骤的刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于氧气(O2-based)的气体。
其中，第二空腔结构317和第一空腔结构313相对，第一空腔结构313和第二空腔结构317横截面形状具有上下重叠的区域，也即具有的共同内周。
值得一提的是，第一空腔结构313和第二空腔结构317的平面轮廓可以为任意的多边形，例如四边形、五边形、六边形等。
接着，对所述第二空腔结构317进行密封，以形成密封的第二空腔结构317。
其中，对于第二空腔结构317的密封方法可以为任意适合的方法，本实施例中仅示出其中的两种方法。
在一个示例中，对所述第二空腔结构进行密封的方法，包括以下步骤：
如图3P所示，提供第二操作衬底500，在所述第二操作衬底500的正面上形成有第二键合层501；将所述第二键合层501和所述第四介电层315直接键合，以密封所述第二空腔结构317。
其中，第二操作衬底500用于起到支撑作用，可根据器件需要选择性地使用，其可以使用任何半导体衬底例如硅，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
可选地，第二键合层501的材料包括硅氧化物，可通过热氧化的方法，化学气相沉积方法或者物理气相沉积等方法沉积形成。
示例性地，第二键合层501与所述第四介电层315之间通过熔融键合而相接合。
其中，还可选择性地对第一操作衬底400进行减薄处理，例如通过化学机械研磨的方法进行，如图3P所示，并可进一步地将减薄后的第一操作衬底400去除，如图3Q所示，其去除方法可以为本领域技术人员熟知的任何方法，例如刻蚀工艺或者CMP工艺等。
在另一个示例中，如图3R至图3S所示，对所述第二空腔结构317进行密封的另一种方法，包括以下步骤：
首先，如图3R所示，在所述第二空腔结构317中填充满第二牺牲材料层3171，并形成第二覆盖层317a覆盖所述第四介电层315以及所述第二牺牲材料层3171。
第二牺牲材料层3171具有相对之后第四介电层315、底部电极层305和之后形成的第二覆盖层的高的蚀刻选择比，例如，当第四介电层315和第二覆盖层317a的材料使用氧化硅时，第二牺牲材料层3171则可使用氮化硅、碳氮化硅等，可以使用包括但不限于：化学气相沉积方法和物理气相沉积方法的方法形成第二牺牲材料层3171，之后再进行化学机械平坦化步骤，停止于第四介电层315的表面上。
第二覆盖层317a可以包括数种电介质材料的任何一种，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物、碳化物和氮氧化物。可以采用例如化学气相沉积等沉积方法形成。
之后，还可选择性地，形成与底部电极层305电连接的第四接触孔318，以及在第二覆盖层317a的表面上形成图案化的第三互连金属层319，其中，第四接触孔318依次贯穿第二覆盖层317a、第四介电层315、浅沟槽隔离结构302以及第一介电层303，直到与底部电极层305电连接。
其中，还可形成覆盖第二覆盖层317a和第三互连金属层319的第六介电层320。第六介电层320的材料可以为本领域技术人员熟知的任何适合的介电材料，例如硅氧化物、氮化物等，其也可采用与前述介电层相同的材料。
之后，如图3S所示，在所述第二牺牲材料层3171之上的所述第二覆盖层317a中形成至少一第二释放孔，通过所述第二释放孔，完全去除所述第二牺牲材料层，使用第二密封材料321密封所述第二释放孔。
具体地，可在第六介电层320上通过旋涂、曝光、显影等步骤形成定义有第一释放孔图案的光刻胶层，再以图案化的光刻胶层为掩膜依次刻蚀第六介电层320和第二覆盖层317a直到暴露第二牺牲材料层3171，以形成第二释放孔。
可以采用干法刻蚀或者湿法刻蚀执行本步骤的刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于氧气(O2-based)的气体。
示例性地，采用对于第二牺牲材料层3171具有较高的蚀刻选择比的湿法刻蚀工艺移除所述第二牺牲材料层3171。例如，当所述第二牺牲材料层3171为氮化硅时，可采用包括热磷酸的刻蚀剂去除第二牺牲材料层3171。
第二密封材料321可以采用本领域技术人员熟知的任何密封材料，例如二氧化硅等，第二密封材料321也可采用与前述各个介电层相同的材料。可采用包括但不限于化学气相沉积法或者物理气相沉积法形成该第二密封材料321。
至此完成了对本发明的半导体器件的关键制造方法的介绍，对于完整的器件的制作还需其他前序步骤、中间步骤或者后续步骤，例如，在之后形成与互连金属层相连接的多层互连结构的步骤，以及形成接合焊盘开口以及接合焊盘的步骤等，在此均不再赘述。
其中，值得一提的是，如图3S中第一空腔结构313和第二空腔结构317的俯视图(即图3S中的轮廓图)，第一空腔结构313和第二空腔结构317相对，且横截面形状可均为多边形，第一空腔结构313和第二空腔结构317具有上下重叠的部分，该重叠的部分形成了一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，其中，也即在主体声波谐振复合薄膜所在的平面上的投影为多边形，该主体声波谐振复合薄膜是指第一空腔结构和第二空腔结构所对应的部分，从俯视方向看，也即第一空腔结构313在所述声波谐振复合薄膜所在的平面上的投影与第二空腔结构317在所述声波谐振复合薄膜所在的平面上的投影具有重叠的部分，该重叠的部分对应为共同内周在所述声波谐振复合薄膜所在的平面上的投影，其为多边形，例如四边形、五边形、六边形、七边形、八边形等，且该多边形不应包含任何一对相对而平行直线段。
其中，第一空腔结构313和第二空腔结构317的横截面形状可以为任意的多边形，例如四边形、五边形、六边形等，而被声波谐振复合薄膜所隔离的第一空腔结构与第二空腔结构上下重叠部分共同形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，为了避免声波谐振复合薄膜任何一点产生的水平声波谐振，水平方向传播至多边形共同内周的边界产生反射并连续传播、反射产生衍生的水平谐振,该多边形共同内周不应包含任何一对相对而平行直线段。
前述结构中的介电层、底部电极层、压电薄膜、粘结层、第一空腔结构和第二空腔结构等构件组成了薄膜体声波谐振器的关键部件。
综上所述，通过上述方法制作形成的半导体器件包括薄膜体声波谐振器，该薄膜体声波谐振器与CMOS器件具有良好的工艺兼容性和系统集成性，且该薄膜体声波谐振器包括连续的声波谐振复合薄膜，其不具有任何孔，该声波谐振复合薄膜完全地隔离一对上空腔和下空腔，因此，提高了薄膜体声波谐振器具有更高的谐振性能，以及包括该薄膜体声波谐振器的半导体器件的整体性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种薄膜体声波谐振器，其特征在于，包括：
下部介电层，第一空腔结构设置于所述下部介电层中；
上部介电层，所述上部介电层位于所述下部介电层的上方，第二空腔结构设置于所述上部介电层中；
声波谐振复合薄膜，设置于所述第一空腔结构和所述第二空腔结构之间，连续地隔离所述第一空腔结构和所述第二空腔结构，所述声波谐振复合薄膜包括底部电极层、压电薄膜以及顶部电极层，所述压电薄膜设置于所述底部电极层和所述顶部电极层之间，其中，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
2.如权利要求1所述的薄膜体声波谐振器，其特征在于，所述第一空腔结构的横截面形状为多边形，且该多边形至少有一对边互相平行。
3.如权利要求1所述的薄膜体声波谐振器，其特征在于，所述第二空腔结构的横截面形状为多边形，且该多边形至少有一对边互相平行。
4.如权利要求1所述的薄膜体声波谐振器，其特征在于，所述声波谐振复合薄膜还包括粘结层以及隔离层，所述粘结层设置于所述压电薄膜和所述底部电极层之间，所述隔离层设置在所述底部电极层与所述粘结层之间，和/或，在所述顶部电极层与所述压电薄膜之间。
5.一种半导体器件，其特征在于，包括：
浅沟槽隔离结构，在所述浅沟槽隔离结构的正面形成有第一介电层；
在所述第一介电层的部分表面上形成有底部电极层，且所述底部电极层对应位于所述浅沟槽隔离结构的上方；
在所述第一介电层上形成有第二介电层，在所述第二介电层中形成有开口，所述开口暴露部分所述底部电极层，其中，所述开口的横截面形状为多边形；
紧贴所述底部电极层，在所述开口的底部和侧壁上以及部分所述第二介电层的表面上设置有依次层叠的压电薄膜和顶部电极层；
第三介电层设置为覆盖所述顶部电极层以及所述第二介电层的表面；
在所述第三介电层中形成有密封的第一空腔结构，所述第一空腔结构暴露至少部分位于所述开口底部的所述顶部电极层，所述第一空腔结构的横截面形状为多边形；
在所述浅沟槽隔离结构的背面上形成有第四介电层；
在所述浅沟槽隔离结构的背面，形成有依次贯穿所述第四介电层、所述浅沟槽隔离结构和所述第一介电层的密封的第二空腔结构，所述第二空腔结构与所述第一空腔结构相对，所述第二空腔结构的横截面形状为多边形；
其中，声波谐振复合薄膜包括所述底部电极层、所述压电薄膜以及所述顶部电极层，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
6.如权利要求5所述的半导体器件，其特征在于，在所述第三介电层的表面上还设置有第五介电层。
7.如权利要求6所述的半导体器件，其特征在于，所述第一空腔结构贯穿所述第五介电层和所述第三介电层，暴露至少部分位于所述开口底部的所述顶部电极层，在第一操作衬底的正面设置有第一键合层，所述第一键合层与所述第五介电层相键合，使所述第一空腔结构密封。
8.如权利要求6所述的半导体器件，其特征在于，在所述第三介电层和部分所述顶部电极层之间设置有第一覆盖层，所述第一覆盖层密封所述第一空腔结构，在所述第一覆盖层、所述第三介电层和第五介电层中形成有至少一第一释放孔，所述第一释放孔贯穿与所述第一空腔结构对应的部分所述第一覆盖层、所述第三介电层和所述第五介电层，通过第一密封材料密封所述第一释放孔，并覆盖所述第五介电层的表面。
9.如权利要求5所述的半导体器件，其特征在于，在第二操作衬底的正面设置第二键合层，所述第二键合层与所述第四介电层相键合，使所述第二空腔结构密封。
10.如权利要求5所述的半导体器件，其特征在于，在所述第四介电层的表面上设置第二覆盖层，所述第二覆盖层密封所述第二空腔结构，在与所述第二空腔结构对应的所述第二覆盖层中设置有至少一第二释放孔，通过第二密封材料密封所述第二释放孔。
11.如权利要求5所述的半导体器件，其特征在于，还设置有依次贯穿所述第四介电层、所述浅沟槽隔离结构、所述第一介电层以及所述压电薄膜直到与所述顶部电极层电连接的通孔结构，所述通孔结构包括位于通孔结构侧壁上的衬垫层，以及填充的导电材料。
12.如权利要求5所述的半导体器件，其特征在于，声波谐振复合薄膜还包括粘结层以及隔离层，所述粘结层设置于所述压电薄膜和所述底部电极层之间，所述隔离层设置在所述底部电极层与所述粘结层之间，和/或，在所述顶部电极层与所述压电薄膜之间。
13.一种半导体器件的制造方法，其特征在于，包括：
提供基底，在所述基底的正面形成有浅沟槽隔离结构，在所述基底的正面上形成有覆盖所述浅沟槽隔离结构的第一介电层，在所述第一介电层的部分表面上形成有底部电极层，且所述底部电极层对应位于所述浅沟槽隔离结构的上方；
形成第二介电层覆盖所述底部电极层；
在所述第二介电层中形成暴露部分所述底部电极层的开口，所述开口的横截面形状为多边形；
在所述第二介电层的表面上和所述开口的底部和侧壁上，依次共形沉积压电薄膜和顶部电极层；
图案化所述压电薄膜和顶部电极层，至少保留位于所述开口内的部分；
在所述基底的正面上沉积形成第三介电层，以覆盖所述顶部电极层和所述第二介电层；
在所述第三介电层中形成第一空腔结构，所述第一空腔结构暴露至少部分位于所述开口底部的所述顶部电极层，所述第一空腔结构的横截面形状为多边形；
提供第一操作衬底，在所述第一操作衬底的正面形成有第一键合层，将所述第一操作衬底的正面与所述基底的正面相接合，以形成密封的第一空腔结构；
从所述基底的背面开始，去除部分所述基底，直到暴露所述浅沟槽隔离结构，并在所述基底的背面形成第四介电层；
从所述基底的背面开始，依次刻蚀所述第四介电层、所述浅沟隔离结构和所述第一介电层，直到暴露部分所述底部电极层，以形成第二空腔结构，其中，所述第二空腔结构与所述第一空腔结构相对，所述第二空腔结构的横截面形状为多边形；
对所述第二空腔结构进行密封，以形成密封的第二空腔结构，
其中，声波谐振复合薄膜包括所述底部电极层、所述压电薄膜以及所述顶部电极层，所述第一空腔结构与所述第二空腔结构上下重叠部分形成一个共同内周，该共同内周在所述声波谐振复合薄膜所在的平面上的投影为多边形，该多边形不包含任何一对相对而平行的直线段。
14.如权利要求13所述的制造方法，其特征在于，在形成所述第三介电层之后，形成所述第一空腔结构之前，还包括步骤：沉积形成第五介电层覆盖所述第三介电层。
15.如权利要求14所述的制造方法，其特征在于，形成所述第一空腔结构的步骤包括：依次刻蚀所述第五介电层和所述第三介电层，直到暴露至少部分位于所述开口底部的所述顶部电极层，以形成所述第一空腔结构。
16.如权利要求14所述的制造方法，其特征在于，在图案化所述压电薄膜和顶部电极层之前，还包括步骤：
沉积第一牺牲材料层覆盖所述顶部电极层，并进行平坦化停止于所述顶部电极层的表面上；
在所述顶部电极层和所述第一牺牲材料层的表面上沉积形成第一覆盖层；
图案化所述第一覆盖层、所述压电薄膜和所述顶部电极层。
17.如权利要求16所述的制造方法，其特征在于，在形成所述第一空腔结构的方法，包括以下步骤：
形成依次贯穿所述第一牺牲材料层上的所述第五介电层、所述第三介电层和所述第一覆盖层的至少一第一释放孔，以暴露所述第一牺牲材料层；
完全去除所述第一牺牲材料层，以形成所述第一空腔结构；
使用第一密封材料密封所述第一释放孔，以形成密封的所述第一空腔结构。
18.如权利要求13所述的制造方法，其特征在于，在形成所述第四介电层之后，形成所述第二空腔结构之前，还包括形成依次贯穿所述第四介电层、所述浅沟槽隔离结构、所述第一介电层以及所述压电薄膜直到与所述顶部电极层电连接的通孔结构，所述通孔结构包括位于通孔结构侧壁上的衬垫层，以及填充的导电材料。
19.如权利要求13所述的制造方法，其特征在于，对所述第二空腔结构进行密封的方法，包括：
提供第二操作衬底，在所述第二操作衬底的正面上形成有第二键合层；
将所述第二键合层和所述第四介电层直接键合，以密封所述第二空腔结构。
20.如权利要求13所述的制造方法，其特征在于，对所述第二空腔结构进行密封的方法，包括：
在所述第二空腔结构中填充满第二牺牲材料层，并形成第二覆盖层覆盖所述第四介电层以及所述第二牺牲材料层；
在所述第二牺牲材料层之上的所述第二覆盖层中形成至少一第二释放孔；
通过所述第二释放孔，完全去除所述第二牺牲材料层；
使用第二密封材料密封所述第二释放孔。
CN201610136358.6A 2016-03-10 2016-03-10 薄膜体声波谐振器、半导体器件及其制造方法 Active CN107181470B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610136358.6A CN107181470B (zh) 2016-03-10 2016-03-10 薄膜体声波谐振器、半导体器件及其制造方法
EP17158747.0A EP3217546B1 (en) 2016-03-10 2017-03-01 Thin-film bulk acoustic resonator, semiconductor apparatus comprising of such an acoustic resonator, and manufacture thereof
US15/453,364 US10693431B2 (en) 2016-03-10 2017-03-08 Manufacturing of thin-film bulk acoustic resonator and semiconductor apparatus comprising the same
US15/931,994 US11575358B2 (en) 2016-03-10 2020-05-14 Thin-film bulk acoustic resonator and semiconductor apparatus comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610136358.6A CN107181470B (zh) 2016-03-10 2016-03-10 薄膜体声波谐振器、半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107181470A CN107181470A (zh) 2017-09-19
CN107181470B true CN107181470B (zh) 2020-10-02

Family

ID=58212982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610136358.6A Active CN107181470B (zh) 2016-03-10 2016-03-10 薄膜体声波谐振器、半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US10693431B2 (zh)
EP (1) EP3217546B1 (zh)
CN (1) CN107181470B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107181472B (zh) * 2016-03-10 2020-11-03 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107181469B (zh) * 2016-03-10 2020-11-17 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
US11451213B2 (en) * 2016-03-11 2022-09-20 Akoustis, Inc. 5G n79 Wi-Fi acoustic triplexer circuit
CN111279613A (zh) * 2017-08-03 2020-06-12 阿库斯蒂斯有限公司 用于体声波谐振器的椭圆结构
CN108667437B (zh) * 2018-04-19 2022-04-26 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法和电子装置
CN111384916B (zh) * 2018-12-29 2022-08-02 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111384912B (zh) * 2018-12-29 2023-09-29 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111010109B (zh) * 2019-03-02 2024-01-26 天津大学 释放孔位于封装空间外的mems器件的封装
CN111010101A (zh) * 2019-03-12 2020-04-14 天津大学 带弧形结构的薄膜封装的mems器件组件及电子设备
CN110223916B (zh) * 2019-05-06 2022-03-08 瑞声科技(新加坡)有限公司 一种硅晶片的加工方法
CN112039456A (zh) * 2019-07-19 2020-12-04 中芯集成电路（宁波）有限公司 体声波谐振器的封装方法及封装结构
CN112039462B (zh) * 2019-08-07 2024-03-19 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法
CN111591951B (zh) * 2020-02-24 2023-09-26 上海集成电路研发中心有限公司 一种超声传感器结构及其制造方法
CN113938108A (zh) * 2020-07-14 2022-01-14 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制造方法
CN112151511A (zh) * 2020-08-17 2020-12-29 中国科学院微电子研究所 一种半导体结构及其制备方法
CN112187212B (zh) * 2020-09-18 2021-12-07 杭州星阖科技有限公司 一种声学谐振器组件及滤波器
CN112311347B (zh) * 2020-10-16 2024-05-24 浙江大学杭州国际科创中心 一种可提高薄膜体声波谐振器品质因子q值的结构
CN114684778A (zh) * 2020-12-31 2022-07-01 中芯集成电路（宁波）有限公司上海分公司 一种mems器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309445A (ja) * 2002-04-15 2003-10-31 Mitsuo Nakazawa 溝型圧電素子、および溝型圧電素子の製造方法
CN1929302A (zh) * 2005-09-09 2007-03-14 株式会社东芝 薄膜体声谐振器及其制造方法
JP2007142372A (ja) * 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 微小電気機械式装置及び半導体装置、並びにそれらの作製方法
CN103001602A (zh) * 2011-09-14 2013-03-27 安华高科技无线Ip（新加坡）私人有限公司 具有多个横向特征的声谐振器
CN107181469A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107181472A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724633B2 (ja) * 2000-07-18 2005-12-07 Ｔｄｋ株式会社 セラミックレゾネータ
JP4424009B2 (ja) * 2003-05-30 2010-03-03 株式会社村田製作所 圧電共振部品の製造方法
EP1533896B1 (en) * 2003-11-20 2011-11-02 Panasonic Corporation Piezoelectric element, composite piezoelectric element, and filter, duplexer and communication equipment using the same
TWI228869B (en) * 2003-12-30 2005-03-01 Ind Tech Res Inst Noise reduction method of filter
JP4224710B2 (ja) * 2004-06-09 2009-02-18 セイコーエプソン株式会社 圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、周波数フィルタ、発振器、電子回路、薄膜圧電共振器、および電子機器
JP2006050592A (ja) * 2004-07-06 2006-02-16 Matsushita Electric Ind Co Ltd 圧電共振器及びその製造方法
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
US9571064B2 (en) * 2011-02-28 2017-02-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device with at least one air-ring and frame
US20130120081A1 (en) * 2011-11-14 2013-05-16 Qualcomm Mems Technologies, Inc. Combined resonators and passive circuit components for filter passband flattening
US10784832B2 (en) * 2015-12-28 2020-09-22 Ningbo Semiconductor International Corporation Film bulk acoustic resonator and method of fabrication same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309445A (ja) * 2002-04-15 2003-10-31 Mitsuo Nakazawa 溝型圧電素子、および溝型圧電素子の製造方法
CN1929302A (zh) * 2005-09-09 2007-03-14 株式会社东芝 薄膜体声谐振器及其制造方法
JP2007142372A (ja) * 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 微小電気機械式装置及び半導体装置、並びにそれらの作製方法
CN103001602A (zh) * 2011-09-14 2013-03-27 安华高科技无线Ip（新加坡）私人有限公司 具有多个横向特征的声谐振器
CN107181469A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107181472A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法

Also Published As

Publication number Publication date
US10693431B2 (en) 2020-06-23
US11575358B2 (en) 2023-02-07
US20200280294A1 (en) 2020-09-03
US20170264264A1 (en) 2017-09-14
CN107181470A (zh) 2017-09-19
EP3217546A1 (en) 2017-09-13
EP3217546B1 (en) 2020-09-16

Similar Documents

Publication Publication Date Title
CN107181470B (zh) 薄膜体声波谐振器、半导体器件及其制造方法
CN107181469B (zh) 薄膜体声波谐振器、半导体器件及其制造方法
CN107181472B (zh) 薄膜体声波谐振器、半导体器件及其制造方法
CN108667437B (zh) 一种薄膜体声波谐振器及其制造方法和电子装置
CN106877836B (zh) 一种薄膜体声波谐振器及其制造方法和电子装置
US20210291228A1 (en) Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
JP6636502B2 (ja) 相補型金属酸化膜半導体（ｃｍｏｓ）ウェーハにおける超音波トランスデューサ並びに関連装置及び方法
US10784832B2 (en) Film bulk acoustic resonator and method of fabrication same
US8546894B2 (en) Capacitive micromachined ultrasonic transducer comprising electrode on flexible membrane
US7248131B2 (en) Monolithic vertical integration of an acoustic resonator and electronic circuitry
US20140217478A1 (en) Cmos ultrasonic transducers and related apparatus and methods
US20210184645A1 (en) Packaging module and packaging method of baw resonator
CN112039456A (zh) 体声波谐振器的封装方法及封装结构
US20080042524A1 (en) Film bulk acoustic resonator and method for manufacturing
CN114899303A (zh) 半导体装置
US11689171B2 (en) Bulk acoustic wave resonator and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180524

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant before: Semiconductor Manufacturing International (Beijing) Corporation

GR01 Patent grant
GR01 Patent grant