JP6636502B2 - 相補型金属酸化膜半導体（ｃｍｏｓ）ウェーハにおける超音波トランスデューサ並びに関連装置及び方法 - Google Patents

相補型金属酸化膜半導体（ｃｍｏｓ）ウェーハにおける超音波トランスデューサ並びに関連装置及び方法 Download PDF

Info

Publication number
JP6636502B2
JP6636502B2 JP2017506631A JP2017506631A JP6636502B2 JP 6636502 B2 JP6636502 B2 JP 6636502B2 JP 2017506631 A JP2017506631 A JP 2017506631A JP 2017506631 A JP2017506631 A JP 2017506631A JP 6636502 B2 JP6636502 B2 JP 6636502B2
Authority
JP
Japan
Prior art keywords
cavity
ultrasonic transducer
layer
cmos
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017506631A
Other languages
English (en)
Other versions
JP2017516428A (ja
JP2017516428A5 (ja
Inventor
ロスバーグ，ジョナサン，エム．
ファイフ，キース，ジー．
サンチェス，ネバダ，ジェイ．
アリー，スーザン，エー．
Original Assignee
バタフライ ネットワーク，インコーポレイテッド
バタフライ ネットワーク，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バタフライ ネットワーク，インコーポレイテッド, バタフライ ネットワーク，インコーポレイテッド filed Critical バタフライ ネットワーク，インコーポレイテッド
Publication of JP2017516428A publication Critical patent/JP2017516428A/ja
Publication of JP2017516428A5 publication Critical patent/JP2017516428A5/ja
Application granted granted Critical
Publication of JP6636502B2 publication Critical patent/JP6636502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A61B8/4494—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer characterised by the arrangement of the transducer elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/50—Application to a particular transducer type
    • B06B2201/51—Electrostatic transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Surgery (AREA)
  • Veterinary Medicine (AREA)
  • Biophysics (AREA)
  • Public Health (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Gynecology & Obstetrics (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Micromachines (AREA)

Description

関連出願の相互参照
[0001] 本願は、代理人整理番号Ｂ１３４８．７００１０ＵＳ００に基づく２０１４年４月１８日出願の「ＵＬＴＲＡＳＯＮＩＣ ＴＲＡＮＳＤＵＣＥＲＳ ＩＮ ＣＯＭＰＬＥＭＥＮＴＡＲＹ ＭＥＴＡＬ ＯＸＩＤＥ ＳＥＭＩＣＯＮＤＵＣＴＯＲ （ＣＭＯＳ） ＷＡＦＥＲＳ ＡＮＤ ＲＥＬＡＴＥＤ ＡＰＰＡＲＡＴＵＳ ＡＮＤ ＭＥＴＨＯＤＳ」と題された米国仮特許出願シリアル番号６１／９８１，４６４号における米国特許法第１１９条（ｅ）に基づく利益を主張し、全体が参照として本明細書に組み込まれる。
[0002] 本明細書に記載の技術は、微小超音波トランスデューサ並びに関連装置及び方法に関連する。
[0003] 容量性微小超音波トランスデューサ（ＣＭＵＴ）は、微小空洞の上に膜を有する装置として知られている。この膜は、音響信号を電気信号に変換し、またその逆の変換を行うために使用されてもよい。従ってＣＭＵＴは、超音波トランスデューサとして動作することができる。
[0004] ２種のプロセスを使用してＣＭＵＴを製造することができる。犠牲層プロセスでは、膜の下方のＣＭＵＴの空洞を形成するために除去される犠牲層の上方の基板上にＣＭＵＴの膜を形成する。ウェーハ接合プロセスでは、２つのウェーハをともに接合して、膜を備えた空洞を形成する。
[0005] 本技術の態様は、１つ以上の微小超音波トランスデューサの音響空洞として、相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハの除去金属化を利用した、ＣＭＯＳウェーハにおける微小超音波トランスデューサ（例えば、ＣＭＵＴ）を提供するものである。従って超音波トランスデューサは、ＣＭＯＳウェーハと一体化されウェーハ内に形成されて、超音波トランスデューサを製造する際にウェーハを接合する必要性を回避してもよい。従って超音波トランスデューサのＣＭＯＳウェーハとの一体化が簡易化され、ウェーハ接合が使用される場合に比べてよりロバストに作成されてもよい。さらに、超音波トランスデューサの空洞として除去されたＣＭＯＳ金属化層を使用することにより、超音波トランスデューサ下方のＣＭＯＳウェーハ上の集積回路（ＩＣ）の形成を促進し、一体型超音波トランスデューサと集積回路の形成に必要なＣＭＯＳウェーハ上のスペースを低減又は最小化してもよい。結果として、いくつかの実施形態によると、モノリシックに一体化された超音波トランスデューサ及びＣＭＯＳ ＩＣを有するコンパクトな相補型金属酸化膜半導体（ＣＭＯＳ）超音波トランスデューサ（ＣＵＴ）を形成してもよい。
[0006] 本技術の一態様によると、相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハは、半導体基板と、超音波トランスデューサとを備える。超音波トランスデューサは、ＣＭＯＳウェーハの除去された第１金属化層に相当する空洞と、空洞と半導体基板との間に配された電極と、ＣＭＯＳウェーハの誘電層と第２金属化層を備えるＣＭＯＳウェーハの音響膜とを備える。空洞は、半導体基板と音響膜との間に配されてもよい。ＣＭＯＳウェーハは、さらに、半導体基板上において、超音波トランスデューサと連結され、超音波トランスデューサの動作を制御するように構成された集積回路を備えてもよい。
[0007] 本技術の一態様によると、装置は、金属化層の除去部分が超音波トランスデューサの音響空洞の少なくとも一部を規定する相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハにおける超音波トランスデューサを備える。
[0008] 本技術の一態様によると、相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハは、半導体基板と、第１金属化層と、超音波トランスデューサとを備える。超音波トランスデューサは、第１金属化層に形成された空洞と、空洞と半導体基板との間に配された電極と、ＣＭＯＳウェーハの誘電層及び第２金属化層を備えたＣＭＯＳウェーハの音響膜とを備える。空洞は、半導体基板と音響膜との間に配されてもよい。ＣＭＯＳウェーハはさらに、半導体基板上において、超音波トランスデューサに連結され、超音波トランスデューサの動作を制御するように構成された集積回路を備える。
[0009] 本技術の一態様によると、方法は、相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハの少なくとも１つの誘電層と第１金属化層を含むＣＭＯＳウェーハの複数の層を積層することにより、ＣＭＯＳウェーハにおける超音波トランスデューサの音響膜を形成することを備える。この方法はさらに、ＣＭＯＳウェーハの第２金属化層に少なくとも１つのアクセス穴を作成することを備え、第２金属化層は、いくつかの実施形態においては金属を含む第１導電性ライナ層及び第２導電性ライナ層に包囲される内側金属層を備える。この方法はさらに、選択的エッチングを使用して第１導電性ライナ層及び第２導電性ライナ層を実質的に保持しつつ、音響膜を剥離することにより、少なくとも１つのアクセス穴を通じて第１金属化層の内側金属層の少なくとも一部を除去することによりＣＭＯＳウェーハに空洞を形成することを備える。この方法はさらに、少なくとも１つのアクセス穴を絶縁材料で封止することと、記第１導電性ライナ層及び第２導電性ライナ層をＣＭＯＳウェーハの集積回路に連結することとを備えてもよい。
[0010] 本技術の一態様によると、方法は、相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハの金属化層の少なくとも一部を除去することにより、ＣＭＯＳウェーハにおける超音波トランスデューサの音響空洞の少なくとも一部を規定することを備える。
[0011] 以下の図面を参照して、本願の種々の態様及び実施形態を説明する。図面は必ずしも寸法を表すよう示されていないことを理解しなければならない。複数の図面に現れる項目は、それらが現れるすべての図面中、同一の参照符号で示される。
[0012] 本願の非限定的実施形態に係る、ＣＭＯＳウェーハに形成され、ＣＭＯＳ ＩＣと一体化されてＣＵＴを形成する容量性微小超音波トランスデューサ（ＣＭＵＴ）を示している。 [0013] 本願の非限定的実施形態に係る、ＣＭＯＳウェーハにおけるＣＭＵＴを製造するプロセスを示すフローチャートである。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。 [0014] 本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおいてＣＭＵＴを製造するための製造シーケンスを示している。
[0015] 本技術の態様は、標準ＣＭＯＳウェーハの特定の特徴寸法が少なくともいくつかの適用例の超音波トランスデューサの特定の目標特徴寸法に実質的に対応し、超音波トランスデューサはこのような対応性を利用してＣＭＯＳウェーハに製造されてもよいという出願人の理解に起因している。すなわち、出願人は、ＣＭＯＳウェーハの少なくともいくつかの金属化層は、超音波トランスデューサの目標とする空洞の深さと実質的に合致する厚さを有すると理解している。出願人はまた、金属化層に重ねられるＣＭＯＳウェーハの層の厚さが超音波トランスデューサの目標膜厚に実質的に合致することも理解している。従って、出願人は、超音波トランスデューサが、超音波トランスデューサの空洞を規定するために剥離される犠牲層として適切な寸法のＣＭＯＳ金属化層を使用することにより、ＣＭＯＳウェーハ内に製造（すなわち一体化）されてもよいと理解している。このような製造により、超音波トランスデューサのＣＭＯＳウェーハへの高度な一体化が得られる簡易且つロバストな方法を提供する。従って、本願の態様は、超音波トランスデューサ及び回路を有する超音波システムオンチップ装置の形成を促進してもよい。
[0016] さらに、出願人は、ライナ層の適切に設けられた犠牲ＣＭＯＳ金属化層を使用することにより、さらにＣＭＯＳウェーハ内の超音波トランスデューサの製造を簡易化してもよい。犠牲ＣＭＯＳ金属化層の内側金属のみを除去することにより、残りのライナ層は、超音波トランスデューサの電極として機能してもよく、電極を作成するための更なる処理の必要を除いてもよい。この意味において、超音波トランスデューサ電極は、ＣＭＯＳ金属化層に既に「組み込まれて」いる。
[0017] 従って、本技術の態様は、１つ以上の微小超音波トランスデューサの音響空洞としてＣＭＯＳウェーハの除去した金属化部分を利用することにより、ＣＭＯＳウェーハにおける微小超音波トランスデューサ（例えば、ＣＭＵＴ）を提供する。金属化部分とは、ＣＭＯＳウェーハ上の信号をルート化する信号線金属化部分に相当し、超音波トランスデューサの音響空洞を形成するために除去する必要のない金属化層の部分は、ＣＭＯＳウェーハ上に保持され、信号線として構成されてもよい。金属化層は、内側金属と１つ以上のライナ層とを含む多層構成を有してもよい。いくつかの実施形態において、内側金属が音響空洞を形成するために除去され、ライナ層が超音波トランスデューサの電極として保持及び構成されてもよい。
[0018] 本技術の一態様によると、犠牲剥離技術は、ＣＭＯＳ金属化層をＣＭＯＳウェーハから除去してＣＭＯＳウェーハに形成された超音波トランスデューサの音響空洞を作成するのに利用される。犠牲剥離の対象となる金属化部分は、音響空洞の目標深さに実質的に対応する厚さを有してもよい。いくつかの実施形態において、超音波トランスデューサは、犠牲剥離が実施される前に実質的に完了されることにより、犠牲剥離が超音波トランスデューサの形成を完了（又はほぼ完了）させるようにしてもよい。集積回路は、任意で、超音波トランスデューサ下方のＣＭＯＳウェーハに形成されてもよく、いくつかの実施形態において、超音波トランスデューサの動作を制御するように構成されてもよい。
[0019] 上述の態様及び実施形態を追加の態様及び実施形態とともに以下に詳述する。これらの態様／及び実施形態は、個別に、すべて一緒に、又は２つ以上の組み合わせで使用されてもよく、本願はこの点において限定されるものでない。
[0020] 本技術の一態様によると、ＣＭＯＳウェーハには、ＣＭＯＳウェーハの部分的又は全体的に除去された金属化層が超音波トランスデューサの空洞の少なくとも一部を規定する、１つ以上の超音波トランスデューサが形成されてもよい。図１は、このような装置の非限定的例を示している。
[0021] 図示の通り、装置１００は、ＣＭＯＳウェーハ１０２を備え、超音波トランスデューサ１０４がＣＭＯＳウェーハ１０２に形成される。単一の超音波トランスデューサ１０４が図示されているが、本願の態様は、ＣＭＯＳウェーハに複数の超音波トランスデューサを提供し、図１は非限定的な図示であることを理解しなければならない。このような構成により、一体型超音波トランスデューサ及び回路（例えば、超音波トランスデューサの動作を制御し、且つ／又は、このようなトランスデューサによって生成された信号を処理して超音波画像を形成及び／又は表示するフロントエンド回路及び／又はバックエンド回路等のアナログ回路及び／又はデジタル回路）を含む超音波システムオンチップ装置又は超音波サブシステムオンチップ装置の形成を促進してもよい。少なくともいくつかの実施形態において、超音波システムオンチップ装置は、単一の基板上に、アナログ回路及びデジタル回路と一体化された超音波トランスデューサの配置を含んでもよく、超音波の発生及び受容、並びに受容した超音波を処理して超音波画像を生成する等の超音波撮像機能を実施することができてもよい。
[0022] ＣＭＯＳウェーハ１０２は、ポリシリコン層１０５と、複数の金属化層１０６ａから１０６ｄと、超音波トランスデューサ１０４の音響空洞１０８の少なくとも一部を規定する除去金属化層とを含む。超音波トランスデューサ１０４の膜１１０は、空洞１０８の上方に残るＣＭＯＳウェーハ１０２の層の組み合わせで形成される。集積回路１１２は、超音波トランスデューサ１０４の下方においてベース層１１４に形成されてもよい。集積回路は、ＣＭＯＳ回路であってもよく、超音波トランスデューサ１０４と一体化されてＣＵＴを形成してもよい。図示の非限定的例において、集積回路は、超音波トランスデューサ１０４の直下にあってもよい。ポリシリコン層１０５は、例えば、トランジスタのゲート層に相当する集積回路の一部を形成してもよい。いくつかの非限定的実施形態において、高圧配線が空洞の上方に配されてもよいが、すべての回路は超音波トランスデューサの下方に配置されてもよい。
[0023] ＣＭＯＳウェーハ１０２は、ＣＭＯＳ集積回路を形成するための、１つ以上の金属化層を含んだ任意の好適なＣＭＯＳウェーハであってもよい。図示の例において、ＣＭＯＳウェーハ１０２は、５つの金属化層を含む（空洞１０８に相当する除去金属化層に加えて金属化層１０６ａ〜１０６ｄ）が、代わりに他の数の金属化層が使用されてもよい。
[0024] 金属化層１０６ａ〜１０６ｄと、空洞１０８の形成に使用された除去金属化層は、信号ルート化のための標準ＣＭＯＳ金属化層として構成されてもよい。従って、少なくともいくつかの実施形態において、これらはほぼ平面状で、信号ルート化層として機能するため、ＣＭＯＳウェーハ内の平面の適切な部分を占拠してもよい。例えば、いくつかの実施形態において、所望の信号ルート化構成を規定するためのパターニングに先立って、１つ以上の金属化層がＣＭＯＳウェーハ内の平面全体を実質的に占拠してもよい。さらに金属化層は、任意の好適な材料で形成されてもよい。例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はその他の金属が使用されてもよい。
[0025] 図示の実施形態も含む、いくつかの実施形態において、１つ以上の金属化層は、下方ライナ層及び上方ライナ（又はバリア）層と内側金属層等、複数の層（すなわち、多層構成）を含んでもよい。図１の例において、図示の金属化層は各々、底部ライナ層（例えば、窒化チタン（ＴｉＮ））、Ａｌ層、上部ライナ層（例えば、ＴｉＮ）、及びリソグラフィ段階で反射防止コーティングとして機能するために上部ライナ層の上方に設けられたシリコン酸窒化（ＳｉＯＮ）層を含む。犠牲的に除去される金属化部分の多層構造は、ライナ層が超音波トランスデューサの電極として構成及び保持されるため、有利であってもよい。このように、超音波トランスデューサの電極は、犠牲的に除去される金属化層を最初に形成した時、簡易且つロバストに形成される。空洞１０８は、ライナ層の後方を残しつつ、金属化部分の内側金属層のみを除去することによって形成されてもよい。このような選択的除去は、金属化部分の内側金属材料に対しては選択的であり（すなわち、エッチングし）、ライナ層の材料に対しては非選択的である（すなわち、エッチングしない）選択的湿式エッチング等、好適な選択エッチングプロセスを使用して達成されてもよい。このように、所望の空洞寸法を得るために時間の掛かるエッチングを必要とせず、空洞の製造も簡易化される。いくつかの実施形態において、エッチングはフッ酸（ＨＦ）エッチングであってもよいが、代替も可能である。
[0026] 例えば、装置１００を参照すると、空洞１０８は、層１１８によって底部が包囲され、層１２０及び１２２によって上部が包囲される。層１１８は、空洞１０８を規定するために除去される金属化層の底部ライナ層（例えば、ＴｉＮ）に相当してもよい。層１２０は、除去金属化層の上部ライナ層（例えば、ＴｉＮ）に相当してもよい。層１２２は、除去金属化層の反射防止コーティングに相当してもよい。層１１８及び１２０は、超音波トランスデューサ１０４の電極として構成されてもよい。電極への電気的接続（例えば、ＣＭＯＳウェーハの１つ以上の残りの金属化層による）は、ビア１２４及び１２６等の１つ以上の導電線（例えば、ビア）又はその他任意の好適な手段によってなされてもよい。
[0027] いくつかの実施形態において、多層金属化層は、内側金属材料が除去される時、絶縁膜で構成されてもよい。例えば、金属化層は、ＴｉＮ−酸化アルミニウム−Ａｌ−酸化アルミニウム−ＴｉＮ−ＳｉＯＮの順にこれらを含み、アルミニウムが除去される時、絶縁膜がＴｉＮ電極の上に形成されるようにする。
[0028] 少なくともいくつかの実施形態において、超音波トランスデューサの空洞を形成するために少なくとも部分的に除去される金属化層は、実際のところ、完全に除去されるわけではない。この意味において、除去は、全体的でなく局所的であってもよい。金属化層の一部は、例えば、非限定的な例として、電力、制御信号、又は感知信号等、装置１００に適用可能な種々の信号を搬送するために、音響空洞が形成される箇所以外のＣＭＯＳウェーハの領域に信号線として機能するよう保持されてもよい。すなわち、同一のＣＭＯＳ金属化層をＣＭＯＳウェーハの１つ以上の領域で信号線として使用してもよく、ＣＭＯＳウェーハの他の領域では除去され、１つ以上の超音波トランスデューサの音響空洞を規定してもよい。このような二重目的は、金属を犠牲層として使用する目的のみのためにＣＭＯＳウェーハに金属を蒸着することとは区別されなければならない。
[0029] 図１は、ＣＭＯＳウェーハ１０２が、層１０７等、金属化層の間の好適な誘電層又は絶縁層を含む様子も示している。これらは、任意の好適な材料（例えば、非導電性のＳｉＯ２等）で任意の好適な厚さに形成されてもよい。
[0030] 封止されたアクセス穴１１６も含まれる。１つ以上のアクセス穴は、空洞１０８を形成するために除去される金属化層にアクセスする好適なエッチング（例えば、反応性イオンエッチング等の方向性エッチング）によって形成されてもよい。金属化層の金属材料は、例えば、選択的湿式エッチング（例えば、ＨＦエッチング）によって１つ以上のアクセス穴を通じて除去されてもよい。次いで、図示の通り、アクセス穴が封止されて封止空洞を作成してもよく、いくつかの実施形態においてこれは真空空洞であってもよいが、非真空空洞も形成されてよい。任意の好適な封止材料が使用されてもよく、その非限定的例として、Ｓｉ３Ｎ４が挙げられる。
[0031] 図１は、空洞１０８の２つのアクセス穴を示している。しかしながら、他の数（任意の１以上の数）のアクセス穴が使用されてもよいことを理解しなければならない。アクセス穴は、金属化層の金属材料を十分に除去して空洞を作成できるように、空洞に対して任意の好適な位置（例えば、図示の周辺部分、中央、周辺と中央の双方等）に配置されてもよい。また穴は、任意でエッチングされた後、トランスデューサ間又はトランスデューサ群間を絶縁（例えば、音響絶縁）するために空洞の境界周辺に充填されてもよい。このような実施形態において、穴は、膜１１０を貫通しなくてもよいが、任意で空洞１０８まで延びてもよい。
[0032] いくつかの実施形態において、複数のアクセス穴が金属化層の金属材料の除去を行うのに好適に配置されてもよく、金属信号接続がチップを横切って走るのに好適に配置されてもよい（例えば、隣接する超音波トランスデューサ間）。非限定的な具体例として、複数のアクセス穴は、空洞の周辺に配置されてもよいが、アクセス穴のうちの少なくとも２つの間には、金属信号線に隣接する超音波トランスデューサの金属化層１０６ｄを相互接続させるのに十分なスペースがあってもよい。このような構成の上面図を考慮すると、空洞は、円形状を有してもよく、複数のアクセス穴は、その円形の周辺に形成されてもよく、金属信号線がアクセス穴のうちのいくつかの間を走るようにする。代替も可能である。例えば、説明した円形状の空洞形状は、代わりに矩形状、四角形状、六角形状であってもよく、その他任意の好適な形状を有してもよい。
[0033] 超音波トランスデューサ１０４は、任意の好適な寸法を有してもよい。寸法は、少なくとも部分的に、例えば、所望の周波数動作、所望の装置サイズ、所望の撮像開口、又はその他の関心特性を提供するために意図されたトランスデューサ用のアプリケーションによって命じられてもよい。非限定的な例を以下に示す。
[0034] いくつかの実施形態において、空洞の寸法及び／又は空洞を覆う任意の膜の膜厚は、膜の周波数動作に影響することがあるため、所望の周波数動作（例えば、膜の所望の共振周波数）を提供するように選択されてもよい。例えば、いくつかの実施形態において、約２０ｋＨｚ〜約２００ＭＨｚ、約１ＭＨｚ〜約４０ＭＨｚ、約１ＭＨｚ〜約１０ＭＨｚ、約２ＭＨｚ〜約５ＭＨｚ、約５ＭＨｚ〜約１５ＭＨｚ、約１０ＭＨｚ〜約２０ＭＨｚ、約２０ＭＨｚ〜約４０ＭＨｚ、約５０ｋＨｚ〜約２００ｋＨｚ、約２．５ＭＨｚ、約４ＭＨｚ、任意の周波数又は周波数範囲、又はその他の好適な周波数に中央共振周波数を備えた超音波トランスデューサを有することが望ましい。例えば、医療分野撮像、材料解析、又は種々の動作周波数が望まれてもよいその他の理由のため、大気中、ガス中、水中、又はその他の環境において装置を使用することが望ましくてもよい。空洞及び／又は膜の寸法は、対応して選択されてもよい。
[0035] 非限定的例として、空洞１０８の幅ＷＩは、約５ミクロン〜約５００ミクロン、約２０ミクロン〜約１００ミクロンであってもよく、約３０ミクロン、約４０ミクロン、約５０ミクロン、任意の幅又は幅範囲、又はその他任意の好適な幅であってもよい。いくつかの実施形態において、この幅は、空隙率、すなわち、周辺構造に使用される領域の量に比較した空洞によって使用される領域の量を最大化するように選択されてもよい。幅寸法は、空洞の開口サイズを特定するのに使用されてもよく、従って空洞は、上述の値又はその他任意の好適な値のうちのいずれかの開口を有してもよい。
[0036] 空洞１０８は、約０．０５ミクロン〜約１０ミクロン、約０．１ミクロン〜約５ミクロン、約０．５ミクロン〜約１．５ミクロン、任意の深さ又は深さ範囲、又はその他好適な深さであってもよい深さＤＩを有してもよい。上述の通り、出願人は、標準ＣＭＯＳウェーハに使用されるいくつかの金属化層の厚さが音響空洞の目標深さに実質的に対応してもよく、従って空洞１０８の深さが少なくとも部分的に、犠牲層として使用される金属化層の厚さによって規定されてもよいと理解している。例えば、一実施形態において、深さＤＩは、約１／４ミクロンであってもよく、これはＣＭＯＳウェーハ上に設けられる金属化部分の厚さに実質的に対応してもよい。
[0037] 膜１１０は、１つ以上の層及び／又は厚さＴｍを規定するＣＭＯＳウェーハ１０２の構造を備えてもよい。図１の非限定的な例において、膜１１０は、ビア（例えば、ビア１２６）、金属層（例えば、金属化層１０６ｄ）、誘電層又は絶縁層（例えば、層１０７）を含む。不動態化層１２８（例えば、Ｓｉ３Ｎ４で形成）は、表面を不動態化する。厚さＴｍ（例えば、深さＤＩにほぼ平行な方向に測定）は、１００ミクロン未満、５０ミクロン未満、４０ミクロン未満、３０ミクロン未満、２０ミクロン未満、１０ミクロン未満、５ミクロン未満、１ミクロン未満、０．１ミクロン未満、任意の厚さ範囲（例えば、約１〜５ミクロン、約１〜２ミクロン等）、又はその他任意の好適な厚さであってもよい。いくつかの実施形態において、厚さは、膜の所望の共振周波数等、膜の所望の音響動作に基づいて選択されてもよい。さらに、出願人は、いくつかの標準ＣＭＯＳウェーハについて、超音波トランスデューサの空洞を規定するための犠牲層として上部金属化層の下方の金属化層を使用することにより、結果として、（いくつかの実施形態において、実質的に）超音波トランスデューサの目標の厚さをほぼ有する被覆膜１１０（例えば、約１〜２ミクロン）を得られると理解してきた。従って、犠牲層としての上部金属化層の下方の金属化層の使用により、ＣＭＯＳウェーハにおける超音波トランスデューサの製造を著しく簡易化することができる。
[0038] 厚さＴｍは、膜の上面に対して材料を追加／除去することによって調整されてもよい。このような材料の除去は、化学機械研磨（ＣＭＰ）、選択的エッチング、方向性エッチング、湿式エッチング、レーザーエッチングを含む任意の形態のエッチング、又はその他任意の好適な技術を使用して達成されてもよい。さらに、いくつかの実施形態において、膜は、例えば、空洞上方の中央部でより厚く、空洞の周辺上方でより薄い等、非均一な厚さを有し、ピストン構造を形成してもよい。このような構造により、超音波トランスデューサの動作周波数を制御してもよい。
[0039] 空洞の深さ及び幅並びに膜厚の好適な寸法に関する非限定的例として、一実施形態において、深さＤＩは約１／４ミクロンであり、幅ＷＩは約５０ミクロンであり、膜１１０の厚さＴｍは約１〜２ミクロンであってもよい。代替も可能である。
[0040] 集積回路１１２は、ＣＭＯＳウェーハ１０２のベース層１１４に形成されてもよい。例えば、ベース層１１４は、バルクシリコン層又はその他の半導体基板であってもよく、集積回路１１２は、１つ以上のアクティブシリコン回路要素（例えば、シリコンにドープされたソース領域及びドレイン領域を有するＭＯＳトランジスタ）、キャパシタ、レジスタ、又はその他の回路要素を備えてもよい。集積回路１１２は、超音波トランスデューサ１０４を送信及び／又は受信モードで動作させるのに好適であってもよい。
[0041] 図示の通り、超音波トランスデューサ１０４は、例えば、ビア１２４に対する層１１８の図示の接続により、ＩＣ１１２に接続されてもよい。他の方法によって接続を成立させることも可能である。
[0042] 本技術の一態様によると、ＣＭＯＳウェーハにおいて超音波トランスデューサを製造する方法を提供するが、この方法は、ＣＭＯＳウェーハの金属化層の少なくとも一部を除去して超音波トランスデューサの空洞を作成することを含む。図２は、この方法の一例を示すフローチャートである。
[0043] この方法２００は、ステージ２０２にて、ＣＭＯＳウェーハを準備することを含む。ＣＭＯＳウェーハは、少なくとも１つの金属化層と、部分的に超音波トランスデューサを規定する構造とを含む。例えば、金属化ライナ層及び図１に音響膜１１０として示す種別の音響膜で規定される電極等の電極及び音響膜を形成してもよい。
[0044] ステージ２０４にて、ＣＭＯＳウェーハの金属化層に１つ以上のアクセス穴を形成する。図１との関連で上述の通り、アクセス穴は、任意の好適な方法（例えば、方向性エッチング）によって作成されてもよく、超音波トランスデューサの空洞となる領域の周辺及び／又は中央を含む、超音波トランスデューサに対して任意の好適な位置に配置されてもよい。
[0045] ステージ２０６にて、好適なエッチング技術を使用して金属化層の少なくとも一部を除去することにより、ＣＭＯＳウェーハに超音波トランスデューサの空洞が作成されてもよい。例えば、除去される金属化層の材料（例えば、金属）に対して選択的な選択的エッチングが使用されてもよい。いくつかの実施形態において、この除去は、全体的でなく局所的であってもよい。すなわち、金属化層は、超音波トランスデューサが配置されるＣＭＯＳウェーハの領域において除去されるものの、例えば信号線等、ＣＭＯＳウェーハの他の領域においては保持されてもよい。
[0046] ステージ２０８にて、ステージ２０４で形成されたアクセス穴が封止され、封止された超音波トランスデューサ空洞が作成されてもよい。アクセス穴は、絶縁材料等、任意の好適な材料を使用して任意の好適な方法で封止されてもよい。いくつかの実施形態において、プラズマ強化化学蒸着（ＰＥＣＶＤ）を実施してアクセス穴を封止してもよい。いくつかの実施形態において、例えば、ＰＥＣＶＤ Ｓｉ３Ｎ４を使用してもよく、封止材料の空洞内への横方向侵入を最少化してもよい。
[0047] この方法２００は、ウェーハレベルで実施されてもよく、図２全体のＣＭＯＳウェーハを参照して理解されなければならない。従って、複数の超音波トランスデューサがアレイ状又はその他の配置でＣＭＯＳウェーハに形成されてもよい。このような製造技術の１つの利点として、多数の超音波トランスデューサ（例えば、ＣＭＵＴ）が比較的簡易且つコスト効率の高い方法で単一のウェーハ上に形成されてもよい。このため、このような技術は、アレイ状（又はその他の配置）の微小超音波トランスデューサを利用した超音波システムオンチップ装置の製造を促進してもよい。
[0048] いくつかの実施形態において、この方法２００のステージは、異なる団体によって実施されてもよいことを理解しなければならない。例えば、ＣＭＯＳウェーハを製造する１つの事業体がステージ２０２を実施してもよい。その後、第２の団体（例えば、ＣＭＯＳウェーハの購入者）がステージ２０４、２０６、及び２０８を実施してもよい。他の実施形態において、単一の団体がこの方法のすべてのステージを実施してもよい。
[0049] 図３Ａ〜図３Ｊは、本願の非限定的実施形態に係る、図２のプロセスと一致した、ＣＭＯＳウェーハにおけるＣＭＵＴの製造を行うための製造シーケンスを示している。このシーケンスの開始点を図３Ａに示すが、ベース層１１４、パターニングポリシリコン層１０５、金属化層１０６ａ及び金属化層１０６ｂと、層１０７を含む。
[0050] 図３Ｂ〜図３Ｄに示す通り、図１のビア１２４（以下図３Ｄに完全に示す）が形成されてもよい。ビアの形成を見越して、図３Ｂに示す通り、最上層１０７が好適にエッチングされ、導電層３０２が蒸着されてもよい。導電層３０２は、タングステン（Ｗ）等の好適なビア材料で形成されてもよい。タングステンに先立ってライナ材料（例えば、ＴｉＮ）が蒸着されることで、導電層３０２は図示のような多層構成を有してもよい。
[0051] 図３Ｃに示す通り、導電層３０２は、（例えば、ＣＭＰを使用して）平坦化されてもよく、その後、金属化層１０６ｃが形成及びパターニングされてもよい。誘電層又は絶縁層３０４（例えば、ＳｉＯ２）が表面上に形成されてもよい。
[0052] 図３Ｄに示す通り、誘電層３０４がパターニングされ、ビア１２４を形成させてもよい。ビア１２４は、タングステン（Ｗ）等、所望のビア材料で形成されてもよい。ライナ材料（例えば、ＴｉＮ）がタングステンに先立って蒸着されることにより、図示のビア１２４の多層特徴を生じてもよい。
[0053] その後、図３Ｅにおいて、金属化層３０６が形成される。金属化層３０６は、図１（図３Ｉにも示す）に示す空洞１０８が形成される犠牲金属化層に相当してもよい。従って、上述の層１１８、１２０、及び１２２が含まれる。誘電層又は絶縁層（例えば、ＳｉＯ２）３０８が最上層上に形成されてもよい。
[0054] 図３Ｆにおいて、誘電層３０８がパターニングされてもよく、図１（図３Ｇにも示す）のビア１２６を形成することを見越して、導電層３１０が蒸着されてもよい。導電層３１０は、タングステン（Ｗ）等、所望のビア材料で形成されてもよい。ライナ材料（例えば、ＴｉＮ）がタングステンに先立って蒸着されることにより、導電層３１０が図示の多層構成を有してもよい。
[0055] 図３Ｇに示す通り、導電層３１０が平坦化されてビア１２６を形成し、金属化層１０６ｄを形成及びパターニングしてもよい。誘電層又は絶縁層３１２がこの構造の最上面上に形成されてもよい。
[0056] 図３Ｈにおいて、不動態化層（例えば、Ｓｉ３Ｎ４）３１３が形成され、アクセス穴３１４が金属化層３０６に形成されてもよい。好適なエッチングプロセスを使用してアクセス穴を形成してもよい。
[0057] その後、図３Ｉに示す通り、アクセス穴３１４を介して金属化層３０６の少なくとも一部を除去することにより、空洞１０８が作成されてもよい。例えば、金属化層は、層１１８及び１２０を残して選択的にエッチングされた（例えば、ＨＦエッチング等の湿式エッチング）内側金属層を含んでもよい。
[0058] 図３Ｊにおいて、アクセス穴３１４は、好適な封止層３１６で封止されてもよい。この封止層は、Ｓｉ３Ｎ４等の不動態化材料を備えてもよい。他の材料も可能である。従って、図１に示す装置１００は、この製造シーケンスを通じて達成されてもよい。
[0059] 図３Ａ〜図３Ｊは、アルミニウム金属化層との使用に好適な製造シーケンスを示しているが、本明細書に記載の種々の態様はこの点において限定されるものでないことを理解しなければならない。例えば、本技術の態様は、アルミニウムの代わりに銅金属化層を利用してもよい。いくつかの実施形態において、タンタルで裏打ちされた銅が使用されてもよい。
[0060] また超音波トランスデューサの空洞を規定するためＣＭＯＳウェーハの多層金属化層を利用するものとして本願の態様を説明したが、代替として、金属−絶縁体−金属（ＭＩＭ）層を代わりに利用してもよい。例えば、ＭＩＭ層の絶縁体は、金属化層の内側金属材料の除去について本明細書中で説明した方法で、隣接の金属層間から除去されてもよい。
[0061] さらにいくつかの実施形態によると、超音波トランスデューサは、トランスデューサの空洞に隣接する電極として構成された金属ライナ層を伴うことなく形成されてもよい。例えば、図１を参照すると、代替の一実施形態において、層１１８及び１２０（及び１２２）が省略されてもよく、代わりにビア１２６が電極として組み合わせで動作するよう好適に配されてもよい。例えば、ビア１２６は、約０．１ミクロン〜約０．５ミクロン（例えば、約０．２ミクロン〜約０．３ミクロン）、互いから離間してもよい。このようなビアのアレイは、超音波トランスデューサの動作を制御するために、電極として組み合わせで動作させられてもよい。このような実施形態において、ビアは、任意の好適な寸法を有してもよく、その非限定的な例として、断面が約０．２ミクロンｘ０．２ミクロン、断面が約０．３ミクロンｘ０．３ミクロン、又はその他任意の好適な寸法が挙げられる。
[0062] 本願の態様は、超音波プローブ等の超音波装置の構築に使用されてもよい。このプローブは、種々の対象を撮像するのに好適であってもよい。いくつかの実施形態に係る超音波プローブは、種々のフロントエンド電子機器及び／又はバックエンド電子機器を含んでもよい。いくつかの実施形態において、このプローブは超音波システムオンチップ装置であってもよい。
[0063] 本願の種々の態様は、１つ以上の利点を提供してもよく、そのうちのいくつかは既に説明した通りである。このような利点のいくつかの非限定的な例をこれから説明する。すべての態様及び実施形態が必ずしもこれから説明するすべての利点を提供するものでないことを理解しなければならない。さらに、本願の態様は、これから説明するものに加えて追加の利点を提供してもよいことを理解しなければならない。
[0064] 本願の態様は、モノリシックに一体化された超音波トランスデューサとＣＭＯＳ構造（例えば、ＣＭＯＳ ＩＣ）の形成に好適な製造プロセスを提供するものである。少なくともいくつかの実施形態において、このプロセスは、簡易、ロバストで、比較的安価に実施することができ、大量の超音波トランスデューサに合わせて拡張可能であってもよい。接合強度が弱いこと、収率が低いこと、及び高温焼鈍しを使用すること等、ウェーハ接合に関連する困難が回避されてもよい。本願の態様は、低電圧ＣＭＯＳ ＩＣとともに動作するのに好適なサイズの超音波トランスデューサを製造するプロセスを提供する。その他の利点が本願の１つ以上の態様によって提供されてもよい。
[0065] 本願の技術のいくつかの態様及び実施形態を説明したが、当業者により、種々の交替、変更、及び改良が容易になされることを理解しなければならない。このような交替、変更、及び改良は、本願に記載の技術の精神及び範囲に含まれるものとする。例えば、当業者は、本明細書に記載の機能を実施し、且つ／又は、結果及び／又は効果の１つ以上を得るための他の種々の手段及び／又は構造を容易に想定するであろうが、このような変形及び／又は変更も本明細書に記載の実施形態の範囲内であるとみなされる。当業者は、本明細書に記載の特定の実施形態の多数の同等物を、単なるルーチン実験を使用して認識又は確認することができるであろう。従って、前述の実施形態は例示のみを目的とするものであり、添付の請求項及びその同等物の範囲内において、本発明の実施形態は、具体的に記載された以外の方法で実施されてもよい。また本明細書に記載の２つ以上の特徴、システム、項目、材料、キット、及び／又は方法の組み合わせは、互いに矛盾しない限り、本開示の範囲内に含まれる。
[0066] また上述の通り、いくつかの態様は、１つ以上の方法として実装されてもよい。この方法の一部として実施される動作は、任意の好適な方法で順序付けられてもよい。従って、図示とは異なる順に動作が実施され、図示の実施形態には連続動作として示されていたとしてもいくつかの動作の同時実施を含んでもよい実施形態を構築してもよい。
[0067] 本明細書で定義及び使用されるすべての定義は、辞書による定義、参照として組み込んだ文書中での定義、及び／又は定義した用語の通常の意味を支配するものと理解されなければならない。
[0068] 本明細書及び請求項において使用した不定冠詞「１つの」は、対照的に明示されない限り、「少なくとも１つの」という意味であると理解されなければならない。
[0069] 本明細書及び請求項において使用したフレーズ「及び／又は」は、これによって結合した要素の「いずれか又は双方」という意味であり、すなわち、場合によって結合的に存在したり非結合的に存在するという意味であると理解されなければならない。複数の要素が「及び／又は」を使用して列挙された場合も同様であり、すなわち、これによって結合した要素の「１つ以上」と解釈されなければならない。「及び／又は」という節で具体的に特定されていない要素は、具体的に特定された要素と関連しているか、していないかを問わず、任意で存在してもよい。従って、非限定的な例として、「Ａ及び／又はＢ」との言及を「備える」等のオープンエンドな言葉とともに使用した場合、一実施形態においてはＡのみ（任意でＢ以外の要素も含む）を意味することができ、他の実施形態においてはＢのみ（任意でＡ以外の要素も含む）を意味することができ、さらに他の実施形態においてはＡ及びＢの双方（任意で他の要素も含む）を意味することができる。
[0070] 本明細書及び請求項において、１つ以上の要素を列挙する際に使用するフレーズ「少なくとも１つの」は、列挙された要素のうちのいずれか１つ以上から選択された少なくとも１つの要素を意味するものの、必ずしも具体的に列挙された要素のうちのすべての各要素を少なくとも１つずつ含む必要はなく、列挙された要素のいずれの組み合わせも除外するものでないと理解されなければならない。この定義はまた、「少なくとも１つの」というフレーズで言及して列挙した要素のうち、具体的に特定した要素以外の要素が、具体的に特定した要素と関連するか否かを問わず、任意で存在してもよいことを認めるものである。従って非限定的な例として、「Ａ及びＢのうちの少なくとも１つ」（すなわち、「Ａ又はＢのうちの少なくとも１つ」と同等であり、或いは「Ａ及び／又はＢのうちの少なくとも１つ」と同等である）は、一実施形態において、少なくとも１つ、任意で２つ以上のＡを含み、Ｂを含まない（任意でＢ以外の要素を含む）場合をいい、他の実施形態において、少なくとも１つ、任意で２つ以上のＢを含み、Ａを含まない（任意でＡ以外の要素を含む）場合をいい、さらに他の実施形態において、少なくとも１つ、任意で２つ以上のＡと、少なくとも１つ、任意で２つ以上のＢとを含む（任意でその他の要素を含む）場合をいい得る。
[0071] また本明細書で使用される語句及び用語は、説明を目的とするものであり、限定とみなされてはならない。本明細書中に使用される「含む」、「備える」又は「有する」、「含有する」、「包含する」及びその変化形は、列挙された項目、その同等物、及び追加の項目を網羅することを意図されている。
[0072] 請求項及び以上の明細書において、「備える」、「含む」、「支持する」、「有する」、「含有する」、「包含する」、「保持する」、「〜により構成される」等の移行句はすべて、オープンエンドであると理解されなければならない。すなわち、これらを含むがそれに限定されるものでないという意味であると理解されなければならない。「〜により構成される」「本質的に〜により構成される」という移行句のみ、各々、クローズ又はセミクローズの移行句とされる。

Claims (12)

  1. 相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハであって、
    半導体基板と、
    超音波トランスデューサであって、
    前記ＣＭＯＳウェーハの第１金属化層の部分的除去により作成された空洞、
    前記空洞と前記半導体基板との間に配された電極、及び
    前記ＣＭＯＳウェーハの誘電層と第２金属化層とを備えた音響膜であって、前記空洞が前記半導体基板と前記音響膜との間に配されるようにする音響膜を備える超音波トランスデューサと、
    前記超音波トランスデューサと連結され、前記超音波トランスデューサの動作を制御するように構成された、前記半導体基板内の集積回路とを備え、
    前記空洞と前記半導体基板との間に配された前記電極は、前記超音波トランスデューサの第１電極であり、前記超音波トランスデューサはさらに、前記第１電極と反対側に配される第２電極を備え、前記第２電極は、前記空洞と前記第２金属化層との間の前記音響膜内に配される、
    ＣＭＯＳウェーハ。
  2. 前記空洞と前記半導体基板との間に配された前記電極は、前記部分的に除去された第１金属化層のライナ層を備える、請求項１に記載のＣＭＯＳウェーハ。
  3. 前記音響膜は、１つ以上の導電性ビアを備える、請求項１に記載のＣＭＯＳウェーハ。
  4. 前記音響膜の前記１つ以上の導電性ビアのうちの少なくとも１つは、前記第２電極に電気的に接続される、請求項３に記載のＣＭＯＳウェーハ。
  5. 前記音響膜の少なくとも一部を通って前記空洞まで通過する少なくとも１つの充填アクセス穴をさらに備える、請求項１に記載のＣＭＯＳウェーハ。
  6. 前記超音波トランスデューサを含む複数の超音波トランスデューサを備える、請求項１に記載のＣＭＯＳウェーハ。
  7. 前記第２金属化層は、前記音響膜の前記誘電層に組み込まれる、請求項１に記載のＣＭＯＳウェーハ。
  8. 前記音響膜を通過しないよう配置される少なくとも１つの穴をさらに備える、請求項１に記載のＣＭＯＳウェーハ。
  9. 相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハであって、
    半導体基板と、
    超音波トランスデューサであって、
    前記ＣＭＯＳウェーハの第１金属化層の部分的な除去により作成された空洞、
    前記空洞と前記半導体基板との間に配された電極、及び
    前記ＣＭＯＳウェーハの誘電層と第２金属化層とを備えた音響膜であって、前記空洞が前記半導体基板と前記音響膜との間に配されるようにする音響膜を備える超音波トランスデューサと、
    前記超音波トランスデューサと連結され、前記超音波トランスデューサの動作を制御するように構成された、前記半導体基板内の集積回路とを備え、
    前記空洞と前記半導体基板との間に配された前記電極は、前記超音波トランスデューサの底部電極であり、前記超音波トランスデューサはさらに、前記空洞と前記第２金属化層との間の前記音響膜内に配された上部電極を備え、前記空洞が前記底部電極と前記上部電極との間に配されるようにし、前記底部電極及び前記上部電極は、前記部分的に除去された第１金属化層のライナ層を備える、
    ＣＭＯＳウェーハ。
  10. 相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハであって、
    半導体基板と、
    第１金属化層と、
    前記第１金属化層内に形成された空洞と、前記空洞と前記半導体基板との間に配され、かつ前記第１金属化層の第１部分を備える第１電極と、を備えた超音波トランスデューサと、
    誘電層、第２電極、及び第２金属化層を備えた音響膜であって、前記空洞が前記半導体基板と前記音響膜との間に配され、前記第２電極が、前記第１金属化層の第２部分を備え、かつ前記空洞と前記第２金属化層との間に配される、音響膜と、
    前記超音波トランスデューサと連結され、前記超音波トランスデューサの動作を制御するように構成された、前記半導体基板内の集積回路と、を備える
    ＣＭＯＳウェーハ。
  11. 前記第１金属化層は、前記基板の周辺領域において電気信号を送信するように構成された、請求項１０に記載の相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハ。
  12. 前記第１金属化層には、複数の空洞が形成され、各空洞は、異なる超音波トランスデューサに対応する、請求項１０に記載の相補型金属酸化膜半導体（ＣＭＯＳ）ウェーハ。
JP2017506631A 2014-04-18 2015-04-17 相補型金属酸化膜半導体（ｃｍｏｓ）ウェーハにおける超音波トランスデューサ並びに関連装置及び方法 Expired - Fee Related JP6636502B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461981464P 2014-04-18 2014-04-18
US61/981,464 2014-04-18
PCT/US2015/026290 WO2015161147A1 (en) 2014-04-18 2015-04-17 Ultrasonic transducers in complementary metal oxide semiconductor (cmos) wafers and related apparatus and methods

Publications (3)

Publication Number Publication Date
JP2017516428A JP2017516428A (ja) 2017-06-15
JP2017516428A5 JP2017516428A5 (ja) 2018-05-24
JP6636502B2 true JP6636502B2 (ja) 2020-01-29

Family

ID=53059421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017506631A Expired - Fee Related JP6636502B2 (ja) 2014-04-18 2015-04-17 相補型金属酸化膜半導体（ｃｍｏｓ）ウェーハにおける超音波トランスデューサ並びに関連装置及び方法

Country Status (9)

Country Link
US (4) US9505030B2 (ja)
EP (1) EP3132470B1 (ja)
JP (1) JP6636502B2 (ja)
KR (1) KR102237662B1 (ja)
CN (1) CN106659464B (ja)
AU (1) AU2015247484B2 (ja)
CA (1) CA2946133A1 (ja)
TW (2) TWI708368B (ja)
WO (1) WO2015161147A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9533873B2 (en) 2013-02-05 2017-01-03 Butterfly Network, Inc. CMOS ultrasonic transducers and related apparatus and methods
CA2905040C (en) 2013-03-15 2021-10-19 Butterfly Network, Inc. Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same
JP6221582B2 (ja) * 2013-09-30 2017-11-01 セイコーエプソン株式会社 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置
US9505030B2 (en) 2014-04-18 2016-11-29 Butterfly Network, Inc. Ultrasonic transducers in complementary metal oxide semiconductor (CMOS) wafers and related apparatus and methods
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9987661B2 (en) 2015-12-02 2018-06-05 Butterfly Network, Inc. Biasing of capacitive micromachined ultrasonic transducers (CMUTs) and related apparatus and methods
TWI562224B (en) * 2016-01-30 2016-12-11 Univ Nat Tsing Hua Cmos-mems resonant transducer and method for fabricating the same
TWI594384B (zh) * 2016-02-26 2017-08-01 世界先進積體電路股份有限公司 半導體裝置結構
WO2017161220A1 (en) * 2016-03-17 2017-09-21 Cornell University Transmit-receive delay element apparatus, method, and applications
US10856840B2 (en) 2016-06-20 2020-12-08 Butterfly Network, Inc. Universal ultrasound device and related apparatus and methods
CA3026157A1 (en) * 2016-06-20 2017-12-28 Butterfly Network, Inc. Electrical contact arrangement for microfabricated ultrasonic transducer
US11712221B2 (en) 2016-06-20 2023-08-01 Bfly Operations, Inc. Universal ultrasound device and related apparatus and methods
CN105997146A (zh) * 2016-06-27 2016-10-12 麦克思商务咨询(深圳)有限公司 超声波传感器
US10381303B2 (en) 2016-07-01 2019-08-13 Vanguard International Semiconductor Corporation Semiconductor device structures
US9796582B1 (en) 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US10196261B2 (en) 2017-03-08 2019-02-05 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US10469846B2 (en) 2017-03-27 2019-11-05 Vave Health, Inc. Dynamic range compression of ultrasound images
US11531096B2 (en) 2017-03-23 2022-12-20 Vave Health, Inc. High performance handheld ultrasound
US11446003B2 (en) 2017-03-27 2022-09-20 Vave Health, Inc. High performance handheld ultrasound
US10856843B2 (en) 2017-03-23 2020-12-08 Vave Health, Inc. Flag table based beamforming in a handheld ultrasound device
WO2018236778A1 (en) 2017-06-20 2018-12-27 Butterfly Network, Inc. MULTI-STAGE TRANSMITTED AMPLIFIER (TIA) FOR AN ULTRASONIC DEVICE
JP2020524014A (ja) 2017-06-20 2020-08-13 バタフライ ネットワーク，インコーポレイテッド 超音波用途のための時間利得補償が内蔵された増幅器
CA3065214A1 (en) * 2017-06-20 2018-12-27 Butterfly Network, Inc. Analog to digital signal conversion in ultrasound device
AU2018289454A1 (en) * 2017-06-21 2019-12-05 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
CA3064279A1 (en) 2017-06-23 2018-12-27 Butterfly Network, Inc. Differential ultrasonic transducer element for ultrasound devices
JP7145892B2 (ja) 2017-06-30 2022-10-03 コーニンクレッカ フィリップス エヌ ヴェ 複数の離間されたセグメントに分離された基板を有する腔内超音波撮像装置、溝を有する腔内超音波撮像装置、及び製造する方法
US10966683B2 (en) * 2018-03-22 2021-04-06 Exo Imaging Inc. Integrated ultrasonic transducers
WO2019213449A2 (en) * 2018-05-03 2019-11-07 Butterfly Network, Inc. Ultrasound devices
EP3788798B1 (en) * 2018-05-03 2023-07-05 BFLY Operations, Inc. Ultrasonic transducers with pressure ports
AU2019297412A1 (en) 2018-07-06 2021-01-28 Butterfly Network, Inc. Methods and apparatuses for packaging an ultrasound-on-a-chip
EP3856679B1 (en) 2018-09-28 2024-05-01 BFLY Operations, Inc. Fabrication techniques and structures for gettering materials in ultrasonic transducer cavities
AU2019378878A1 (en) 2018-11-15 2021-06-03 Butterfly Network, Inc. Anti-stiction bottom cavity surface for micromachined ultrasonic transducer devices
WO2020176149A1 (en) * 2019-02-25 2020-09-03 Butterfly Network, Inc. Adaptive cavity thickness control for micromachined ultrasonic transducer devices
WO2020210470A1 (en) 2019-04-12 2020-10-15 Butterfly Network, Inc. Bottom electrode via structures for micromachined ultrasonic transducer devices
FR3097091B1 (fr) * 2019-06-07 2021-07-23 Commissariat Energie Atomique dispositif pourvu d’une pluralité de résonateurs présentant collectivement un facteur de qualité amélioré
US11383269B2 (en) 2019-06-10 2022-07-12 Bfly Operations, Inc. Curved micromachined ultrasonic transducer membranes
CN110510573B (zh) * 2019-08-30 2023-01-10 中国科学院深圳先进技术研究院 一种电容式微机械超声换能器及其制备方法和应用
WO2021062180A1 (en) 2019-09-27 2021-04-01 Butterfly Network, Inc. Methods and apparatuses for monitoring fetal heartbeat and uterine contraction signals
US11289377B2 (en) * 2019-10-01 2022-03-29 Qorvo Us, Inc. Semiconductor chip suitable for 2.5D and 3D packaging integration and methods of forming the same
US11365117B2 (en) * 2019-12-23 2022-06-21 Industrial Technology Research Institute MEMS device and manufacturing method of the same
US11939212B2 (en) * 2019-12-23 2024-03-26 Industrial Technology Research Institute MEMS device, manufacturing method of the same, and integrated MEMS module using the same
US11988640B2 (en) 2020-03-11 2024-05-21 Bfly Operations, Inc. Bottom electrode material stack for micromachined ultrasonic transducer devices
WO2021211822A1 (en) 2020-04-16 2021-10-21 Bfly Operations, Inc. Methods and circuitry for built-in self-testing of circuitry and/or transducers in ultrasound devices
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
US11808897B2 (en) 2020-10-05 2023-11-07 Bfly Operations, Inc. Methods and apparatuses for azimuthal summing of ultrasound data
CN112517361B (zh) * 2020-11-30 2022-06-03 国网山西省电力公司朔州供电公司 一种高灵敏多频段复合式空耦超声换能器及其制备方法
CN113993048B (zh) * 2021-10-18 2023-07-21 上海交通大学 超声换能器及其形成方法、控制方法
WO2024044853A1 (en) * 2022-08-30 2024-03-07 The University Of British Columbia Capacitive micromachined ultrasonic transducer arrays on printed circuit boards

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5286671A (en) 1993-05-07 1994-02-15 Kulite Semiconductor Products, Inc. Fusion bonding technique for use in fabricating semiconductor devices
US6645145B1 (en) 1998-11-19 2003-11-11 Siemens Medical Solutions Usa, Inc. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components
US6430109B1 (en) 1999-09-30 2002-08-06 The Board Of Trustees Of The Leland Stanford Junior University Array of capacitive micromachined ultrasonic transducer elements with through wafer via connections
US7541214B2 (en) 1999-12-15 2009-06-02 Chang-Feng Wan Micro-electro mechanical device made from mono-crystalline silicon and method of manufacture therefore
US6443901B1 (en) 2000-06-15 2002-09-03 Koninklijke Philips Electronics N.V. Capacitive micromachined ultrasonic transducers
US6694817B2 (en) 2001-08-21 2004-02-24 Georgia Tech Research Corporation Method and apparatus for the ultrasonic actuation of the cantilever of a probe-based instrument
US6779387B2 (en) 2001-08-21 2004-08-24 Georgia Tech Research Corporation Method and apparatus for the ultrasonic actuation of the cantilever of a probe-based instrument
US6795374B2 (en) 2001-09-07 2004-09-21 Siemens Medical Solutions Usa, Inc. Bias control of electrostatic transducers
US6659954B2 (en) 2001-12-19 2003-12-09 Koninklijke Philips Electronics Nv Micromachined ultrasound transducer and method for fabricating same
US7429495B2 (en) 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
US6958255B2 (en) 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
US6831394B2 (en) 2002-12-11 2004-12-14 General Electric Company Backing material for micromachined ultrasonic transducer devices
US7208727B2 (en) 2003-01-14 2007-04-24 Georgia Tech Research Corporation Electrospray systems and methods
US7312440B2 (en) 2003-01-14 2007-12-25 Georgia Tech Research Corporation Integrated micro fuel processor and flow delivery infrastructure
US6865140B2 (en) 2003-03-06 2005-03-08 General Electric Company Mosaic arrays using micromachined ultrasound transducers
US7313053B2 (en) 2003-03-06 2007-12-25 General Electric Company Method and apparatus for controlling scanning of mosaic sensor array
US7257051B2 (en) 2003-03-06 2007-08-14 General Electric Company Integrated interface electronics for reconfigurable sensor array
JP4294376B2 (ja) 2003-05-26 2009-07-08 オリンパス株式会社 超音波診断プローブ装置
US7081647B2 (en) * 2003-09-29 2006-07-25 Matsushita Electric Industrial Co., Ltd. Microelectromechanical system and method for fabricating the same
US7247246B2 (en) 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US20050121734A1 (en) * 2003-11-07 2005-06-09 Georgia Tech Research Corporation Combination catheter devices, methods, and systems
US7030536B2 (en) 2003-12-29 2006-04-18 General Electric Company Micromachined ultrasonic transducer cells having compliant support structure
US7125383B2 (en) 2003-12-30 2006-10-24 General Electric Company Method and apparatus for ultrasonic continuous, non-invasive blood pressure monitoring
US7285897B2 (en) 2003-12-31 2007-10-23 General Electric Company Curved micromachined ultrasonic transducer arrays and related methods of manufacture
US7052464B2 (en) 2004-01-01 2006-05-30 General Electric Company Alignment method for fabrication of integrated ultrasonic transducer array
US7104129B2 (en) 2004-02-02 2006-09-12 Invensense Inc. Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
WO2005077012A2 (en) 2004-02-06 2005-08-25 Georgia Tech Research Corporation Cmut devices and fabrication methods
WO2005084284A2 (en) 2004-02-27 2005-09-15 Georgia Tech Research Corporation Multiple element electrode cmut devices and fabrication methods
US7646133B2 (en) 2004-02-27 2010-01-12 Georgia Tech Research Corporation Asymmetric membrane cMUT devices and fabrication methods
US7612483B2 (en) 2004-02-27 2009-11-03 Georgia Tech Research Corporation Harmonic cMUT devices and fabrication methods
US7530952B2 (en) 2004-04-01 2009-05-12 The Board Of Trustees Of The Leland Stanford Junior University Capacitive ultrasonic transducers with isolation posts
JP4280198B2 (ja) 2004-04-30 2009-06-17 株式会社東芝 薄膜圧電共振器
US8658453B2 (en) * 2004-09-15 2014-02-25 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer
US8309428B2 (en) 2004-09-15 2012-11-13 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer
US7888709B2 (en) 2004-09-15 2011-02-15 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer and manufacturing method
US7489593B2 (en) 2004-11-30 2009-02-10 Vermon Electrostatic membranes for sensors, ultrasonic transducers incorporating such membranes, and manufacturing methods therefor
US7375420B2 (en) 2004-12-03 2008-05-20 General Electric Company Large area transducer array
US7518251B2 (en) 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
US7037746B1 (en) 2004-12-27 2006-05-02 General Electric Company Capacitive micromachined ultrasound transducer fabricated with epitaxial silicon membrane
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7250353B2 (en) 2005-03-29 2007-07-31 Invensense, Inc. Method and system of releasing a MEMS structure
US7704743B2 (en) 2005-03-30 2010-04-27 Georgia Tech Research Corporation Electrosonic cell manipulation device and method of use thereof
JP4885211B2 (ja) 2005-05-18 2012-02-29 コロ テクノロジーズ インコーポレイテッド 微細電子機械変換器
CN101223633A (zh) 2005-05-18 2008-07-16 科隆科技公司 穿过晶片的互连
US7637149B2 (en) 2005-06-17 2009-12-29 Georgia Tech Research Corporation Integrated displacement sensors for probe microscopy and force spectroscopy
WO2006134580A2 (en) 2005-06-17 2006-12-21 Kolo Technologies, Inc. Micro-electro-mechanical transducer having an insulation extension
WO2007015218A2 (en) 2005-08-03 2007-02-08 Kolo Technologies, Inc. Micro-electro-mechanical transducer having an optimized non-flat surface
US7880565B2 (en) 2005-08-03 2011-02-01 Kolo Technologies, Inc. Micro-electro-mechanical transducer having a surface plate
US7442637B2 (en) * 2005-08-15 2008-10-28 Chartered Semiconductor Manufacturing, Ltd Method for processing IC designs for different metal BEOL processes
US7878977B2 (en) 2005-09-30 2011-02-01 Siemens Medical Solutions Usa, Inc. Flexible ultrasound transducer array
US7441447B2 (en) 2005-10-07 2008-10-28 Georgia Tech Research Corporation Methods of imaging in probe microscopy
US7622848B2 (en) 2006-01-06 2009-11-24 General Electric Company Transducer assembly with z-axis interconnect
US20070180916A1 (en) 2006-02-09 2007-08-09 General Electric Company Capacitive micromachined ultrasound transducer and methods of making the same
JP2007210083A (ja) * 2006-02-13 2007-08-23 Hitachi Ltd Ｍｅｍｓ素子及びその製造方法
US7615834B2 (en) 2006-02-28 2009-11-10 The Board Of Trustees Of The Leland Stanford Junior University Capacitive micromachined ultrasonic transducer(CMUT) with varying thickness membrane
US7956510B2 (en) 2006-04-04 2011-06-07 Kolo Technologies, Inc. Modulation in micromachined ultrasonic transducers
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7451651B2 (en) 2006-12-11 2008-11-18 General Electric Company Modular sensor assembly and methods of fabricating the same
US7687976B2 (en) 2007-01-31 2010-03-30 General Electric Company Ultrasound imaging system
JP4885779B2 (ja) * 2007-03-29 2012-02-29 オリンパスメディカルシステムズ株式会社 静電容量型トランスデューサ装置及び体腔内超音波診断システム
US7892176B2 (en) 2007-05-02 2011-02-22 General Electric Company Monitoring or imaging system with interconnect structure for large area sensor array
US7829462B2 (en) * 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
US20080296708A1 (en) 2007-05-31 2008-12-04 General Electric Company Integrated sensor arrays and method for making and using such arrays
WO2009016606A2 (en) 2007-07-31 2009-02-05 Koninklijke Philips Electronics, N.V. Cmuts with a high-k dielectric
US8277380B2 (en) 2007-09-11 2012-10-02 Siemens Medical Solutions Usa, Inc. Piezoelectric and CMUT layered ultrasound transducer array
EP2207484B1 (en) 2007-09-17 2016-11-09 Koninklijke Philips N.V. Production of pre-collapsed capacitive micro-machined ultrasonic transducers and applications thereof
JP4569683B2 (ja) * 2007-10-16 2010-10-27 東芝ライテック株式会社 発光素子ランプ及び照明器具
US7745248B2 (en) 2007-10-18 2010-06-29 The Board Of Trustees Of The Leland Stanford Junior University Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
US7843022B2 (en) 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
US7786584B2 (en) 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
US8345513B2 (en) 2007-12-03 2013-01-01 Kolo Technologies, Inc. Stacked transducing devices
US8526271B2 (en) 2007-12-03 2013-09-03 Kolo Technologies, Inc. Capacitive micromachined ultrasonic transducer with voltage feedback
EP2218094A1 (en) 2007-12-03 2010-08-18 Kolo Technologies, Inc. Through-wafer interconnections in electrostatic transducer and array
US8483014B2 (en) 2007-12-03 2013-07-09 Kolo Technologies, Inc. Micromachined ultrasonic transducers
CN101874312B (zh) 2007-12-03 2014-06-11 科隆科技公司 微机械超声换能器中的可变工作电压
US8559274B2 (en) 2007-12-03 2013-10-15 Kolo Technologies, Inc. Dual-mode operation micromachined ultrasonic transducer
US7781238B2 (en) 2007-12-06 2010-08-24 Robert Gideon Wodnicki Methods of making and using integrated and testable sensor array
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US8592925B2 (en) * 2008-01-11 2013-11-26 Seiko Epson Corporation Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
KR100878454B1 (ko) * 2008-02-28 2009-01-13 (주)실리콘화일 신호처리블록을 구비하는 적층형 마이크로폰과 그 제조방법
AU2009243918A1 (en) 2008-05-07 2009-11-12 Signostics Limited Docking system for medical diagnostic scanning using a handheld device
WO2009149721A1 (de) 2008-06-09 2009-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Diodenbolometer und ein verfahren zur herstellung eines diodenbolometers
JP2009291514A (ja) 2008-06-09 2009-12-17 Canon Inc 静電容量型トランスデューサの製造方法、及び静電容量型トランスデューサ
US8796746B2 (en) 2008-07-08 2014-08-05 MCube Inc. Method and structure of monolithically integrated pressure sensor using IC foundry-compatible processes
US7812418B2 (en) 2008-07-29 2010-10-12 Fortemedia, Inc Chip-scaled MEMS microphone package
CN102281818B (zh) 2009-01-16 2013-11-06 株式会社日立医疗器械 超声波探头的制造方法以及超声波探头
GB2467776A (en) 2009-02-13 2010-08-18 Wolfson Microelectronics Plc Integrated MEMS transducer and circuitry
US8402831B2 (en) * 2009-03-05 2013-03-26 The Board Of Trustees Of The Leland Standford Junior University Monolithic integrated CMUTs fabricated by low-temperature wafer bonding
US8315125B2 (en) 2009-03-18 2012-11-20 Sonetics Ultrasound, Inc. System and method for biasing CMUT elements
JP5744002B2 (ja) 2009-03-26 2015-07-01 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） Ｃｍｕｔアレイ
EP2271129A1 (en) * 2009-07-02 2011-01-05 Nxp B.V. Transducer with resonant cavity
US8451693B2 (en) 2009-08-25 2013-05-28 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducer having compliant post structure
US8345508B2 (en) 2009-09-20 2013-01-01 General Electric Company Large area modular sensor array assembly and method for making the same
US8222065B1 (en) 2009-10-02 2012-07-17 National Semiconductor Corporation Method and system for forming a capacitive micromachined ultrasonic transducer
US8563345B2 (en) 2009-10-02 2013-10-22 National Semiconductor Corporated Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
US8241931B1 (en) 2009-10-19 2012-08-14 Analog Devices, Inc. Method of forming MEMS device with weakened substrate
JP5404335B2 (ja) 2009-11-17 2014-01-29 キヤノン株式会社 電気機械変換装置及びその作製方法
US8587078B2 (en) 2010-04-06 2013-11-19 United Microelectronics Corp. Integrated circuit and fabricating method thereof
US8471304B2 (en) * 2010-06-04 2013-06-25 Carnegie Mellon University Method, apparatus, and system for micromechanical gas chemical sensing capacitor
US8647279B2 (en) 2010-06-10 2014-02-11 Siemens Medical Solutions Usa, Inc. Volume mechanical transducer for medical diagnostic ultrasound
US8957564B1 (en) 2010-06-29 2015-02-17 Silicon Light Machines Corporation Microelectromechanical system megasonic transducer
JP5702966B2 (ja) 2010-08-02 2015-04-15 キヤノン株式会社 電気機械変換装置及びその作製方法
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8461655B2 (en) 2011-03-31 2013-06-11 Infineon Technologies Ag Micromechanical sound transducer having a membrane support with tapered surface
EP3689250B1 (en) 2011-10-17 2022-12-07 BFLY Operations, Inc. Transmissive imaging and related apparatus and methods
US20130096433A1 (en) * 2011-10-18 2013-04-18 The Regents Of The University Of Michigan System and Method for Unattended Monitoring of Blood Flow
KR101813183B1 (ko) * 2011-12-19 2017-12-29 삼성전자주식회사 초음파 변환기의 셀, 소자, 이를 포함하는 초음파 변환기 및 그 제조 방법
US20130161702A1 (en) 2011-12-25 2013-06-27 Kun-Lung Chen Integrated mems device
KR101894393B1 (ko) 2011-12-28 2018-09-04 삼성전자주식회사 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
KR101388141B1 (ko) * 2012-05-31 2014-04-23 전자부품연구원 Ｃｍｏｓ 회로가 집적된 마이크로폰 및 그 제조방법
US10217045B2 (en) * 2012-07-16 2019-02-26 Cornell University Computation devices and artificial neurons based on nanoelectromechanical systems
US8735199B2 (en) 2012-08-22 2014-05-27 Honeywell International Inc. Methods for fabricating MEMS structures by etching sacrificial features embedded in glass
US9533873B2 (en) 2013-02-05 2017-01-03 Butterfly Network, Inc. CMOS ultrasonic transducers and related apparatus and methods
CA2905040C (en) * 2013-03-15 2021-10-19 Butterfly Network, Inc. Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same
US9505030B2 (en) 2014-04-18 2016-11-29 Butterfly Network, Inc. Ultrasonic transducers in complementary metal oxide semiconductor (CMOS) wafers and related apparatus and methods
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US20160009544A1 (en) 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
AU2018289454A1 (en) 2017-06-21 2019-12-05 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections

Also Published As

Publication number Publication date
US9505030B2 (en) 2016-11-29
US20190164956A1 (en) 2019-05-30
TW201543649A (zh) 2015-11-16
JP2017516428A (ja) 2017-06-15
CA2946133A1 (en) 2015-10-22
US20180130795A1 (en) 2018-05-10
AU2015247484B2 (en) 2020-05-14
TWI708368B (zh) 2020-10-21
EP3132470A1 (en) 2017-02-22
WO2015161147A1 (en) 2015-10-22
US9899371B2 (en) 2018-02-20
KR102237662B1 (ko) 2021-04-09
TWI661534B (zh) 2019-06-01
US10707201B2 (en) 2020-07-07
KR20160143844A (ko) 2016-12-14
US20160379973A1 (en) 2016-12-29
EP3132470B1 (en) 2019-02-06
TW201921646A (zh) 2019-06-01
US20150298170A1 (en) 2015-10-22
US10177139B2 (en) 2019-01-08
CN106659464A (zh) 2017-05-10
CN106659464B (zh) 2020-03-20
AU2015247484A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
JP6636502B2 (ja) 相補型金属酸化膜半導体（ｃｍｏｓ）ウェーハにおける超音波トランスデューサ並びに関連装置及び方法
AU2018203942B2 (en) Complementary metal oxide semiconductor (CMOS) ultrasonic transducers and methods for forming the same
CN107181469B (zh) 薄膜体声波谐振器、半导体器件及其制造方法
JP6422991B2 (ja) Ｃｍｕｔデバイス及び製造方法
US8865500B2 (en) Method of fabricating a MEMS microphone with trenches serving as vent pattern

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6636502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees