CN107180895B - 发光器件及其制造方法 - Google Patents

发光器件及其制造方法 Download PDF

Info

Publication number
CN107180895B
CN107180895B CN201710048782.XA CN201710048782A CN107180895B CN 107180895 B CN107180895 B CN 107180895B CN 201710048782 A CN201710048782 A CN 201710048782A CN 107180895 B CN107180895 B CN 107180895B
Authority
CN
China
Prior art keywords
semiconductor layer
dopant
type semiconductor
layer
undoped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710048782.XA
Other languages
English (en)
Other versions
CN107180895A (zh
Inventor
玄在星
李东律
朴正圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107180895A publication Critical patent/CN107180895A/zh
Application granted granted Critical
Publication of CN107180895B publication Critical patent/CN107180895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

可以制造的发光器件包括：在衬底上的包括第一掺杂剂的n型半导体层、在n型半导体层上的有源层以及在有源层上的包括第二掺杂剂的p型半导体层。可以根据第一成层工艺和第二成层工艺中的至少一个来形成发光器件。第一成层工艺可以包括：根据离子注入工艺将第一掺杂剂注入n型半导体层，并且第二成层工艺可以包括根据离子注入工艺将第二掺杂剂注入p型半导体层中。形成包括离子注入的掺杂剂在内的半导体层可以包括在离子注入之后对半导体层进行热退火。p型半导体层可以包括浓度为约1×1017原子/cm3至约1×1018原子/cm3的镁‑氢(Mg‑H)复合物。

Description

发光器件及其制造方法
相关申请的交叉引用
本申请要求于2016年3月10日在韩国知识产权局提出的韩国专利申请No.10-2016-0029096的优先权，该申请的公开内容通过引用全部并入本文中。
技术领域
本发明构思涉及发光器件及其制造方法，更具体地，涉及包括多个III-V族半导体层的发光器件及其制造方法。
背景技术
由于发光二极管(LED)比常规光源具有更长的寿命和更低的功消，LED已被包括在各种产品(包括显示设备的照明装置和背光单元 (BLU))中。通常，LED包括多个III-V族半导体层，并由于电子和空穴之间的重新组合而发光。在一些情况下，难以形成具有高晶体质量的多个III-V族半导体层，因此，可能劣化LED的发光效率。
发明内容
本发明构思提供了具有高发光效率的发光器件。
本发明构思还提供了制造具有高发光效率的发光器件的方法。
根据本发明构思的一些示例实施例，制造发光器件的方法可以包括：根据第一成层工艺和第二成层工艺之一，在衬底上形成n型半导体层、有源层和p型半导体层。第一成层工艺可以包括：在衬底上形成包括离子注入的第一掺杂剂的n型半导体层，在n型半导体层上形成有源层，以及在有源层上形成包括第二掺杂剂的p型半导体层。第二成层工艺可以包括：在衬底上形成n型半导体层，所述n型半导体层包括第一掺杂剂；在n型半导体层上形成有源层；以及在有源层上形成p型半导体层，所述p型半导体层包括离子注入的第二掺杂剂。
根据本发明构思的一些示例实施例，提供了一种发光器件。所述器件可以包括衬底、在衬底上的n型半导体层、在n型半导体层上的有源层、和在有源层上的p型半导体层，其中所述n型半导体层包括第一掺杂剂，且所述p型半导体层包括第二掺杂剂。p型半导体层可以包括浓度为约1×1017原子/cm3至约1×1018原子/cm3的镁-氢(Mg-H) 复合物。
根据本发明构思的一些示例实施例，提供了一种发光器件。所述器件可以包括衬底、在衬底上的n型半导体层、在n型半导体层上的有源层、和在有源层上的p型半导体层，其中所述n型半导体层包括第一掺杂剂，且所述p型半导体层包括第二掺杂剂。p型半导体层中的第二掺杂剂的第一峰值浓度可以大于约1×1020原子/cm3。
根据一些示例实施例，制造发光器件的方法可以包括：在衬底上形成n型半导体层，所述n型半导体层包括第一掺杂剂；在n型半导体层上形成有源层；以及在有源层上形成p型半导体层，所述p型半导体层包括第二掺杂剂，所述第二掺杂剂在所述p型半导体层中具有峰值浓度且所述峰值浓度大于约1×1020原子/cm3。
根据一些示例实施例，制造发光器件的方法可以包括：在衬底上形成n型半导体层，所述n型半导体层包括离子注入的第一掺杂剂；在n型半导体层上形成有源层；以及在有源层上形成p型半导体层，所述p型半导体层包括离子注入的第二掺杂剂。
附图说明
根据接下来结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1是根据一些示例实施例的制造发光器件的方法的流程图；
图2A到图2E是根据一些示例实施例的制造发光器件的方法的顺序工艺操作的截面图；
图3是根据一些示例实施例的掺杂到n型半导体层中的第一掺杂剂的浓度分布的示意曲线图；
图4是根据一些示例实施例的制造发光器件的方法的流程图；
图5A到图5E是根据一些示例实施例的制造发光器件的方法的顺序工艺操作的截面图；
图6是根据一些示例实施例的掺杂到p型半导体层中的第二掺杂剂的浓度分布的示意曲线图；
图7是根据一些示例实施例的制造发光器件的方法的流程图；
图8A到图8G是根据一些示例实施例的制造发光器件的方法的顺序工艺操作的截面图；
图9是根据一些示例实施例的制造发光器件的方法的流程图；
图10A到图10C是根据一些示例实施例的制造发光器件的方法的顺序工艺操作的截面图；
图11是根据一些示例实施例的掺杂到p型半导体层中的第二掺杂剂的浓度分布的示意曲线图；
图12是根据一些示例实施例的制造发光器件的方法的流程图；
图13A到图13E是根据一些示例实施例的制造发光器件的方法的顺序工艺操作的截面图；
图14是根据一些示例实施例的掺杂到p型接触层中的第三掺杂剂的浓度分布的示意曲线图；
图15是根据一些示例实施例的制造发光器件的方法的流程图；
图16A到图16C是根据一些示例实施例的制造发光器件的方法的顺序工艺操作的截面图；
图17是根据一些示例实施例的发光器件的截面图；
图18A是根据一些示例实施例的发光器件的平面图；
图18B是沿图18A的I-I′线的截面图；
图19是根据一些示例实施例的发光器件的截面图；以及
图20是根据一些示例实施例的发光器件封装的截面图。
具体实施方式
现将在下文参照示出了本发明示例实施例的附图来更全面地描述发明构思。将在下文描述的发光器件和显示器件可以具有各种配置。本文中，将仅呈现发光器件和显示器件的一些元件，但是本发明构思不限于此。
图1是根据一些示例实施例的根据第一成层工艺制造发光器件的方法的流程图。
图2A到图2E是根据一些示例实施例的根据第一成层工艺制造发光器件100的方法的顺序工艺操作的截面图。
参照图1和图2A，在操作S12中，可以在衬底111上形成未掺杂的第一半导体层114U。
衬底111可以是绝缘衬底、导电衬底或半导体衬底。例如，衬底 111可以是蓝宝石(Al2O3)、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN。然而，衬底111的类型不限于此。
如图2A所示，可以在衬底111上形成缓冲层112。缓冲层112 可以用作中间层，该中间层被配置为抑制由于衬底111和未掺杂的第一半导体层114U之间的晶格常数的差异而产生晶体缺陷(例如，位错)。在一些示例实施例中，缓冲层112可以用作中间层，该中间层被配置为抑制由于在后续工艺期间在衬底111和要在衬底111上形成的半导体层之间的晶格常数的差异而产生应力，或者由于该应力在半导体层中产生裂纹或缺陷。
在一些示例实施例中，缓冲层112可以包括III-V族半导体材料，包括InxAlyGa1-x- yN(0≤x≤1，0≤y≤1)。例如，缓冲层112可以包括GaN、 AlN、AlGaN或InGaN。另外，缓冲层112可以包括ZrB2、HfB2、ZrN、 HfN或TiN。当必要时，缓冲层112可以包括含有上述材料的多个层或包括组份逐渐变化的渐变层。
在根据一些示例实施例的形成缓冲层112的工艺中，缓冲层112 可以通过在温度为约400℃至约800℃下使用金属有机化学气相沉积 (MOCVD)工艺而在衬底111上由GaN形成。
根据另一实施例的形成缓冲层112的工艺可以包括：通过在约 400℃至约800℃的温度下经由MOCVD工艺在衬底111上使用非晶 GaN来形成第一缓冲层(未示出)，执行退火工艺以将第一缓冲层改变为多晶结构，以及通过在约800℃至约1100℃的温度下在第一缓冲层上使用GaN来形成第二缓冲层(未示出)。在这种情况下，缓冲层 112可以包括依次堆叠在衬底111上的第一缓冲层和第二缓冲层。
根据另一实施例的形成缓冲层112的工艺可以包括：通过在约 400℃至约1300℃的温度下经由MOCVD工艺在衬底111上使用AlN 来形成第一缓冲层(未示出)，通过在第一缓冲层上使用AlxGa1-xN (0≤x≤1)来形成第二缓冲层(未示出)，以及通过在第二缓冲层上使用AlyGa1-yN(0≤y≤1)来形成第三缓冲层(未示出)。在这种情况下，缓冲层112可以包括依次堆叠在衬底111上的第一至第三缓冲层。
未掺杂的第一半导体层114U可以形成在缓冲层112上。
在一些示例实施例中，未掺杂的第一半导体层114U可以包括依次堆叠在缓冲层112上的第一半导体层114a和第二半导体层114b。第一半导体层114a和第二半导体层114b中的每一个可以包括未掺杂的III-V族半导体材料。III-V族半导体材料可以包括氮化镓(GaN)、氮化铟(InN)、AlxGa1-xN(0≤x≤1)、InxGa1-xN(0≤x≤1)、AlxInyGa1-x-yN (0≤x≤1，0≤y≤1，0≤x+y≤1)、AlxInyAs1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)、磷化镓(GaP)、磷化铟(InP)、AlxGa1-xP(0≤x≤1)、InxGa1-xP(0≤x≤1)、 InxAl1-xP(0≤x≤1)、GaxAs1-xP(0≤x≤1)、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1， 0≤x+y≤1)、GaxInyAs1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)、砷化镓(GaAs)、砷化铟(InAs)、AlxGa1-xAs(0≤x≤1)、AlxIn1-xAs(0≤x≤1)、InxGa1- xAs (0≤x≤1)、AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)和/或铟锑(InSb)。然而，包括在第一半导体层114a和第二半导体层114b中的材料不限于此。
在一些示例实施例中，可以通过在约800℃至约1100℃的温度下使用MOCVD工艺、金属有机气相外延(MOVPE)工艺、氢化物气相外延(HVPE)工艺或分子束外延(MBE)工艺，形成第一半导体层114a和第二半导体层114b。
例如，衬底111可以位于反应室中，包括含有III族材料的前驱物和含有V族材料的前驱物在内的反应气体可以在约800℃至约 1100℃的温度下被供应到反应室中，以在衬底111的顶面上生长GaN 材料层。因此，可以形成第一半导体层114a或第二半导体层114b。在一些示例实施例中，前驱物可以包括三甲基镓(TMG)、三乙基镓 (TEG)、三甲基铝(TMA)、三乙基铝(TEA)、三甲基铟(TMI)、三乙基铟(TEI)、乙基二甲基铟(EDMIn)、氨(NH3)和/或二甲基肼(DMHy)，但本发明构思不限于此。
在一些示例实施例中，第一半导体层114a和第二半导体层114b 中的每一个可以形成为约1μm至约5μm的厚度。如上所述，第一半导体层114a和第二半导体层114b可以包括未掺杂的III-V族半导体材料，且可以限制和/或防止在衬底111中的翘曲或弯曲，其中第一半导体层114a和第二半导体层114b形成在所述衬底111上。下面将参照图2E和图3详细描述与防止衬底111中的弯曲有关的特性。
参照图1和图2B，在操作S14中，可以将第一掺杂剂的离子注入P110未掺杂的第一半导体层114U中。
在一些示例实施例中，可以在未掺杂的第一半导体层114U的顶面上执行用于注入第一掺杂剂的第一离子注入工艺P110。第一掺杂剂可以被注入到未掺杂的第一半导体层114U中并用作用于向有源层 115提供电子的源(参照图2E)。
在一些示例实施例中，第一掺杂剂可以包括诸如硅(Si)或锗(Ge) 之类的n型掺杂剂。然而，第一掺杂剂的类型不限于此。
因为由于第一离子注入工艺P110而将第一掺杂剂注入到未掺杂的第一半导体层114U中，未掺杂的第一半导体层114U中的第一掺杂剂的浓度可以沿着第一方向(图2B中的Z方向)具有高斯分布，其中所述第一方向垂直于衬底111的顶面。本文中，高斯分布(或正态分布)可以在位于第一方向上的第一垂直位置VP-1(参照图3)中具有单个峰(即，第一峰值浓度CP-1(参照图3))。
在一些示例实施例中，第一掺杂剂可以具有例如大于约1×1018原子/cm3的第一峰值浓度CP-1。例如，第一掺杂剂可以具有例如约5×1018原子/cm3的第一峰值浓度CP-1，或例如约1×1019原子/cm3的第一峰值浓度CP-1。然而，根据本发明构思的第一掺杂剂的第一峰值浓度CP-1 不限于此。
在一些示例实施例中，未掺杂的第一半导体层114U中的第一垂直位置VP-1可以根据第一离子注入工艺P110的离子注入能量和/或离子注入角度而变化。例如，通过调整第一离子注入工艺P110的离子注入能量，第一垂直位置VP-1可以位于第一半导体层114a中或位于第二半导体层114b中。例如，通过调整第一离子注入工艺P110的离子注入角度，第一垂直位置VP-1可以位于第二半导体层114b的顶面附近。然而，本发明构思不限于此。
参照图1和图2C，在操作S16中，可以对第一半导体层114U(参照图2B)进行热退火，以便形成n型半导体层114N。
在一些示例实施例中，可以在衬底111上执行第一热退火工艺 P120，其中在所述衬底111上，已将第一掺杂剂注入到未掺杂的第一半导体层114U中。由于第一热退火工艺P120，可以提供足够的能量，以便将注入未掺杂的第一半导体层114U中的第一掺杂剂重新布置或扩散到未掺杂的第一半导体层114U的替换位置中。此外，由于第一热退火工艺P120，可以矫正在第一离子注入工艺P110期间施加到未掺杂的第一半导体层114U的表面和内部的损伤。
在一些示例实施例中，可以在约1000℃至约1200℃的温度下，在氢气气氛中执行第一热退火工艺P120。然而，第一热退火工艺P120 的温度和气氛不限于此。
参照图1和图2D，在操作S20中，可以在n型半导体层114N上形成有源层115。
在一些示例实施例中，有源层115可以具有通过交替地堆叠量子阱层和量子势垒层而形成的多量子阱(MQW)结构。例如，量子阱层和量子势垒层可以包括具有不同组份的InxAlyGa1-x-yN(0≤x≤1，0≤y≤1 且0≤x+y≤1)。在实施例中，量子阱层可以包括InxGa1-xN(0＜x≤1)，且量子势垒层可以包括GaN或AlGaN。量子阱层和量子势垒层中的每一个可以具有约1nm至约50nm的厚度。有源层115不限于MQW 结构，且可以具有单个量子阱(SQW)结构。
在一些示例实施例中，可以在约700℃至约1100℃的温度下通过使用MOCVD工艺、MOVPE工艺、HVPE工艺或MBE工艺来形成有源层115。
此后，在操作S30中，可以在有源层115上形成p型半导体层116P。
在一些示例实施例中，p型半导体层116P可以包括其中掺杂有第二掺杂剂的III-V族半导体材料。III-V族半导体材料可以包括GaN、 InN、AlxGa1-xN(0≤x≤1)、InxGa1-xN(0≤x≤1)、AlxInyGa1-x-yN(0≤x≤1， 0≤y≤1，0≤x+y≤1)、AlxInyAs1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)、磷化镓 (GaP)、磷化铟(InP)、AlxGa1-xP(0≤x≤1)、InxGa1-xP(0≤x≤1)、InxAl1-xP(0≤x≤1)、GaxAs1-xP(0≤x≤1)、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)、GaxInyAs1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)、镓砷化物(GaAs)、砷化铟 (InAs)、AlxGa1-xAs(0≤x≤1)、AlxIn1-xAs(0≤x≤1)、InxGa1-xAs(0≤x≤1)、 AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)和/或铟锑(InSb)。然而，包括在p型半导体层116P中的材料不限于上述材料。
在一些示例实施例中，第二掺杂剂可以包括诸如镁(Mg)、铍 (Be)、锌(Zn)、镉(Cd)、钡(Ba)或钙(Ca)之类的p型掺杂剂。然而，第二掺杂剂的类型不限于此。
在一些示例实施例中，可以通过在约800℃至约1100℃的温度下使用MOCVD工艺、MOVPE工艺、HVPE工艺或MBE工艺来形成p 型半导体层116P。第二掺杂剂可以在p型半导体层116P的形成期间现场掺杂。例如，在将衬底放置在反应室中之后，可以将包含镓(Ga) 的源气体、包括氮(N)的源气体和包括镁(Mg)的源气体供应到反应室中，使得可以在衬底上生长部分掺杂有镁(Mg)的GaN层。包括镁的源气体可以是MgCp2或(MeCp)2Mg，但是本发明构思不限于此。
如图2D所示，p型半导体层116P可以包括依次形成在有源层115 上的第三半导体层116a和第四半导体层116b。
在一些示例实施例中，第三半导体层116a可以是电子阻挡层 EBL，且第四半导体层116b可以是其中略微掺杂有第二掺杂剂的p型半导体层。
在一些示例实施例中，第三半导体层116a可以具有约5nm至约 100nm的厚度，且包括具有分别不同组份的多个InxAlyGa1-x-yN层的堆叠结构或单个AlyGa1-yN层。在另一实施例中，第三半导体层116a可以具有通过交替且重复地定位AlyGa1-yN层和GaN层而形成的超晶格结构。第三半导体层116a的能带带隙Eg可以随着远离有源层115而减小。第三半导体层116a可以用作被配置为限制和/或防止从有源层 115发射电子的阻挡层，从而改善发光器件100的载流子注入效率。
然而，p型半导体层116P的结构不限于上述结构。与图2D中所示不同，p型半导体层116P可以具有单层结构。
此后，可以在p型半导体层116P上形成p型接触层116c。p型接触层116c可以是其中重掺杂有第二掺杂剂的p型半导体层。
在一些示例实施例中，可以通过在约800℃至约1100℃的温度下使用MOCVD工艺、MOVPE工艺、HVPE工艺或MBE工艺来形成p 型接触层116c。第二掺杂剂可以在p型接触层116c的形成期间现场掺杂。
参照图2E，可以对包括n型半导体层114N、有源层115、p型半导体层116P和p型接触层116c在内的半导体层堆叠结构执行台面蚀刻工艺，以暴露n型半导体层114N的表面。随后，可以在p型接触层116c上形成欧姆接触层118，且可以分别在n型半导体层114N和欧姆接触层118的暴露表面上形成第一电极119a和第二电极119b，从而完成发光器件100的制造。
第一电极119a可以包括但不限于银(Ag)、镍(Ni)、铝(Al)、铬(Cr)、铑(Rh)、钯(Pd)、铱(Ir)、钌(Ru)、镁(Mg)、锌(Zn)、铂(Pt)和/或金(Au)，并且采用单层或包括至少两层的多层结构。可以在第一电极119a上进一步设置焊盘电极层。焊盘电极层可以包括 Au、Ni和Sn中的至少一种。
可以根据芯片结构而多样化地实现欧姆接触层118。例如，在芯片倒装结构中，欧姆接触层118可以包括诸如银(Ag)、金(Au)或铝(A1)之类的金属，或诸如氧化铟锡(ITO)、氧化锌铟(ZIO)或氧化镓铟(GIO)之类的透明导电氧化物。在反向布置的结构中，欧姆接触层118可以包括透射电极。透射电极可以是透明导电氧化物 (TCO)层或氮化物层中的任一种。例如，透射电极可以包括选自由氧化铟锡(ITO)、掺锌的氧化铟锡(ZITO)、氧化锌铟(ZIO)、氧化镓铟(GIO)、锌锡氧化锌(ZTO)、掺氟氧化锡(FTO)、掺铝氧化锌 (AZO)、掺镓氧化锌(GZO)、In4Sn3O12和氧化锌镁(Zn1-xMgxO， 0≤x≤1)组成的组中的至少一个。当必要时，欧姆接触层118可以包括石墨烯。第二电极119b可以包括铝(Al)、金(Au)、铬(Cr)、镍 (Ni)、钛(Ti)和锡(Sn)中的至少一种。
通常，可以通过生长III-V族半导体层来形成n型半导体层114N，其中在所述III-V族半导体层中，通过使用MOCVD工艺，以期望的 (和/或可选地，预定的)浓度现场掺杂n型掺杂剂。例如，在将衬底放置在反应室中之后，可以将包含镓(Ga)的源气体、包括氮(N) 的源气体和包括硅(Si)的源气体供应到反应室中，使得可以在衬底上生长部分掺杂有硅的氮化镓(GaN)层。
当将硅掺杂到GaN层的晶格中的替换位置时，可以将电子提供到 GaN层中。然而，当增加硅的现场掺杂含量以增加在n型半导体层中的电子的浓度时，可能使n型半导体层的晶体质量劣化。例如，可能发生穿透位错(threading dislocation)。因此，可能降低发光器件100 的光学效率，并且可能产生漏电流。
此外，当增加硅的现场掺杂含量以增加n型半导体层中的电子的浓度时，可能在衬底中发生弯曲。因此，衬底的整个区域可能具有不均匀的温度分布，和/或形成在衬底上的有源层可能具有不均匀的组份分布和不均匀的晶体质量分布。
然而，根据如上所述的制造发光器件100的方法，可以通过使用第一离子注入工艺P110将第一掺杂剂注入到未掺杂的第一半导体层 114U，且可以执行第一热退火工艺P120以便在替换位置中重新布置第一掺杂剂，使得可以形成n型半导体层114N。因此，与包括现场掺杂第一掺杂剂的工艺在内的制造n型半导体层的典型方法不同，可以限制和/或防止n型半导体层的晶体质量的劣化。另外，与包括现场掺杂第一掺杂剂的工艺在内的制造p型半导体层的典型方法不同，可以限制和/或防止在衬底中的弯曲，使得可以将具有均匀组份和均匀晶体质量的有源层115形成在在衬底111的整个区域上。因此，n型半导体层114N可以具有高的杂剂含量和良好的晶体质量，且包括n型半导体层114N的发光器件100可以具有高发光效率。
此后，将参照图3描述参照图1和图2E描述的发光器件100中的第一掺杂剂的浓度分布。
图3是根据一些示例实施例的掺杂到n型半导体层114N中的第一掺杂剂的浓度分布的示意曲线图。图3示出了在实施例31中的n 型半导体层114N中的第一掺杂剂相对于沿着Z方向(例如，“第一方向”)的垂直位置的浓度分布，在实施例31中使用参照图1到图2E 描述的方法。为了进行比较，图3还示出了在比较例32中的n型半导体层中的第一掺杂剂的虚线浓度分布，在比较例32中使用典型的现场掺杂工艺。
在实施例31中，包括在n型半导体层114N中的第一掺杂剂的浓度分布可以具有高斯分布。如图3所示，实施例31中获得的第一掺杂剂的浓度分布可以沿着Z方向在n型半导体层114N内的第一垂直位置VP-1中具有单个峰值(即，第一峰值浓度CP-1)。
第一峰值浓度CP-1可以大于约1×1018原子/cm3。例如，第一峰值浓度CP-1可以是例如大于约5×1018原子/cm3或大于约1×1019原子 /cm3。尽管图3示出了第一峰值浓度CP-1大于约1×1019原子/cm3的示例，但是本发明构思不限于此。
第一垂直位置VP-1可以在n型半导体层114N中具有可变的值。例如，如图3所示，第一垂直位置VP-1可以位于第二半导体层114b 和第一半导体层114a之间的界面附近的第二半导体层114b中。在一些示例实施例中，第一垂直位置VP-1可以在第二半导体层114b中位于第二半导体层114b和有源层115之间的界面附近。在一些示例实施例中，第一垂直位置VP-1可以位于第一半导体层114a中。
根据比较例32，包括在n型半导体层中的第一掺杂剂的浓度分布可以具有大致平坦的分布。根据比较例32的第一掺杂剂的浓度分布可以具有第一平坦浓度CF-1。第一平坦浓度CF-1可以低于约1×1019原子/cm3，例如，低于约5×1018原子/cm3。
如上所述，为了增加n型半导体层中的电子的浓度，可能需要增加第一掺杂剂的掺杂含量。然而，当第一掺杂剂(例如，硅(Si))的现场掺杂含量增加时，可能随着掺杂含量的增加，在现场掺杂期间在垂直于衬底的顶面的方向上发生衬底弯曲的程度也增加。随着衬底弯曲逐渐恶化(即，随着衬底的曲率半径减小)，在现场掺杂工艺期间可能会增加衬底的温度偏差。具体地，形成在n型半导体层上的有源层可以包括含有铟的III-V族半导体材料，且铟在高温下可能非常脆弱。因此，温度的温度偏差可以增加包含在有源层中的铟的组份偏差或有源层的晶体质量的偏差。有源层的组份偏差和晶体质量组成可以导致显著降低发光器件的光学效率。因此，在现场掺杂工艺期间掺杂的第一掺杂剂的掺杂含量可以限于第一平坦浓度CF-1。根据比较例32，n 型半导体层可以在其整个垂直位置上包括相对较低含量的第一掺杂剂。
然而，根据参照图1至图2E描述的方法，在形成未掺杂的第一半导体层114U之后，可以通过使用第一离子注入工艺P110和后续的第一热退火工艺P120来形成n型半导体层114N。因此，根据实施例 31，在第一离子注入工艺P110期间注入的第一掺杂剂可以具有相对高的第一峰值浓度CP-1。例如，第一峰值浓度CP-1可以大于约5×1018原子/cm3，例如，大于约1×1019原子/cm3。根据比较例32，第一峰值浓度CP-1的值可以远大于第一平坦浓度CF-1。因此，掺杂到n型半导体层114N中的第一掺杂剂的含量可以明显增加，从而改善发光器件的发光效率。此外，可以限制和/或防止衬底弯曲或由于衬底弯曲而引起的有源层的晶体质量的偏差，其中在现场掺杂工艺期间可以发生衬底弯曲。
此外，具有第一峰值浓度CP-1的第一垂直位置VP-1可以根据发光器件的类型和结构、n型半导体层114N的堆叠结构和载流子从n 型半导体层114N到有源层115的注入效率而变化。因此，可以提高用于实现具有高发光效率的发光器件的灵活性。
总言之，在通过使用参照图1到图2E描述的方法制造的发光器件100中，n型半导体层114N可以包括含量高并具有良好晶体质量的第一掺杂剂，且包括n型半导体层114N的发光器件100可以具有高发光效率。
图4是根据一些示例实施例的根据第二成层工艺制造发光器件的方法的流程图。
图5A到图5E是根据一些示例实施例的根据第二成层工艺制造发光器件100A的方法的顺序工艺操作的截面图。在图5A至图5E中，相同的附图标记用于表示与图1至图3中的相同元件。
参照图4和图5A，在操作S10A中，可以在衬底111上形成n型半导体层114NA。
在一些示例实施例中，缓冲层112可以形成在衬底111上，且n 型半导体层114NA可以形成在缓冲层112上。缓冲层112可以具有与参照图2A描述的缓冲层112类似的特性。
在一些示例实施例中，n型半导体层114NA可以包括其中掺杂有第一掺杂剂的III-V族半导体材料。III-V族半导体材料可以具有与参照图2A描述的III-V族半导体材料类似的特性。第一掺杂剂可以是硅 (Si)或锗(Ge)。
在一些示例实施例中，可以通过在约1000℃至约1200℃的温度下使用MOCVD工艺、MOVPE工艺、HVPE工艺或MBE工艺，来形成n型半导体层114NA。第一掺杂剂可以在n型半导体层114NA的形成期间现场掺杂。例如，在将衬底置于反应室中之后，可以将含镓 (Ga)的源气体、含氮(N)的源气体和含硅(Si)的源气体供应到反应室，使得可以在衬底上生长部分掺杂有硅(Si)的氮化镓(GaN) 层。含硅的源气体可以是单硅烷(SiH4)或乙硅烷(Si2H6)，但本发明构思不限于此。
参照图4和图5B，在操作S20A中，可以在n型半导体层114NA 上形成有源层115。有源层115可以具有与参照图2D描述的有源层 115的特性类似的特性。
此后，在操作S32A中，可以在有源层115上形成未掺杂的第二半导体层116U。
在一些示例实施例中，未掺杂的第二半导体层116U可以包括依次堆叠在有源层115上的第三半导体层116a和第四半导体层116b。第三半导体层116a和第四半导体层116b可以包括未掺杂的III-V族半导体材料。III-V族半导体材料可以包括GaN、InN、AlxGa1-xN(0≤x≤1)、 InxGa1-xN(0≤x≤1)、AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)、AlxInyAs1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)、磷化镓(GaP)、磷化铟(InP)、 AlxGa1-xP(0≤x≤1)、InxGa1-xP(0≤x≤1)、InxAl1-xP(0≤x≤1)、GaxAs1-xP (0≤x≤1)、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)、GaxInyAs1-x-yP (0≤x≤1，0≤y≤1，0≤x+y≤1)、镓砷化物(GaAs)、砷化铟(InAs)、 AlxGa1-xAs(0≤x≤1)、AlxIn1-xAs(0≤x≤1)、InxGa1-xAs(0≤x≤1)、AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)和/或铟锑(InSb)。然而，包括在第三半导体层116a和第四半导体层116b中的材料不限于上述材料。
参照图4和图5C，在操作S34A中，可以将第二掺杂剂的离子注入未掺杂的第二半导体层116U。
在一些示例实施例中，可以在未掺杂的第二半导体层116U的顶面上执行用于注入第二掺杂剂的第二离子注入工艺P130。第二掺杂剂可以被注入到未掺杂的第二半导体层116U中并用作用于向有源层 115提供空穴的源。
在一些示例实施例中，第二掺杂剂可以包括诸如镁(Mg)、铍 (Be)、锌(Zn)、镉(Cd)、钡(Ba)或钙(Ca)之类的p型掺杂剂。然而，第二掺杂剂的类型不限于此。
因为由于第二离子注入工艺P130而将第二掺杂剂注入到未掺杂的第二半导体层116U中，因此未掺杂的第二半导体层116U中的第二掺杂剂的浓度可以在(“沿着”)第一方向(图5C中的Z方向)具有高斯分布，其中所述第一方向垂直于衬底111的顶面。本文中，高斯分布(或正态分布)可以沿着第一方向在未掺杂的第二半导体层116U 内的第二垂直位置VP-2(参照图6)中具有单个峰(即，第二峰值浓度CP-2(参照图6))。
在一些示例实施例中，第二掺杂剂可以具有例如大于约1×1019原子/cm3的第二峰值浓度CP-2。例如，第二掺杂剂可以具有大于约5×1019原子/cm3的第二峰值浓度CP-2或具有大于约1×1020原子/cm3的第二峰值浓度CP-2。然而，根据本发明构思的第二掺杂剂的第二峰值浓度 CP-2不限于此。
在一些示例实施例中，第二垂直位置VP-2可以根据第二离子注入工艺P130在未掺杂的第二半导体层116U中的离子注入能量和/或离子注入角度而变化。例如，通过调整第二离子注入工艺P130的离子注入能量，第二垂直位置VP-2可以在第四半导体层116b中位于第四半导体层116b和第三半导体层116a之间的界面附近。在一些示例实施例中，第二垂直位置VP-2可以位于第四半导体层116b的顶面的附近。例如，通过调整第二离子注入工艺P130的离子注入角度，第二垂直位置VP-2可以位于第四半导体层116b的顶面附近。然而，本发明构思不限于此。
参照图4和图5D，在操作S36A中，可以对第二半导体层116U (参照图5C)进行热退火，以形成p型半导体层116PA。
在一些示例实施例中，可以在其中注入有第二掺杂剂的第二半导体层116U上执行第二热退火工艺P140。由于第二热退火工艺P140，可以提供用于在未掺杂的第二半导体层116U中重新布置注入到未掺杂的第二半导体层116U中的第二掺杂剂的足够能量。此外，由于第二热退火工艺P140，可以矫正在第二离子注入工艺P130期间施加到未掺杂的第二半导体层116U的表面和内部的损伤。
在一些示例实施例中，可以在约800℃至约1100℃的温度下在氮气气氛中执行第二热退火工艺P140。当在过低的温度下执行第二热退火工艺P140时，第二掺杂剂可能不会重新布置在未掺杂的第二半导体层116U的晶格内的替换位置中。当在过高的温度下执行第二热退火工艺P140时，可能对位于未掺杂的第二半导体层116U下方的有源层115造成高温损伤，或者第二掺杂剂可能扩散到位于未掺杂的第二半导体层116U下方的有源层115中。因此，有源层115的发光效率可能会降低。然而，第二热退火工艺P140的温度和气氛不限于此。
如图5D所示，p型半导体层116PA可以包括依次堆叠在有源层 115上的第三半导体层116a和第四半导体层116b。第三半导体层116a 和第四半导体层116b中的每一个可以包括其中掺杂有第二掺杂剂的III-V族半导体材料。在一些示例实施例中，第三半导体层116a可以是电子阻挡层(EBL)。第四半导体层116b可以是掺杂有第二掺杂剂的p型半导体层。p型半导体层116PA中的第二掺杂剂的浓度分布可以在垂直于衬底111的顶面的第一方向(图5D中的Z方向)上具有高斯分布。
在一些示例实施例中，p型半导体层116PA可以包含相对较低浓度的Mg-H复合物。例如，当注入到p型半导体层116PA中的第二掺杂剂包含Mg时，p型半导体层116PA可以包含浓度为约1×1017原子 /cm3至约5×1018原子/cm3的Mg-H复合物。在一些实施例中，p型半导体层116PA可以包含浓度为约1×1017原子/cm3至约1×1018原子/cm3的Mg-H复合物。通常，当在形成p型半导体层116PA的工艺期间通过使用现场掺杂工艺来掺杂Mg掺杂剂时，通过作为氮(N)前驱物的氨(NH3)气的热解而产生的氢(H)原子可以与Mg结合形成Mg-H 复合物。当Mg-H复合物以例如约1×1019原子/cm3至约5×1020原子/cm3的高浓度被包含在p型半导体层116PA中时，可能降低空穴激活的程度(或空穴产生效率)，因此，可能降低发光器件的发光效率。然而，在实施例中，当p型半导体层116PA包含相对较低浓度的Mg-H复合物时，可以改善空穴激活的程度。
随后，参照图5E，可以在p型半导体层116PA上形成p型接触层116c。p型接触层116c可以包括其中掺杂有第二掺杂剂的III-V族半导体材料。在一些示例实施例中，可以通过在约800℃至约1100℃的温度下使用MOCVD工艺、MOVPE工艺、HVPE工艺或MBE工艺形成p型接触层116c。第二掺杂剂可以在p型接触层116c的形成期间现场掺杂。
p型接触层116c可以是为p型半导体层116PA和外部电极之间的可靠电学接触而设置的中间层。掺杂到p型接触层116c中的第二掺杂剂可以具有相对高的浓度。例如，掺杂到p型接触层116c中的第二掺杂剂的浓度可以是例如约1×1020原子/cm3。然而，掺杂到p型接触层 116c中的第二掺杂剂的浓度不限于此。
随后，可以对包括n型半导体层114NA、有源层115、p型半导体层116PA和p型接触层116c的半导体层堆叠结构执行台面蚀刻工艺，以暴露n型半导体层114NA的表面。随后，可以在p型接触层 116c上形成欧姆接触层118，且可以分别在n型半导体层114N和欧姆接触层118的暴露表面上形成第一电极119a和第二电极119b，从而完成发光器件100A的制造。
通常，可以通过生长III-V族半导体层来形成p型半导体层116PA，其中在所述III-V族半导体层中，通过使用MOCVD工艺，以期望的 (和/或可选地，预定的)浓度现场掺杂p型半导体层。例如，在将衬底放置在反应室中之后，可以将包含镓(Ga)的源气体、包括氮(N)的源气体和包括镁(Mg)的源气体供应到反应室中，使得可以在衬底上生长部分掺杂有Mg的GaN层。
当将Mg掺杂到GaN层的晶格中的替换位置时，可以在GaN层中提供空穴。然而，掺杂到GaN层中的大部分Mg掺杂剂可能不占据替换位置，而是位于间隙位置(interstitialsites)。例如，仅若干％的 Mg掺杂剂可以位于替换位置中。也就是说，Mg掺杂剂可以具有非常低程度的空穴激活。当增加Mg掺杂剂的现场掺杂含量以弥补Mg掺杂剂的较低程度的空穴激活时，没有位于替换位置中的其余Mg原子可以聚集形成Mg晶粒或Mg小丘(hillocks)。因此，Mg晶粒或Mg 小丘可以用作GaN层中的部分缺陷区域。换句话说，当Mg掺杂剂的现场掺杂含量增加时，p型半导体层的晶体质量可能劣化，因此，可能降低发光器件的发光效率。
此外，当在形成p型半导体层的工艺期间通过使用现场掺杂工艺来掺杂Mg掺杂剂时，由作为N前驱物的NH3气体的热解而产生的H 原子可以与Mg结合形成Mg-H复合物。当Mg-H复合物包含在GaN 层中时，可能降低空穴激活的程度(或空穴产生效率)，因此，可能降低发光器件的发光效率。
然而，在上述制造发光器件100A的方法中，可以通过使用第二离子注入工艺P130将第二掺杂剂注入到未掺杂的第二半导体层116U 中，并且可以执行第二热退火工艺P140以便在替换位置中重新布置第二掺杂剂，使得可以形成p型半导体层114PA。因此，与包括现场掺杂第二掺杂剂的工艺在内的制造p型半导体层的典型方法不同，可以限制和/或防止p型半导体层的晶体质量的劣化(例如，Mg小丘的发生)。此外，与包括现场掺杂第二掺杂剂的工艺在内的制造p型半导体层的典型方法不同，可以限制和/或防止Mg-H复合物的形成，使得可以改善p型半导体层114PA的空穴激活的程度。因此，p型半导体层114NA可以具有高掺杂剂含量和良好的晶体质量，且包括p型半导体层114PA的发光器件100A可以具有高发光效率。
下文中，将参照图6描述参照图4到图5E描述的发光器件100A 中的第二掺杂剂的浓度分布。
图6是根据一些示例实施例的掺杂到p型半导体层116PA中的第二掺杂剂的浓度分布的示意曲线图。图6示出了在实施例33中的p 型半导体层116PA中的第二掺杂剂相对于沿着Z方向的垂直位置的浓度分布，在实施例33中使用参照图4到图5E 描述的方法。为了进行比较，图6还示出了在比较例34中的p型半导体层中的第二掺杂剂的虚线浓度分布，在比较例32中使用典型的现场掺杂工艺。另外，为了进行比较，图6示出了铝(Al)原子和铟(In)原子的浓度分布。
在实施例33中，包括在p型半导体层116PA中的第二掺杂剂的浓度分布可以具有高斯分布。如图6所示，根据实施例33的第二掺杂剂的浓度分布可以在第二垂直位置VP-2中具有单个峰值(即，第二峰值浓度CP-2)。
第二峰值浓度CP-2可以大于约1×1019原子/cm3。例如，第二峰值浓度CP-2可以大于约5×1019原子/cm3或约1×1020原子/cm3。图6 示出了第二峰值浓度CP-2大于约2×1020原子/cm3的示例，但是本发明构思不限于此。
第二垂直位置VP-2在p型半导体层116PA中可以具有可变的值。例如，如图6所示，第二垂直位置VP-2可以在第四半导体层116b中位于第四半导体层116b和第三半导体层116a之间的界面附近。在一些示例实施例中，第二垂直位置VP-2可以位于第四半导体层116b和 p型接触层116c之间的界面附近的第四半导体层116b中。
在比较例34中，p型半导体层(例如，第四半导体层116b)中的第二掺杂剂的浓度分布可以在其整个垂直位置上具有均匀分布。比较例34中的第二掺杂剂的浓度分布可以具有第二平坦浓度CF-2。第二平坦浓度CF-2可以大于约1×1017原子/cm3并且小于1×1020原子 /cm3。例如，第二平坦浓度CF-2可以大于约1×1018原子/cm3并且小于约5×1019原子/cm3。
如图6所示，根据实施例33的第二掺杂剂的第二峰值浓度CP-2 可以远大于根据比较例34的第二掺杂剂的第二平坦浓度CF-2。
如上所述，根据比较例34，当增加Mg掺杂剂的现场掺杂含量时，可以在p型半导体层中形成部分晶体缺陷(例如，Mg小丘)。因此，在现场掺杂工艺期间掺杂的第二掺杂剂的掺杂含量可能会限于第二平坦浓度CF-2。因此，在比较例34中，p型半导体层可以在其整个垂直位置以相对较低的含量包括第二掺杂剂。
然而，在参照图4至图5E描述的方法中，在形成未掺杂的第二半导体层116U之后，可以通过第二离子注入工艺P130和后续的第二热退火工艺P140形成p型半导体层116PA。因此，在实施例33中，在第二离子注入工艺P130期间注入的第二掺杂剂可以具有相对高的第二峰值浓度CP-2。第二掺杂剂的第二峰值浓度CP-2可以远大于根据比较例34的第二平坦浓度CF-2。因此，可以显着增加掺杂到p型半导体层116PA中的第二掺杂剂的含量，从而提高发光器件100A的发光效率。
此外，具有第二峰值浓度CP-2的第二垂直位置VP-2可以根据发光器件的类型和结构、p型半导体层116PA的堆叠结构和载流子从p 型半导体层116PA到有源层115的注入效率而变化。因此，可以提高用于实现具有高发光效率的发光器件的灵活性。
总言之，在通过使用参照图4到图5E描述的方法制造的发光器件100A中，p型半导体层116PA可以包括含量高并具有良好晶体质量的第二掺杂剂，且包括p型半导体层116PA的发光器件100A可以具有高发光效率。
图7是根据一些示例实施例的根据第一和第二成层工艺制造发光器件的方法的流程图。
图8A至图8G是根据一些示例实施例的根据第一和第二成层工艺制造发光器件100B的方法的顺序工艺操作的截面图。在图8A至图 8G中，相同的附图标记用于表示与图1至图6相同的元件。
参照图7和图8A，在操作S12中，可以在衬底111上形成未掺杂的第一半导体层114U。
在一些示例实施例中，缓冲层112可以形成在衬底111上，且未掺杂的第一半导体层114U可以形成在缓冲层112上。缓冲层112和未掺杂的第一半导体层114U可以具有与参照图2A描述的缓冲层112 和未掺杂的第一半导体层114U类似的特性。
参照图7和图8B，在操作S14中，可以将第一掺杂剂的离子注入到未掺杂的第一半导体层114U中。
在一些示例实施例中，可以在未掺杂的第一半导体层114U的顶面上执行用于注入第一掺杂剂的第一离子注入工艺P110。第一掺杂剂和第一离子注入工艺P110可以具有与参照图2B描述的第一掺杂剂和第一离子注入工艺P110类似的特性。
参照图7和图8C，在操作S16中，可以对第一半导体层114U(参照图8B)进行热退火，以便形成n型半导体层114N。
在一些示例实施例中，可以对其中注入有第一掺杂剂的第一半导体层114U执行第一热退火工艺P120。第一热退火工艺P120可以具有与参照图2C描述的第一热退火工艺P120类似的特性。
参照图7和图8D，在操作S20中，可以在n型半导体层114N上形成有源层115。有源层115可以具有与参照图2D描述的有源层115 的特性类似的特性。
此后，在操作S32A中，可以在有源层115上形成未掺杂的第二半导体层116U。
在一些示例实施例中，未掺杂的第二半导体层116U可以包括依次堆叠在有源层115上的第三半导体层116a和第四半导体层116b。未掺杂的第二半导体层116U可以具有与参照图5C描述的未掺杂的第二半导体层116U类似的特性。
参照图7和图8E，在操作S34A中，可以将第二掺杂剂的离子注入未掺杂的第二半导体层116U。
在一些示例实施例中，可以在未掺杂的第二半导体层116U的顶面上执行用于注入第二掺杂剂的第二离子注入工艺P130。第二掺杂剂和第二离子注入工艺P130可以具有与参照图5C描述的第二掺杂剂和第二离子注入工艺P130类似的特性。
参照图7和图8F，在操作S36A中，可以对第二半导体层116U (参照图8E)进行热退火，以形成p型半导体层116PA。
在一些示例实施例中，可以在其中注入有第二掺杂剂的第二半导体层116U上执行第二热退火工艺P140。第二热退火工艺P140可以具有与参照图5D描述的第二热退火工艺P140类似的特性。
此后，参照图8G，可以在p型半导体层116PA上形成p型接触层116c。p型接触层116c可以具有与参照图5E描述的p型接触层116c 类似的特性。
随后，可以对包括n型半导体层114N、有源层115、p型半导体层116PA和p型接触层116c在内的半导体层堆叠结构执行台面蚀刻工艺，以便暴露n型半导体层114N的表面。随后，可以在p型接触层116c上形成欧姆接触层118，且可以分别在n型半导体层114N和欧姆接触层118的暴露表面上形成第一电极119a和第二电极119b，从而完成发光器件100B的制造。
在上述制造发光器件100B的方法中，在形成未掺杂的第一半导体层114U之后，可以通过使用第一离子注入工艺P110和后续的第一热退火工艺P120来形成n型半导体层114N。此外，在形成未掺杂的第二半导体层116U之后，可以通过使用第二离子注入工艺P130和后续的第二热退火工艺P140来形成p型半导体层114PA。因此，n型半导体层114N和p型半导体层114PA可以具有高掺杂剂含量和良好的晶体质量，并且包括n型半导体层114N和p型半导体层114PA在内的发光器件100B可以具有高发光效率。
图9是根据一些示例实施例的制造发光器件的方法的流程图。
图10A到图10C是根据一些示例实施例的制造发光器件100C的方法的顺序工艺操作的截面图。在图10A至图10C中，相同的附图标记用于表示与图1至图9相同的元件。
参照图9和图10A，在操作S10A中，可以在衬底111上形成n 型半导体层114NA。n型半导体层114NA可以包括其中掺杂有第一掺杂剂的III-V族半导体材料。第一掺杂剂可以在n型半导体层114NA 的形成期间现场掺杂。形成n型半导体层114NA的工艺可以具有与参照图5A描述的形成n型半导体层114NA的工艺类似的特性。
此后，在操作S20A中，可以在n型半导体层114NA上形成有源层115。有源层115可以具有与参照图2D描述的有源层115的特性类似的特性。
此后，在操作S32A中，可以在有源层115上形成未掺杂的第二半导体层116U。未掺杂的第二半导体层116U可以包括未掺杂的III-V 族半导体材料，且形成未掺杂的第二半导体层116U的工艺可以具有与参照图5B描述的形成未掺杂的第二半导体层116U的工艺类似的特性。
此后，在操作S34C1中，可以首先将第二掺杂剂注入到未掺杂的第二半导体层116U中，以便实现特定离子注入工艺。在一些示例实施例中，实现特定离子注入工艺可以包括：实现用于在未掺杂的第二半导体层116U的顶面上注入第二掺杂物的第三离子注入工艺P130C1。
因为由于第三离子注入工艺P130C1而将第二掺杂剂注入到未掺杂的第二半导体层116U中，因此未掺杂的第二半导体层116U中的第二掺杂剂的浓度可以在第一方向(图10B中的Z方向)上具有高斯分布，其中所述第一方向垂直于衬底111的顶面。本文中，高斯分布(或正态分布)可以在第一方向上的第三垂直位置VP-3(参照图11)中具有第三峰值浓度CP-3(参照图11)。
参照图9和图10B，在操作S34C2中，可以再次将第二掺杂剂注入到第二半导体层116U中，以便实现单独的离子注入工艺。
在一些示例实施例中，实现单独的离子注入工艺可以包括：实现用于在未掺杂的第二半导体层116U的顶面上注入第二掺杂剂的第四离子注入工艺P130C2，其中在未掺杂的第二半导体层116U中已经由于第三离子注入工艺130C1而注入了第二掺杂剂。
在一些示例实施例中，第四离子注入工艺P130C2的离子注入能量和/或离子注入角度可以不同于第三离子注入工艺P130C1的离子注入能量和/或离子注入角度。例如，由于第四离子注入工艺P130C2而注入到未掺杂的第二半导体层116U中的第二掺杂剂可以在第一方向 (图10B中的Z方向)上的第四垂直位置VP-4(参见图11)中具有第四峰值浓度CP-4(参照图11)，其中第一方向与衬底111的顶面垂直。
在一些示例实施例中，第三峰值浓度CP-3可以等于或不同于第四峰值浓度CP-4。然而，本发明构思不限于此。
在一些示例实施例中，注入到未掺杂的第二半导体层116U中的第二掺杂剂的第三峰值浓度CP-3和第四峰值浓度CP-4中的至少一个可以例如大于约1×1019原子/cm3。例如，第二掺杂剂的第三峰值浓度 CP-3和第四峰值浓度CP-4中的至少一个可以大于约5×1019原子/cm3或大于约1×1020原子/cm3。然而，根据本发明构思的第二掺杂剂的第三峰值浓度CP-3和第四峰值浓度CP-4不限于此。
此外，如图11所示，第三垂直位置VP-3与有源层115之间的距离可以小于第四垂直位置VP-4与有源层115之间的距离，但是本发明构思不限于此。与所示不同，第三垂直位置VP-3与有源层115之间的距离可以大于第四垂直位置VP-4与有源层115之间的距离。
参照图9和图10C，在操作S36A中，可以对第二半导体层116U (参照图10B)进行热退火以便形成p型半导体层116PC。用于形成 p型半导体层116PC的热退火工艺可以具有与参照图5D描述的第二热退火工艺P140类似的特性。
随后，可以执行参照图5E所述的工艺，从而完成发光器件100C 的制造。
图9至图10C示出了执行两次离子注入工艺以便形成p型半导体层116PC的方法，但是本发明构思不限于此。例如，可以将离子注入工艺执行至少三次，以便形成p型半导体层116PC。要在相应离子注入工艺期间注入到p型半导体层116PC中的第二掺杂剂的相应峰值浓度可以是不同的或相同的。此外，与要在相应离子注入工艺期间注入到p型半导体层116PC中的第二掺杂剂的相应峰值浓度相对应的各垂直位置可以是不同的。
下文中，将参照图11描述在参照图9到图10C所述的发光器件 100C中的第二掺杂剂的浓度。
图11是根据一些示例实施例的掺杂到p型半导体层中的第二掺杂剂的浓度分布的示意曲线图。图11示出了在实施例35中的p型半导体层116PC中的第二掺杂剂相对于沿着Z方向的垂直位置的浓度分布，在实施例33中使用参照图9到图10C描述的方法。为了进行比较，图11还示出了在比较例36中的p型半导体层中的第二掺杂剂的虚线浓度分布以及铝(Al)原子和铟(In)原子的浓度分布，在比较例36中使用典型的现场掺杂工艺。
在实施例35中，p型半导体层116PC中的第二掺杂剂的浓度分布可以具有包括双峰的高斯分布。因此，如图11所示，p型半导体层 116PC中的第二掺杂剂的浓度分布可以在第三垂直位置VP-3处具有第三峰值浓度CP-3，且在第四垂直位置VP-4处具有第四峰值浓度CP-4。
如图11所示，在实施例35中获得的第三峰浓度CP-3和第四峰浓度CP-4可以远大于在比较例36中获得的第三平坦浓度CF-3。由于实施例35中的第二掺杂剂的浓度分布在p型半导体层116PC中具有两个峰值浓度CP-3和CP-4，与第二掺杂剂的浓度分布具有单一峰值浓度的情况相比，实施例35中的第二掺杂剂的平均浓度可以在p型半导体层116PC的整个垂直位置上更大。因此，可以显着增加掺杂到p 型半导体层116PC中的第二掺杂剂的含量，从而改善发光器件100C 的发光效率。
图12是根据一些示例实施例的制造发光器件的方法的流程图。
图13A到图13E是根据一些示例实施例的制造发光器件100D的方法的顺序工艺操作的截面图。在图13A至图13E中，相同的附图标记用于表示与图1至图11相同的元件。
参照图12和图13A，在操作S10A中，可以在衬底111上形成包括第一掺杂剂的n型半导体层114NA。在操作S20A中，可以在n型半导体层114NA上形成有源层115。在操作S32A中，未掺杂的第二半导体层116U可以形成在有源层115上。在操作S34A中，可以首先将第二掺杂剂注入到未掺杂的第二半导体层116U中。
操作S10A至S34A的详细描述可以从参照图5A至图5D提供的描述中推断得出。
参照图12和图13B，在操作S42中，可以在已经注入了第二掺杂剂的第二半导体层116U上形成未掺杂的第三半导体层116c_U。
在一些示例实施例中，未掺杂的第三半导体层116c_U可以包括未掺杂的III-V族半导体材料。形成未掺杂的第三半导体层116c_U的工艺可以具有与参照图5B描述的形成未掺杂的第二半导体层116U的工艺类似的特性。
参照图12和图13C，在操作S44中，可以再次将第三掺杂剂注入到未掺杂的第三半导体层116c_U中。
在一些示例实施例中，可以在未掺杂的第三半导体层116c_U的顶面上执行用于注入第三掺杂剂的第五离子注入工艺P150。
在一些示例实施例中，第三掺杂剂可以包括诸如镁(Mg)、铍 (Be)、锌(Zn)、镉(Cd)、钡(Ba)或钙(Ca)之类的p型掺杂剂。然而，第三掺杂剂的类型不限于此。第三掺杂剂可以包括与第二掺杂剂相同的材料，但不限于此。
因为由于第五离子注入工艺P150而将第三掺杂剂注入到未掺杂的第三半导体层116c_U中，因此在未掺杂的第三半导体层116c_U中的第三掺杂剂的浓度可以在第一方向(图13C中的Z方向)上具有高斯分布，其中所述第一方向垂直于衬底111的顶面。本文中，高斯分布(或正态分布)可以在第一方向上的第五垂直位置VP-5(参照图 14)中具有单个峰值(即，第五峰值浓度CP-5(参照图14))。
在一些示例实施例中，第三掺杂剂可以具有例如大于约5×1019原子/cm3的第五峰值浓度CP-5。例如，第三掺杂剂可以具有大于约1×1020原子/cm3的第五峰值浓度CP-5或者大于约2×1020原子/cm3的第五峰值浓度CP-5。然而，根据本发明构思的第三掺杂剂的第五峰值浓度CP-5不限于此。
参照图12和图13D，在操作S50中，可以对第二半导体层116U (参照图13C)和第三半导体层116c_U(参照图13C)进行热退火，以便形成p型半导体层116PD和p型接触层116cD。
在一些示例实施例中，可以对已经注入了第二掺杂剂的第二半导体层116U和已经注入了第三掺杂剂的第三半导体层116c_U执行第三热退火工艺P160。
随后，可以执行参照图5E所述的工艺，从而完成图13E所示的发光器件100C的制造。
下文中，将参照图14描述图12至图13E所示的发光器件100D 中的第三掺杂剂的浓度分布。
图14是根据一些示例实施例的掺杂到p型接触层116cD中的第三掺杂剂的浓度分布的示意曲线图。图14示出了实施例37中的p型接触层116cD中的第三掺杂剂相对于沿着Z方向的垂直位置的浓度分布和p型半导体层116PD中的第二掺杂剂相对于沿着Z方向的垂直位置的浓度分布，其中在所述实施例37中使用参照图12到图13E所述的方法。为了进行比较，图14还示出了在比较例38中的p型接触层中的第三掺杂剂的虚线浓度分布、p型半导体层中的第二掺杂剂的虚线浓度分布以及铝(Al)原子和铟(In)原子的浓度分布，在比较例38中使用典型的现场掺杂工艺。
在实施例37中，p型接触层116cD中的第三掺杂剂的浓度分布可以具有高斯分布。第三掺杂剂的浓度分布可以在第五垂直位置VP-5 中具有单峰(即，第五峰浓度CP-5)。由于p型接触层116cD包括相对高浓度的第三掺杂剂，因此可以减小p型接触层116cD的电阻率，且可以在p型半导体层116PD和外部电极(或第二电极119b)之间提供具有足够低的接触电阻的p型接触层116cD。
图15是根据一些示例实施例的制造发光器件的方法的流程图。
图16A到图16C是根据一些示例实施例的制造发光器件100E的方法的顺序工艺操作的截面图。在图16A至图16C中，相同的附图标记用于表示与图1至图15相同的元件。
参照图15和图16A，在操作S10A中，可以在衬底111上形成包括第一掺杂剂的n型半导体层114NA。在操作S20A中，可以在n型半导体层114NA上形成有源层115。
此后，在操作S32E中，可以在有源层115上形成包括第二掺杂剂的初始p型半导体层116Pa。在一些示例实施例中，可以通过在约 800℃至约1100℃的温度下使用MOCVD工艺、MOVPE工艺、HVPE 工艺或MBE工艺来形成初始p型半导体层116Pa。可以在初始p型半导体层116Pa的形成期间现场掺杂第二掺杂剂。初始p型半导体层 116Pa可以是其中轻掺杂有第二掺杂剂的p型半导体层。
参照图15和图16B，在操作S34E中，可以将第二掺杂剂的离子注入初始p型半导体层116Pa。
在一些示例实施例中，可以在初始p型半导体层116Pa的顶面上执行用于注入第二掺杂剂的第二离子注入工艺P130。第二掺杂剂和第二离子注入工艺P130可以具有与参照图5C描述的第二掺杂剂和第二离子注入工艺P130类似的特性。
参照图15和图16C，在操作S36E中，可以对初始p型半导体层 116Pa(参照图16B)进行热退火以便形成p型半导体层116PE。
在一些示例实施例中，可以在已经注入了第二掺杂剂的初始p型半导体层116Pa上执行第二热退火工艺P140。第二热退火工艺P140 可以具有与参照图5D描述的第二热退火工艺P140类似的特性。
此后，可以执行参照图5C描述的处理，从而完成发光器件100E 的制造。
在根据一些示例实施例的发光器件100E中，可以将第二掺杂剂的离子注入到其中已现场掺杂有第二掺杂剂的初始p型半导体层 116Pa中。因此，可以显着增加掺杂到p型半导体层116PE中的第二掺杂剂的含量，从而提高发光器件100E的发光效率。
图17是根据一些示例实施例的发光器件200的截面图。
参照图17，发光器件200可以包括衬底201以及依次位于衬底 201上的第一导电型半导体层204、有源层205和第二导电型半导体层 206。可以在衬底201和第一导电型半导体层204之间进一步布置缓冲层202。
第一导电型半导体层204可以替换为参照图1到图16所述的n 型半导体层116N和116NA中的一个，且第二导电型半导体层206可以替换为参照图1至图16描述的p型半导体层116P、116PA、116PC、 116PD和116PE中的一个。
V形凹陷产生层220可以形成在第一导电型半导体层204上。V 形凹陷产生层220可以与第一导电型半导体层204相邻。V形凹陷产生层220可以是GaN层或掺杂的GaN层。
V形凹陷产生层220可以具有例如约1×108cm-2至约5×109cm-2的 V形凹陷密度。V形凹陷产生层220可以具有约200nm至约800nm的厚度，且V形凹陷221的入口的宽度D可以在约200nm至约800nm 的范围内。然而，本发明构思不限于此。在V形凹陷产生层220中产生的V形凹陷221可以具有约10°至约90°(例如约20°至约80°)的顶角θ。换言之，当沿着穿过顶点的垂直平面切割V形凹陷221时，由与垂直平面相交的两个倾斜平面形成的角度可以为约10°至约90°。
V形凹陷221可以具有与衬底201的表面平行的生长面(平面 (0001))以及相对于衬底201的表面倾斜的生长面(平面(1-101)、平面(11-22)或另一个倾斜的晶面)。V形凹陷221可以形成在穿透发光结构的穿透位错周围，并限制和/或防止电流聚集到穿透位错中。
膜质增强层230可以位于V形凹陷产生层220上。膜质增强层 230可以具有成份MxGa1-xN。本文中，M可以是铝(Al)或铟(In)，且x可以满足不等式0.01≤x≤0.3。例如，x可以满足0.02≤x≤0.08的范围。可选地，膜质增强层230可以具有通过交替堆叠氮化镓(GaN)层和MxGa1-xN层(本文中，M是Al或In，且0.01≤x≤0.3)而形成的多层结构。可选地，膜质增强层230可以是包括GaN和MxGa1-xN(本文中，M是Al或In，且0.01≤x≤0.3)的超晶格层。膜质增强层230 可以具有约20nm至约100nm的厚度。
超晶格层240可以与第一导电型半导体层204上的有源层205相邻。超晶格层240可以具有通过重复堆叠具有不同组成或不同的掺杂剂含量的多个InxAlyGa1-x-yN层(本文中，0≤x＜1，0≤y＜1且0≤x+y＜1) 而形成的结构，且绝缘材料层可以部分形成在超晶格层240中。超晶格层240可以促进电流的扩散并且使得能够在较大区域上均匀发光。
第一电极209a可以位于第一导电型半导体层204上，且欧姆接触层218和第二电极219b可以依次位于第二导电型半导体层206上。
图18A是根据一些示例实施例的发光器件300的平面图，且图 18B是沿图18A的I-I’线的截面图。
参照图18A和图18B，发光器件300可以具有用于照明装置的高输出操作的大面积结构。发光器件300可以具有被配置为增加电流扩散效率和热辐射效率的结构。
发光器件300可以包括发光堆叠结构S、第一电极320、绝缘层 330、第二电极308和衬底310。发光堆叠结构S可以包括可以依次堆叠的第一导电型半导体层304、有源层305和第二导电型半导体层306。第一导电型半导体层304可以替换为参照图1到图16描述的n型半导体层116N和116NA中的一个，且第二导电型半导体层306可以替换为参照图1到图16描述的p型半导体层116P、116PA、116PC、116PD 和116PE。
第一电极320可以与第二导电型半导体层306和有源层305电隔离，且包括至少一个接触孔380，所述接触孔延伸到第一导电型半导体层304的至少一部分区域，使得第一电极320可以电连接到第一导电型半导体层304。接触孔380可以从第一电极320的界面通过第二电极308、第二导电型半导体层306和有源层305而延伸到第一导电型半导体层304。
绝缘层330可以位于第一电极320上，并且使第二电极308与除了衬底310和第一导电型半导体层304之外的其余区域电绝缘。如图 18B所示，绝缘层330可以不仅形成在第一电极320和第二电极308 之间，还形成在接触孔380的侧表面上。因此，暴露在接触孔380的侧表面上的第二电极308、第二导电型半导体层306和有源层305可以与第一电极320电绝缘。可以通过沉积诸如SiO2、SiOxNy和SixNy之类的绝缘材料来形成绝缘层330。
第一导电型半导体层304的接触区域C可以通过接触孔380而暴露，且第一电极320的部分区域可以穿过接触孔380与接触区域C接触。因此，第一电极320可以连接到第一导电型半导体层304。
可以适当地控制接触孔380的数量、形状和间距以及接触孔380 与第一导电型半导体层304和第二导电型半导体层306之间的接触直径(或接触面积)，以便减小接触电阻(参照图18A)。可以按各种形状的行和列布置接触孔380，以便改善电流的流动。可以控制导电通孔的数量和接触面积，使得接触区域C的面积在发光堆叠结构S的平面面积的约0.1％至20％的范围内。
如图18B所示，第一电极308可以提供电极形成区域E，所述区域延伸并暴露于发光堆叠结构S之外。电极形成区域E可以包括被配置为将外部电源与第一电极308相连的电极焊盘单元319。尽管图18A 和图18B仅示出一个电极形成区域E，但是可以根据需要设置多个电极形成区域E。电极形成区域E可以形成在发光器件300的一角中，以便增加(和/或最大化)发射面积，如图18A所示。
用作蚀刻停止层的绝缘层340可以位于电极焊盘单元319的周围。可以在形成发光堆叠结构S之后并在形成第二电极308之前，将用作蚀刻停止层的绝缘层340形成在电极形成区域E中。绝缘层340 可以在用于形成电极形成区域E的蚀刻工艺期间用作蚀刻停止层。
图19是根据一些示例实施例的发光器件400的截面图。
参照图19，发光器件400可以包括形成在衬底401上的半导体堆叠结构410，且半导体堆叠结构410可以包括第一导电型半导体层414、有源层415和第二导电型半导体层416。第一导电型半导体层414可以替换为参照图1到图16所述的n型半导体层116N和116NA中的一个，且第二导电型半导体层416可以替换为参照图1至图16描述的 p型半导体层116P、116PA、116PC、116PD和116PE中的一个。
第一电极422可以包括连接电极单元422a和第一电极焊盘422b。连接电极单元422a可以穿透第二导电型半导体层416和有源层415，并连接到第一导电型半导体层414。连接电极单元422a可以例如是导电通孔。第一电极焊盘422b可以连接到连接电极单元422a。连接电极单元422a可以被绝缘层421包围，并与有源层414和第二导电型半导体层416电隔离。连接电极单元422a可以位于从中刻蚀出半导体堆叠结构410的区域中。可以适当地设计连接电极单元422a的数量、形状和间距、或者连接电极单元422a与第一导电型半导体层414之间的接触面积，以便减小接触电阻。此外，连接电极单元422a可以按行和列布置在半导体堆叠结构410上，并改善电流的流动。
第二电极424可以包括可以位于第二导电型半导体层416上的欧姆接触层424a和第二电极焊盘424b。
第一电极422和第二电极424可以通过绝缘层421彼此电隔离。绝缘层421可以包括具有绝缘特性的材料。例如，绝缘层421可以包括氧化硅或氮化硅，例如SiO2、SiOxNy和SixNy。当必要时，可以通过将光反射性填料分散在透光材料中来形成光反射结构。在一些示例实施例中，绝缘层421可以具有通过交替堆叠具有不同折射率的多个绝缘层而形成的多层反射结构。例如，多层反射结构可以是通过交替堆叠具有第一反射率的第一绝缘层和具有第二反射率的第二绝缘层而形成的分布式布拉格反射器(DBR)。
图20是根据一些示例实施例的发光器件封装500的截面图。
参照图20，发光器件封装500可以包括参照图1到图3描述的发光器件100、安装衬底510和封装主体503。发光器件100可以替换为参照图4到图16描述的发光器件100A、100B、100C、100D和100E 中的一个。发光器件100可以安装在安装衬底510上，并经由导线W 电连接到安装衬底510。安装衬底510可以包括衬底主体511、上电极 513、下电极514和配置为将上电极513与下电极514相连的贯通电极 512。安装衬底510的主体可以包括树脂、陶瓷或金属，且上电极513 或下电极614可以包括诸如Au、Cu、Ag和Al之类的金属。例如，安装衬底510可以是诸如印刷电路板(PCB)、金属芯PCB(MCPCB)、金属基PCB(MPCB)和柔性PCB(FPCB)之类的衬底，且可以应用各种形状的安装衬底510。
封装主体503可以具有顶面为凸面穹顶形状的透镜结构。然而，在一些实施例中，封装主体503可以具有顶面为凸面或凹面形状的透镜结构，并控制通过封装主体503的顶面发射的光的光束角。
应当理解，本文所描述的示例实施例应当被认为仅是描述性的，而不是为了限制目的。对根据示例实施例的每个设备或方法内的特征或方面的描述通常应被视为可用于根据示例实施例的其他设备或方法中的其他类似特征或方面。尽管已经具体示出和描述了一些示例实施例，但是本领域普通技术人员将理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的变化。

Claims (10)

1.一种制造发光器件的方法，所述方法包括：
根据成层工艺，在衬底上形成n型半导体层、有源层和p型半导体层；
其中所述成层工艺包括：
在衬底上形成n型半导体层，所述n型半导体层包括第一掺杂剂，其中，第一掺杂剂在沿第一方向的第一垂直位置中具有第一峰值浓度，所述第一方向与所述衬底的顶面垂直；
在n型半导体层上形成有源层；以及
在有源层上形成p型半导体层，其中形成p型半导体层包括：
在有源层上形成未掺杂的第二半导体层，所述未掺杂的第二半导体层不含第二掺杂剂；
将第二掺杂剂的离子注入未掺杂的第二半导体层以形成第二半导体层，其中第二掺杂剂在第一方向上的第二垂直位置中具有第二峰值浓度，所述第一方向与衬底的顶面垂直，并且第二峰值浓度大于1×1020原子/cm3；以及
在将第二掺杂剂的离子注入未掺杂的第二半导体层之后，对第二半导体层进行热退火。
2.根据权利要求1所述的方法，其中p型半导体层中的第二掺杂剂的浓度在第一方向上具有高斯分布，所述第一方向与衬底的顶面垂直。
3.根据权利要求1所述的方法，其中在800℃到1100℃的温度下在氮气气氛中执行对第二半导体层的热退火。
4.根据权利要求1所述的方法，还包括：
在p型半导体层上形成p型接触层，所述p型接触层包括第三掺杂剂，其中形成p型接触层包括：
在p型半导体层上形成未掺杂的第三半导体层，所述未掺杂的第三半导体层不含第三掺杂剂；
将第三掺杂剂的离子注入未掺杂的第三半导体层以形成第三半导体层；以及
在将第三掺杂剂的离子注入未掺杂的第三半导体层之后，对第三半导体层进行热退火。
5.根据权利要求4所述的方法，其中p型接触层中的第三掺杂剂在沿第一方向上的第三垂直位置中具有第三峰值浓度，所述第一方向与衬底的顶面垂直。
6.一种制造发光器件的方法，所述方法包括：
在衬底上形成n型半导体层，所述n型半导体层包括第一掺杂剂；
在n型半导体层上形成有源层；以及
在有源层上形成p型半导体层，所述p型半导体层包括第二掺杂剂，所述第二掺杂剂在p型半导体层中具有峰值浓度，所述峰值浓度大于1×1020原子/cm3，并且
所述p型半导体层包括浓度为1×1017原子/cm3至1×1018原子/cm3的镁-氢(Mg-H)复合物，
其中形成所述p型半导体层包括：
在有源层上形成初始p型半导体层，所述初始p型半导体层包括第一浓度的第二掺杂剂；
将第二掺杂剂的离子注入初始p型半导体层；以及
在将第二掺杂剂的离子注入初始p型半导体层之后，对初始p型半导体层进行热退火。
7.根据权利要求6所述的方法，其中所述峰值浓度沿着第一方向位于p型半导体层中的第一垂直位置处，所述第一方向与衬底的顶面垂直。
8.根据权利要求6所述的方法，其中形成初始p型半导体层包括：将第二掺杂剂原位掺杂到初始p型半导体层中。
9.一种制造发光器件的方法，所述方法包括：
在衬底上形成n型半导体层，所述n型半导体层包括第一掺杂剂，其中，第一掺杂剂在沿第一方向的第一垂直位置中具有第一峰值浓度，所述第一方向与所述衬底的顶面垂直；
在n型半导体层上形成有源层；以及
在有源层上形成p型半导体层，其中形成p型半导体层包括：
在有源层上形成未掺杂的第二半导体层，以及
将第二掺杂剂的离子注入未掺杂的第二半导体层，其中在注入第二掺杂剂的离子之前所述未掺杂的第二半导体层不含第二掺杂剂，其中将第二掺杂剂的离子注入未掺杂的第二半导体层包括：
实施第一离子注入工艺以将第二掺杂剂的第一组离子注入所述未掺杂的第二半导体层，所述第一离子注入工艺包括：调整第二掺杂剂的第一组离子的注入能量，使得第二掺杂剂在未掺杂的第二半导体层中在沿第一方向的第二垂直位置中具有第二峰值浓度，以及
在实施了第一离子注入工艺之后，实施第二离子注入工艺以将第二掺杂剂的第二组离子注入所述未掺杂的第二半导体层以形成第二半导体层，所述第二离子注入工艺包括：调整第二掺杂剂的第二组离子的注入能量，使得第二掺杂剂在未掺杂的第二半导体层中在沿第一方向的第三垂直位置中具有第三峰值浓度。
10.根据权利要求9所述的方法，其中，在有源层上形成p型半导体层还包括：在将第二掺杂剂的第一组离子和第二组离子注入未掺杂的第二半导体层之后，对第二半导体层进行热退火。
CN201710048782.XA 2016-03-10 2017-01-22 发光器件及其制造方法 Active CN107180895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0029096 2016-03-10
KR1020160029096A KR102435523B1 (ko) 2016-03-10 2016-03-10 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN107180895A CN107180895A (zh) 2017-09-19
CN107180895B true CN107180895B (zh) 2021-08-03

Family

ID=59787187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710048782.XA Active CN107180895B (zh) 2016-03-10 2017-01-22 发光器件及其制造方法

Country Status (3)

Country Link
US (1) US10109763B2 (zh)
KR (1) KR102435523B1 (zh)
CN (1) CN107180895B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325889B1 (en) * 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function
TWI698915B (zh) * 2019-01-18 2020-07-11 國立交通大學 雲母片上異質磊晶半導體材料之製程方法
CN112186081B (zh) * 2020-09-28 2021-08-03 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法
CN112636180B (zh) * 2021-03-10 2021-06-01 陕西源杰半导体科技股份有限公司 激光器芯片及制备方法
CN116682914B (zh) * 2023-08-03 2023-10-10 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管外延片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725919A (zh) * 2004-07-23 2006-01-25 中国科学院半导体研究所 包含硅基稀土掺杂发光材料的电致发光器件的制备方法
CN102064252A (zh) * 2010-11-24 2011-05-18 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3398031B2 (ja) * 1997-11-28 2003-04-21 古河電気工業株式会社 ｐ型ＧａＮ系化合物半導体の製造方法
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP2004146605A (ja) 2002-10-24 2004-05-20 Matsushita Electric Ind Co Ltd 窒化物半導体ウェハの製造方法および発光デバイスの製造方法
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US8093597B2 (en) 2007-06-25 2012-01-10 International Rectifier Corporation In situ dopant implantation and growth of a III-nitride semiconductor body
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101038836B1 (ko) 2008-10-21 2011-06-03 삼성엘이디 주식회사 질화계 이종접합 전계효과 트랜지스터 제조방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
KR101582330B1 (ko) 2010-03-31 2016-01-05 순천대학교 산학협력단 나노 발광다이오드 또는 마이크로 발광다이오드 구조 및 이의 제조방법
KR20120133556A (ko) * 2011-05-31 2012-12-11 엘지이노텍 주식회사 실리콘 기판, 이의 제조 방법 및 이를 포함하는 반도체 소자
KR20120138049A (ko) 2011-06-14 2012-12-24 (주)세미머티리얼즈 발광 효율 및 전기적 특성이 우수한 질화물계 발광소자 및 그 제조 방법
US8927999B2 (en) 2011-11-21 2015-01-06 Avogy, Inc. Edge termination by ion implantation in GaN
KR20140013247A (ko) 2012-07-23 2014-02-05 삼성전자주식회사 질화물계 반도체 소자 및 그의 제조 방법
KR20140083243A (ko) * 2012-12-26 2014-07-04 엘지이노텍 주식회사 발광소자
CN103441194B (zh) * 2013-08-30 2015-12-23 湘能华磊光电股份有限公司 Led外延片、其制作方法及包括其的led芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725919A (zh) * 2004-07-23 2006-01-25 中国科学院半导体研究所 包含硅基稀土掺杂发光材料的电致发光器件的制备方法
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
CN102064252A (zh) * 2010-11-24 2011-05-18 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Also Published As

Publication number Publication date
US10109763B2 (en) 2018-10-23
KR20170105878A (ko) 2017-09-20
CN107180895A (zh) 2017-09-19
US20170263808A1 (en) 2017-09-14
KR102435523B1 (ko) 2022-08-23

Similar Documents

Publication Publication Date Title
CN107180895B (zh) 发光器件及其制造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US9620671B2 (en) Nitride semiconductor light emitting element and method for manufacturing same
US9330911B2 (en) Light emitting device having group III-nitride current spreading layer doped with transition metal or comprising transition metal nitride
US9099600B2 (en) Nitride semiconductor light-emitting element having superior current spreading effect and method for manufacturing same
KR20070091828A (ko) 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2007157853A (ja) 半導体発光素子およびその製造方法
KR20070102114A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR20130066870A (ko) 반도체 발광소자
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
CN106415860B (zh) 氮化物半导体发光元件
KR101262726B1 (ko) 탄소 도핑된 ｐ형 질화물층을 포함하는 질화물계 발광소자 제조 방법
US8680564B2 (en) Group III nitride semiconductor light-emitting device
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
TWI381557B (zh) 發光二極體裝置及其製造方法
JP2009194365A (ja) 半導体発光素子およびその製造方法
KR20210083255A (ko) Iii족 질화물 반도체 발광소자 및 그 제조 방법
KR20130102210A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN111129239B (zh) 紫外线发光元件
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
JP5434343B2 (ja) Ｉｔｏ電極の形成方法、半導体素子のｉｔｏ電極及びｉｔｏ電極を備えた半導体素子
CN113330586A (zh) 深紫外发光元件用反射电极的制造方法、深紫外发光元件的制造方法及深紫外发光元件
JP2004214500A (ja) 窒化物半導体成長基板およびそれを用いた窒化物半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant