CN107093454A - 阻变存储装置和用于阻变存储装置的电压发生电路 - Google Patents

阻变存储装置和用于阻变存储装置的电压发生电路 Download PDF

Info

Publication number
CN107093454A
CN107093454A CN201610868346.2A CN201610868346A CN107093454A CN 107093454 A CN107093454 A CN 107093454A CN 201610868346 A CN201610868346 A CN 201610868346A CN 107093454 A CN107093454 A CN 107093454A
Authority
CN
China
Prior art keywords
voltage
unit
code
reading
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610868346.2A
Other languages
English (en)
Other versions
CN107093454B (zh
Inventor
金泰镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107093454A publication Critical patent/CN107093454A/zh
Application granted granted Critical
Publication of CN107093454B publication Critical patent/CN107093454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Semiconductor Memories (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

一种阻变存储装置可以包括存储区，所述存储区包括多个布置成多个存储器单元对的阻变存储器单元。阻变存储装置可以包括电压发生电路，所述电压发生电路被配置成基于至少一个存储器单元对的切换状态来产生读取电压码。阻变存储装置可以包括电压提供单元，所述电压提供单元被配置成产生与读取电压码相对应的读取电压。

Description

阻变存储装置和用于阻变存储装置的电压发生电路
相关申请的交叉引用
本申请要求2016年2月18日向韩国知识产权局提交的申请号为10-2016-0019050的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言可以涉及半导体集成电路器件，并且更具体地，涉及阻变存储装置和用于阻变存储装置的电压发生电路。
背景技术
阻变存储装置是已经吸引关注的下一代存储装置，其中，融合了存储装置的优点，例如，低成本、随机访问、高速操作、低功耗、非易失性特性等。
阻变存储装置可以为数据储存材料层布置在一对电极之间的存储装置。根据施加的电流或者电压，通过数据储存材料层的电阻状态的变化，数据就存储在阻变存储装置中。
作为阻变存储装置的一种的相变随机存取存储器(PRAM)可以包括存取元件和由相变材料配置的数据储存材料层作为基本配置。当预设电压施加在字线与位线之间，以将数据写入(编程至)PRAM中时，写入电流可以施加至数据储存材料层，并且数据储存材料层的电阻状态可以改变成晶态(低电阻状态)或者非晶态(高电阻状态)。
在组成阻变存储装置的数据储存材料中，数据储存材料的电阻状态根据附近环境来改变的干扰可以表示出来，所述附近环境例如温度，在写入操作中产生的热、以及在写入之后经过的时间。
因此，需要用于准确地读取存储在阻变存储装置中的数据的方法。
发明内容
根据一个实施例，可以提供一种阻变存储装置。阻变存储装置可以包括存储区，所述存储区包括多个布置成多个存储器单元对的阻变存储器单元。阻变存储装置可以包括电压发生电路，所述电压发生电路配置成基于至少一个存储器单元对的切换状态来产生读取电压码。阻变存储装置可以包括电压提供单元，所述电压提供单元被配置成产生与读取电压码相对应的读取电压。
根据一个实施例，提供了一种电压发生电路。电压发生电路可以包括电压确定单元，所述电压确定单元被配置成基于共享第一信号线的至少一对存储器单元的切换状态来产生读取电压码。电压发生电路单元可以包括路径设置单元，所述路径设置单元被配置成将与读取电压码相对应的读取电压施加至至少一对存储器单元的第二信号线。
附图说明
图1为图示包括根据一个实施例的阻变存储装置的示例表示的配置图。
图2为图示包括根据一个实施例的存储区的示例表示的配置图。
图3为图示包括根据一个实施例的阻变存储器单元的示例表示的配置图。
图4为图示包括根据一个实施例的电压发生电路的阻变存储装置的示例表示的配置图。
图5为图示包括根据一个实施例的电压确定单元的示例表示的配置图。
图6为图示包括根据一个实施例的电压发生电路的阻变存储装置的示例表示的配置图。
图7为图示包括根据一个实施例的电压确定单元的示例表示的配置图。
图8至图12为图示根据本发明技术精神的各种实施例的电子装置的示例表示的配置图。
具体实施方式
以下将参照附图来描述实施例的示例。本文参照截面图来描述实施例的示例，截面图是实施例的(以及中间结构)的示例的示意性图示。照此，将预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见可能夸大层和区域的长度和尺寸。在附图中，相同的附图标记表示相同的元件。还应当理解的是，当一层涉及在另一层或衬底上摂时，其可以直接在另一层或衬底上，或者还可以存在中间层。还应当注意，在本说明书中，“连接/耦接”不仅表示一个部件直接与另一个部件耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未特意提及，单数形式可以包括复数形式，反之亦然。
在本文中，参照理想化的实施例的截面和/或平面图示来描述构思。然而，实施例不应当解释为限制性的。尽管一些实施例将被说明和描述，但是本领域的技术人员将理解的是，在不脱离本发明的原理和精神的情况下，可以对这些示例性实施例进行改变。
图1为图示包括根据一个实施例的阻变存储装置的示例表示的配置图。
参见图1，根据一个实施例的阻变存储装置10可以包括：存储区110、行选择单元120、列选择单元130、读取/写入电路单元140、电压提供单元150、电压发生电路160以及控制器170。
存储区110可以由阻变存储器单元来配置，所述阻变存储器单元耦接在字线与位线之间，并且布置成阵列形式。在一个实施例中，存储区110可以具有层叠有至少两个或更多个阵列层的层叠阵列结构。在一个实施例中，存储区110可以具有交叉点阵列结构，在交叉点阵列结构中，一对存储器单元沿相对于半导体衬底的平面的垂直方向形成，使得存储器单元对共享预设的第一信号线，并且串联耦接在一对第二信号线之间。
在一个实施例中，存储区110可以包括多个存储器单元对，并且可以具有每个存储器单元对共享位线并且串联耦接在下字线与上字线之间的结构。
阻变存储器单元可以由各种类型的存储器单元中的任意一个来配置，例如，利用硫族化物合金的相变随机存取存储器(PRAM)单元，利用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、利用过渡金属氧化物的阻变随机存取存储器(RERAM)、聚合物RAM单元、利用钙钛矿的RAM单元、以及利用铁电电容器的铁电随机存取存储器(FRAM)单元，但是阻变存储器单元不限制于此。阻变存储器可以为在一个存储器单元中存储1比特数据的单电平单元(SLC)、或者在一个存储器单元中存储2比特或者更多数据的多电平单元(MLC)。
行选择单元120和列选择单元130可以为地址解码器，并且可以被配置成接收地址信号。行选择单元120和列选择单元130可以将存储器单元的行地址和列地址解码，以在存储区110中寻址，即经由控制器170的控制来寻址存储器单元的字线地址和位线地址。
读取/写入电路单元140可以被配置成通过经由控制器170的控制从数据输入/输出(I/O)电路模块(未示出)接收数据而将数据写入存储区110中，或者经由控制器170的控制将从存储区110的选中的存储器单元中读取的数据提供至数据I/O电路模块，
电压提供单元150可以被配置成产生操作电压，例如用于数据编程操作的写入电压、用于验证的读取电压、以及用于数据读取操作的读取电压，并且经由控制器170的控制，将产生的操作电压提供至行选择单元120、列选择单元120等。例如，电压提供单元150可以被配置成在读取操作中，基于从电压发生电路160提供的读取电压码来提供读取电压。
电压发生电路160可以被配置成在读取电压确定模式下，基于共享第一信号线(例如，位线)并且串联耦接在第二下信号线和第二上信号线之间的至少一对存储器单元的切换状态，来确定读取电压。在一个实施例中，电压发生电路160可以数字码(读取电压码)方式产生确定的读取电压，并且将读取电压码提供至电压提供单元150。
用于确定读取电压的至少一对存储器单元可以选自设置在存储区110中的多个存储器单元，并且至少一对存储器单元可以称为读取电压确定模式下的参考单元。
至少一对参考单元可以存储互补数据。组成参考单元的存储器单元对中的至少一个存储器单元或者两个存储器单元可以切换，以根据在读取电压确定模式下从电压发生电路160经由电压提供单元150施加至至少一对参考单元的电压电平，来形成电流路径。在一个实施例中，电压发生电路160可以被配置成在读取电压确定模式下将读取电压施加至第二信号线对中的任意一个，并且基于经由至少一个存储器单元对形成电流路径的定时，从读取电压产生最终电压码。
例如，参考单元对中的任意一个可以被编程为低电阻状态(设定状态)，而其他的参考单元可以被编程为高电阻状态(复位状态)。编程为低电阻状态的参考单元的切换电压Vth_set可以具有比编程为高电阻状态的参考单元的切换电压Vth_reset更低的电平。由于参考单元对串联耦接，所以对应于切换电压之和(Vth_set+Vth_reset)的电压施加在第二上信号线与第二下信号线之间，以切换参考单元对中的两个。因此，可以看出具有(Vth_set+Vth_reset)/2的电平的参考电压被施加，以确定在参考单元对的每个中编程的数据的电平。
因此，根据实施例的电压发生电路160可以经由第二信号线(例如，读取电压确定模式下的第二上信号线)施加读取电压，并且当参考单元对切换时检测读取电压。电压发生电路160可以将具有与检测的读取电压的电平的1/2相对应的电平的电压确定为读取电压，并且基于读取电压来产生读取电压码。
电压发生电路160可以通过从初始读取电压逐步地增加(或减小)读取电压，来施加读取电压至参考单元对。随后将参照图4来描述电压发生电路160的操作。
控制器170可以控制行选择单元120、列选择单元130以及读取/写入电路单元140，以响应于从外部装置或主机输入的写入命令，来将数据写入存储区110中。控制器170可以控制行选择单元120、列选择单元130以及读取/写入电路单元140，以响应于从外部装置或主机输入的读取命令，来从存储区110读取数据。
如上所述，组成存储区110的存储器单元可以具有称为交叉点阵列结构的层叠结构或者三维(3D)阵列结构，并且在图2中图示了存储器单元阵列的示例。
图2为图示包括根据一个实施例的存储区的示例表示的配置图。
参见图2，存储区110可以包括：作为第一信号线的多个位线BL0至BLm、作为第二下信号线的多个下字线WL_DN0至WL_DNn、作为第二上信号线的多个上字线WL_UP0至WL_UPn、以及多个存储器单元对MCP。第二下信号线和与第二下信号线共享第一信号线的第二上信号线可以称作为第二信号线。
多个位线BL0至BLm可以形成为大体上平行于半导体衬底(未示出)的平面而彼此间隔开。
多个下字线WL_DN0至WL_DNn可以形成为在垂直方向上在多个位线BL0至BLm之下，与多个位线BL0至BLm交叉。
多个上字线WL_UP0至WL_UPn可以形成为在垂直方向上在多个位线BL0至BLm之上，与多个位线BL0至BLm交叉。
多个存储器单元对MCP中的每个可以包括一对存储器单元MC1和MC2，它们共享位线BL0至BLm中的相应一个，耦接在上字线WL_UP0至WL_UPn的相应一个与下字线WL_DN0至WL_DNn的相应一个之间，以及在相对于半导体衬底的平面的垂直方向上层叠。存储器单元MC1和MC2中的每个可以为阻变存储器单元。
第一存储器单元MC1的一个端部可以与位线BL0至BLm中的相应一个耦接，而第一存储器单元MC1的另一个端部可以与下字线WL_DN0至WL_DNn中的相应一个耦接。第二存储器单元MC2的一个端部可以与位线BL0至BLm中的相应一个耦接，而第二存储器单元MC2的另一个端部可以与上字线WL_UP0至WL_UPn中的相应一个耦接。
即，存储器单元对MC1和MC2可以共享位线BLy，并且串联耦接在上字线WL_UPx与下字线WL_DNx之间。
图3为图示包括根据一个实施例的阻变存储器单元的示例表示的配置图。
参见图3，存储器单元对MCP可以包括第一存储器单元MCx1和第二存储器单元MCx2，所述第一存储器单元MCx1耦接在下字线WL_DNx与位线BLy之间，所述第二存储器单元MCx2耦接在上字线WL_UPx与位线BLy之间。
第一存储器单元MCx1可以具有如下的结构：具有可变电阻特性的数据储存节点VR1与开关元件SW1串联耦接，而第二存储器单元MCx2可以具有如下的结构：具有可变电阻特性的数据储存节点VR2和开关元件SW2串联耦接。
开关元件SW1和SW2可以为双向阈值开关(OTS)，但是开关元件不限制于此。双向阈值开关可以为在预设的阈值电压下完成切换的元件。
在具有如图2和图3所示的存储区110的阻变存储装置中，感测放大器可以与下字线WL_DNx和上字线WL_UPx中的每个耦接。阻变存储装置可以被配置成当下字线WL_DNx和上字线WL_UPx中的任意一个被选中，并且读取电压被施加至位线BLy时，根据选中存储器单元的切换状态，来读出在选中的存储器单元中的数据的逻辑电平。
图4为图示包括根据一个实施例的电压发生电路的阻变存储装置的示例表示的配置图。
存储器单元对MCx1和MCX2可以共享第一信号线BLy，并且可以串联耦接在第二信号线WL_DNx和WL_UPx对之间。
多个第二下信号线WL_DN0至WL_DNn可以经由第二切换单元1441与下感测放大器(SA_DN)144耦接。多个第二上信号线WL_UP0至WL_UPn可以经由第一切换单元1421与上感测放大器(SA_UP)142耦接。第二切换单元1441可以通过下存储器单元读取信号RD_DN来驱动，并且第一切换单元1421可以通过上存储器单元读取信号RD_UP来驱动。
多个第二上信号线WL_UP0至WL_UPn中的任意一个(即，WL_UPx)可以通过由上信号线选择信号WL_UP_SEL驱动的上信号线选择元件UWSx来选择。多个第二上信号线WL_DN0至WL_DNn中的任意一个(即，WL_DNx)可以通过由下信号线选择信号WL_DN_SEL驱动的下信号线选择元件DWSx来选择。
第一信号线BLy可以经由第三切换单元152与电压提供单元150耦接。第三切换单元152可以通过读取信号RD来驱动。
根据实施例的电压发生电路160可以包括电压确定单元162和路径设置单元164。
电压确定单元162可以被配置成，响应于读取电压确定模式使能信号RD_SAMPLE和作为下感测放大器144的输出信号的感测信号SA_OUT，来产生读取电压码Vrd_CODE。
电压提供单元150可以被配置成产生具有与读取电压码Vrd_CODE相对应的电平的读取电压。
在读取电压确定模式使能信号RD_SAMPLE被使能的读取电压确定模式中，上存储器单元读取信号RD_UP和读取信号RD可以被控制成禁止，并且下存储器单元读取信号RD_DN可以被控制成使能。因此，在读取电压确定模式下，第一切换单元1421和第三切换单元152可以被控制成具有关断状态，并且第二切换单元1441和路径设置单元164可以被控制成具有导通状态。
在这种状态下，与在电压确定单元162中确定的读取电压码Vrd_CODE相对应的电压可以被施加至第二上信号线WL_UPx。当与读取电压码Vrd_CODE相对应的电压电平未达到能够切换第一存储器单元MCx1和第二存储器单元MCx2二者的电平时，通过作为下感测放大器144的输出信号的感测信号SA_OUT操作的电压确定单元162可以被配置成增加或降低读取电压码Vrd_CODE的电平。当第一存储器单元MCx1和第二存储器单元MCx2二者被切换时，电压确定单元162可以终止增加或减小读取电压码Vrd_CODE的操作，并且将在该状态下的读取电压码Vrd_CODE确定为最终电压码。即，与在电压确定单元162中产生的读取电压码Vrd_CODE相对应的读取电压可以在读取电压确定模式下施加至存储器单元对。电压确定单元162可以被配置成重复地执行训练循环，即从下感测放大器提供根据存储器单元对的切换状态的感测信号SA_OUT。例如，电压确定单元162可以被配置成当感测信号SA_OUT的电平转换成预设电平时终止训练循环，并且将在训练循环的终止时间的读取电压码Vrd_CODE设定为最终电压码。
电压确定单元162可以被配置成在每个训练循环逐步地增加(或降低)读取电压码Vrd_CODE，直到感测信号SA_OUT的电平转换成预设电平。
读取信号RD可以在正常读取模式下被使能，并且电压提供单元150可以接收在电压确定单元162中预定的最终电压码作为读取电压码Vrd_CODE，并且将与读取电压码Vrd_CODE相对应的读取电压提供至第一信号线BLy。
图5为图示包括根据一个实施例的电压确定单元的示例表示的配置图。
参见图5，电压确定单元162可以被配置成包括第一切换单元181、第二切换单元183、计数单元185、解码单元187和码确定单元189。
第一切换单元181可以耦接在码确定单元189的输出端子与电压提供单元150之间，并且可以被配置成响应于读取信号RD而被驱动。
第二切换单元183可以耦接在解码单元187的输出端子与电压提供单元150之间，并且可以被配置成响应于读取电压确定模式使能信号RD_SAMPLE而被驱动。
计数单元185可以被配置成响应于读取电压确定模式使能信号RD_SAMPLE而被驱动，并且基于从下感测放大器144提供的感测信号SA_OUT来执行计数运算。在一个实施例中，计数单元185可以被配置成每个训练周期执行计数运算，直到感测信号SA_OUT转换至预设电平。
解码单元187可以被配置成将从计数单元185提供的计数信号转换成数字码。在解码单元187中转换的数字码可以经由第二切换单元183被提供至电压提供单元150作为读取电压码Vrd_CODE。
码确定单元189可以被配置成在计数单元185终止计数运算的时间处，从计数信号产生最终电压码。在码确定单元189中产生的最终电压码可以在正常读取模式下，作为读取电压码Vrd_CODE经由第一切换单元181提供至电压提供单元150。
在一个实施例中，作为经由解码单元187输出的数字码、与读取电压码Vrd_CODE相对应的读取电压可以经由电压提供单元150施加至上字线WL_UPx。当读取电压未达到能够切换第一存储器单元MCx1和第二存储器单元MCx2二者的电平时，感测信号SA_OUT可以例如输出为低电平，并且计数单元185可以执行计数运算。
由于处理被重复地执行至少一次，所以计数单元185的计数信号可以逐步地增加(或减小)，并且当读取电压增加至能够切换第一存储器单元MCx1和第二存储器单元MCx2二者的电平时，感测信号SA_OUT的电平可以例如转换至高电平，并且计数单元185可以终止计数运算。
当第一存储器单元MCx1和第二存储器单元MCx2二者都被切换时，读取电压可以具有与电压电平(Vth_set+Vth_reset)相对应的电平，并且码确定单元189可以被配置成在第一存储器单元MCx1和第二存储器单元MCx2都被切换的时间处，产生和存储与读取电压电平的一半((Vth_set+Vth_reset)/2)相对应的最终电压码。在一个实施例中，码确定单元189可以通过在计数运算终止的时间处，向右移位计数信号来产生和存储最终电压码。
当计数单元185终止计数运算时，读取电压确定模式可以被终止，并且存储在码确定单元189中的最终电压码作为读取电压码Vrd_CODE可以在读取电压确定模式之后的正常读取操作中，被提供至电压提供单元150。
图4中描述出：读取电压码利用一对存储器单元作为参考单元产生，但是这不限制于此。
组成存储区110的多个存储器单元可以具有不同的电阻状态，并且多个存储器单元对的电阻状态可以被确定成反映不同的电阻状态。
图6为图示了根据一个实施例的包括电压发生电路的阻变存储装置的示例表示的配置图。
参见图6，根据一个实施例的电压发生电路160-1可以包括：路径设置单元164、第一电压确定单元166和第二电压确定单元168。电压发生电路160-1可以大体上具有与关于图4的电压发生电路160相同的配置。因此，在下文中将省略电压发生电路160-1的重复描述，以避免重复的解释。
在一个实施例中，存储区110中共享特定的第一信号线BLy的至少两个或多个存储器单元对MC01和MC02至MCn1和MCn2可以用作参考单元。
在读取电压确定模式下，第二上信号线WL_UP0至WL_UPn和与第二上信号线WL_UP0至WL_UPn共享第一信号线BLy的第二下信号线WL_DN0至WL_DNn可以通过上信号线选择元件UWS0至UWSn和下信号线选择元件DWS0至DWSn来选择，并且读取电压可以经由选中的第二上信号线WL_UP0至WL_UPn施加。
由于第二上信号线WL_UP0至WL_UPn和与第二上信号线WL_UP0至WL_UPn共享第一信号线BLy的第二下信号线WL_DN0至WL_DNn逐个地被选中，所以第一电压确定单元166可以在读取电压确定模式下施加读取电压至选中的第二上信号线，并且根据在选中的第二上信号线与选中的第二下信号线之间耦接的存储器单元对的切换状态，由第二信号线产生最终电压码。
第二电压确定单元618可以被配置成从第一电压确定单元166，根据第二信号线来接收最终电压码，并且将从最终电压码的统计值产生的确定码提供为读取电压码Vrd_CODE。
图7为图示了根据一个实施例的电压确定单元的示例表示的配置图。
参见图7，第一电压确定单元166类似于图5中所示的电压确定单元162，但是第一电压确定单元166可以与电压确定单元162的不同之处在于，最终电压码根据第二信号线来确定。第二电压确定单元168可以通过从第一电压确定单元166由第二信号线接收最终电压码，并且计算最终电压码的统计值，来产生读取电压码Vrd_CODE。
即，第一电压确定单元166的码确定单元189可以被配置成根据第二信号线将最终电压码提供至第二电压确定单元168。
第二电压确定单元168可以被配置成包括储存单元1681和统计单元1683。
储存单元1681可以被配置成根据从码确定单元189提供的第二信号线，来存储最终电压码。
统计单元1683可以被配置成根据存储在储存单元1681中的第二信号线，从最终电压码中产生确定码。例如，统计单元1683可以根据第二限号线来产生最终电压码的平均值作为确定码，并且确定码可以在正常读取模式下提供至电压提供单元150作为读取电压码Vrd_CODE。
在一个实施例中，读取电压可以利用多个参考单元对来确定。因此，可以反映存储器单元的不同的电阻分布，且因而可以进一步准确地确定读取电压。
在一个实施例中，读取电压确定模式可以在每个预设的周期被使能。因此，读取电压可以根据附近环境，参照电阻状态的变化来改变，所述附近环境例如温度、编程操作中产生的热、编程之后经过的时间，且因而可以保证可靠的操作。
图8至图12为图示根据本发明技术精神的各种实施例的电子装置的示例表示的配置图。
图8为图示根据本技术精神的一个实施例的处理器的示例表示的配置图。
参见图8，处理器20可以包括：控制器210、算术运算单元220、储存单元230和高速缓冲储存单元240。
控制器210可以通过从外部装置接收诸如命令或数据的信号，来控制处理器20的整体操作，例如，将命令解码、执行对数据的输入、输出或者处理的操作等。
算术运算单元220可以根据在控制器210中的命令的解码结果来执行若干算术运算。算术运算单元2209可以包括至少一个算术和逻辑单元(ALU)。
储存单元230可以用作寄存器，并且可以被配置成将数据存储在处理器20中。储存单元230可以包括数据寄存器、地址寄存器、浮点寄存器和其它的各种寄存器。储存单元230可以储存如下的地址，该地址存储了在算术运算单元220中运算的数据、根据运算结果的数据、以及要在算术运算单元220中处理的数据。
储存单元23可以为例如图1中所示的阻变存储装置。因此，储存单元230可以被配置成根据预设的周期来重新设置读取电压。
高速缓冲储存单元240可以用作暂时储存空间。
图8中所示的处理器20可以为电子装置的中央处理器单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)等。
图9至图10为图示根据本技术精神的各种实施例的数据处理系统的示例表示的配置图。
图9中所示的数据处理系统30可以包括：主控制器310、接口320、主存储装置330和辅助存储装置340。
数据处理系统30可以执行输入、处理、输出、通信、存储等，以执行用于数据处理的一系列操作，并且可以为电子装置，例如，计算机服务器、个人便携式终端、便携式计算机、上网计算机、无线终端、移动通信终端、数字内容播放器、照相机、卫星导航系统、摄像机、磁带录音机、远程信息处理设备、音频/视频(AV)系统或者智能电视机(TV)等。
在一个实施例中，数据处理系统30可以为数据存储系统。数据处理系统30可以为盘型装置，例如硬盘、光驱动器、固态盘或者数字多功能光盘(DVD)；或者可以为卡型装置，例如通用串行总线(USB)存储器、安全数字(SD)卡、记忆棒、智能媒体卡、内部/外部多媒体卡、或者紧凑快闪卡等。
主控制器310可以经由接口320与主存储装置330交换数据，并且主控制器310可以执行全部的控制，例如，将经由接口320从外部装置输入的命令解码以及对存储在系统中的数据进行运算或者比较。
接口320可以提供命令和数据能够在外部装置与数据处理系统30之间交换的环境。接口320可以为人机接口装置，其包括：输入装置(例如，键盘、小键盘、鼠标、声音识别装置等)和输出装置(例如，显示器、扬声器等)、或者根据数据处理系统30的应用环境的卡接口装置或者盘接口装置(例如，集成驱动电子器件卡(IDE)、小型计算机系统接口(SCSI)、串行高级技术附件(SATA)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)的标准接口等)。
主存储装置330可以存储用于数据处理系统30的操作所需的应用程序、控制信号、数据等，并且可以用作可以从辅助存储装置340传送程序或数据或者执行该程序或数据的存储空间。主存储装置330可以利用具有非易失性特性的存储装置来实施。例如，图1中所示的阻变存储装置可以用作主存储装置330。
辅助存储装置340可以为用于存储程序码、数据等的空间，并且可以为高容量存储装置。例如，图1中所示的阻变存储装置可以用作辅助存储装置340。
即，主存储装置330和/或辅助存储装置340可以被配置成根据预设的周期来重新设置读取电压。
图10中所示的数据处理系统40可以包括存储器控制器410和阻变存储装置420。
存储器控制器410可以被配置成响应于来自主机的请求来访问阻变存储装置420。存储器控制器410可以包括：处理器411、工作存储器413、主机接口(IF)415和存储器接口(IF)417。
处理器411可以被配置成控制存储器控制器410的整体操作。工作存储器413可以存储用于存储器控制器410的操作所需的应用程序、数据、控制信号等。
主机接口415可以执行用于在主机与存储器控制器410之间的数据和控制信号的交换的协议转换，并且存储器控制器417可以执行用于在存储器控制器410与阻变存储装置420之间的数据和控制信号的交换的协议转换。
例如，图1中所示的阻变存储装置可以用作阻变存储装置420。阻变存储装置420可以被配置成根据预设的周期来重新设置读取电压。
图10中所示的数据处理系统40可以用作便携式电子装置的盘装置或者内部/外部存储卡。数据处理系统可以用作图像处理器和其他的应用芯片组。
包括在存储器控制器410中的工作存储器413也可以利用图1中所示的阻变存储装置来实施。
图11和图12为图示根据本技术精神的各种实施例的电子系统的示例表示的配置图。
图11中所示的电子系统50可以包括：处理器501、存储器控制器503、阻变存储装置505、输入/输出(I/O)装置507和功能模块500。
存储器控制器503可以根据处理器501的控制来控制阻变存储装置505的数据处理操作，例如写入操作、读取操作等。
在阻变存储装置505中编程的数据可以根据处理器501和存储器控制器503的控制，经由I/O装置507来输出。例如，I/O装置507可以包括显示装置、扬声器装置等。
I/O装置507也可以包括输入装置，并且I/O装置507可以经由输入装置来输入用于控制处理器501的操作的控制信号或者要在处理器501中处理的数据。
在一个实施例中，存储器控制器503可以利用处理器501的部分来实施，或者利用与处理器501分开的芯片组来实施。
阻变存储装置505可以包括例如，由阻变存储器件配置的存储区、地址解码器、控制器、电压发生器等。在一个实施例中，阻变存储装置505可以为图1中所示的阻变存储装置。阻变存储装置505可以被配置成根据预设的周期来重新设置读取电压。
功能模块500可以为能够执行根据图11中所示的电子系统50的应用示例选择的功能的模块，并且作为功能模块500的示例的通信模块509和图像传感器511图示于图11中。
通信模块509可以提供电子系统50与有线或无线通信网络耦接以交换数据和控制信号的通信环境。
图像传感器511可以将光学图像转换成数字图像信号，并且将数字图像信号传送到处理器501和存储器控制器503。
当功能模块500包括通信模块509时，图11中的电子系统50可以为便携式通信装置，例如无线通信终端。当功能模块500可以包括图像传感器511时，电子系统50可以为数码照相机、数码摄像机、或者数码照相机和数码摄像机中的任意一个附接于其上的电子系统(例如，个人计算机(PC))、笔记本电脑、移动通信终端等)。
如图12中所示的电子系统可以包括：卡接口601、存储器控制器603和阻变存储装置605。
图12为图示了用作存储卡或智能卡的电子系统60的说明性图，并且图12中所示的电子系统60可以为PC卡、多媒体卡、嵌入式多媒体卡、安全数字卡或者通用串行总线(USB)驱动器等中的任意一种。
卡接口601可以根据主机的协议来对主机与存储器控制器603之间的数据交换执行交互。在一个实施例中，卡接口601可以指可以支持用于主机的协议的硬件、安装在可以支持用于主机的协议的硬件中的软件、或者信号传输方法。
存储器控制器603可以控制阻变存储装置605与卡接口601之间的数据交换。
图1中所示的阻变存储装置可以用作阻变存储装置605。阻变存储装置605可以被配置成根据预设周期来重新设定读取电压。
以上实施例是说明性的，并非限制性的。各种替选方式和等价方式也是可能的。本发明不限制于本文中所述的实施例。实施例也不限制于任意特定类型的半导体器件。结合本发明的其它的增加、删减或者修改是显然的，并且旨在落入所附权利要求的范围内。

Claims (22)

1.一种阻变存储装置，包括：
存储区，包括多个布置成多个存储器单元对的阻变存储器单元，多个存储器单元对的每个共享第一信号线，并且串联耦接在一对第二信号线之间；
电压发生电路，被配置成基于在读取电压确定模式中存储互补数据的至少一个存储器单元对的切换状态，来产生读取电压码；以及
电压提供单元，被配置成产生与读取电压码相对应的读取电压。
2.根据权利要求1所述的阻变存储装置，其中，多个存储器单元对分别共享位线，并且每个存储器单元串联耦接在下字线与上字线之间。
3.根据权利要求1所述的阻变存储装置，其中，电压发生电路被配置成在读取电压确定模式中将读取电压施加至第二信号线对中的任意一个，并且基于经由至少一个存储器单元对形成电流路径的定时，从读取电压产生最终电压码。
4.根据权利按要求3所述的阻变存储装置，其中，电压发生电路被配置成通过增加或降低来自初始读取电压的读取电压，来将读取电压施加至存储器单元对中的任意一对。
5.根据权利要求1所述的阻变存储装置，其中，存储器单元对包括第一存储器单元和第二存储器单元，所述第一存储器单元耦接在第二信号线的下信号线与第一信号线之间，所述第二存储器单元耦接在第二信号线的上信号线与第一信号线之间，以及
电压发生电路包括：
路径设置单元，与电压提供单元的输出端子耦接，并且被配置成在读取电压确定模式中施加读取电压至上信号线；以及
电压确定单元，被配置成基于下信号线的感测信号的电平来产生读取电压码。
6.根据权利要求5所述的阻变存储装置，其中，电压确定单元包括：
计数单元，被配置成基于感测信号来执行计数运算，并且根据感测信号的电平的转换来终止计数运算；
解码单元，被配置成从计数单元的输出信号产生读取电压码；以及
码确定单元，被配置成基于计数运算终止的定时，通过接收计数单元的输出信号来产生最终电压码。
7.根据权利要求6所述的阻变存储装置，其中，电压确定单元还包括开关单元，所述开关单元配置成在读取电压确定模式下，将从解码单元产生的读取电压码施加至上信号线。
8.根据权利要求6所述的阻变存储装置，其中，电压确定单元还包括开关单元，所述开关单元被配置成在正常读取模式下，施加最终电压码至第一信号线。
9.根据权利要求6所述的阻变存储装置，其中，码确定单元被配置成基于第一存储器单元和第二存储器单元切换的定时，来存储与读取电压电平的一半相对应的最终电压码。
10.根据权利要求1所述的阻变存储装置，其中，电压确定电路包括：
第一电压确定单元，被配置成当在读取电压确定模式下，共享第一信号线的多个存储器单元对一个接一个地被选择，并且读取电压被施加至与选中的存储器单元对耦接的第二信号线中的任意一个时，基于经由选中的存储器单元对形成电流路径的定时，根据第二信号线，由读取电压产生最终电压码；以及
第二电压确定单元，被配置成在正常读取模式下，根据第二信号线，基于最终电压码来产生确定码，并且将确定码提供为读取电压码。
11.根据权利要求10所述的阻变存储装置，其中，第二电压确定单元被配置成根据第二信号线，通过将最终电压码平均来产生确定码。
12.一种用于阻变存储装置的电压发生电路，包括：
电压确定单元，被配置成在读取电压确定模式下，基于共享第一信号线、串联耦接在一对第二信号线之间的至少一对存储器单元的切换状态来产生读取电压码，并且存储互补数据；以及
路径设置单元，被配置成在读取电压确定模式下，将与读取电压码相对应的读取电压施加至至少一对存储器单元的第二信号线。
13.根据权利要求12所述的电压发生电路，其中，多个存储器单元对分别共享位线，并且每个存储器单元串联耦接在下字线与上字线之间。
14.根据权利要求12所述的电压发生电路，其中，路径设置电路被配置成在读取电压确定模式中将读取电压施加至第二信号线对中的任意一个，并且电源确定单元被配置成基于经由至少一对存储器单元形成电流路径的定时，从读取电压产生最终电压码。
15.根据权利要求12所述的电压发生电路，其中，存储器单元对包括第一存储器单元和第二存储器单元，所述第一存储器单元耦接在第二信号线的下信号线与第一信号线之间，所述第二存储器单元耦接在第二信号线的上信号线与第一信号线之间，
路径设置单元被配置成在读取电压确定模式下施加读取电压至上信号线，以及
电压确定单元被配置成基于下信号线的感测信号的电平来产生读取电压码。
16.根据权利要求15所述的电压发生电路，其中，电压确定单元包括：
计数单元，被配置成基于感测信号来执行计数运算，并且根据感测信号的电平的转换来终止计数运算；
解码单元，被配置成从计数单元的输出信号产生读取电压码；以及
码确定单元，被配置成基于计数运算终止的定时，通过接收计数单元的输出信号来产生最终电压码。
17.根据权利要求16所述的电压发生电路，其中，电压确定单元还包括开关单元，所述开关单元配置成在读取电压确定模式中，将从解码单元产生的读取电压码施加至上信号线。
18.根据权利要求16所述的电压发生电路，其中，电压确定单元还包括开关单元，所述开关单元被配置成在正常读取模式下，施加最终电压码至第一信号线。
19.根据权利要求16所述的电压发生电路，其中，码确定单元被配置成基于第一存储器单元和第二存储器单元切换的定时，来存储与读取电压电平的一半相对应的最终电压码。
20.根据权利要求12所述的电压发生电路，其中，电压确定单元包括：
第一电压确定单元，被配置成当在读取电压确定模式下，共享第一信号线的多个存储器单元对一个接一个地被选择，并且读取电压被施加至与选中的存储器单元对耦接的第二信号线中的任意一个时，基于经由选中的存储器单元对形成电流路径的定时，根据第二信号线，由读取电压产生最终电压码；以及
第二电压确定单元，被配置成在正常读取模式下，根据第二信号线，基于最终电压码来产生确定码，并且将确定码提供为读取电压码。
21.根据权利要求20所述的电压发生电路，其中，第二电压确定单元被配置成根据第二信号线，通过将最终电压码平均来产生确定码。
22.一种用于阻变存储装置的电压发生电路，包括：
电压确定单元，被配置成基于共享第一信号线的至少一对存储器单元的切换状态来产生读取电压码，并且存储互补数据；以及
路径设置单元，被配置成将与读取电压码相对应的读取电压施加至至少一对存储器单元的第二信号线。
CN201610868346.2A 2016-02-18 2016-09-29 阻变存储装置和用于阻变存储装置的电压发生电路 Active CN107093454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0019050 2016-02-18
KR1020160019050A KR20170097811A (ko) 2016-02-18 2016-02-18 저항성 메모리 장치 및 이를 위한 전압 생성 회로

Publications (2)

Publication Number Publication Date
CN107093454A true CN107093454A (zh) 2017-08-25
CN107093454B CN107093454B (zh) 2020-12-08

Family

ID=59630123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610868346.2A Active CN107093454B (zh) 2016-02-18 2016-09-29 阻变存储装置和用于阻变存储装置的电压发生电路

Country Status (3)

Country Link
US (1) US9881672B2 (zh)
KR (1) KR20170097811A (zh)
CN (1) CN107093454B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164496A (zh) * 2018-02-14 2019-08-23 华邦电子股份有限公司 半导体存储器元件及其读取方法
CN110751964A (zh) * 2018-07-24 2020-02-04 长鑫存储技术有限公司 集成电路储存器的多位元信号传递方法
CN111091858A (zh) * 2019-12-31 2020-05-01 清华大学 阻变存储阵列的操作方法
CN111145811A (zh) * 2019-12-31 2020-05-12 清华大学 阻变存储阵列及其操作方法、阻变存储器电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643713B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US10297316B2 (en) * 2017-08-28 2019-05-21 Macronix International Co., Ltd. Phase change memory apparatus and read control method to reduce read disturb and sneak current phenomena
KR20200119474A (ko) 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 적층된 메모리 셀들을 포함하는 저항 변화 메모리 장치
US10818353B1 (en) * 2019-11-14 2020-10-27 Winbond Electronics Corp. Method for ripening resistive random access memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764982A (zh) * 2003-03-18 2006-04-26 株式会社东芝 相变存储器装置
US20110116309A1 (en) * 2009-07-15 2011-05-19 Macronix International Co., Ltd. Refresh Circuitry for Phase Change Memory
CN103680616A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 可变电阻存储器件及其操作方法
US20140369104A1 (en) * 2011-12-07 2014-12-18 Kabushiki Kaisha Toshiba Memory device
US20150162382A1 (en) * 2013-12-11 2015-06-11 Rambus Inc. 1d-2r memory architecture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890641B1 (ko) 2007-05-01 2009-03-27 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20140080942A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764982A (zh) * 2003-03-18 2006-04-26 株式会社东芝 相变存储器装置
US20110116309A1 (en) * 2009-07-15 2011-05-19 Macronix International Co., Ltd. Refresh Circuitry for Phase Change Memory
US20140369104A1 (en) * 2011-12-07 2014-12-18 Kabushiki Kaisha Toshiba Memory device
CN103680616A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 可变电阻存储器件及其操作方法
US20150162382A1 (en) * 2013-12-11 2015-06-11 Rambus Inc. 1d-2r memory architecture

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164496A (zh) * 2018-02-14 2019-08-23 华邦电子股份有限公司 半导体存储器元件及其读取方法
CN110164496B (zh) * 2018-02-14 2021-05-18 华邦电子股份有限公司 半导体存储器元件及其读取方法
CN110751964A (zh) * 2018-07-24 2020-02-04 长鑫存储技术有限公司 集成电路储存器的多位元信号传递方法
CN110751964B (zh) * 2018-07-24 2021-09-17 长鑫存储技术有限公司 集成电路储存器的多位元信号传递方法
CN111091858A (zh) * 2019-12-31 2020-05-01 清华大学 阻变存储阵列的操作方法
CN111145811A (zh) * 2019-12-31 2020-05-12 清华大学 阻变存储阵列及其操作方法、阻变存储器电路
CN111145811B (zh) * 2019-12-31 2021-11-09 清华大学 阻变存储阵列及其操作方法、阻变存储器电路

Also Published As

Publication number Publication date
US20170243641A1 (en) 2017-08-24
US9881672B2 (en) 2018-01-30
CN107093454B (zh) 2020-12-08
KR20170097811A (ko) 2017-08-29

Similar Documents

Publication Publication Date Title
CN107093454A (zh) 阻变存储装置和用于阻变存储装置的电压发生电路
KR102008365B1 (ko) 전자 장치
JP5754710B2 (ja) 抵抗性メモリ装置
US10896702B2 (en) Electronic device and method for driving the same
US10490274B2 (en) Non-volatile semiconductor memory device with improved pre-charging for high speed operation
US9070467B2 (en) Memory system including nonvolatile memory device and control method thereof
CN107039071B (zh) 电子设备及其驱动方法
CN107705813A (zh) 非易失性存储装置及其电阻补偿电路
US11520652B2 (en) Memory device and operating method of the same
JP2014116064A (ja) 抵抗体を利用する不揮発性メモリ装置及びその駆動方法
CN107274932A (zh) 电子设备
US8995203B2 (en) Non-volatile memory device, driving method of memory controller controlling the non-volatile memory device and memory system including the memory controller and the non-volatile memory device
CN107958685A (zh) 阻变存储装置及其选择性写入电路和操作方法
CN108073523A (zh) 算术电路及半导体器件
CN107481753A (zh) 存储系统
CN108074610A (zh) 阻变存储装置及其读取电路和方法
US8902633B2 (en) Resistive memory device comprising selectively disabled write driver
KR102080542B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US10622049B1 (en) Electronic device including a semiconductor memory that includes a circuit for changing a waveform of a write pulse
US10541011B1 (en) Electronic device
KR20140094171A (ko) 비휘발성 메모리 장치 및 그 구동 방법
CN112509623A (zh) 包括放电电路的存储器件
CN110858499B (zh) 电子设备
US11017855B2 (en) Electronic device and operating method thereof
US11450360B2 (en) Resistive memory device for lowering resistance value of memory cell during set program operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant