CN107077035B - 有源矩阵基板及显示面板 - Google Patents

有源矩阵基板及显示面板 Download PDF

Info

Publication number
CN107077035B
CN107077035B CN201580063196.1A CN201580063196A CN107077035B CN 107077035 B CN107077035 B CN 107077035B CN 201580063196 A CN201580063196 A CN 201580063196A CN 107077035 B CN107077035 B CN 107077035B
Authority
CN
China
Prior art keywords
lines
gate
pixel
active matrix
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580063196.1A
Other languages
English (en)
Other versions
CN107077035A (zh
Inventor
西山隆之
田中耕平
野间健史
岩田洋典
米林谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107077035A publication Critical patent/CN107077035A/zh
Application granted granted Critical
Publication of CN107077035B publication Critical patent/CN107077035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明之有源矩阵基板具备：多条源极线(数据线)15S；多条配线，其与多条源极线15S交叉，且至少包含多条栅极线13G；栅极驱动器(驱动电路)11，其具有多个开关元件18，连接于多条配线之至少一部分，并根据控制信号控制这些配线之电位；及多个像素控制元件16T，其设置于构成显示区域之多个像素之各者，与数据线15S及栅极线13G连接，控制对应之像素之显示。数据线15S及栅极线13G中之一者为纵线，另一者为横线，且横线之间隔为非等间隔。多个开关元件18中之至少一部分是配置于于纵方向相邻之像素之间、且为未配置多个像素控制元件16T之区域。

Description

有源矩阵基板及显示面板
技术领域
本发明是关于有源矩阵基板及显示面板。
背景技术
具备多条数据线、及与多条数据线交叉且至少包含多条栅极线之多条配线之有源矩阵基板为已知。于专利文献1中，揭示有将连接于多条配线中至少一部分且控制该配线之电位之驱动电路之构成要件即多个开关元件中，至少一部分之开关元件配置于显示区域内之有源矩阵基板。
现有技术文献
专利文献
专利文献1:国际公开第2014/069529号
发明内容
发明要解决的课题
于有源矩阵基板，设有多个像素控制元件(像素TFT)，其设于构成显示区域之多个像素之各者，且与数据线及栅极线连接，用于控制对应像素之显示。于专利文献1记载之有源矩阵基板中，于俯视时于横方向延伸之多条栅极线之间隔为等间隔。开关元件配置于沿纵方向相邻之像素之间之区域，但因于该区域亦配置有像素控制元件，故无法配置较大之开关元件。
本发明之目的在于提供一种可于显示区域内配置较大开关元件之有源矩阵基板。
用于解决课题的方案
本发明之一种实施方式之有源矩阵基板是具备：多条数据线；多条配线，其与所述多条数据线交叉，且至少包含多条栅极线；驱动电路，其具有多个开关元件，且连接于所述多条配线之至少一部分，根据自显示区域之外侧供给之控制信号控制该配线之电位；及多个像素控制元件，其设于构成显示区域之多个像素之各者，与所述数据线及所述栅极线连接，控制对应像素之显示；所述多条数据线及所述多条栅极线中之一者是于俯视时于纵方向延伸之多条纵线，另一者是于俯视时于横方向延伸之多条横线，所述多条横线中，相邻横线之间隔为非等间隔，所述多个开关元件中至少一部分是配置于俯视时于纵方向相邻像素之间，且为未配置所述多个像素控制元件之区域。
发明效果
根据本发明，作为控制包含多条栅极线之多条配线之电位之驱动电路之构成要件即多个开关元件，可将较大之开关元件配置于显示区域内。
附图说明
图1是显示第一实施方式之液晶显示装置之概略构成之示意图。
图2是显示有源矩阵基板之概略构成之示意图。
图3是显示省略了源极线之图示之有源矩阵基板、及与有源矩阵基板连接之各部之概略构成之示意图。
图4是显示用以驱动GL(n)之栅极线之栅极驱动器之等效电路之一例之图。
图5是栅极驱动器扫描栅极线时之时序图。
图6是用以说明第一实施方式之有源矩阵基板之构成之示意图。
图7A是显示现有的有源矩阵基板之构成之图。
图7B是显示端子第一实施方式之有源矩阵基板之构成之图。
图8A是显示将图4所示之栅极驱动器之电路配置于图7A所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图8B是显示将图4所示之栅极驱动器之电路配置于图7A所示之现有的有源矩阵基板之显示区域之情形之等效电路之一例之图。
图8C是显示将图4所示之栅极驱动器之电路配置于图7A所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图8D是显示将图4所示之栅极驱动器之电路配置于图7A所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图9是显示将图4所示之栅极驱动器之电路配置于第一实施方式之有源矩阵基板之显示区域时之等效电路之一例之图。
图10是自图9摘录放大TFT-C(驱动器TFT)之图。
图11A是示意性显示现有的有源矩阵基板之栅极驱动器之配置区域、及栅极驱动器之非配置区域之图。
图11B是示意性显示第一实施方式之有源矩阵基板之栅极驱动器之配置区域、及栅极驱动器之非配置区域之图。
图12A是显示第二实施方式之有源矩阵基板之构成之图。
图12B是显示于各色配线栅极线，且将源极线配线于各像素之构成中现有的有源矩阵基板之构成之图。
图13A是显示将图4所示之栅极驱动器之电路配置于图12B所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图13B是显示将图4所示之栅极驱动器之电路配置于图12B所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图13C是显示将图4所示之栅极驱动器之电路配置于图12B所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图13D是显示将图4所示之栅极驱动器之电路配置于图12B所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。
图14是自图13C摘录放大一部分之TFT-C(驱动器TFT)之图。
图15是显示将图4所示之栅极驱动器之电路配置于第二实施方式之有源矩阵基板之显示区域时之等效电路之一例之图。
图16是自图15摘录放大一部分之TFT-C(驱动器TFT)之图。
图17是显示第二实施方式之有源矩阵基板之变化构成之图。
图18是显示第二实施方式之有源矩阵基板之其他变化构成之图。
图19A是用以说明图18所示之构成之像素电极之输出方向之图。
图19B是用以说明图12A所示之构成之像素电极之输出方向之图。
图20是显示第三实施方式之有源矩阵基板之构成之图。
图21是显示将图4所示之栅极驱动器之电路配置于第三实施方式之有源矩阵基板之显示区域时之等效电路之一例之图。
图22是自图21摘录放大一部分之TFT-C(驱动器TFT)之图。
图23是显示第四实施方式之有源矩阵基板之构成之图。
图24是显示将图4所示之栅极驱动器之电路配置于第四实施方式之有源矩阵基板之显示区域时之等效电路之一例之图。
图25是自图24摘录放大一部分之TFT-C(驱动器TFT)之图。
图26是用以说明源极层相对于栅极层之位置偏移之图。
图27是用以说明于第三实施方式之有源矩阵基板中，产生源极线相对于栅极线之位置偏移、及漏极焊盘相对于栅极线之位置偏移时之影响之图。
图28是用以说明于第三实施方式之有源矩阵基板之使像素TFT之方向旋转90度之配置构成中，产生源极线相对于栅极线之位置偏移、及漏极焊盘相对于栅极线之位置偏移时之影响之图。
图29是显示形成于栅极线13G(栅极层)之抵消图案之一例之图。
图30是显示用以抵消于漏极焊盘相对于栅极线于左右方向位置偏移时之栅极线与漏极焊盘之间之重迭面积变化之栅极线(栅极层)之抵消图案之一例之图。
图31是显示用以抵消于漏极焊盘相对于栅极线于上下左右方向位置偏移时之栅极线与漏极焊盘之间之电容变化之栅极线(栅极层)之抵消图案之一例之图。
图32是显示于图28所示之构成中，设置于栅极线(栅极层)之抵消图案之一例之图。
图33是显示于与第四实施方式同样，将栅极线配线于各色，且将源极线配线于各像素之构成中，设置于栅极线(栅极层)之抵消图案之一例之图。
图34是显示于将栅极线配线于各色，且将源极线配线于各像素之构成中，用以抵消漏极焊盘相对于栅极线于上下方向位置偏移时之栅极线与漏极焊盘之间之重迭面积变化之栅极线(栅极层)之抵消图案之一例之图。
图35是显示于将栅极线配线于各色，且将源极线配线于各像素之构成中，用以抵消漏极焊盘相对于栅极线于上下左右方向位置偏移时之栅极线与漏极焊盘之间之电容变化之栅极线(栅极层)之抵消图案之一例之图。
图36是用以说明与同一条纵线连接之全部像素TFT，其相对于所连接之横线之配置方向相同之有源矩阵基板之构成之示意图。
具体实施方式
本发明之一种实施方式之有源矩阵基板是具备：多条数据线；多条配线，其与所述多条数据线交叉，且至少包含多条栅极线；驱动电路，其具有多个开关元件，且连接于所述多条配线之至少一部分，根据自显示区域之外侧供给之控制信号控制该配线之电位；及多个像素控制元件，其设置于构成显示区域之多个像素之各者，与所述数据线及所述栅极线连接，用于控制对应像素之显示；所述多条数据线及所述多条栅极线中之一者是于俯视时于纵方向延伸之多条纵线，另一者是于俯视时于横方向延伸之多条横线，所述多条横线中，相邻横线之间隔为非等间隔，所述多个开关元件中至少一部分是配置于俯视时于纵方向相邻像素之间，且为未配置所述多个像素控制元件之区域。
根据该构成，因将多个开关元件中至少一部分配置于俯视时沿纵方向相邻像素之间之区域，即未配置多个像素控制元件之区域，故可配置较大的开关元件。由此，因可缩小驱动电路之配置区域，故可缩短驱动电路之内部节点。因内部节点变短，内部节点或驱动器配线、与栅极线或源极线之交叉部位减少，故成品率下降。又，通过内部节点变短，可使内部节点之寄生电容降低，因而可减少电力消耗。
而且，根据所述构成，因可增大与像素电极电性连接之要件即像素控制元件之漏极焊盘、与驱动器配线之间之距离，故电容耦合变小。由此，可减少对于像素电位之来自驱动器配线之噪声传播，且可提高画质。
所述多个像素控制元件中、与同一条所述纵线连接之像素控制元件之一部分，其相对于所连接之所述横线之配置方向与连接于所述同一条纵线之其他像素控制元件之配置方向不同。
根据该构成，可不使像素电极之形状较大变化便可配置较大之开关元件。
于所述多个像素控制元件中、与同一条所述纵线连接之全部像素控制元件，其相对于所连接之所述横线之配置方向可设为相同。于该构成中，亦可配置较大之开关元件。
所述多条纵线可为所述多条数据线，所述多条横线可为所述多条栅极线。又，所述多条纵线亦可为所述多条栅极线，所述多条横线亦可为所述多条数据线。
所述像素控制元件之漏极焊盘是形成于与形成所述栅极线之栅极层于层叠方向上不同之层；于所述栅极层中，设有于所述漏极焊盘与该栅极层之间产生位置偏移时、用以抑制所述漏极焊盘与该栅极层之重叠面积变化之区域。
依据该构成，于漏极焊盘与栅极层之间产生位置偏移时，亦可抑制漏极焊盘与该栅极层之重叠面积变化。因此，可抑制漏极焊盘与栅极层之间之电容变化，且可抑制电容变化引起之显示品质之下降。
本发明之一实施方式之显示面板具备：所述有源矩阵基板；相对基板，其具备彩色滤光片及相对电极；及液晶层，其夹于所述有源矩阵基板与所述相对基板之间。
依据该显示面板，可减小有源矩阵基板中之驱动电路之配置区域，因而可增大驱动电路之非配置区域。由于驱动电路之非配置区域可切断，因而可提高将显示面板设为矩形以外之形状之异形化时之自由度，且可提高显示面板之设计自由度。
[实施方式]
以下，参照图式详细说明本发明之实施方式。对图中相同或相当部分附注相同符号，不重复其说明。另，为了便于理解说明，于下文参照之图式中，简略化或示意性显示构成，或省略一部分之构成构件。又，各图所示之构成构件间之尺寸比并非表示必定之实际尺寸比者。各图所示之显示像素虽设为短边40μm左右，长边120μm左右，但其为便于说明而设定之值，并非显示必定之实际尺寸者，且非限定实施方式者。
<第一实施方式>(液晶显示装置之构成)
图1是显示本实施方式之液晶显示装置之概略构成之示意图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4、及电源5。显示面板2具有有源矩阵基板20a、相对基板20b、及夹于所述基板之间之液晶层(省略图示)。于有源矩阵基板20a之下表面侧与相对基板20b之上表面侧设置有偏光板，但于图1中省略图示。于相对基板20b形成有黑矩阵、红(R)、绿(G)、蓝(B)之三色之彩色滤光片、共通电极(均省略图示)。
如图1所示，有源矩阵基板20a是与形成于可挠性基板之源极驱动器3电性连接。显示控制电路4与显示面板2、源极驱动器3、及电源5电性连接。显示控制电路4对源极驱动器3、形成于有源矩阵基板20a之后述之驱动电路(以下称为栅极驱动器)输出控制信号。
控制信号包含用以于显示面板2显示图像之复位信号(CLR)、时钟信号(CKA、CKB)、数据信号等。电源5是与显示面板2、源极驱动器3、及显示控制电路4电性连接，对各者供给电源电压信号。
(有源矩阵基板之构成)
图2是显示有源矩阵基板20a之概略构成之示意图。于有源矩阵基板20a中，自X轴方向之一端至另一端，大致平行地形成多条栅极线13G。又，于有源矩阵基板20a中，以与栅极线13G群交叉之方式，于Y轴方向大致平行地形成有多条源极线15S(数据线)。即，源极线15S是于俯视时于纵方向延伸之纵线，栅极线13G是于俯视时于横方向延伸之横线。
如下所述，于栅极线13G与源极线15S之交叉部之附近，设有用以控制像素显示之TFT(以下称为像素TFT)(像素控制元件)。各像素与设于相对基板20b侧之红(R)、绿(G)、蓝(B)之任一颜色之彩色滤光片对应。通过相邻之红色像素、绿色像素、及蓝色像素之三个像素构成一个显示像素，以可进行多种颜色之显示。
图3是显示省略了源极线15S之图示之有源矩阵基板20a、及与有源矩阵基板20a连接之各部之概略构成之示意图。如图3之例所示，栅极驱动器11(驱动电路)是形成于显示区域中之栅极线13G与栅极线13G之间。于图3所示之例中，多条栅极线13G之各者与一个栅极驱动器11连接，但亦可与多个栅极驱动器11连接。
于有源矩阵基板20a之显示区域中，于设有源极驱动器3之边之边框区域，形成有端子部12g(第二端子部)。端子部12g与显示控制电路4及电源5连接。端子部12g是接收自显示控制电路4及电源5输出之控制信号(CKA、CKB)或电源电压信号等之信号。输入至端子部12g之控制信号(CKA、CKB)或电源电压信号等之信号是经由驱动器配线15L1而被供给至各栅极驱动器11。
栅极驱动器11是根据供给之信号，对于所连接之栅极线13G，输出表示选择状态与非选择状态之一者之电压信号，且对下一段之栅极线13G输出该电压信号。于以下说明中，有时将与选择状态与非选择状态之各者对应之电压信号称为扫描信号。又，将选择栅极线13G之状态称为栅极线13G之驱动。
又，于有源矩阵基板20a中，于设有源极驱动器3之边之边框区域，形成有连接源极驱动器3与源极线15S之端子部12s(第一端子部)。源极驱动器3是根据自显示控制电路4输入之控制信号，对各源极线15S输出数据信号。
(栅极驱动器之构成)
此处，对本实施方式之栅极驱动器11之构成进行说明。图4是显示用以驱动GL(n)之栅极线13G之栅极驱动器11之等效电路之一例之图。如图4所示，栅极驱动器11具有作为开关元件之以薄膜晶体管(TFT：Thin Film Transistor)构成之TFT-A～TFT-E、电容器Cbst、端子111～117、及输入低电平之电源电压信号之端子群。
端子111经由前段之GL(n－1)之栅极线13G接收设定信号(S)。另，连接于GL(1)之栅极线13G之栅极驱动器11之端子111接收自显示控制电路4输出之栅极开始脉冲信号(S)。端子113、116是接收自显示控制电路4输出之复位信号(CLR)。端子114是接收输入之时钟信号(CKA)。端子112、115是接收输入之时钟信号(CKB)。端子117将设定信号(S)输出至后段之栅极线13G。
时钟信号(CKA)与时钟信号(CKB)是于每一水平扫描期间相位反转之二相之时钟信号(参照图5)。
于图4中，将连接TFT-A之源极端子、TFT-B之漏极端子、电容器Cbst之一电极、TFT-C之栅极端子之配线称为netA(n)。
TFT-A之栅极端子与端子112连接，漏极端子与端子111连接，源极端子连接于netA(n)。
TFT-B之栅极端子与端子113连接，漏极端子与netA(n)连接，源极端子连接于电源电压端子VSS。
TFT-C之栅极端子与netA(n)连接，漏极端子与端子114连接，源极端子与输出端子117连接。
电容器Cbst是一电极与netA(n)连接，另一电极与端子117连接。
TFT-D之栅极端子与端子115连接，漏极端子与端子117连接，源极端子连接于电源电压端子VSS。
TFT-E之栅极端子与端子116连接，漏极端子与端子117连接，源极端子连接于电源电压端子VSS。
(栅极驱动器之动作)
接着，边参照图4及图5，边对栅极驱动器11之动作进行说明。图5是栅极驱动器11扫描栅极线13G时之时序图。于图5中，t3至t4之期间为选择GL(n)之栅极线之期间。自显示控制电路4供给之于每一水平扫描期间相位反转之时钟信号(CKA)与时钟信号(CKB)经由端子112、114、115输入至栅极驱动器11。又，虽于图5中省略，但于每一垂直扫描期间成为特定期间H(High)电平之复位信号(CLR)自显示控制电路4经由端子113、116输入至栅极驱动器11。若输入复位信号(CLR)，则netA(n)、栅极线13G转换至L(Low)电平。
于图5之时刻t0至t1，于端子114输入L电平之时钟信号(CKA)，于端子112、115输入H电平之时钟信号(CKB)。由此，TFT-A与TFT-D为导通状态，netA(n)充电至L电平之电源电压(VSS)，TFT-C为断开状态，自端子117输出L电平之电位。
其次，于时刻t1，若时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平，则TFT-A与TFT-D成为断开状态，netA(n)之电位维持于L电平，自端子117输出L电平之电位。
于时刻t2，时钟信号(CKA)为L电平，时钟信号(CKB)为H电平，经由GL(n－1)之栅极线，于端子111输入设定信号(S)。由此，TFT-A成为导通状态，netA(n)被充电至自H电平减去TFT-A之阈值电压之电位。其间，因TFT-D成为导通状态，故自端子117输出L电平之电位。
于时刻t3，若时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平，则TFT-C成为导通状态，TFT-D成为断开状态。由此，端子117之电位开始充电至H电平。同时，netA(n)经由电容器Cbst充电至更高之电位。此时，预先设计为使netA(n)之电位高于H电平与TFT-C之阈值电压合计之电位。由此，因TFT-C维持导通状态，故成为与端子117连接之GL(n)之栅极线13G充电至H电平之选择之状态。
于时刻t4，若时钟信号(CKA)成为L电平，时钟信号(CKB)成为H电平，则经由TFT-A，netA(n)之电位成为L电平，TFT-C成为断开状态。又，因TFT-D成为导通状态，故自端子117输出L电平之电位。
如此，通过自栅极驱动器11之端子117对栅极线13G输出设定信号(S)，而成为选择该栅极线13G之状态。液晶显示装置1是通过连接于各栅极线13G之栅极驱动器11而依序扫描栅极线13G，且通过源极驱动器3对各源极线15S供给数据信号，由此于显示面板2显示图像。
如上所述，于现有的有源矩阵基板中，于俯视时于横方向延伸之多条栅极线13G之间隔为等间隔。又，于纵方向相邻之像素之间之区域配置像素TFT(像素控制元件)，且于该区域配置构成栅极驱动器11之TFT-A～TFT-E等之TFT(以下称为驱动器TFT)。然而，于此种配置构成中，因于驱动器TFT附近设有像素TFT，故无法配置较大之驱动器TFT。
因此，于本实施方式之有源矩阵基板中，将多条栅极线13G(横线)之间隔设为非等间隔，且于纵方向相邻像素之间之区域中，设置未配置像素TFT之区域，并于该区域配置驱动器TFT。
又，于本实施方式中，于多个像素TFT中，与同一条源极线15S(纵线)连接之像素TFT之一部分，其相对于所连接之栅极线13G之配置方向与连接于同一条源极线15S之其他像素TFT之配置方向不同。
更具体而言，于相邻两条栅极线13G间之间隔中，位于配置驱动器TFT之位置之两邻侧之两条栅极线13G间之间隔最宽。与位于配置驱动器TFT之位置之上邻侧之栅极线13G连接之像素TFT相对于所连接之栅极线13G配置于上侧。又，与位于配置驱动器TFT之位置之下邻侧之栅极线13G连接之像素TFT相对于所连接之栅极线13G配置于下侧。
图6是用以说明本实施方式之有源矩阵基板20a之构成之示意图。栅极线13G1与栅极线13G2之间之间隔、及栅极线13G2与栅极线13G3之间之间隔不同。具体而言，栅极线13G2与栅极线13G3之间之间隔较栅极线13G1与栅极线13G2之间之间隔更宽，于Y轴方向隔开两个像素。另，于图6中，亦显示各像素之像素电极17。
又，于与同一条源极线15S1连接之像素TFT16T11、16T21、及16T31中，与栅极线13G1连接之像素TFT16T11、及与栅极线13G3连接之像素TFT16T31是相对于各自连接之栅极线13G配置于下侧，与栅极线13G2连接之像素TFT16T21相对于所连接之栅极线13G配置于上侧。
驱动器TFT18配置于相邻之两条栅极线13G之间之区域中，间隔较宽之栅极线13G2与栅极线13G3之间，即于纵方向相邻像素之间之区域中未配置像素TFT16T之区域。
图7A及图7B是用以比较说明本实施方式之有源矩阵基板20a之构成、与相邻之栅极线13G间之间隔相同，且与同一条源极线15S连接之多个像素TFT之配置方向相同之现有的有源矩阵基板之构成之图。图7A是显示现有的有源矩阵基板之构成，图7B是显示本实施方式之有源矩阵基板20a之构成。
于图7A及图7B中，(红)、(蓝)、(绿)之记载表示对应之彩色滤光片之颜色。又，于图7A及图7B中，以双点划线表示之区域BM是通过形成于相对基板20b之黑矩阵(省略图示)遮光之遮光区域BM。
于现有的有源矩阵基板中，相邻之栅极线13G间为等间隔，且相邻之源极线15S间为等间隔。又，与同一条源极线15S连接之多个像素TFT16T是其相对于所连接之栅极线13G配置于相同之方向。于图7A所示之例中，与同一条源极线15S1连接之像素TFT16T11及16T21相对于所连接之栅极线13G配置于下侧。
于现有的有源矩阵基板中，于Y轴方向相邻像素之间之遮光区域BM配置驱动器TFT18。然而，如图7A所示，因于该区域亦配置有像素TFT16T，故无法配置较大之驱动器TFT18。又，因驱动器TFT18与像素TFT16T之距离较近，故与像素电极17电性连接之要件即漏极焊盘、与驱动器配线15N2之间之距离较近，电容耦合变大。
另一方面，于本实施方式之有源矩阵基板20a中，如图7B所示，相邻源极线15S间为等间隔，但相邻栅极线13G间为非等间隔。又，与同一条源极线15S连接之多个像素TFT16T中，一部分之像素TFT16T相对于所连接之栅极线13G配置于不同方向。例如，于与源极线15S1连接之像素TFT16T11、16T21中，像素TFT16T11相对于栅极线13G1配置于下侧，但像素TFT16T21相对于栅极线13G2配置于上侧。
驱动器TFT18配置于相邻栅极线13G之间之区域中，间隔较宽之栅极线13G2与栅极线13G3之间之区域，即于Y轴方向相邻像素之间之遮光区域BM。如图7B所示，于该区域未配置像素TFT16T。
即，根据本实施方式之有源矩阵基板20a，可于Y轴方向相邻像素之间之遮光区域BM，设置未配置像素TFT16T之驱动器TFT18专用之区域。由此，与现有的有源矩阵基板相比，可不使开口率下降，而配置较大之驱动器TFT18。又，容易于配置驱动器TFT18之区域，配置所谓之静电性保护电路或电容形成部之需要较大面积之要件。
又，驱动器TFT18于Y轴方向中，与像素TFT16T隔开约一像素量。因此，可增大与像素电极17电性连接之要件即漏极焊盘、与驱动器配线15N1～15N3之间之距离，故电容耦合变小。由此，可减少对于像素电位之来自驱动器配线15N1～15N3之噪声传播，且可提高画质。
图8A～图8D是显示将图4所示之栅极驱动器11之电路配置于图7A所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。于描绘之图式之大小关系上，将一个电路图分为图8A～图8D之4个图式。例如，图8A之右端所示之源极线15S是与图8B之左端所示之源极线15S相同者。又，图8B之右端所示之源极线15S是与图8C之左端所示之源极线15S相同者。而且，图8C之右端所示之源极线15S是与图8D之左端所示之源极线15S相同者。
于图8A～图8D所示之例中，每一个显示像素只能配置X轴方向之长度最大为6μm之TFT-C(驱动器TFT18)。因此，将配置之TFT-C之条件设为Y轴方向之长度L＝6μm、X轴方向之长度W＞80μm时，必须配置14个Y轴方向之长度L＝6μm、X轴方向之长度W＝6μm之TFT-C(6μm×14＝84μm＞80μm)。于每一个显示像素配置一个TFT-C时，必须跨及14个显示像素配置TFT-C。
图9是显示将图4所示之栅极驱动器11之电路配置于本实施方式之有源矩阵基板20a之显示区域时之等效电路之一例之图。又，图10是自图9摘录放大TFT-C(驱动器TFT18)之图。
如上所述，于本实施方式之有源矩阵基板20a中，与现有的有源矩阵基板相比可配置更大之驱动器TFT18。于图9及图10所示之例中，可配置Y轴方向之长度为6μm，X轴方向之长度为16μm之TFT-C(驱动器TFT18)。因此，将配置之TFT-C之条件设为Y轴方向之长度L＝6μm、X轴方向之长度W＞80μm之情形，只要配置5个Y轴方向之长度为6μm、X轴方向之长度为16μm之TFT-C即可(16μm×5＝80μm)。如图10所示，因可于一个显示像素配置多个TFT-C，故于图10所示之配置例中，跨及三个显示像素配置即可。由此，与现有的有源矩阵基板相比，可减小栅极驱动器11之配置区域。
又，于本实施方式之有源矩阵基板20a中，因可减小栅极驱动器11之配置区域，故与现有的有源矩阵基板相比，可缩短内部节点。内部节点是与图4所示之netA对应之配线。通过缩短内部节点，可使内部节点之寄生电容变小，且使电力消耗变小。
又，因内部节点变短，故X轴方向之内部节点与Y轴方向之源极线15S之连接部位变少。又，若与现有的有源矩阵基板相比，因可配置较大之驱动器TFT18，故可减少驱动器TFT18之数。因此，可减少Y轴方向之驱动器配线与X轴方向之栅极线13G之连接部位。
图11A是示意性显示现有的有源矩阵基板之栅极驱动器11之配置区域1110、及栅极驱动器11之非配置区域1120之图。又，图11B是示意性显示本实施方式之有源矩阵基板20a之栅极驱动器11之配置区域1110、及栅极驱动器11之非配置区域1120之图。
如使用图8A～图8D、及图9说明，于本实施方式之有源矩阵基板20a中，与现有的有源矩阵基板相比，可减小栅极驱动器11之配置区域1110。由此，可增大栅极驱动器非配置区域1120(参照图11A、图11B)。
未配置栅极驱动器11之栅极驱动器非配置区域1120可切断。于图11A及图11B中，将可切断之区域之一例作为区域1120a显示。于本实施方式之有源矩阵基板20a中，因与现有的有源矩阵基板相比，可增大栅极驱动器11之非配置区域1120，故切断区域1120a亦增大。由此，可提高将显示面板2设为矩形以外之形状之异形化时之自由度，且可提高液晶显示装置1之设计自由度。
<第二实施方式>
于第一实施方式之有源矩阵基板20a中，于各色配线源极线15S，且于各像素配线栅极线13G。于第二实施方式之有源矩阵基板20a中，于各色配线栅极线13G，且于各像素配线源极线15S。即，栅极线13G是于俯视时于纵方向延伸之纵线，源极线15S是于俯视时于横方向延伸之横线。
于本实施方式之有源矩阵基板20a中，相邻源极线15S之间隔不为等间隔，而为非等间隔。又，于与同一条栅极线13G连接之像素TFT16T中，一部分之像素TFT16T相对于所连接之源极线15S配置于不同方向。
具体而言，于相邻两条源极线15S间之间隔中，位于配置驱动器TFT18之位置之两邻侧之两条源极线15S间之间隔最宽。又，与位于配置驱动器TFT18之位置之上邻侧之源极线15S连接之像素TFT16T相对于所连接之源极线15S配置于上侧，与位于配置驱动器TFT18之位置之下邻侧之源极线15S连接之像素TFT16T相对于所连接之源极线15S配置于下侧。
驱动器TFT18配置于相邻之源极线15S之间之区域中，间隔较宽之两条源极线15S之间之区域，即于Y轴方向相邻之像素之间之遮光区域BM。于配置驱动器TFT18之该遮光区域BM，未配置像素TFT16T。
图12A是显示第二实施方式之有源矩阵基板20a之构成之图。源极线15S1与源极线15S2之间之间隔、源极线15S2与源极线15S3之间之间隔、及源极线15S3与源极线15S4之间之间隔各自不同。具体而言，源极线15S2与源极线15S3之间之间隔宽于源极线15S1与源极线15S2之间之间隔、及源极线15S3与源极线15S4之间之间隔，于Y轴方向隔开两个像素。
又，与源极线15S1连接之像素TFT16T11、及与源极线15S3连接之像素TFT16T31是相对于各自连接之源极线15S配置于下侧。另一方面，与源极线15S2连接之像素TFT16T21、及与源极线15S4连接之像素TFT16T41相对于所连接之源极线15S配置于上侧。
驱动器TFT18配置于间隔较宽之源极线15S2与源极线15S3之间之区域，且为于Y轴方向相邻之像素之间之遮光区域BM。于该遮光区域BM，未配置像素TFT16T。
图12B是显示于各色配置栅极线13G，且将源极线15S配线于各像素之构成中之现有的有源矩阵基板之构成之图。于该现有的有源矩阵基板中，以等间隔配置有多条源极线15S。又，相对于所连接之源极线15S，与同一条栅极线13G连接之多个像素TFT16T之配置方向相同。于图12B所示之构成例中，全部像素TFT16T配置于源极线15S之下侧。
于现有的有源矩阵基板中，驱动器TFT18亦配置于于Y轴方向相邻之像素之间之遮光区域BM，但于该区域亦配置有像素TFT16T。因此，配置驱动器TFT18之区域较窄，只能配置较小之驱动器TFT18。因此，必须将较小之驱动器TFT18遍及多个部位而配置，使得栅极驱动器11之内部节点变长。因内部节点变长，内部节点之寄生电容变大，从而电力消耗变大。又，于现有的有源矩阵基板中，因栅极驱动器11之内部节点变长，故Y轴方向之内部节点与X轴方向之源极线15S之连接部位变多。
与此相对，于本实施方式之有源矩阵基板20a中，将源极线15S之配置间隔设为非等间隔。又，与同一条栅极线13G连接之多个像素TFT16T中，一部分之像素TFT16T相对于所连接之源极线15S配置于不同之方向。驱动器TFT18配置于相邻之两条源极线15S之中，间隔较宽之两条源极线15S之间之区域，即于Y轴方向相邻之像素之间之遮光区域BM。如图12A所示，于配置驱动器TFT18之遮光区域BM，因未配置像素TFT16T，故驱动器TFT18之配置区域较宽。
由此，与现有的有源矩阵基板相比，因可配置较大之驱动器TFT18，故可减小栅极驱动器11整体之配置区域。由此，因可缩短栅极驱动器11之内部节点，故内部节点之寄生电容变小，且电力消耗变小。
又，因栅极驱动器11之内部节点变短，故Y轴方向之内部节点与X轴方向之源极线15S之连接部位变少。
而且，如图12A所示，驱动器TFT18于Y轴方向中，与像素TFT16T隔开约一个像素量。因此，可增大与像素电极17电性连接之要件即像素TFT16T之漏极焊盘、与驱动器配线15N3～15N5之间之距离，因而电容耦合变小。由此，可减少对于像素电位之来自驱动器配线15N3～15N5之噪声传播，且可提高画质。
图13A～图13D是显示将图4所示之栅极驱动器11之电路配置于图12B所示之现有的有源矩阵基板之显示区域时之等效电路之一例之图。又，图14是自图13C摘录放大一部分之TFT-C(驱动器TFT18)之图。
如上所述，于现有的有源矩阵基板中，配置驱动器TFT18之区域之大小有所限制。于配置X轴方向之长度为6μm之TFT-C时，如图14所示，因无法于于X轴方向相邻之像素TFT16T之间配置TFT-C(驱动器TFT18)，故无法配置于Y轴方向较长之TFT-C。于图14所示之例中，只能配置Y轴方向之长度最大为6μm之TFT-C(驱动器TFT18)。因此，将配置之TFT-C之条件设为X轴方向之长度L＝6μm、Y轴方向之长度W＞80μm时，必须配置14个X轴方向之长度L＝6μm、Y轴方向之长度W＝6μm之TFT-C(6μm×14＝84μm＞80μm)。
图15是显示将图4所示之栅极驱动器11之电路配置于本实施方式之有源矩阵基板20a之显示区域时之等效电路之一例之图。又，图16是自图15摘录放大一部分之TFT-C(驱动器TFT18)之图。
如上所述，于本实施方式之有源矩阵基板20a中，与现有的有源矩阵基板相比，可配置更大之驱动器TFT18。于图16所示之配置例中，可配置X轴方向之长度为18μm之驱动器TFT18。
因此，将配置之TFT-C之条件设为Y轴方向之长度L＝6μm、X轴方向之长度W＞80μm时，只要配置5个Y轴方向之长度为6μm、X轴方向之长度为18μm之TFT-C即可(18μm×5＝90μm＞80μm)。由此，与现有的有源矩阵基板相比，可缩小栅极驱动器11之配置区域。
(第二实施方式之变化构成例1)
图17是显示第二实施方式之有源矩阵基板20a之变化构成之图。图17所示之构成与图12A所示之构成相比，省略了配置于像素内之驱动器配线15N1、15N2。由此，与图12A所示之构成相比，开口率变高。
(第二实施方式之变化构成例2)
图18是显示第二实施方式之有源矩阵基板20a之其他变化构成之图。图18所示之构成与图12A所示之构成相比，像素电极17之输出方向不同。
图19A及图19B是用以说明图18所示之构成与图12A所示之构成之像素电极17之输出方向之图。图19A是图18之部分放大图，图19B是图12A之部分放大图。
于图18及图19A所示之构成中，与源极线15S1连接之像素TFT16T1是与较源极线15S1位于Y轴方向更上侧之像素电极17U连接。又，与源极线15S2连接之像素TFT16T2是与较源极线15S2位于Y轴方向更下侧之像素电极17D连接。
另一方面，于图12A及图19B所示之构成中，与源极线15S1连接之像素TFT16T1是与较源极线15S1位于Y轴方向更下侧之像素电极17D连接。又，与源极线15S2连接之像素TFT16T2是与较源极线15S2位于Y轴方向更上侧之像素电极17U连接。
<第三实施方式>
于第一实施方式之有源矩阵基板20a中，相邻栅极线13G之间隔不为等间隔，而为非等间隔。又，与同一条源极线15S连接之多个像素TFT16T中，一部分之像素TFT16T相对于所连接之栅极线13G配置于不同之方向。
于第三实施方式之有源矩阵基板20a中，具备所述之第一实施方式之有源矩阵基板20a之构成之特征，且进而于相邻源极线15S之间隔不为等间隔而为非等间隔，且与同一条栅极线13G(横线)连接之多个像素TFT16T中，一部分之像素TFT16T相对于所连接之源极线15S(纵线)配置于不同之方向。
图20是显示第三实施方式之有源矩阵基板20a之构成之图。源极线15S1与源极线15S2之间之间隔、源极线15S2与源极线15S3之间之间隔、源极线15S3与源极线15S4之间之间隔各自不同。具体而言，源极线15S2与源极线15S3之间之间隔较源极线15S1与源极线15S2之间之间隔、及源极线15S3与源极线15S4之间之间隔更宽。
又，于与同一条栅极线13G1连接之像素TFT16T11、16T12、及16T13中，与源极线15S1连接之像素TFT16T11、及与源极线15S2连接之像素TFT16T12是相对于所连接之源极线15S配置于右侧，与源极线15S3连接之像素TFT16T13相对于所连接之源极线15S配置于左侧。
而且，栅极线13G1与栅极线13G2之间之间隔是与栅极线13G2与栅极线13G3之间之间隔不同。具体而言，栅极线13G2与栅极线13G3之间之间隔较栅极线13G1与栅极线13G2之间之间隔更宽，隔开两个像素量。
又，于与同一条源极线15S1连接之像素TFT16T11、16T21、16T31、16T41中，与栅极线13G1连接之像素TFT16T11、及与栅极线13G3连接之像素TFT16T31是相对于所连接之栅极线13G配置于下侧，与栅极线13G2连接之像素TFT16T21、及与栅极线13G4连接之像素TFT16T41相对于所连接之栅极线13G配置于上侧。
驱动器TFT18配置于相邻之两条栅极线13G之间之中，间隔较宽之栅极线13G之间，即于Y轴方向相邻之像素之间之遮光区域BM。于图20所示之例中，配置于栅极线13G2与栅极线13G3之间，即于Y轴方向相邻之像素之间之遮光区域BM。于该遮光区域BM，未配置像素TFT16T。
与驱动器TFT18电性连接且于Y轴方向延伸之驱动器配线15L1配置于于X轴方向相邻之像素之间之遮光区域BM。又，与驱动器TFT18电性连接且于X轴方向延伸之驱动器配线15N1、15N2、15N3是与驱动器TFT18相同，配置于栅极线13G2与栅极线13G3之间，即于Y轴方向相邻之像素之间之遮光区域BM。即，全部之驱动器配线15L1、15N1～15N3配置于遮光区域BM，未配置于像素区域(开口区域)。
于多条源极线15S中，一部分之源极线15S配置于像素区域。于图20所示之例中，源极线15S1、15S2、15S4、15S5、15S7、15S8配置于于X轴方向相邻之像素之间之遮光区域BM，源极线15S3、15S6、15S9配置于像素区域。于该情形，源极线15S对于各显示像素为相同配置，因此无需用以配合开口率之虚设配线。
根据第三实施方式之有源矩阵基板，与第一实施方式之有源矩阵基板同样，于配置驱动器TFT18之遮光区域BM，因未配置像素TFT16T，故驱动器TFT18之配置区域较宽。由此，与现有的有源矩阵基板相比，因可配置较大之驱动器TFT18，故可缩小栅极驱动器11整体之配置区域。由此，因可缩短栅极驱动器11之内部节点，故内部节点之寄生电容变小，且电力消耗变小。
又，因内部节点变短，故X轴方向之内部节点与Y轴方向之源极线15S之连接部位变少。又，若与现有的有源矩阵基板相比，因可配置较大之驱动器TFT18，故可减少驱动器TFT18之数。因此，可减少Y轴方向之驱动器配线与X轴方向之栅极线13G之连接部位。
而且，驱动器TFT18于Y轴方向中，与像素TFT16T隔开约1像素量。因此，可增大与像素电极17电性连接之要件即像素TFT16T之漏极焊盘、与驱动器配线15N3～15N5之间之距离，因而电容耦合变小。由此，可减少对于像素电位之来自驱动器配线15N3～15N5之噪声传播，且可提高画质。
而且，与现有的有源矩阵基板相比，因与像素电极17电性连接之要件即像素TFT16T之漏极焊盘、与于Y轴方向延伸之驱动器配线15L1之间之距离变长，故电容耦合变小。由此，可减小对于像素电位之来自驱动器配线之噪声传播，且可提高画质。
于图8A～图8D所示之现有的有源矩阵基板中，每一个显示像素只能配置X轴方向之长度最大为6μm之TFT-C(驱动器TFT18)。因此，将配置之TFT-C之条件设为Y轴方向之长度L＝6μm、X轴方向之长度W＞80μm时，必须跨及14个显示像素配置Y轴方向之长度L＝6μm、X轴方向之长度W＝6μm之TFT-C(6μm×14＝84μm＞80μm)。
图21是显示将图4所示之栅极驱动器11之电路配置于本实施方式之有源矩阵基板20a之显示区域时之等效电路之一例之图。又，图22是自图21摘录放大一部分之TFT-C(驱动器TFT18)之图。
将配置之TFT-C之条件设为Y轴方向之长度L＝6μm、X轴方向之长度W＞80μm时，于图21及图22所示之例中，只要配置Y轴方向之长度为6μm、X轴方向之长度分别为12μm、44μm、12μm、6μm、6μm之TFT-C即可满足条件。因此，如图22所示，因TFT-C(驱动器TFT18)之配置区域为两个显示像素量即可，故与现有的有源矩阵基板相比，可减小栅极驱动器11之配置区域。
<第四实施方式>
于第二实施方式之有源矩阵基板20a中，相邻之源极线15S之间隔不为等间隔，而为非等间隔。又，于与同一条栅极线13G连接之多个像素TFT16T中，一部分之像素TFT16T相对于所连接之源极线15S配置于不同之方向。
于第四实施方式之有源矩阵基板20a中，具备所述之第二实施方式之有源矩阵基板20a之构成之特征，且进而相邻之栅极线13G之间隔不为等间隔而为非等间隔，且与同一条源极线15S(横线)连接之多个像素TFT16T中，一部分之像素TFT16T相对于所连接之栅极线13G(纵线)配置于不同之方向。
图23是显示第四实施方式之有源矩阵基板20a之构成之图。栅极线13G1与栅极线13G2之间之间隔、栅极线13G2与栅极线13G3之间之间隔、栅极线13G3与栅极线13G4之间之间隔各自不同。具体而言，栅极线13G1与栅极线13G2之间之间隔较栅极线13G2与栅极线13G3之间之间隔、及栅极线13G3与栅极线13G4之间之间隔更宽，至少隔开一像素以上。
又，于与同一条源极线15S1连接之像素TFT16T11、16T12、及16T13中，与栅极线13G1连接之像素TFT16T11、及与栅极线13G3连接之像素TFT16T13是相对于所连接之栅极线13G配置于右侧，与栅极线13G2连接之像素TFT16T12相对于所连接之栅极线13G配置于左侧。
而且，源极线15S1与源极线15S2之间之间隔是与源极线15S2与源极线15S3之间之间隔不同。具体而言，源极线15S2与源极线15S3之间之间隔较源极线15S1与源极线15S2之间之间隔更宽，隔开2像素量。
又，于与同一条栅极线13G1连接之像素TFT16T11、16T21、16T31、及16T41中，与源极线15S1连接之像素TFT16T11、及与源极线15S3连接之像素TFT16T31是相对于所连接之源极线15S配置于上侧，与源极线15S2连接之像素TFT16T21、及与源极线15S4连接之像素TFT16T41相对于所连接之源极线15S配置于下侧。
驱动器TFT18配置于于Y轴方向相邻之两条源极线15S之间之中，间隔较宽之源极线15S之间，即于Y轴方向相邻之像素之间之遮光区域BM。于图23所示之例中，配置于源极线15S2与源极线15S3之间，即于Y轴方向相邻之像素之间之遮光区域BM。于该遮光区域BM，未配置像素TFT16T。
与驱动器TFT18电性连接且于Y轴方向延伸之驱动器配线15L1配置于于X轴方向相邻之像素之间之遮光区域BM。又，与驱动器TFT18电性连接且于X轴方向延伸之驱动器配线15N1、15N2、15N3是配置于源极线15S2与源极线15S3之间，即于Y轴方向相邻之像素之间之遮光区域BM。即，全部之驱动器配线配置于遮光区域BM，未配置于像素区域。
于多条栅极线13G中，一部分之栅极线13G配置于像素区域。于图23所示之例中，栅极线13G1、13G2、13G4、13G5、13G7、13G8、13G10配置于于X轴方向相邻之像素之间之遮光区域BM，栅极线13G3、13G6、13G9配置于像素区域。于该情形，栅极线13G对于各显示像素成为相同配置，因此无需用以配合开口率之虚设配线。
根据第四实施方式之有源矩阵基板20a，与第二实施方式之有源矩阵基板同样，于配置驱动器TFT18之遮光区域BM，因未配置像素TFT16T，故驱动器TFT18之配置区域较宽。由此，因可缩小栅极驱动器11整体之配置区域，故可缩短栅极驱动器11之内部节点。通过缩短内部节点，而使内部节点之寄生电容变小，且使电力消耗变小。
又，因栅极驱动器11之内部节点变短，故Y轴方向之内部节点与X轴方向之源极线15S之连接部位变少。
而且，驱动器TFT18于Y轴方向中，与像素TFT16T隔开约1像素量。因此，可增大与像素电极17电性连接之要件即像素TFT16T之漏极焊盘、与驱动器配线15N3～15N5之间之距离，因而电容耦合变小。由此，可减少对于像素电位之来自驱动器配线15N3～15N5之噪声传播，且可提高画质。
而且，与现有的有源矩阵基板相比，因与像素电极17电性连接之要件即像素TFT16T之漏极焊盘、与于Y轴方向延伸之驱动器配线15L1之间之距离变长，故电容耦合变小。由此，可减小对于像素电位之来自驱动器配线之噪声传播，且可提高画质。
如第二实施方式所说明，于现有的有源矩阵基板中，配置驱动器TFT18之区域之大小有所限制。于图13A～图13D及图14所示之例中，将配置之TFT-C(驱动器TFT18)之条件设为短轴方向之长度L＝6μm、长轴方向之长度W＞80μm时，必须跨及14个显示像素配置X轴方向之长度L＝6μm、Y轴方向之长度W＝6μm之TFT-C(6μm×14＝84μm＞80μm)。
图24是显示将图4所示之栅极驱动器11之电路配置于本实施方式之有源矩阵基板20a之显示区域时之等效电路之一例之图。又，图25是自图24摘录放大一部分之TFT-C(驱动器TFT18)之图。
将配置之TFT-C之条件设为短轴方向之长度L＝6μm、长轴方向之长度W＞80μm时，于图24及图25所示之例中，只要配置2个Y轴方向之长度为6μm、X轴方向之长度分别为40μm之TFT-C(驱动器TFT18)即可满足条件。因此，如图25所示，因TFT-C(驱动器TFT18)之配置区域为2个显示像素量即可，故与现有的有源矩阵基板相比，可缩小栅极驱动器11之配置区域。
<第五实施方式>
为了形成所述之第一～第四之实施方式之有源矩阵基板20a，而于玻璃基板上形成构成栅极线13G之栅极层、或形成源极线15S之源极层。栅极层与源极层是于层叠方向中形成于不同之层。此时，因各层于与层叠方向正交之面方向位置偏移，故存在栅极层与源极层之重叠面积于各基板或各部位不同之情形。于产生此种位置偏移时，即便栅极层与源极层之间之电容为设计上相同之图案，实际之电容亦有于各部位不均一之可能性。
该影响尤其于像素TFT16T之漏极焊盘与其他要件之间显着显现，成为使显示品质下降之原因。例如，漏极焊盘与栅极线13G之间之电容因位置偏移而增减，且像素TFT之断开时之馈通量增减。
图26是用以说明源极层262相对于栅极层261之位置偏移之图。相对于源极层262之作为基准之位置262a，若偏移至位置262b，则栅极层261与源极层262之间之重叠面积增加且电容增加，若偏移至位置262c，则栅极层261与源极层262之间之重叠面积减少且电容减少。
图27是用以说明于第三实施方式之有源矩阵基板20a中，产生源极线15S相对于栅极线13G之位置偏移、及漏极焊盘28D相对于栅极线13G之位置偏移时之影响之图。于图27中，以实线显示源极线15S及漏极焊盘28D之作为基准之位置，且以虚线显示产生位置偏移时之位置。
如上所述，于第三实施方式之有源矩阵基板20a中，于与同一条栅极线13G连接之多个像素TFT16T中，一部分之像素TFT相对于所连接之源极线15S配置于不同之方向。又，与同一条源极线15S连接之多个像素TFT16T中，一部分之像素TFT相对于所连接之栅极线13G配置于不同之方向。于图27所示之例中，像素TFT16T11配置于源极线15S1之右侧，像素TFT16T12配置于源极线15S2之左侧。又，像素TFT16T11配置于栅极线13G1之下侧，像素TFT16T21配置于栅极线13G2之上侧。
于此种配置中，如图中之虚线所示之位置，若于源极线15S及漏极焊盘28D产生位置偏移，则于各像素TFT16T间，于栅极线13G与漏极焊盘28D之间重叠面积产生变化，且电容产生变化。于图27所示之例中，栅极线13G1与漏极焊盘28D11之间之重叠面积及栅极线13G2与漏极焊盘28D21之间之重叠面积减少，电容减少，像素TFT16T11、16T21之断开时之馈通量减少。另一方面，栅极线13G1与漏极焊盘28D12之间之重叠面积、及栅极线13G2与漏极焊盘28D22之间之重叠面积增加，电容增加，像素TFT16T12、16T22之断开时之馈通量增加。
图28是用以说明于第三实施方式之有源矩阵基板20a之使像素TFT16T之方向旋转90度之配置构成中，产生源极线15S相对于栅极线13G之位置偏移、及漏极焊盘28D相对于栅极线13G之位置偏移时之影响之图。于图28中，以实线显示源极线15S及漏极焊盘28D之作为基准之位置，且以虚线显示产生位置偏移时之位置。
于图28所示之配置构成中，若于源极线15S及漏极焊盘28D产生位置偏移，则于各像素TFT16T间，于栅极线13G与漏极焊盘28D之间重叠面积产生变化，且电容产生变化。于图28所示之例中，栅极线13G1与漏极焊盘28D11之间之重叠面积、及栅极线13G1与漏极焊盘28D12之间之重叠面积减少，电容减少，像素TFT16T11、16T12之断开时之馈通量减少。另一方面，栅极线13G2与漏极焊盘28D21之间之重叠面积、及栅极线13G2与漏极焊盘28D22之间之重叠面积增加，电容增加，像素TFT16T21、16T22之断开时之馈通量增加。
因此，于第五实施方式之有源矩阵基板20a中，将用以于产生层之位置偏移之情形亦能抵消位置偏移引起之栅极层与漏极焊盘之间之重叠面积变化之抵消图案形成于栅极层。
图29是显示形成于栅极线13G(栅极层)之抵消图案290之一例之图。于图29中，亦以实线显示源极线15S及漏极焊盘28D之基准位置，且以虚线显示产生位置偏移时之位置。
抵消图案290是成为于栅极线13G与漏极焊盘28D之间产生位置偏移时可抑制栅极线13G与漏极焊盘28D之重叠面积变化之形状。于图29所示之例中，例如，于漏极焊盘28D11形成于基准位置时，以未形成抵消图案290时之栅极线13G1与漏极焊盘28D11之重叠区域、及抵消图案290与漏极焊盘28D11之重叠区域以相对于漏极焊盘28D11之中心点呈点对称之方式形成有抵消图案290。关于与像素TFT16T11以外之其他像素TFT16T对应之抵消图案290亦同样。
通过如图29所示设置抵消图案290，即使于漏极焊盘28D之位置自以实线显示之基准位置偏移至以虚线显示之位置之情形，因可抑制栅极线13G与漏极焊盘28D之间之重叠面积之变化，故可抑制两者之间之电容之变化。
图30是显示用以抵消漏极焊盘28D相对于栅极线13G于左右方向位置偏移时之栅极线13G与漏极焊盘28D之间之重叠面积变化之栅极线13G(栅极层)之抵消图案300之一例之图。
于漏极焊盘28D形成于基准位置时，未形成抵消图案300时之栅极线13G与漏极焊盘28D之重叠区域、及抵消图案300与漏极焊盘28D之重叠区域以相对于将漏极焊盘28D于X轴方向一分为二之中心线左右对称之方式形成抵消图案300。通过如此形成抵消图案300，即便于漏极焊盘28D之位置自基准位置朝左方向或右方向位置偏移时，亦可防止栅极线13G与漏极焊盘28D之间之重叠面积之变化(电容之变化)。
图31是显示用以抵消漏极焊盘28D相对于栅极线13G于上下左右方向位置偏移时之栅极线13G与漏极焊盘28D之间之电容变化之栅极线13G(栅极层)之抵消图案310之一例之图。
于漏极焊盘28D形成于基准位置时，未形成抵消图案310时之栅极线13G与漏极焊盘28D之重叠区域、及抵消图案310与漏极焊盘28D之重叠区域以相对于将漏极焊盘28D于X轴方向一分为二之中心线左右对称，且相对于将漏极焊盘28D于Y轴方向一分为二之中心线上下对称之方式，形成抵消图案310。通过如此形成抵消图案310，即使于漏极焊盘28D之位置自基准位置于上下左右之任一方向位置偏移时，亦可防止栅极线13G与漏极焊盘28D之间之重叠面积之变化(电容之变化)。
图32是显示于图28所示之构成中，设于栅极线13G(栅极层)之抵消图案320之一例之图。于图32所示之例中，于漏极焊盘28D形成于基准位置时，以未形成抵消图案320时之栅极线13G与漏极焊盘28D之重叠区域、及抵消图案320与漏极焊盘28D之重叠区域以相对于漏极焊盘28D之中心点呈点对称之方式形成有抵消图案320。由此，于漏极焊盘28D相对于栅极线13G于上下左右之任一方向偏移时，亦可抑制栅极线13G与漏极焊盘28D之间之重叠面积之变化，因而可抑制两者之间之电容变化。
图33是显示于与第四实施方式同样，将栅极线13G配线于各色，且将源极线15S配线于各像素之构成中，设于栅极线13G(栅极层)之抵消图案330之一例之图。于图33所示之例中，于漏极焊盘28D形成于基准位置时，以未形成抵消图案320时之栅极线13G与漏极焊盘28D之重叠区域、及抵消图案320与漏极焊盘28D之重叠区域以相对于漏极焊盘28D之中心点呈点对称之方式形成有抵消图案320。由此，于漏极焊盘28D相对于栅极线13G于上下左右之任一方向偏移时，亦可抑制栅极线13G与漏极焊盘28D之间之重叠面积之变化，因而可抑制两者之间之电容之变化。
图34是显示于将栅极线13G配线于各色，且将源极线15S配线于各像素之构成中，用以抵消漏极焊盘28D相对于栅极线13G于上下方向位置偏移时之栅极线13G与漏极焊盘28D之间之重叠面积变化之栅极线13G(栅极层)之抵消图案340之一例之图。
于漏极焊盘28D形成于基准位置时，未形成抵消图案340时之栅极线13G与漏极焊盘28D之重叠区域、及抵消图案340与漏极焊盘28D之重叠区域以相对于将漏极焊盘28D于Y轴方向一分为二之中心线上下对称之方式形成抵消图案340。通过如此形成抵消图案340，即便于漏极焊盘28D之位置自基准位置朝上方向或下方向位置偏移之情形，亦可防止栅极线13G与漏极焊盘28D之间之重叠面积变化(电容变化)。
图35是显示于将栅极线13G配线于各色，且将源极线15S配线于各像素之构成中，用以抵消漏极焊盘28D相对于栅极线13G于上下左右方向位置偏移时之栅极线13G与漏极焊盘28D之间之电容变化之栅极线13G(栅极层)之抵消图案350之一例之图。
于漏极焊盘28D形成于基准位置之情形，未形成抵消图案350时之栅极线13G与漏极焊盘28D之重叠区域、及抵消图案350与漏极焊盘28D之重叠区域以相对于将漏极焊盘28D于X轴方向一分为二之中心线左右对称，且相对于将漏极焊盘28D于Y轴方向一分为二之中心线上下对称之方式，形成抵消图案350。通过如此形成抵消图案350，于漏极焊盘28D之位置自基准位置于上下左右之任一方向位置偏移时，亦可防止栅极线13G与漏极焊盘28D之间之重叠面积之变化(电容之变化)。
本发明并非限定于所述之实施方式。例如，于所述之各实施方式中，说明于多个像素TFT16T中，与同一条纵线连接之像素TFT16T之一部分是相对于所连接之横线之配置方向与连接于同一条纵线之其他像素TFT16T之配置方向不同。然而，对于与同一条纵线连接之全部像素TFT16T，亦可相对于所连接之横线之配置方向相同。
图36是用以说明与同一条纵线连接之全部像素TFT16T，相对于所连接之横线之配置方向相同之有源矩阵基板20a之构成之示意图。于图36中，纵线为源极线15S，横线为栅极线13G。
如图36所示，相邻之栅极线13G之间隔为非等间隔。又，与同一条源极线15S连接之多个像素TFT16T是相对于所连接之栅极线13G配置于相同之方向，即上侧。
驱动器TFT18配置于相邻之两条栅极线13G之间中，间隔较宽之两条栅极线13G之间之区域。更具体而言，配置于于纵方向相邻之像素之像素间之区域，即未配置像素TFT16T之区域。
于此种构成中，亦因可于于纵方向相邻之像素之像素间之区域中，未配置像素TFT16T之区域配置驱动器TFT18，故可配置较大之驱动器TFT18。但，如图36所示，一部分之像素电极17之形状变化较大。
同样，于第二实施方式之有源矩阵基板20a中，与同一条栅极线13G连接之像素TFT16T之配置方向亦可相对于所连接之源极线15S为相同之方向。又，于第三实施方式及第四实施方式之有源矩阵基板20a中，关于与同一条纵线连接之全部像素TFT16T，相对于所连接之横线之配置方向亦可相同。
于所述之各实施方式中，说明了与现有的有源矩阵基板相比可配置较大之驱动器TFT18者。然而，亦可串联连接配置2个以上之较小之驱动器TFT。
于栅极驱动器11之构成要件即多个驱动器TFT18中，亦可将一部分之驱动器TFT18配置于显示区域内，且将其他驱动器TFT18配置于显示区域之外。

Claims (6)

1.一种有源矩阵基板，其包含：
多条数据线；
多条配线，其与所述多条数据线交叉，且至少包含多条栅极线；
栅极线驱动电路，其具有多个开关元件，且连接于所述多条栅极线，根据自显示区域之外侧供给之控制信号而控制该栅极线之电位；
像素电极，其设置于构成显示区域的多个像素之各者；及
多个像素控制元件，其设于构成显示区域之多个像素之各者，与所述数据线及所述栅极线及像素电极连接，以控制对应之像素之显示；
所述多条数据线及所述多条栅极线中之一者是于俯视时于纵方向延伸之多条纵线，另一者是于俯视时于横方向延伸之多条横线；
所述多条横线之间隔为非等间隔；
所述像素控制元件设置于如下区域：该区域位于所述多条横线之中于俯视时于纵方向相邻的两条横线之间，且为该两条横线之间隔相对较小者，
所述两条横线之中，与第一横线连接之像素控制元件相对于该第一横线配置于所述两条横线之中的第二横线侧，与所述第二横线连接之像素控制元件相对于该第二横线配置于第一横线侧，
所述栅极线驱动电路的所述多个开关元件中至少一部分以及所述像素电极配置于如下区域：该区域位于所述多条横线之中于俯视时于纵方向相邻的两条横线之间，且为该两条横线之间隔相对较大者，且为未配置所述多个像素控制元件之区域。
2.根据权利要求1之有源矩阵基板，其特征在于，所述多个像素控制元件中、与同一条所述纵线连接之全部之像素控制元件，其相对于所连接之所述横线之配置方向相同。
3.根据权利要求1或2之有源矩阵基板，其特征在于，所述多条纵线为所述多条数据线，所述多条横线为所述多条栅极线。
4.根据权利要求1或2之有源矩阵基板，其特征在于，所述多条纵线为所述多条栅极线，所述多条横线为所述多条数据线。
5.根据权利要求1或2之有源矩阵基板，其特征在于，所述像素控制元件之漏极焊盘是形成于与形成所述栅极线之栅极层于层叠方向上不同之层；
于所述栅极层设有于所述漏极焊盘与该栅极层之间产生位置偏移时，用以抑制所述漏极焊盘与该栅极层之重叠面积变化之区域。
6.一种显示面板，其包含：
权利要求1至5中任一项之有源矩阵基板；
相对基板，其具备彩色滤光片及相对电极；及
液晶层，其夹于所述有源矩阵基板与所述相对基板之间。
CN201580063196.1A 2014-11-21 2015-11-20 有源矩阵基板及显示面板 Active CN107077035B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-236846 2014-11-21
JP2014236846 2014-11-21
PCT/JP2015/082783 WO2016080542A1 (ja) 2014-11-21 2015-11-20 アクティブマトリクス基板及び表示パネル

Publications (2)

Publication Number Publication Date
CN107077035A CN107077035A (zh) 2017-08-18
CN107077035B true CN107077035B (zh) 2021-05-18

Family

ID=56014072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063196.1A Active CN107077035B (zh) 2014-11-21 2015-11-20 有源矩阵基板及显示面板

Country Status (5)

Country Link
US (1) US10627688B2 (zh)
JP (1) JPWO2016080542A1 (zh)
CN (1) CN107077035B (zh)
TW (1) TWI657301B (zh)
WO (1) WO2016080542A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102481785B1 (ko) * 2015-12-30 2022-12-26 엘지디스플레이 주식회사 액정표시장치
KR102485374B1 (ko) 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
KR102542141B1 (ko) * 2016-06-30 2023-06-13 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR101878189B1 (ko) * 2016-11-15 2018-07-16 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
US10957755B2 (en) 2016-11-15 2021-03-23 Lg Display Co., Ltd. Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
KR102416888B1 (ko) * 2017-10-19 2022-07-04 엘지디스플레이 주식회사 표시 패널
KR102461392B1 (ko) * 2017-10-26 2022-10-31 엘지디스플레이 주식회사 Oled 표시패널 및 oled 표시장치
KR102203773B1 (ko) * 2018-05-28 2021-01-18 엘지디스플레이 주식회사 표시패널과 이를 이용한 oled 표시 장치
EP3816975A4 (en) * 2018-06-29 2022-07-06 Kyocera Corporation INDICATOR
CN110535988B (zh) * 2019-08-30 2021-04-16 京东方科技集团股份有限公司 用于电子设备的显示模组和具有其的电子设备
CN115631710A (zh) * 2021-07-16 2023-01-20 群创光电股份有限公司 显示面板
KR20230113467A (ko) * 2022-01-21 2023-07-31 삼성디스플레이 주식회사 표시 장치 및 이를 포함한 타일형 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
JPH11184406A (ja) 1997-12-24 1999-07-09 Sony Corp 液晶ディスプレイ装置
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
KR20070049923A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 박막 트랜지스터 기판 및 이를 구비하는액정표시장치
JP5194494B2 (ja) 2007-03-12 2013-05-08 コニカミノルタホールディングス株式会社 画素アレイ
EP2157565A4 (en) * 2007-06-12 2012-01-04 Sharp Kk Liquid crystal display device, scanning signal driving device, driving method for a liquid crystal display device, scanning signal driving method and television receiver
KR101469028B1 (ko) * 2008-08-11 2014-12-04 삼성디스플레이 주식회사 표시 장치
JP5573540B2 (ja) * 2010-09-22 2014-08-20 カシオ計算機株式会社 タッチパネル
JP5351118B2 (ja) * 2010-10-05 2013-11-27 株式会社ジャパンディスプレイ 液晶表示装置
JP5761498B2 (ja) 2011-03-28 2015-08-12 Ｎｌｔテクノロジー株式会社 画像表示装置、画像表示装置の駆動方法及び端末装置
KR102024664B1 (ko) * 2012-10-23 2019-09-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
KR20150079645A (ko) * 2012-10-30 2015-07-08 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 패널 및 그것을 구비한 표시 장치
US9685131B2 (en) * 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel

Also Published As

Publication number Publication date
US10627688B2 (en) 2020-04-21
TWI657301B (zh) 2019-04-21
WO2016080542A1 (ja) 2016-05-26
US20170255074A1 (en) 2017-09-07
TW201629605A (zh) 2016-08-16
CN107077035A (zh) 2017-08-18
JPWO2016080542A1 (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
CN107077035B (zh) 有源矩阵基板及显示面板
CN107077036B (zh) 有源矩阵基板及显示面板
JP6230074B2 (ja) アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
WO2018062023A1 (ja) 表示パネル
JP5269540B2 (ja) 液晶表示装置
US9934742B2 (en) Display panel and display device including same
US20160293077A1 (en) Array substrate, testing method, display panel and display apparatus
US10223954B2 (en) Array substrate and method for manufacturing the same, and display apparatus
JP5330535B2 (ja) 表示装置
US20150356940A1 (en) Display device
JP2017083759A (ja) 表示装置
JPWO2015166857A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
CN107077821B (zh) 有源矩阵基板及包含其之显示装置
US11552109B2 (en) Circuit substrate and display device
CN112014986B (zh) 电路基板和显示面板
JP6602136B2 (ja) 表示装置
US20230036306A1 (en) Display apparatus and display panel
JP2006251322A (ja) 液晶表示装置および電子情報機器
KR100894370B1 (ko) 표시 장치
US10741135B2 (en) Liquid crystal display device
CN111752055B (zh) 显示装置
JP2007310281A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant