CN107039277A - 用于晶体管装置的应力记忆技术 - Google Patents

用于晶体管装置的应力记忆技术 Download PDF

Info

Publication number
CN107039277A
CN107039277A CN201610930228.XA CN201610930228A CN107039277A CN 107039277 A CN107039277 A CN 107039277A CN 201610930228 A CN201610930228 A CN 201610930228A CN 107039277 A CN107039277 A CN 107039277A
Authority
CN
China
Prior art keywords
source electrode
drain
stressed zone
substrate
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610930228.XA
Other languages
English (en)
Other versions
CN107039277B (zh
Inventor
M·辛哈
P·卡纳安
徐翠芹
王涛
S·K·雷戈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107039277A publication Critical patent/CN107039277A/zh
Application granted granted Critical
Publication of CN107039277B publication Critical patent/CN107039277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region

Abstract

一种用于晶体管装置的应力记忆技术，本发明涉及用于应力记忆技术的方法和以此方法制备的晶体管装置。在一个说明性实施例中，本申请内容涉及制造具有基板和设置在基板上方的栅极结构的NMOS晶体管装置的方法，该基板具有至少部分在栅极结构下方的通道区，该制造包括：通过将氮离子植入该基板中以执行氮离子植入工艺，从而在该基板中形成应力区，该应力区由通道区分隔开，其中，该应力区具有应力区深度；在NMOS晶体管装置之上形成覆盖材料层；以及在覆盖材料层就位后，执行应力成形退火工艺，从而在应力区中形成堆垛层错。在另一个实施例中，非晶化离子植入在氮离子植入之前、之后或一起执行。

Description

用于晶体管装置的应力记忆技术
技术领域
本申请大致上涉及半导体装置，以及涉及在制造晶体管装置时可以采用的各种应力记忆技术。
背景技术
在制造先进集成电路(如CPU、储存设备、特殊用途集成电路(applicationspecific integrated circuits,ASIC))时，需要根据指定的电路布局，在给定的芯片区域中形成大量的电路元件，其中场效晶体管(NMOS和PMOS晶体管)是在制造这种集成电路装置中使用的电路元件的重要类型。场效晶体管(不论是NMOS晶体管或PMOS晶体管)典型地包括在半导体基板上形成并由通道区分隔开的掺杂源极和漏极区。栅极绝缘层位于通道区之上且导电性栅电极位于该栅极绝缘层的上方。藉由施加适当的电压到栅电极，通道区变成导通并允许电流从源极区流向漏极区。
装置设计者不断地受到压力，以增加晶体管及使用这样的晶体管的集成电路产品的操作速度和电性效能。鉴于目前晶体管装置的栅极长度(源极区和漏极区之间的距离)可以是大约20-50纳米，并考虑到在将来预计会进一步缩小，故装置设计者已采用多种技术以努力改善装置性能，例如，使用高-k介电质、使用金属栅电极结构、在栅电极结构中纳入功函数金属等。装置设计师们用于提高装置性能的另一种技术是在装置的通道区诱发期望的应力，即，在NMOS装置的通道区诱发拉伸应力(以改善携带电荷的(charge-carrying)电子的迁移率)以及在PMOS装置的通道区诱发压缩应力(以改善的携带电荷的电洞的迁移率)。各种应力记忆技术是本领域技术人员已知的。
在CMOS应用中形成具有所需拉伸应力的NMOS晶体管的一个典型现有技术工艺流程如下。在形成栅极结构后，在P型装置被遮罩的情况下，对N型装置形成N型延伸和环形植入，接着在N型装置被遮罩的情况下，对P型装置形成延伸和环形植入，在P型装置上形成间隔物，在P型装置的源极/漏极区中蚀刻出空腔并在该P型装置的空腔中形成外延半导体材料。接下来，对N型装置执行所谓的应力记忆技术(Stress Memorization Technique,SMT)工艺模块。在N型装置形成间隔物以及使用诸如锗的材料执行非晶化植入(amorphizationimplant)工艺来将源极/漏极区非晶化(例如，使用锗在约55keV，3e14ion/cm2的剂量)。之后，SMT模块包括在基板上形成二氧化硅层(例如，约4纳米厚)，形成覆盖材料层(例如，具有所需内在应力的氮化硅厚层(例如，约40纳米厚))，以及在氮气环境中以750℃加热该装置约10分钟。之后，氮化硅层和二氧化硅层通过执行一或多个蚀刻工艺移除。然后，经由在装置的源极/漏极区中沉积外延半导体材料而在N型装置上形成凸起源极/漏极区。之后，经由执行离子植入工艺形成源极/漏极植入区。稍后执行加热工艺以修复基板被破坏的晶格结构，这种破坏是由于非晶化植入工艺及在此工艺流程时对基板所执行的其他离子植入工艺所造成的。
现有技术的应力记忆技术具有一个缺点，当扩散长度(Length ofDiffusion，LOD，其维度在所讨论的栅极结构的边缘和有源区的边缘之间)小的时候，不会形成堆垛层错(stacking fault)。因此，堆垛层错往往无法形成于相邻的有源区的自由表面，即，有源区和隔离材料之间的界面。图1A是集成电路产品10的TEM照片，其包括由例示性隔离区16在半导体基板中定义的有源区11上面形成的多个NMOS晶体管，该晶体管包括栅极结构12和凸起源极/漏极区13。理想情况下，经由执行应力记忆技术，堆垛层错14(有时在业界被称为刃型位错(edge dislocation))将在装置的的凸起源极/漏极区13下方的有源区11中形成。理想中，对于[100]基板而言，针对具有非常小的栅极长度和非常紧凑的栅间距(节距)的目前现有装置，堆垛层错14将具有倒「V」形状的构造，如在虚线区域15所描绘的。针对不同于基板[100]的其它基板上所形成的装置，堆垛层错14可具有倒「V」之外的形状，即当基板具有不同的结晶方向时，倒「V」形状的堆垛层错结构14的向下的「腿」的角度可以是不同的。在一些应用中，位错甚至可能不会彼此交叉，即，堆垛层错可以不相互交叉，所以不会形成倒「V」形状的堆垛层错「顶点」。因此，上述所谓堆垛层错14具有一个倒「V」形状构造只是一个速记参考。然而，对于相邻于隔离区16(即，当LOD小时)的边缘而形成的晶体管而言，此种堆垛层错14不会在装置的源极/漏极区中形成，如虚线区域17中表现出没有这种堆垛层错14的情况。缺乏堆垛层错14表示该特定晶体管装置没有从执行SMT模块相关联的工艺接收到任何显著益处，即，此种NMOS装置在源极/漏极区不具有所需的堆垛层错14。因此，缺乏或者至少没有完全形成堆垛层错14的晶体管，其效能将不如存在有堆垛层错14的晶体管装置，如图1A中虚线区域15所描绘者。这也可能导致整个芯片的装置效能变化。部分已经尝试使用富氢的氮化硅作为应力诱发材料层和/或用于SMT非晶化的氟植入，以改善所需的堆垛层错14的形成。高接面漏电是现有典型SMT工艺的另一个问题。
本申请针对各种应力记忆技术，以减少或消除上文所指出的一或多个问题。图1B示出根据本文所公开的方法制备的改进的装置的TEM照片。如可以在图1B中看出者，集成电路产品10具有完全形成的堆垛层错14。本申请的应力记忆技术会导致相较于现有技术的装置在接面漏电和跨晶圆驱动电流的变化上有显著的减少。
发明内容
以下提出对本申请的简要概述，以提供本申请的一些态样的基本理解。此概述不是详尽的简介。其唯一的目的是提出一些简化形式的概念做为稍后实施方式的前言。
一般而言，本申请涉及在制造晶体管装置时可以采用的各种应力记忆技术。因此，在一个实施例中，本申请内容涉及一种方法，其包括：
制造NMOS晶体管装置，该NMOS晶体管装置包括基板和设置在该基板上方的栅极结构，该基板包括至少部分在该栅极结构下方的通道区，该制造包括：
通过将氮离子植入该基板中以执行氮离子植入工艺，从而在该基板中形成应力区，该应力区由该通道区分隔开，其中，该应力区具有应力区深度；
在该NMOS晶体管装置之上形成覆盖材料层；以及
在该覆盖材料层就位后，执行应力成形退火工艺，从而在该应力区形成堆垛层错。
在另一个实施例中，本申请内容涉及一种方法，包括：
制造NMOS晶体管装置，该NMOS晶体管装置包括基板和设置在该基板上方的栅极结构，该基板包括至少部分在该栅极结构下方的通道区，该制造包括：
通过将非晶化离子材料植入该基板中以执行非晶化离子植入工艺，从而在该基板中形成应力区，该应力区由该通道区分隔开，其中，该应力区具有应力区深度；
通过将氮离子植入该应力区中以执行氮离子植入工艺；
在该NMOS晶体管装置之上形成覆盖材料层；以及
在该覆盖材料层就位后，执行应力成形退火工艺，从而在应力区形成堆垛层错。
在又一个实施例中，本申请内容涉及NMOS晶体管装置，包括：
基板；
栅极结构，设置在该基板上方；
通道区，至少部分在该栅极结构下方；
其中，该基板包括含氮的应力区，其中，该应力区由该通道区分隔开，其中，该应力区包括至少一个堆垛层错；以及其中，该应力区具有应力区深度；以及
源极和漏极区，包含源极和漏极掺杂剂材料；其中，该源极和漏极区位于该应力区，其中，该源极和漏极区被该通道区隔开；其中，该源极和漏极区具源极和漏极区深度；以及其中，该应力区深度大于源极和漏极区深度。
附图说明
本申请可以经由结合附图并参考以下描述来了解，其中相同的元件符号标识类似的元件：
图1A示出现有技术装置的TEM照片，其中堆垛层错已形成在所示某些晶体管装置的源极/漏极区中；
图1B示出根据本文所公开的方法制备的改进的装置的TEM照片；
图2A及2B以理想化截面图描绘形成延伸植入区的各个态样；
图3A至3D和图4A至4E以理想化截面图描绘在制造晶体管装置时可能采用的本文所公开的应力记忆技术的各种说明性实施例；
图5、图6A及6B和图7A至7C以理想化截面图描绘源极/漏极区的形成方法的各种说明性实施例。
尽管本文所公开的主题容许各种修改和替代形式，但其具体实施例已经经由实施例在附图的方式示出并在本文中详细说明。然而，应当理解，具体实施例的描述本文不旨在限制本申请内容所公开的特定形式，相反地，其意图是包含本申请的精神和范围内的所有修改、等同物和替代物，如权利要求限定者。
符号说明
10 集成电路产品
11 有源区
12 栅极结构
13 凸起源极/漏极区
14 堆垛层错、堆垛层错结构
15 虚线区域
16 隔离区
17 虚线区域
200 NMOS晶体管、晶体管、NMOS晶体管装置、装置
201 半导体基板、基板
202 沟槽隔离结构
203 栅极结构
204 栅电极
205 栅极绝缘层
206 栅极盖层
207 延伸离子植入工艺
208 延伸植入区、掺杂延伸植入区
209 侧壁间隔物、间隔物
210 氮离子植入工艺
211 应力区
212 衬里层
213 覆盖材料层
214 应力成形退火工艺
215 堆垛层错
216 非晶化离子植入工艺
217 源极和漏极离子植入工艺
218 源极和漏极区
219 额外的半导体材料
220 凸起的源极和漏极区
221 源极和漏极空腔
222 源极和漏极区
223 源极和漏极离子植入工艺
230 通道区
240 应力区深度
250 源极和漏极区深度
260 源极和漏极离子植入工艺。
具体实施方式
某些术语在全文中用来指称特定元件。但是，不同的实体可以用不同的名称来指称一个元件。本文不打算区分名称不同但功能相同的元件。术语「包括」和「包含」在本文中用于在开放式的，因此，意味着「包括，但不限于」。
单数形式「一」，「一个」，和「该」包括多个对象，除非上下文另有明确说明。
近似的语言，如本文整个说明书和权利要求书中使用的，可以用于修饰任何定量表示，而其所涉及的改变并不会导致基本功能的改变。因此，诸如「约」，由一或多个术语修饰的值并不限于所规定的精确值。在一些情况下，近似的语言可对应于仪器的精确度用来测量数值。
本主题现在将参照附图进行说明。各种结构、系统和装置在附图中示意性地描绘仅为解释的目的。附图被纳入用以描述和解释本发明的说明性例子。词语和本文所用的惯用语应被理解和解释为与具有这些单词和惯用语的业内人士理解一致的含义。术语或惯用语没有特殊的定义，当一个定义和一般的含义不同时，是那些在行业中普通人所能理解的，意在暗示本文前后使用一致的术语或惯用语。该术语或惯用语旨在具有特殊含义的范围内，这样的特殊定义将被明确地以定义方式在说明书中直接且明确地提供该术语或惯用语的特殊定义。
本申请内容涉及在制造晶体管装置时可以采用的各种应力记忆技术。显而易见的，本方法适用于各种装置，包括(但不限于)逻辑装置、记忆体装置等，并且可以采用本文公开的方法，以形成N型或P型半导体装置。此外，各种掺杂区，例如，源极/漏极区、环形植入区、阱区(well region)等，都没有在附图中示出。当然，这里所公开的发明不应该被视为限制于这里示出和描述的说明性例子。本文公开的各种元件和装置结构可以采用各种不同的材料形成，以及经由执行各种已知技术来形成，例如，化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、热生长工艺、旋涂技术等，这些不同层的材料厚度变化也可以取决于具体的应用。参照附图，本文所公开的装置和方法的各种示例性实施例将更加详细地描述。
图2A至7C描绘在制造晶体管装置时，可以采用本文所公开的应力记忆技术的各种说明性实施例。图2A是在早期制造阶段的说明性NMOS晶体管200的简化视图。在半导体基板201的有源区中及之上形成晶体管200，该有源区是由在基板201内形成的说明性沟槽(trench)隔离结构202所定义。该基板201可具有各种组构，如所描绘的本体(bulk)硅组构。基板201还可以是绝缘体上硅(silicon-on-insulator，SOI)组构，其包括本体硅层、埋入绝缘层和有源层，其中，在该有源层中及之上形成半导体装置。因此，术语基板或半导体基板应被理解为涵盖所有半导体结构。基板201也可以由硅以外的材料构成。
在图2A中所描绘的制造点来看，该晶体管200包括示意性描绘的栅极结构203，其通常包括说明性栅极绝缘层205和说明性栅电极204。栅极绝缘层205可以包括各种不同的材料，例如，二氧化硅和所谓的高-k(K大于10)绝缘材料等。类似地，栅电极204也可以是诸如多晶硅或非晶质硅的材料制成，或者它可以包括可充当栅电极204的一或多个金属层。本领域的技术人员在完整的读完本申请之后将了解到，在附图中所描绘的晶体管200的栅极结构203(即，栅极绝缘层205和栅电极204)是为了在本质上的代表。即，栅极结构203可以包括多种不同的材料，它可具有各种组构，并且其栅极结构203可以使用任一所谓的「栅极优先」(gate-first)或「置换栅极」(replacement-gate)处理技术制造。为了便于说明，说明性晶体管200将被描述为具有多晶硅栅电极204，但是，本发明不应该被视为限定于这样的示例性实施例。
继续参考图2A，还示出栅极盖层206(例如，氮化硅)和所谓的延伸植入区208。经由光阻遮罩(未示出)执行离子植入工艺，也就是说，经由对NMOS晶体管200植入N型掺杂物，在基板201中形成该延伸植入区208。虽然在图中未示出，但在图2A中所描绘的制造点，所谓的环形植入区(未示出)是典型地经由执行有角度的离子植入工艺(在NMOS晶体管用P型掺杂剂)在基板201中形成。在图2A中所描绘的晶体管200的各种结构和区域可经由执行公知的工艺来形成。例如，栅极结构203可以藉由沉积不同层的材料，然后执行一或多个蚀刻工艺以定义栅极结构203以及栅极盖层206的基本层堆迭来形成。
因此，参考图2A和2B，本申请的方法可以包括：执行延伸离子植入工艺207，通过将延伸掺杂剂材料植入到基板201中，从而在基板201中形成掺杂延伸植入区208，该掺杂延伸植入区208由通道区230分隔开；以及执行延伸掺杂剂活化退火工艺以活化该延伸掺杂剂材料。该延伸掺杂剂材料可选自包括锗、碳、砷、磷、以及它们的任何混合物所组成的群组。接着，侧壁间隔物209可相邻于栅极结构203形成。该侧壁间隔物209可经由沉积间隔物材料层(例如，氮化硅)来形成，然后对该间隔物材料层执行非等向性蚀刻工艺来形成如图2B中描绘的间隔物209。该间隔物209的基部厚度或宽度可以根据特定的应用而变化。
参照图3A-3D，在一个实施例中，本申请内容涉及一种方法，包括：
制造NMOS晶体管装置200，NMOS晶体管装置200包括基板201和设置在基板上方的栅极结构203，该基板包括至少部分在栅极结构203下方的通道区230，该制造包括：
通过将氮离子植入基板201中以执行氮离子植入工艺210，从而形成在该基板201中的应力区211，该应力区211由该通道区230分隔开，其中，该应力区211具有应力区深度240(从基板201的表面测得)，如在图3A中所描绘的；
在NMOS晶体管装置200之上形成覆盖材料层213，如在图3B中所描绘的；以及
在覆盖材料层213就位后，执行应力成形退火工艺214，从而在应力区211形成堆垛层错215，如图3C中描绘的。
所得NMOS晶体管装置如图3D中所描绘。氮离子植入工艺的植入能量和植入剂量可以取决于应用和所选择的工艺流程而变化。例如，执行该氮离子植入工艺210，其植入能量可以落在约10keV到约30keV的使用范围内，而氮离子的剂量可落入约1e14ions/cm2到约1e16ions/cm2的范围内。该氮离子植入工艺210形成且非晶化应力区211。因此，氮离子植入工艺210的深度将和应力区深度240是一样的。该应力区深度240可根据特定的应用而变化。例如，从基板201的表面进行测量，该应力区深度240可为约30纳米至约50纳米。
现有技术描述了利用氮离子(除了其它类型的离子以外)做为源极和漏极区的掺杂剂，例如，在美国专利号8,835,270所公开的。然而，本文第一次揭露使用氮离子植入工艺来改善应力记忆技术。本发明的氮离子植入方法并不产生源极和漏极区，而是植入比源极和漏极区的深度更深的深度。因此，在本发明的方法中，植入氮离子的最终目标是在应力区产生堆垛层错。有利的是，相较于现有技术的装置，本发明的方法令所得晶体管装置的性能改善，例如更一致地形成堆垛层错并且使接面漏电和跨晶圆驱动电流变化显著降低。
在执行该氮离子植入工艺210之前，该方法可以进一步包括执行如上面图2A和2B中描述的延伸离子植入工艺207。
在另一个实施例中，参考图4A至4E所示，所公开的方法包括：
制造NMOS晶体管装置200，NMOS晶体管装置200包括基板201和设置在基板201上方的栅极结构203，该基板201包括至少部分在栅极结构203下方的通道区230，该制造包括：
通过将非晶化离子材料植入基板201中以执行非晶化离子植入工艺216，从而形成在该基板201的应力区211，该应力区211由该通道区230分隔开，其中，该应力区211具有应力区深度240，如在图4A中描绘的；
通过将氮离子植入该应力区211中以执行氮离子植入工艺210，如在图4B中描绘的；
在NMOS晶体管装置200之上形成覆盖材料层213，如在图4C中描述；以及
在覆盖材料层213就位后，执行应力成形退火工艺214，从而在应力区211形成堆垛层错215，如在图4D描绘的。
所得NMOS晶体管装置在图4E中描绘。该非晶化离子材料可选自包括锗、硅、以及它们的任何混合物所组成的群组。该非晶化离子植入工艺216的植入能量和植入剂量可以取决于应用和所选择的工艺流程而变化。执行该非晶化离子植入工艺216，其植入能量可以落在约10keV到约100keV的使用范围内，而植入剂量可落在约1e14ions/cm2到约1e16ions/cm2的范围内。在本实施例中，该非晶化离子植入工艺216形成并非晶化该应力区211。因此，该非晶化离子植入工艺216的深度将和应力区深度240是一样的。如以上所讨论的，该应力区深度240可根据特定的应用而变化。例如，从基板201的表面进行测量，该应力区深度240可为约30纳米至约50纳米。
如上所讨论的，该氮离子植入工艺210的植入能量和植入剂量可以取决于应用和所选择的工艺流程而变化。执行该非晶化离子植入工艺216，其植入能量可以落在约10keV到约30keV的使用范围内，而氮离子的剂量可落入约1e14ions/cm2到约1e16ions/cm2的范围内。氮离子植入工艺210的深度与非晶化离子植入工艺216的深度可以是相同的。
执行非晶化离子植入工艺216之前，该方法可以进一步包括执行如上面图2A和2B中描述的延伸离子植入工艺207。
在另一个实施例中，非晶化离子植入工艺是在氮离子植入工艺之后执行。另外，在另一个实施例中，非晶化离子植入工艺和氮离子植入工艺是同时执行的。
应力区经由执行非晶化离子植入工艺、或是氮离子植入工艺、或是非晶化离子植入工艺和氮离子植入工艺这两个工艺同时执行时形成。因此，如果在氮离子植入工艺前执行非晶化离子植入工艺，则应力区由非晶化离子植入工艺形成。如果在非晶化离子植入工艺前执行氮离子植入工艺，则应力区由氮离子植入工艺形成。如果同时执行非晶化离子植入工艺和氮离子植入工艺，则应力区由非晶化离子植入工艺及氮离子植入工艺两者形成。
在任何所述实施例中，栅极结构203可以包括高-k栅极绝缘层和栅电极，其中该栅电极包括至少一个金属层。在另一个实施例中，栅极结构可以包括二氧化硅栅极绝缘层和栅电极，其中栅电极包括多晶硅层。
在任何所述实施例的NMOS晶体管装置200之上形成覆盖材料层213时，一个薄的(约2-4纳米)衬里层212可经由执行CVD或ALD工艺被共形地(conformably)沉积在该装置200上。衬里层212可以由二氧化硅构成。而后，覆盖材料层213可在晶体管200之上形成。覆盖材料层213可以包括诸如氮化硅的材料，它可具有约为20-80纳米的厚度。覆盖材料层213可形成具有或不具有任何内应力。
因此，在任何所述实施例中，覆盖材料层213可以包括氮化硅。在另一个实施例中，覆盖材料层213可以包括沉积在氧化硅层上方的氮化硅层。
在任何所述实施例中，应力成形退火工艺214可在惰性环境(例如，N2)中以约600℃至约800℃的温度范围内进行。该应力成形退火工艺214的持续时间可以是大约10分钟。在另一个实施例中，应力成形退火工艺214可以在约950℃至约1050℃的温度范围内，在惰性环境中执行快速热尖峰退火工艺(rapid thermal spike anneal process)。
如在图3C和图4D所示，应力成形退火工艺214导致形成示意性描绘的堆垛层错215。如图1B所示，按照本文所公开的方法制备的改进装置的TEM照片可以看出完全形成的堆垛层错14。这样完全形成的堆垛层错14无法使用传统的制造程序在类似尺寸的装置上产生，如在图1A中可以看出者。
图1B是执行本文公开的方法制造的装置的TEM，其中氮离子植入工艺210在非晶化离子植入工艺216之后执行，如所述，与现有的处理技术相反，该装置显示出完整形状的堆垛层错14。在不试图限制本文所公开的发明的情况下，一般相信将氮离子引入基板会降低用于此种堆垛层错14的形成能量。因此，对于小LOD尺寸的装置，堆垛层错14仍可形成相邻于有源区的自由表面，即，有源区和隔离材料之间的界面。当然，对于具有较长LOD的装置，即位于远离有源区的边缘者，仍将形成所需的堆垛层错14。因此，使用本文描述的方法，如图1B中的装置显示出比图1A中所示的现有技术装置更佳的相对电性效能。更具体而言，所公开的应力记忆技术导致相较于现有技术装置中的接面漏电流减少高达六倍。所公开的应力记忆技术还导致跨晶圆驱动电流的变动相较于现有技术的装置显著减少。
图3D和4E描绘经由执行一或多个蚀刻工艺而依序将该覆盖材料层213和该衬里层212从装置200移除之后的装置200。
任何所述实施例可进一步包括下列步骤：移除该覆盖材料层213；和形成源极和漏极区，如图5中的源极和漏极区218，其中，源极和漏极区被通道区230分隔开，其中该源极和漏极区具有源极和漏极区深度250，而其中，应力区深度240大于源极和漏极区深度250。形成源极和漏极区的步骤可经由本领域中已知的任何工艺来执行。源极和漏极区深度250可根据应用而变化。例如从基板的表面测得，源极和漏极区深度250可以是大约20至30纳米。
参照图5，源极和漏极区经由执行源极和漏极离子植入工艺217而形成，通过将源极和漏极掺杂材料植入应力区211中，从而形成源极和漏极区218；并执行源极和漏极的活化退火工艺以活化源极和漏极掺杂材料。源极和漏极掺杂材料可以选自包括锗、碳、砷、磷、以及它们的任何混合物所组成的群组。
执行源极和漏极活化退火工艺来修复基板201的晶体结构中的任何损坏，并活化植入的掺杂材料。这种源极和漏极活化退火工艺修复因源极和漏极离子植入工艺带来的源极和漏极区非晶化，即，它们恢复到基板的原始结晶结构。
参照图6A和6B，源极和漏极区可以由外延沉积工艺形成，例如，在应力区211上外延生长额外的半导体材料219，如在图6A中所描绘。该额外的半导体材料219将构成最终凸起的源极和漏极区220的上部。该额外的半导体材料219可包括各种不同的材料，例如，硅、硅碳、硅磷、硅碳磷及其他合适的材料。然后，该方法将涉及：执行源极和漏极离子植入工艺260，经由将源极和漏极掺杂材料植入到额外的半导体材料219及应力区211，从而形成凸起的源极和漏极区220，如在图6B中所描绘；并执行源极和漏极活化退火工艺以活化源极和漏极掺杂材料。源极和漏极掺杂材料可以选自包括锗、碳、砷、磷、以及它们的任何混合物所组成的群组。
或者，参照图7A至7C，源极和漏极区可经由在基板201形成源极和漏极空腔221而形成，其中该源极和漏极空腔221由通道区230隔开，如在图7A中所示；在源极和漏极空腔221内外延生长源极和漏极区222，如在图7B中所示；执行源极和漏极离子植入工艺223，经由植入源极和漏极掺杂材料到源极和漏极区222，如在图7C中所示；并执行源极和漏极活化退火工艺以活化源极和漏极掺杂材料。在这个工艺中，源极和漏极掺杂材料可以选自包括锗、碳、砷、磷、以及它们的任何混合物所组成的群组。
在另一个实施例中，源极和漏极区可经由在基板中形成源极和漏极区空腔(类似于在图7A中所示的源极和漏极空腔221)而形成，其中该源极和漏极空腔由通道区分隔开；并且，利用原位(in situ)掺杂的半导体材料，在该源极和漏极空腔内外延生长源极和漏极区。在本实施例中，该原位掺杂的半导体材料可以用磷掺杂。
源极和漏极区的形成也可以采用其它的已知方法，并且都在本文所描述的方法的范围之内。
关于所有所述的实施例，在形成源极和漏极区之后，可以执行额外的处理操作以将装置并入到集成电路，例如，形成源极/漏极接触点，形成栅极接触点，及在装置200之上形成各种金属化层。
所描述的方法导致了晶体管装置的改善。因此，在一个实施例中，本申请内容涉及NMOS晶体管装置，其包括：
基板；
栅极结构，设置在该基板上方；
通道区，至少部分在该栅极结构下方；
其中，该基板包括含氮的应力区，其中，该应力区由该通道区分隔开，其中，该应力区包括至少一个堆垛层错；以及其中，该应力区具有应力区深度；以及
源极和漏极区，包含源极和漏极掺杂材料；其中，该源极和漏极区位于该应力区，其中，该源极和漏极区被该通道区隔开；其中，该源极和漏极区具有源极和漏极区深度；以及其中，该应力区深度大于该源极和漏极区深度。
例如，参考图5，该NMOS晶体管装置200可以包括：
基板201；
栅极结构203，设置在该基板201上方；
通道区230，至少部分在该栅极结构203下方；
其中，该基板201包括含氮的应力区211，其中，该应力区由通道区230分隔开，其中，该应力区211包括至少一个堆垛层错215；以及其中该应力区211具有应力区深度240；以及
源极和漏极区218，包含源极和漏极掺杂材料；其中，该源极和漏极区218位于该应力区211，其中，该源极和漏极区218被该通道区230隔开；其中，该源极和漏极区218具有源极和漏极区深度250；以及其中，该应力区深度240大于该源极和漏极区深度250。
在一个实施例中，NMOS晶体管装置的应力区还包括锗。
上面公开的特定实施例仅是说明性的，因为本发明可以被本领域中且得到本文教导的益处的技术人员显而易见的修改且以不同但等效的方式实施。例如，上述的工艺步骤可以以不同的顺序来执行。此外，除了权利要求中所描述的以外，于本文所示的构造或设计的细节没有任何限制意图。因此，显然，上面公开的特定实施例可改变或修改并且所有这些变化都在本发明的范围和精神内。因此，本文所寻求的保护在权利要求中阐述。

Claims (18)

1.一种方法，包括：
制造NMOS晶体管装置，该NMOS晶体管装置包括基板和设置在该基板上方的栅极结构，该基板包括至少部分在该栅极结构下方的通道区，该制造包含：
通过将氮离子植入该基板中以执行氮离子植入工艺，从而在该基板中形成应力区，该应力区由该通道区分隔开，其中，该应力区具有应力区深度；
在该NMOS晶体管装置之上形成覆盖材料层；以及
在该覆盖材料层就位后，执行应力成形退火工艺，从而在该应力区中形成堆垛层错。
2.根据权利要求1所述的方法，还包括：
在执行该氮离子植入工艺之前，通过将延伸掺杂剂材料植入该基板中以执行延伸离子植入工艺，从而在该基板中形成掺杂延伸植入区，该掺杂延伸植入区由该通道区分隔开；以及
执行延伸掺杂剂活化退火工艺以活化该延伸掺杂剂材料。
3.根据权利要求1所述的方法，还包括：
移除该覆盖材料层；以及
形成源极和漏极区，其中，该源极和漏极区由该通道区分隔开，其中，该源极和漏极区具有源极和漏极区深度，以及其中，该应力区深度大于该源极和漏极区深度。
4.根据权利要求3项所述的方法，其中，形成该源极和漏极区包括：
通过将源极和漏极掺杂剂材料植入该应力区中以执行源极和漏极离子植入工艺，从而形成该源极和漏极区；以及
执行源极和漏极活化退火工艺以活化该源极和漏极掺杂剂材料。
5.根据权利要求3项所述的方法，其中，形成该源极和漏极区包括：
在该应力区上外延生长额外的半导体材料；
通过将源极和漏极掺杂剂材料植入该额外的半导体材料中及该应力区中以执行源极和漏极离子植入工艺；以及
执行源极和漏极活化退火工艺以活化该源极和漏极掺杂剂材料。
6.根据权利要求3项所述的方法，其中，形成该源极和漏极区包括：
在该基板中形成源极和漏极空腔，其中，该源极和漏极空腔由该通道区分隔开；
在该源极和漏极空腔内外延生长该源极和漏极区；
通过将源极和漏极掺杂剂材料植入该源极和漏极区中以执行源极和漏极离子植入工艺；以及
执行源极和漏极活化退火工艺以活化该源极和漏极掺杂剂材料。
7.根据权利要求3项所述的方法，其中，形成该源极和漏极区包括：
在该基板中形成源极和漏极空腔，其中，该源极和漏极空腔由该通道区分隔开；以及
利用原位掺杂的半导体材料，在该源极和漏极空腔内外延生长该源极和漏极区。
8.一种方法，包括：
制造NMOS晶体管装置，该NMOS晶体管装置包括基板和设置在该基板上方的栅极结构，该基板包括至少部分在该栅极结构下方的通道区，该制造包含：
通过将非晶化离子材料植入该基板中以执行非晶化离子植入工艺，从而在该基板中形成应力区，该应力区由该通道区分隔开，其中，该应力区具有应力区深度；
通过将氮离子植入该应力区中以执行氮离子植入工艺；
在该NMOS晶体管装置之上形成覆盖材料层；以及
在该覆盖材料层就位后，执行应力成形退火工艺，从而在该应力区中形成堆垛层错。
9.根据权利要求8项所述的方法，还包括：
在执行该非晶化离子植入工艺之前，通过将延伸掺杂剂材料植入到该基板中以执行延伸离子植入工艺，从而在该基板中形成掺杂延伸植入区，该掺杂延伸植入区由该通道区分隔开；以及
执行延伸掺杂剂活化退火工艺以活化该延伸掺杂剂材料。
10.根据权利要求8项所述的方法，还包括：
移除该覆盖材料层；以及
形成源极和漏极区，其中，该源极和漏极区由通道区分隔开，其中，该源极和漏极区具有源极和漏极区深度，以及其中，该应力区深度大于该源极和漏极区深度。
11.根据权利要求10项所述的方法，其中，形成该源极和漏极区包括：
通过将源极和漏极掺杂剂材料植入该应力区中以执行源极和漏极离子植入工艺，从而形成该源极和漏极区；以及
执行源极和漏极活化退火工艺以活化该源极和漏极掺杂剂材料。
12.根据权利要求10项所述的方法，其中，形成该源极和漏极区包括：
在该应力区中外延生长额外的半导体材料；
通过将源极和漏极掺杂剂材料植入该额外的半导体材料中及该应力区中以执行源极和漏极离子植入工艺，；以及
执行源极和漏极活化退火工艺以活化该源极和漏极掺杂剂材料。
13.根据权利要求10项所述的方法，其中，形成该源极和漏极区包括：
在该基板中形成源极和漏极空腔，其中，该源极和漏极空腔由该通道区分隔开；
在该源极和漏极空腔内外延生长该源极和漏极区；
通过将源极和漏极掺杂剂材料植入该源极和漏极区中以执行源极和漏极离子植入工艺，；以及
执行源极和漏极活化退火工艺以活化该源极和漏极掺杂剂材料。
14.根据权利要求10项所述的方法，其中，形成该源极和漏极区包括：
在该基板中形成源极和漏极空腔，其中，该源极和漏极空腔由该通道区分隔开；
利用原位掺杂的半导体材料，在该源极和漏极空腔内外延生长该源极和漏极区。
15.一种NMOS晶体管装置，包括：
基板；
栅极结构，设置在该基板上方；
通道区，至少部分在该栅极结构下方；
其中，该基板包括含氮的应力区，其中，该应力区由该通道区分隔开，其中，该应力区包括至少一个堆垛层错；以及其中，该应力区具有应力区深度；以及
源极和漏极区，包含源极和漏极掺杂剂材料；其中，该源极和漏极区位于该应力区中，其中，该源极和漏极区被该通道区分隔开；其中，该源极和漏极区具有源极和漏极区深度；以及其中，该应力区深度大于该源极和漏极区深度。
16.根据权利要求15项所述的NMOS晶体管装置，其中，该栅极结构包括高-k栅极绝缘层和由至少一个金属层构成的栅电极。
17.根据权利要求15项所述的NMOS晶体管装置，其中，该栅极结构包括二氧化硅栅极绝缘层和由多晶硅层构成的栅电极。
18.根据权利要求15项所述的NMOS晶体管装置，其中，该应力区还包括锗。
CN201610930228.XA 2015-10-29 2016-10-31 用于晶体管装置的应力记忆技术 Active CN107039277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/926,897 US9741853B2 (en) 2015-10-29 2015-10-29 Stress memorization techniques for transistor devices
US14/926,897 2015-10-29

Publications (2)

Publication Number Publication Date
CN107039277A true CN107039277A (zh) 2017-08-11
CN107039277B CN107039277B (zh) 2021-01-08

Family

ID=58546156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610930228.XA Active CN107039277B (zh) 2015-10-29 2016-10-31 用于晶体管装置的应力记忆技术

Country Status (4)

Country Link
US (1) US9741853B2 (zh)
CN (1) CN107039277B (zh)
DE (1) DE102016209571B4 (zh)
TW (1) TWI639195B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711619B1 (en) * 2016-01-19 2017-07-18 Globalfoundries Inc. Stress memorization and defect suppression techniques for NMOS transistor devices
KR102414957B1 (ko) 2018-06-15 2022-06-29 삼성전자주식회사 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102105965A (zh) * 2008-07-31 2011-06-22 先进微装置公司 设有嵌入硅/锗材料而具有提升的硼拘限性的晶体管
US20120184075A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
CN101379601B (zh) * 2005-11-07 2013-01-16 德州仪器公司 用于减少应变硅中的缺陷的基于氮的植入
CN103855028A (zh) * 2012-12-04 2014-06-11 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19718167C1 (de) 1997-04-29 1998-06-18 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US6982433B2 (en) * 2003-06-12 2006-01-03 Intel Corporation Gate-induced strain for MOS performance improvement
US6974733B2 (en) * 2003-06-16 2005-12-13 Intel Corporation Double-gate transistor with enhanced carrier mobility
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US7205202B2 (en) * 2005-04-21 2007-04-17 Freescale Semiconductor, Inc. Semiconductor device and method for regional stress control
US7271069B2 (en) * 2005-04-21 2007-09-18 Freescale Semiconductor, Inc. Semiconductor device having a plurality of different layers and method therefor
US7326601B2 (en) * 2005-09-26 2008-02-05 Advanced Micro Devices, Inc. Methods for fabrication of a stressed MOS device
US7629273B2 (en) * 2006-09-19 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for modulating stresses of a contact etch stop layer
US8048750B2 (en) * 2008-03-10 2011-11-01 Texas Instruments Incorporated Method to enhance channel stress in CMOS processes
US8440514B2 (en) * 2008-04-11 2013-05-14 United Microelectronics Corp. Semiconductor device and method for manufacturing the same
US20090315115A1 (en) * 2008-06-23 2009-12-24 Chartered Semiconductor Manufacturing, Ltd. Implantation for shallow trench isolation (STI) formation and for stress for transistor performance enhancement
US8124487B2 (en) * 2008-12-22 2012-02-28 Varian Semiconductor Equipment Associates, Inc. Method for enhancing tensile stress and source/drain activation using Si:C
DE102009006884B4 (de) * 2009-01-30 2011-06-30 Advanced Micro Devices, Inc., Calif. Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
US20110034014A1 (en) 2009-08-07 2011-02-10 Varian Semiconductor Equipment Associates, Inc. Cold implant for optimized silicide formation
US8318570B2 (en) * 2009-12-01 2012-11-27 International Business Machines Corporation Enhancing MOSFET performance by optimizing stress properties
US9031072B2 (en) 2010-12-22 2015-05-12 Juniper Networks, Inc. Methods and apparatus to route fibre channel frames using reduced forwarding state on an FCOE-to-FC gateway
US8835270B2 (en) 2011-12-08 2014-09-16 Texas Instruments Incorporated Dual NSD implants for reduced Rsd in an NMOS transistor
US20130277747A1 (en) * 2012-04-24 2013-10-24 Stmicroelectronics, Inc. Transistor having a stressed body
CN103779413B (zh) * 2012-10-19 2016-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN104701177B (zh) * 2013-12-10 2018-07-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104752212B (zh) * 2013-12-30 2017-11-03 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9419136B2 (en) 2014-04-14 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dislocation stress memorization technique (DSMT) on epitaxial channel devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379601B (zh) * 2005-11-07 2013-01-16 德州仪器公司 用于减少应变硅中的缺陷的基于氮的植入
CN102105965A (zh) * 2008-07-31 2011-06-22 先进微装置公司 设有嵌入硅/锗材料而具有提升的硼拘限性的晶体管
US20120184075A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
CN103855028A (zh) * 2012-12-04 2014-06-11 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
DE102016209571B4 (de) 2018-05-09
CN107039277B (zh) 2021-01-08
US20170125587A1 (en) 2017-05-04
TW201715617A (zh) 2017-05-01
US9741853B2 (en) 2017-08-22
TWI639195B (zh) 2018-10-21
DE102016209571A1 (de) 2017-05-04

Similar Documents

Publication Publication Date Title
US10741436B2 (en) Method for making a semiconductor device including non-monocrystalline stringer adjacent a superlattice-sti interface
CN102362344B (zh) 有具逐渐成形构造的嵌入应变引发材料的晶体管
CN101432859B (zh) 具有埋置应变层和减少的浮体效应的soi晶体管及其形成方法
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
CN101809713B (zh) 阻止晶体管栅极电极的预非晶化
US8093634B2 (en) In situ formed drain and source regions in a silicon/germanium containing transistor device
US20070184600A1 (en) Stressed-channel CMOS transistors
US7943471B1 (en) Diode with asymmetric silicon germanium anode
CN101517741B (zh) 具有包含性能增进材料成分的受应变沟道区的晶体管
CN105304477B (zh) 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
CN101322228A (zh) 通过倾斜式预非晶化而减少受应变的晶体管中的晶体缺陷的技术
US8691644B2 (en) Method of forming a CMOS device with a stressed-channel NMOS transistor and a strained-channel PMOS transistor
CN103187297B (zh) 鳍式场效应晶体管的制作方法
JP6280747B2 (ja) 半導体集積回路装置及びその製造方法
US20130196495A1 (en) Methods for fabricating mos devices with stress memorization
US9231079B1 (en) Stress memorization techniques for transistor devices
CN107039277A (zh) 用于晶体管装置的应力记忆技术
US9905673B2 (en) Stress memorization and defect suppression techniques for NMOS transistor devices
US8778786B1 (en) Method for substrate preservation during transistor fabrication
US9455140B2 (en) Methods of forming doped epitaxial SiGe material on semiconductor devices
KR100685879B1 (ko) 반도체 소자 및 그 제조방법
CN104779161A (zh) 一种半导体器件及其制备方法
US9349785B2 (en) Formation of semiconductor device with resistors
CN102420138A (zh) 晶体管的制作方法
JPH11233763A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210226

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.