CN107039263A - 等离子体蚀刻的方法 - Google Patents

等离子体蚀刻的方法 Download PDF

Info

Publication number
CN107039263A
CN107039263A CN201710064379.6A CN201710064379A CN107039263A CN 107039263 A CN107039263 A CN 107039263A CN 201710064379 A CN201710064379 A CN 201710064379A CN 107039263 A CN107039263 A CN 107039263A
Authority
CN
China
Prior art keywords
radio frequency
frequency energy
electrode
energy
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710064379.6A
Other languages
English (en)
Other versions
CN107039263B (zh
Inventor
朴皓用
姜南俊
成德镛
沈承辅
赵贞贤
崔明善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160014323A external-priority patent/KR20170093303A/ko
Priority claimed from KR1020160148298A external-priority patent/KR20180051741A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107039263A publication Critical patent/CN107039263A/zh
Application granted granted Critical
Publication of CN107039263B publication Critical patent/CN107039263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种等离子体蚀刻的方法以及包括该方法的制造半导体器件的方法。等离子体蚀刻的方法包括：将包括蚀刻对象的基板装载到腔室中的第一电极上，该腔室包括被布置为彼此面对的第一电极和第二电极；以及蚀刻该蚀刻对象。蚀刻该蚀刻对象包括将多个RF能施加到第一电极和第二电极中的一个。该多个RF能可以包括具有在从约40MHz至约300MHz的范围内的第一频率的第一RF能、具有在从约100kHz至约10MHz的范围内的第二频率的第二RF能、以及具有在从约10kHz至约5MHz的范围内的第三频率的第三RF能。

Description

等离子体蚀刻的方法
技术领域
发明构思涉及等离子体蚀刻的方法以及使用该方法制造半导体器件的方法。
背景技术
半导体器件由于其紧凑的尺寸、多功能和/或低制造成本而被广泛地用于电子产业中。半导体器件使用诸如沉积工艺、离子注入工艺、光刻工艺和蚀刻工艺的各种半导体制造工艺来制造。等离子体可以用于执行半导体制造工艺中的一些。由于半导体器件已经被高度集成，所以半导体器件的结构变得更加复杂。特别地，近来已经发展了具有更复杂结构的半导体器件。因此，半导体制造工艺更加复杂，因此增加的制造时间会用于制造半导体器件。
发明内容
发明构思的一些示例实施方式提供一种等离子体蚀刻的方法以及使用该方法制造半导体器件的方法，其能够容易地形成具有高的高宽比的电路图案。
发明构思的一些示例实施方式提供一种等离子体蚀刻的方法以及使用该方法制造半导体器件的方法，其能够有效地控制各种工艺参数。
根据发明构思的一些示例实施方式，一种等离子体蚀刻的方法可以包括：将包括蚀刻对象的基板装载到腔室中的第一电极上，该腔室包括被布置为彼此面对的第一电极和第二电极；以及蚀刻该蚀刻对象。蚀刻该蚀刻对象包括向第一电极供应具有彼此不同的频率的多个RF能(RF power)。所述多个RF能可以包括：第一RF能，被配置为在腔室内产生等离子体；第二RF能，被配置为均衡腔室内的等离子体的密度；第三RF能，被配置为使等离子体内的离子入射在基板上；以及第四RF能，被配置为使入射在基板上的离子的离子能量分布均匀。
根据发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：在基板上形成模制绝缘层；以及对模制绝缘层执行等离子体蚀刻工艺以形成穿过模制绝缘层的至少一部分的蚀刻开口。执行等离子体蚀刻工艺可以包括：将基板装载到腔室中的第一电极上；以及向第一电极供应具有彼此不同的频率的多个RF能。所述多个RF能可以包括：第一RF能，被配置为在腔室内产生等离子体；第二RF能，被配置为均衡腔室内的所述等离子体的密度；第三RF能，被配置为使等离子体内的离子入射在基板上；以及第四RF能，被配置为使入射在基板上的离子的离子能量分布均匀。
根据发明构思的一些示例实施方式，一种等离子体蚀刻的方法可以包括：将基板装载到腔室中，该基板包括蚀刻对象；以及蚀刻该蚀刻对象。蚀刻该蚀刻对象包括将多个RF能施加到第一电极和第二电极中的一个。所述多个RF能可以包括：第一RF能，具有在从约40MHz至约300MHz的范围内的第一频率；第二RF能，具有在从约100kHz至约10MHz的范围内的第二频率；以及第三RF能，具有在从约10kHz至约5MHz的范围内的第三频率。
根据发明构思的一些示例实施方式，一种等离子体蚀刻的方法可以包括：将基板装载到腔室中的下电极上，该基板包括蚀刻对象，该腔室包括下电极和面对下电极的上电极；以及在腔室中产生等离子体以蚀刻该蚀刻对象。产生等离子体可以包括：将第一源RF能施加到下电极和上电极中的一个；以及在施加第一源RF能之后，施加多个偏置RF能到下电极。所述多个偏置RF能可以包括：第一偏置RF能，具有在从约100kHz至约10MHz的范围内的频率；以及第二偏置RF能，具有在从约10kHz至约5MHz的范围内的频率。
根据发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：在基板上形成模制绝缘层；以及对模制绝缘层执行等离子体蚀刻工艺以形成穿过模制绝缘层的至少一部分的蚀刻开口。执行等离子体蚀刻工艺可以包括：将包括模制绝缘层的基板装载到腔室中的下电极上；以及向下电极供应具有彼此不同的频率的多个RF能。所述多个RF能可以包括：第一RF能，具有在从约40MHz至约300MHz的范围内的第一频率；第二RF能，具有在从约100kHz至约10MHz的范围内的第二频率；以及第三RF能，具有在从约10kHz至约5MHz的范围内的第三频率。
根据发明构思的一示例实施方式，一种操作等离子体装置的方法包括：在工艺腔室中产生等离子体，该工艺腔室包括面对第二电极的第一电极。产生等离子体包括向第一电极和第二电极中的一个供应多个RF能。所述多个RF能可以包括：第一RF能，具有在从约40MHz至约300MHz的范围内的第一频率；第二RF能，具有在从约100kHz至约10MHz的范围内的第二频率；以及第三RF能，具有在从约10kHz至约5MHz的范围内的第三频率。
附图说明
图1是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。
图2A和图2B是示出在使用图1的等离子体蚀刻装置的等离子体蚀刻工艺期间施加到第一电极的能的开启/关闭持续时间的时序图。
图3是示出在图1的等离子体蚀刻装置中进行的等离子体蚀刻工艺的示意图。
图4是示出根据第四RF能是否被施加到图1的第一电极的离子能量分布的曲线图。
图5示出当第一RF能至第三RF能被施加到图1的第一电极时等离子体阳离子对蚀刻对象的蚀刻表现。
图6示出当第一RF能至第四RF能被施加到图1的第一电极时等离子体阳离子对蚀刻对象的蚀刻表现。
图7至图10是示出根据施加到第一电极的第四RF能的频率变化的离子能量分布的曲线图。
图11是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。
图12是示出在使用图11的等离子体蚀刻装置的等离子体蚀刻工艺期间施加到第一电极的能的开启/关闭持续时间的时序图。
图13至图18是示出根据发明构思的一些示例实施方式的使用等离子体蚀刻方法制造半导体器件的方法的剖视图。
图19至图29是示出根据发明构思的一些示例实施方式的使用等离子体蚀刻方法制造半导体器件的方法的剖视图。
图30是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。
图31是示出在图30的等离子体蚀刻装置中进行的等离子体蚀刻工艺的示意图。
图32A是示出根据RF频率组合的平均离子能量的曲线图。
图32B是示出根据RF频率组合的离子通量的曲线图。
图32C是示出根据RF频率组合的功率密度的曲线图。
图33A是示出根据RF功率组合的平均离子能量的曲线图。
图33B是示出根据RF功率组合的离子通量的曲线图。
图33C是示出根据RF功率组合的功率密度的曲线图。
图34是已经使用根据发明构思的一些示例实施方式的频率组合蚀刻的蚀刻对象的剖视图。
图35是已经使用根据比较例的频率组合蚀刻的蚀刻对象的剖视图。
图36A至图36D是示出当使用图30的等离子体蚀刻装置执行等离子体蚀刻工艺时施加到第一电极的能的开启/关闭持续时间的时序图。
图37是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。
图38是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。
具体实施方式
图1是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。图2A和图2B是示出在使用图1的等离子体蚀刻装置的等离子体蚀刻工艺期间施加到第一电极的能的开启/关闭持续时间的时序图。图3是示出在图1的等离子体蚀刻装置中进行的等离子体蚀刻工艺的示意图。
参考图1至图3，根据发明构思的一些示例实施方式的等离子体蚀刻装置10可以是电容耦合等离子体蚀刻装置。例如，等离子体蚀刻装置10可以是双频电容耦合等离子体蚀刻装置。等离子体蚀刻装置10可以单独控制入射离子通量和离子能量，入射离子通量和离子能量是蚀刻工艺中涉及的关键参数。等离子体蚀刻装置10可以包括腔室100、第一电极110、第二电极120、RF(射频)电源单元200、匹配器300和控制器400。
腔室100可以被配置为提供处理空间，半导体工艺(例如等离子体蚀刻工艺)在该处理空间内进行。换言之，腔室100可以具有在其内部的特定尺寸的气密密封空间。腔室100可以根据晶片、基板或其它工件的尺寸等而被不同地成形。例如，腔室100可以具有对应于盘形基板510的圆柱形形状，但是不限于此。腔室100可以包括金属和绝缘体中的至少一种。腔室100可以包括用于将工艺气体引入到腔室100中的气体入口(未示出)和用于从腔室100排出工艺气体和/或副产物的气体出口(未示出)。工艺气体可以通过气体出口泵出，使得腔室100可以保持在真空状态下。工艺气体可以包括CF4、C4F6、C4F8、COS、CHF3、HBr、SiCl4、O2、N2、H2、NF3、SF6、He和Ar中的至少一种，但是示例实施方式不限于此。尽管未示出，但是至少一个泵(例如干泵、真空泵、涡轮泵)可以被连接到腔室以保持腔室100中的真空状态。
第一电极110和第二电极120可以提供为在腔室100内彼此面对。第一电极110可以与第二电极120间隔开地设置。在一些示例实施方式中，第一电极110可以安装得靠近腔室100的底板。第二电极120可以安装得靠近腔室100的顶侧。第一电极110和第二电极120可以由含有硅的导体诸如Si或SiC制成。第一电极110的顶表面和第二电极120的底表面可以是平坦表面。
包括蚀刻对象的基板510可以被装载到第一电极110上。基板510可以是半导体基板或透明基板。半导体基板可以是硅基板、锗基板或硅锗基板。蚀刻对象可以由半导体材料、导电材料、绝缘材料或其组合构成。例如，蚀刻对象可以包括半导体材料，诸如半导体基板和/或半导体外延层。或者，蚀刻对象可以包括导电材料，诸如掺杂的多晶硅、金属硅化物、金属、金属氮化物或其组合。不同地，蚀刻对象可以包括绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物、其介电常数小于硅氧化物的介电常数的低k电介质、或其组合。不同地，蚀刻对象可以包括晶体硅、非晶硅、杂质掺杂的硅、硅锗、碳基材料、或其组合。蚀刻对象可以由单层或包括多个堆叠的层的多层形成。例如，蚀刻对象可以包括多个堆叠的绝缘层，并且还包括在堆叠的绝缘层之间的一个或更多导电层或半导体层。
第一电极110可以用作卡盘。例如，第一电极110可以是静电卡盘。在等离子体蚀刻工艺期间，第一电极110可以被供应有来自RF电源单元200的多个RF能。例如，在等离子体蚀刻工艺期间，第一电极110可以被供应有第一RF能、第二RF能、第三RF能和第四RF能。第一RF能至第四RF能可以具有彼此不同的频率。
在一些示例实施方式中，第二电极120可以用作用于将工艺气体供应到腔室100中的喷淋头。换言之，第二电极120可以用作等离子体蚀刻工艺中使用的喷淋头和电极两者。或者，在另外的示例实施方式中，第二电极120可以仅用作电极。在这种情况下，等离子体蚀刻装置10可以包括额外的气体供应管(未示出)或额外的气体供应喷嘴(未示出)。第二电极120可以被配置为连接到参考电位。在一些示例实施方式中，第二电极120可以在等离子体蚀刻工艺期间处于接地状态EA。
RF电源单元200可以被连接到第一电极110。RF电源单元200可以包括第一RF电源210、第二RF电源220、第三RF电源230和第四RF电源240。因此，RF电源单元200可以向第一电极110施加多个能。匹配器300可以连接在RF电源单元200和第一电极110之间。
第一RF电源210可以产生具有第一频率的第一高频信号。第一RF电源210可以通过匹配器300向第一电极110施加具有第一频率的第一RF能。
第一频率可以是在约40MHz至约200MHz的范围内的高频。在一些示例实施方式中，第一频率可以为约60MHz。第一RF能可以用于在腔室100内产生等离子体(见图3的PLA)。换言之，当第一电极110被供应有第一RF能时，等离子体PLA可以从引入到腔室100中的工艺气体产生。在一些示例实施方式中，等离子体PLA可以是电容耦合等离子体。
电子加热效率可以随着第一RF能的第一频率而增大。也就是，腔室100内的等离子体密度可以与第一频率成比例地增大。等离子体密度的增大可以提高等离子体蚀刻工艺的蚀刻速率和处理速度。
随着第一频率增大，驻波效应(SWE)可以变得严重，因此等离子体密度的均匀性可以降低。换言之，等离子体密度可以在腔室100的中心核心部分处较高，而在腔室100的周边部分处较低。因此，蚀刻对象可以包括对应于腔室100的中心核心部分的可被高度蚀刻的部分以及对应于腔室100的周边部分的可被较少蚀刻的部分。术语驻波效应可以表示其中等离子体密度集中在特定部分上的现象。通常，驻波效应可以随着频率增大而增强。
第二RF电源220可以产生具有第二频率的第二高频信号。第二RF电源220可以通过匹配器300向第一电极110施加具有第二频率的第二RF能。第二频率可以是小于第一频率的在约10MHz至约20MHz的范围内或在约10MHz至约15MHz的范围内的高频。在一些示例实施方式中，第二频率可以为约13.56MHz。
第二RF能可以用于均衡腔室100内的等离子体密度。具体地，第二RF能也可以产生等离子体PLA。然而，由于第二RF能具有比第一RF能的第一频率小的第二频率，所以与在第一RF能产生的等离子体PLA相比，驻波效应可以弱地影响在第二RF能产生的等离子体PLA。因此，当第一电极110被同时供应有第一RF能和第二RF能时，腔室100内的等离子体密度的均匀性可以提高。腔室100内的等离子体密度的均匀性可以使等离子体蚀刻装置10能够蚀刻大尺寸的蚀刻对象。
第三RF电源230可以产生具有第三频率的第一低频信号。第三RF电源230可以通过匹配器300向第一电极110施加具有第三频率的第三RF能。第三频率可以是比第二频率小的在约2MHz至约5MHz的范围内的低频。在一些示例实施方式中，第三频率可以为约2MHz。第三RF能可以用于使等离子体PLA中的阳离子PI入射到基板510上。换言之，当第一电极110被供应有第三RF能时，等离子体PLA中的阳离子PI可以入射到基板510上。
第三频率可以与等离子体PLA中的阳离子PI的固有频率基本上相同或相似。因此，等离子体PLA中的阳离子PI可以入射到第一电极110上。入射到第一电极110上的阳离子PI可以在等离子体鞘层(sheath)区域内加速。等离子体鞘层区域可以形成在等离子体PLA和第一电极110之间。
由于第三频率是低频，所以等离子体PLA中的阳离子PI可以具有增加的离子能量。这可以是因为阻抗随频率而减小。随着阳离子的离子能量增加，可以提高蚀刻对象的蚀刻速率。
第四RF电源240可以产生具有第四频率的第二低频信号。第四RF电源240可以通过匹配器300向第一电极110施加具有第四频率的第四RF能。第四频率可以是比第三频率低的在约300kHz至约1MHz的范围内的低频。在一些示例实施方式中，第四频率可以为约400kHz。第四RF能可以用于均衡入射到基板510上的阳离子PI的离子能量分布。换言之，当第一电极110被供应有第四RF能时，阳离子PI的离子能量可以均匀地分布，这将参考图4详细讨论。第一频率至第四频率可以是射频(RF)。
控制器400可以连接到RF电源单元200和匹配器300。控制器400可以向第一RF电源210至第四RF电源240提供控制信号从而控制它们中的每个。控制信号可以包括脉冲信号和关于脉冲信号的相位的信息。脉冲信号可以具有预定的频率和占空比。例如，控制器400可以控制分别从第一RF电源210至第四RF电源240产生的第一RF能至第四RF能的开启或关闭。因此第一RF能至第四RF能可以通过脉冲信号(见图2A和图2B)被脉冲调制。或者，在另外的示例实施方式中，控制器400可以不控制脉冲调制第一RF能至第四RF能。
脉冲信号可以具有约10kHz的频率，但是不限于此。脉冲信号可以具有约70％的占空比，但是不限于此。因此，第一RF能至第四RF能可以在约10kHz的频率被脉冲调制。被脉冲调制的RF能可以具有约70％的占空比。RF能的脉冲调制可以彼此同步。在一些示例实施方式中，第一RF能至第四RF能可以被同时开启和/或关闭。例如，如图2A所示，在等离子体蚀刻工艺期间，当第一RF能被开启时，第二RF能至第四RF能可以被同步地开启。类似地，当第一RF能被关闭时，第二RF能至第四RF能可以被同步地关闭。因此，第一RF能至第四RF能可以具有相同的占空比。或者，在另外的示例实施方式中，第二RF能至第四RF能中的至少一个可以与第一RF能不同地被关闭。例如，如图2B所示，在等离子体蚀刻工艺期间，当第一RF能被开启时，第二RF能至第四RF能可以被同步地开启。第二RF能和第四RF能可以在第一RF能被关闭之前关闭。在第二RF能和第四RF能可以被关闭之前，第三RF能可以被关闭。换言之，第一RF能至第四RF能中的至少一个可以具有与其它的RF能的占空比不同的占空比。
第一RF能至第四RF能可以彼此同步地被脉冲调制。在一些示例实施方式中，第一RF能至第四RF能可以被脉冲调制以同时开启。
当第一RF能至第四RF能被开启时，等离子体PLA中的阳离子PI可以朝向基板510入射，因此蚀刻对象可以被部分地蚀刻。于是蚀刻开口可以被形成在蚀刻对象上。在此步骤中，阳离子PI可以积聚在蚀刻开口的底表面上。
当第一RF能至第四RF能被关闭时，保留在腔室100内的等离子体PLA中的电子可以朝向基板510入射。入射到基板510上的电子可以中和积聚在蚀刻对象上的阳离子。换言之，电子可以积聚在蚀刻开口的底表面上。
当第一RF能至第四RF能被再次开启时，积聚的电子可以使等离子体PLA中的阳离子PI加速进入蚀刻开口的底表面。这种周期性重复的开启/关闭持续时间可以在蚀刻对象上形成具有高的高宽比的蚀刻开口。蚀刻开口的高宽比可以为约20:1至约100:1。例如，蚀刻开口可以具有其高宽比高的孔形状，但是本发明构思不限于此；例如，蚀刻开口可以形状像过孔、凹槽、接触、线性图案、沟槽等。术语高宽比可以表示蚀刻开口的高度与宽度的比率。高度可以表示从蚀刻开口的底表面到蚀刻对象的顶表面的距离。宽度可以表示蚀刻开口的对立地面对的内侧壁之间的间隔距离。
匹配器300可以被置于RF电源单元200和腔室100之间。匹配器300可以减少和/或最小化从RF电源单元200产生的RF能的损失。因此，可以获得从RF电源单元200提供到第一电极110的RF能的增大的传输效率。匹配器300可以与控制器400集成以构成单一整体。
图4是示出根据第四RF能是否被施加到图1的第一电极的离子能量分布的曲线图。图5示出当将第一RF能到第三RF能施加到图1的第一电极时等离子体阳离子对蚀刻对象的蚀刻表现。图6示出当第一RF能至第四RF能被施加到图1的第一电极时等离子体阳离子对蚀刻对象的蚀刻表现。图7至图10是示出根据施加到第一电极的第四RF能的频率变化的离子能量分布的曲线图。在图4和图7至图10中，第一电极10被供应有约60MHz的第一RF能、约13.56MHz的第二RF能、约2MHz的第三RF能和第四RF能。此外，在图4和图7至图10中，x轴表示离子能量(eV)的值，y轴表示IEDF(离子能量分布函数)的值。
参考图1至图4，当第一电极110仅被供应有第一RF能至第三RF能时，等离子体PLA中的阳离子PI可以具有包括双峰值区域P1和P2的离子能量分布IE1。双峰值区域P1和P2可以包括约1000eV的低峰值区域P1和约5000eV的高峰值区域P2。分布在低峰值区域P1中的阳离子PI可以具有比分布在高峰值区域P2中的阳离子PI的离子能量小的离子能量。在此描述中，峰值区域可以表示具有其值为其它区域中的离子能量分布的平均值的约4倍的离子能量分布的区域。
当第一电极110被供应有第一RF能至第四RF能时，等离子体PLA中的阳离子PI可以具有没有双峰值区域P1和P2的离子能量分布IE2。也就是，当第一电极110被供应有第一RF能至第四RF能而不是第一RF能至第三RF能时，等离子体PLA中的阳离子PI可以具有均匀的离子能量分布。
参考图1至图6，基板510上的蚀刻对象511可以使用掩模层513来蚀刻。掩模层513可以包括暴露蚀刻对象511的蚀刻部分的掩模开口514。朝向第一电极110入射的多个阳离子PI1、PI2和PI3可以在穿过掩模层513的掩模开口514之后撞击蚀刻对象511。于是通过掩模开口514暴露的蚀刻对象511可以被蚀刻以形成蚀刻开口512。例如，阳离子PI1可以是具有对应于低峰值区域P1的低离子能量的正离子，阳离子PI2可以是具有对应于高峰值区域P2的高离子能量的正离子，阳离子PI3可以是具有对应于离子能量分布IE2的均匀的离子能量的正离子。在一些示例实施方式中，阳离子PI1、PI2和PI3可以各向异性地蚀刻该蚀刻对象511。蚀刻开口512可以具有其高宽比高的孔形状，但是示例实施方式不限于此。
当在第一电极110仅被供应有第一RF能至第三RF能的条件下执行等离子体蚀刻工艺时，如图5所示，高能量的阳离子PI2可以以窄的角度分布α2朝向基板510入射。高能量的阳离子PI2可以具有高的方向性。因此，高能量的阳离子PI2可以以高的速度蚀刻该蚀刻对象511。然而，高能量的阳离子PI2也可以蚀刻基板510。此外，高能量的阳离子PI2可以导致蚀刻对象511的下部上的蚀刻轮廓的退化。
与高能量的阳离子PI2相比，低能量的阳离子PI1可以具有低的方向性。低能量的阳离子PI1可以以宽的角度分布α1朝向基板510入射。因此，低能量的阳离子PI1可以蚀刻掩模开口514的内侧壁514a。当低能量的阳离子PI1蚀刻掩模开口514的内侧壁514a时，掩模开口514的形状可以被改变。在这种情况下，这可以导致蚀刻对象511中的不成功的图案。例如，基板510和蚀刻开口512的内侧壁512a之间的角度β1和β2可以不同于基板510和掩模开口514的内侧壁514a之间的角度β3和β4。例如，角度β3和β4可以大于角度β1和β2。
在一些示例实施方式中，当在第一电极110被供应有第一RF能至第四RF能的条件下执行等离子体蚀刻工艺时，与当第一电极110被供应有第一RF能至第三RF能时产生的阳离子PI1和PI2相比，等离子体PLA中的阳离子PI3可以具有均匀的离子能量分布。因此，如图6所示，阳离子PI3可以以角度分布α3朝向基板510入射，从而可以避免或最小化诸如蚀刻对象511的下部上的蚀刻轮廓的劣化和掩模开口514的形状变形的问题。根据一些示例实施方式，第四RF能可以具有在约300kHz至约1MHz的范围内的第四频率。阳离子PI3可以在第四频率的上述范围内具有优良的离子能量分布，这将参考图7至图10详细讨论。
在图7至图10中，第一电极110可以被供应有其频率分别为约1.1MHz、1MHz、300kHz和200kHz的第四RF能。
参考图7，当具有约1.1MHz的频率的第四RF能被提供到已经被供应有第一RF能至第三RF能的第一电极110时，等离子体阳离子PI3可以具有包括双峰值区域P1和P2的离子能量分布。
参考图8，当具有约1MHz的频率的第四RF能被提供到已经被供应有第一RF能至第三RF能的第一电极110时，等离子体阳离子PI3可以具有没有双峰值区域P1和P2的离子能量分布。
参考图9，当具有约300kHz的频率的第四RF能被提供到已经被供应有第一RF能至第三RF能的第一电极110时，等离子体阳离子PI3可以具有没有双峰值区域P1和P2的离子能量分布。
参考图10，当具有约200kHz的频率的第四RF能被提供到已经被供应有第一RF能至第三RF能的第一电极110时，等离子体阳离子PI3可以具有包括中间峰值区域P3的离子能量分布。因此，等离子体阳离子PI3的大部分可以具有约3000eV的离子能量。中间峰值区域P3可以位于低峰值区域P1和高峰值区域P2之间。
总之，如图7至图10所示，当第四RF能具有在约300kHz至约1MHz的范围内的第四频率时，可以确定等离子体阳离子PI3具有均匀的离子能量分布。
图11是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置的示意图。图12是示出在使用图11的等离子体蚀刻装置的等离子体蚀刻工艺期间施加到第一电极的能的开启/关闭持续时间的时序图。
参考图11和图12，等离子体蚀刻装置11可以包括腔室100、第一电极110、第二电极120、RF(射频)电源单元200、DC(直流)电源250和控制器400。基板610可以被放置在第一电极110上。图1的基板510的详细描述也可以同样地或类似地适用于基板610。在下面的实施方式中，为了描述的简洁，将省略或删减与参考图1讨论的以上实施方式中的特征相同的特征的描述。
DC电源250可以连接到第二电极120。DC电源250可以处于接地状态EA。DC电源250可以向第二电极120提供负DC电。负DC电可以将等离子体中的阳离子吸引到第二电极120。负DC电可以朝向第一电极110排斥等离子体中的电子。换言之，吸引力可以在负DC电和等离子体中的阳离子之间产生。排斥力可以在负DC电和等离子体中的电子之间产生。
控制器400可以连接到匹配器300、RF电源单元200和DC电源250。控制信号可以从控制器400发送到第一RF电源210至第四RF电源240和DC电源250，因此控制器400可以控制第一RF电源210至第四RF电源240和DC电源250中的每个。例如，控制器400控制分别从第一RF电源210至第四RF电源240产生的第一RF能至第四RF能的开启/关闭。因此，第一RF能到第四RF能可以根据脉冲信号而被脉冲调制。控制器400可以控制从DC电源250产生的DC电的开启/关闭。因此负DC电可以根据脉冲信号(见图12)被脉冲调制。
第一RF能至第四RF能可以彼此同步地被脉冲调制。负DC电可以与第一RF能至第四RF能相反地被脉冲调制。负DC电可以与第一RF能至第四RF能的开启/关闭同步地调整。例如，在第一RF能至第四RF能被关闭的同时，负DC电可以从第一电压增大到第二电压。在第一RF能至第四RF能被开启的同时，负DC电可以从第二电压减小到第一电压。换言之，负DC电可以被调整为在第一RF能至第四RF能的关闭期间具有比在第一RF能至第四RF能的开启期间更大的幅度。负DC电可以在第一RF能至第四RF能的关闭期间保持恒定。或者，在另外的示例实施方式中，负DC电可以在第一RF能至第四RF能的关闭期间增大和/或减小。例如，第一电压可以是0伏特，但是不限于此。
当第一RF能至第四RF能被关闭并且负DC电被开启时，保留在腔室100内的等离子体中的电子可以通过排斥力而朝向基板610入射。入射到基板610上的电子可以中和积聚在基板610上的蚀刻对象上的阳离子。换言之，电子可以积聚在蚀刻开口的底表面上。当第一RF能至第四RF能返回到开启状态并且负DC电返回到关闭状态时，积聚的电子可以允许等离子体中的阳离子加速到蚀刻开口的底表面中。这种周期性重复的开启/关闭持续时间可以在蚀刻对象上形成具有高的高宽比的蚀刻开口。例如，高宽比可以为约50:1。
在下文中将参考图1至图12描述根据发明构思的一些示例实施方式的等离子体蚀刻的方法。
腔室100可以在其中提供有彼此面对的第一电极110和第二电极120。其上形成有蚀刻对象511的基板510或610可以被装载到腔室100内的第一电极110上。在基板510或610被装载到第一电极110上之后，工艺气体可以通过气体入口(未示出)引入到腔室100中。在工艺气体被引入到腔室100中之后，等离子体PLA可以从工艺气体产生从而蚀刻装载于第一电极110上的基板510或610的蚀刻对象511。
在下文中，将详细讨论用于蚀刻该蚀刻对象511的工艺。第一电极110可以被供应有其频率彼此不同的多个RF能。该多个RF能可以包括用于在腔室100内产生等离子体PLA的第一RF能、用于均衡腔室100内的等离子体密度的第二RF能、用于使等离子体PLA中的阳离子PI朝向基板510或610入射的第三RF能、以及用于使入射到基板510或610上的阳离子PI的离子能量分布均匀的第四RF能。入射到基板510或610上的阳离子PI可以蚀刻该蚀刻对象511。第一RF能至第四RF能可以被同时施加到第一电极110。
当第一RF能至第四RF能被关闭时，蚀刻对象511的蚀刻可以被暂停。在蚀刻工艺的暂停期间，保留在腔室100内的等离子体PLA中的电子可以朝向基板510或610入射。入射到基板510或610上的电子可以中和在蚀刻工艺期间积聚在蚀刻对象511上的阳离子PI。或者，在另外的示例实施方式中，DC电可以被开启，因此第二电极120可以在蚀刻工艺的暂停期间供应有DC电。当第二电极120被提供有DC电时，积聚在蚀刻对象511上的阳离子PI3可以被中和。
第一RF能至第四RF能可以被再次开启。因此，等离子体PLA可以在腔室100内被再次产生，然后等离子体PLA中的阳离子PI可以朝向基板510或610入射从而蚀刻该蚀刻对象511。这些步骤可以被重复地执行以在蚀刻对象511上形成蚀刻开口512。
在下文中将解释根据发明构思的一些示例实施方式的使用等离子体蚀刻的方法制造半导体器件的方法。
图13至图18是示出根据发明构思的一些示例实施方式的使用等离子体蚀刻的方法制造半导体器件的方法的剖视图。图13至图18示出使用图1的等离子体蚀刻装置的蚀刻对象的蚀刻，但是本发明构思不限于此；例如，可以采用图11的等离子体蚀刻装置。在下文中将参考图1至图3解释用于制造半导体器件的工艺。
参考图13，层间电介质层515可以形成在基板510上。多个接触插塞520可以形成为穿过层间电介质层515。蚀刻停止层525和模制绝缘层530可以顺序地形成在层间电介质层515上。蚀刻停止层525可以包括相对于模制绝缘层530具有蚀刻选择性的绝缘材料。例如，蚀刻停止层525可以包括硅氮化物层，模制绝缘层530可以包括硅氧化物层。其中具有掩模开口545的掩模层540可以形成在模制绝缘层530上。模制绝缘层530可以是将使用等离子体蚀刻装置10来蚀刻的蚀刻对象。
参考图14，其上形成有模制绝缘层530的基板510可以装载于腔室100内的第一电极110上。第一电极110可以被供应有多个RF能从而产生等离子体PLA，因此等离子体PLA中的阳离子PI可以朝向基板510入射。
当第一电极110被供应有多个RF能时，等离子体PLA可以从工艺气体产生。等离子体PLA中的阳离子PI可以向第一电极110上的基板510加速。向基板510的加速的阳离子PI可以在穿过掩模层540的掩模开口545之后朝向基板510上的模制绝缘层530入射。模制绝缘层530可以被入射到其上的阳离子PI蚀刻。因此，等离子体PLA中的阳离子PI可以在模制绝缘层530上形成蚀刻开口550。由于电子遮蔽效应，入射到蚀刻开口550中的电子的量可以小于阳离子PI的量。阳离子PI可以因此积聚在蚀刻开口550的底表面上。随着蚀刻开口550变得更深，能到达蚀刻开口550的底表面的阳离子的量可以减少，或者阳离子可以不朝向模制绝缘层530垂直地入射。结果，蚀刻速率可以随着蚀刻深度的增大而减小。因此，会无法形成具有大于约50:1的高宽比的蚀刻开口550。此外，由于阳离子不垂直地朝向模制绝缘层530入射，所以可以发生诸如弯曲、颈缩(necking)等的缺陷。
参考图15，第一RF能至第四RF能可以被关闭，因此没有等离子体PLA可以被产生。于是等离子体PLA中的阳离子PI可以不入射到蚀刻开口550中。蚀刻开口550上积聚的阳离子PI可以从保留在腔室100内的等离子体PLA朝向基板510吸引电子。朝向基板510入射的电子可以中和积聚在蚀刻开口550的底表面上的阳离子。
参考图16，第一RF能至第四RF能可以被再次开启。于是等离子体可以在腔室100内再次产生。再次产生的等离子体中的阳离子PI可以入射到模制绝缘层530的蚀刻开口550中。因此，模制绝缘层530可以被蚀刻，使得蚀刻开口550可以变得更深。
这种周期性重复的开启/关闭持续时间可以在模制绝缘层530中形成具有高的高宽比的蚀刻开口550。入射的阳离子PI可以进一步去除模制绝缘层530下面的蚀刻停止层525，这可以导致暴露接触插塞520。
参考图17，掩模层540可以从模制绝缘层530上去除。下电极层可以共形地形成在其上形成有蚀刻开口550的基板510上，并且填充层可以形成在模制绝缘层530上以完全填充蚀刻开口550。填充层和下电极层可以被平坦化直到模制绝缘层530被暴露。因此，下电极560和填充图案565可以形成在蚀刻开口550中。下电极560可以具有圆筒形形状。或者，在另外的示例实施方式中，可以仅形成下电极层而不形成填充层。在这种情况下，下电极560可以具有柱形状。
参考图18，填充图案565和模制绝缘层530可以被去除以暴露下电极560的表面。电容器电介质层570可以形成在下电极560的暴露表面上。上电极580可以形成在电容器电介质层570上以覆盖电容器电介质层570的表面。下电极560、电容器电介质层570和上电极580可以构成电容器。
图19至图29是示出根据发明构思的一些示例实施方式的使用等离子体蚀刻的方法制造半导体器件的方法的剖视图。图19至图29示出使用图11的等离子体蚀刻装置的蚀刻对象的蚀刻，但是本发明构思不限于此；例如，可以使用图1的等离子体蚀刻装置。在下文中将参考图11和图12解释用于制造半导体器件的工艺。
参考图19，模制绝缘层620可以形成在基板610上。模制绝缘层620可以包括交替且反复地堆叠的第一层623和第二层625。第二层625可以包括绝缘材料。第一层623可以包括相对于第二层625具有蚀刻选择性的材料。例如，第二层625可以包括硅氧化物层，第一层623可以包括硅氮化物层。模制绝缘层620还可以包括缓冲绝缘层621。缓冲绝缘层621可以设置在基板610和第一层623中的最下面一个之间。缓冲绝缘层621可以包括硅氧化物层。
掩模层630可以形成在模制绝缘层620上。掩模层630可以包括至少一个掩模开口635。掩模开口635可以暴露模制绝缘层620的一部分。
参考图20，其上形成有蚀刻对象的基板610可以被装载于腔室100内的第一电极110上。第一电极110可以被供应有多个RF能以产生等离子体PLA，因此等离子体PLA中的阳离子PI可以朝向基板610入射。第二电极120可以被供应有DC电。因此，保留在腔室100内的电子可以朝向基板610入射。在一些示例实施方式中，蚀刻对象可以包括模制绝缘层620。
当第一电极110被供应有多个RF能时，等离子体PLA可以从工艺气体产生。等离子体PLA中的阳离子PI可以向第一电极110上的基板610加速。向基板610的加速的阳离子PI可以在穿过掩模层630的掩模开口635之后朝向基板610上的模制绝缘层620入射。模制绝缘层620可以被入射到其上的阳离子PI蚀刻。因此，等离子体PLA中的阳离子PI可以在模制绝缘层620中形成蚀刻开口640。
参考图21，第一RF能至第四RF能可以被关闭，因此没有等离子体PLA可以被产生。于是等离子体PLA中的阳离子PI可以不入射到蚀刻开口640中，从而电子中和积聚在蚀刻开口640的底表面上的阳离子。在一些示例实施方式中，蚀刻开口640可以垂直于基板610。
负DC电可以与第一RF能至第四RF能的关闭同步地被开启。例如，负DC电的电压可以增大。增大的负DC电可以朝向第二电极120加速保留在腔室100内的阳离子PI。增大的负DC电还可以朝向第一电极110加速保留在腔室100内的电子e。加速的电子e可以入射到蚀刻开口640中。因此，积聚在蚀刻开口640的底表面上的阳离子可以被中和。
参考图22，第一RF能至第四RF能可以被重新开启，因此可以重新产生等离子体。负DC电可以与第一RF能至第四RF能的开启同步地被关闭。负DC电的电压可以降低。于是重新产生的等离子体中的阳离子PI可以朝向模制绝缘层620中形成的蚀刻开口640入射。换言之，重新入射的阳离子可以朝向蚀刻开口640的被中和的底表面行进。结果，可以再次对模制绝缘层620执行蚀刻行动。
这种周期重复的开启/关闭持续时间可以在模制绝缘层620中形成具有高的高宽比的蚀刻开口640。例如，蚀刻开口640可以形成为在模制绝缘层620中具有大于约50:1的高宽比。
参考图23，数据存储层641、第一半导体层643和保护层645可以顺序地形成在基板610上。数据存储层641、第一半导体层643和保护层645中的每个可以设置在蚀刻开口640的内侧壁上。数据存储层641、第一半导体层643和保护层645中的每个可以沿其长度具有基本上相同的厚度。数据存储层641、第一半导体层643和保护层645可以部分地填充蚀刻开口640。
在一些示例实施方式中，数据存储层641可以包括顺序地堆叠在彼此之上的第一阻挡绝缘层、电荷存储层和隧道绝缘层。隧道绝缘层可以是硅氧化物层。电荷存储层可以包括具有俘获位置的俘获绝缘层，或者可以包括具有导电纳米点的绝缘层。第一阻挡绝缘层可以包括具有比电荷存储层的能带间隙大的能带间隙的绝缘材料。例如，第一阻挡绝缘层可以包括硅氧化物层。
第一半导体层643可以由半导体材料(例如硅)形成。第一半导体层643可以具有非晶态或结晶态。第一半导体层643可以具有非掺杂的状态，或者可以用具有与基板610的导电性相同的导电性的掺杂剂来掺杂。保护层645可以在随后的工艺中保护第一半导体层643。保护层645可以包括硅氧化物层。
参考图24，保护层645、第一半导体层643和数据存储层641可以被相继地蚀刻。因此，可以暴露基板610的上部。相继的蚀刻可以形成顺序地设置在蚀刻开口640的内侧壁上的数据存储图案641a、第一半导体图案643a和保护图案645a。图案641a、643a和645a中的每个可以具有其顶端和底端敞开的圆筒形形状。可以使用干蚀刻工艺来蚀刻层641、643和645。例如，等离子体蚀刻装置11可以用于蚀刻层641、643和645。
在一些示例实施方式中，保护层645可以由与数据存储层641和第一半导体层643的材料不同的材料形成。结果，在保护层645被蚀刻之后，不同种类的工艺气体可以被引入到腔室100中。等离子体蚀刻装置11可以使用该不同种类的工艺气体来蚀刻第一半导体层643。之后，其它不同种类的工艺气体可以被引入到腔室100中。等离子体蚀刻装置11可以使用该其它不同种类的工艺气体来蚀刻数据存储层641。层641、643和645可以被蚀刻以形成图案641a、643a和645a。在形成图案641a、643a和645a之后，基板610可以从第一电极110卸载。
参考图25，可以执行各向同性蚀刻工艺(例如湿蚀刻工艺)以蚀刻保护图案645a。因此，可以暴露第一半导体图案643a。第二半导体层可以共形地形成在基板610上。填充绝缘层可以形成在第二半导体层上，使得蚀刻开口640可以用填充绝缘层填充。可以对填充绝缘层和第二半导体层执行平坦化工艺。因此，第二半导体图案650和填充绝缘图案655可以形成在蚀刻开口640中。第二半导体图案650可以联接到第一半导体图案643a和基板610。第一半导体图案643a可以通过第二半导体图案650电连接到基板610。第一半导体图案643a和第二半导体图案650可以用作垂直沟道图案。
参考图26，模制绝缘层620可以被图案化。因此，模制图案620a可以跨过沟槽660彼此间隔开地形成。沟槽660可以提供为多个。模制绝缘层620的图案化可以使用以上讨论的等离子体蚀刻装置11来执行。模制图案620a可以包括交替且反复堆叠的第一图案623a和第二图案625a。模制图案620a还可以包括在基板610和第一图案623a中的最下面一个之间的缓冲绝缘图案621a。沟槽660可以暴露第一图案623a的侧壁和第二图案625a的侧壁。
参考图27，可以执行各向同性蚀刻工艺以去除通过沟槽660暴露的第一图案623a。因此多个中空空间665可以形成在由第一图案623a占据的区域处。第一图案623a可以相对于第二图案625a具有蚀刻选择性。因此，当执行各向同性蚀刻工艺以去除第一图案623a时，第二图案625a可以仍然保留。
参考图28，第二阻挡绝缘层667可以形成为沿着中空空间665的内表面延伸，并且电极图案670可以形成为填充中空空间665。电极图案670可以用作栅电极。第二阻挡绝缘层667可以在中空空间665外面被去除。电极图案670可以包括掺杂的半导体材料和/或含有金属的材料。第二阻挡绝缘层667可以包括其介电常数大于隧道绝缘层的介电常数的高k电介质材料。例如，第二阻挡绝缘层667可以包括绝缘金属氧化物，诸如铪氧化物和/或铝氧化物。
参考图29，掺杂剂可以被注入到沟槽660下面的基板610中。因此，可以形成公共源极区CSL。可以形成器件隔离图案675以填充沟槽660。
层间电介质层680可以形成在基板610上。多个接触插塞685可以形成为穿过层间电介质层680。接触插塞685可以连接到垂直沟道图案643a和650的上部。位线690可以形成为通过接触插塞685而与垂直沟道图案643a和650电连接。位线690可以设置在层间电介质层680上。
图30是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置20的示意图。图31是示出在图30的等离子体蚀刻装置20中进行的等离子体蚀刻工艺的示意图。在下面的实施方式中，与参考图1讨论的等离子体蚀刻装置10的部件基本上相同的部件被分配相同的附图标记，并且为了描述的简洁，可以省略其重复的说明。参考图30和图31，根据发明构思的一些示例实施方式的等离子体蚀刻装置20可以包括RF电源单元200，该RF电源单元200具有第一RF电源260、第二RF电源270和第三RF电源280。因此，RF电源单元200可以将多个RF能施加到第一电极110，但是本发明不限于此，例如，RF电源单元200可以将多个RF能施加到第一电极110和第二电极120中的一个。
第一RF电源260可以供应具有第一频率的第一RF能。第一频率可以在从约40MHz至约300MHz的范围内。在一些示例实施方式中，第一频率可以为约60MHz。第一RF电源260可以是施加源RF能的源RF电源，并且第一RF能可以在腔室100中产生等离子体PLA。换言之，当第一RF能被施加到第一电极110时，等离子体PLA可以从引入到腔室100中的工艺气体产生。第一RF电源260可以供应在约0W至约10000W的范围内的第一RF能。例如，第一RF电源260可以提供约2400W的能，但是不限于此。
第二RF电源270可以供应具有第二频率的第二RF能。第二频率可以小于第一频率。第二频率可以在从约100kHz至约10MHz的范围内。第二频率可以在大于约100kHz且小于约10MHz的范围内。在一些示例实施方式中，第二频率可以为约9.8MHz。第二RF电源270可以是偏置RF电源，并且第二RF能可以使阳离子PI入射到基板510上。第二RF电源270可以供应在约0W至约10000W的范围内的第二RF能。例如，第二RF电源270可以提供约2500W的能，但是不限于此。
第三RF电源280可以供应具有第三频率的第三RF能。第三频率可以小于第一频率和第二频率中的至少一个。第三频率可以在从约10kHz至约5MHz的范围内。在一些示例实施方式中，第三频率可以为约400kHz。第三RF电源280可以是偏置RF电源，并且第三RF能可以使阳离子PI入射到基板510上。第三RF能可以大于第一RF能和第二RF能。第三RF电源280可以供应在约0W至约50000W的范围内的第三RF能。例如，第三RF电源280可以提供约9000W的能，但是不限于此。在本说明书中，第一频率至第三频率可以是射频(RF)。
图32A示出根据本发明构思的根据RF频率组合的平均离子能量，图32B示出根据本发明构思的根据RF频率组合的离子通量。图32C示出根据发明构思的根据RF频率组合的功率密度。图32A至图32C示出通过在第一频率和第三频率被固定的条件下改变第二频率获得的数据。在图32A至图32C中，当第一频率和第三频率分别被固定为约60MHz和400kHz并且第二频率被改变为约100kMz、4MHz、6MHz、8MHz、9.8MHz、13MHz和27MHz时，可以获得的数据。当第一RF能至第三RF能被分别控制为约2400W、2500W和9000W时，结果可以获得图32A至图32C所示的数据。
参考图32A，平均离子能量随着第二频率增大而减小。相反，如图32B所示，离子通量随着第二频率减小而减小。可以最终发现，平均离子能量与离子通量处于折衷的关系。参考图32C，可以确定，当第二频率在约100kHz至约10MHz的范围内时的功率密度大于当第二频率在大于约10MHz的范围内时的功率密度。例如，可以认识到，当第二RF能具有约9.8MHz的频率时，功率密度表现出峰值。
图33A示出根据发明构思的根据RF功率组合的平均离子能量，图33B示出根据发明构思的根据RF功率组合的离子通量。图33C示出根据发明构思的根据RF功率组合的功率密度。在图33A至图33C中，符号①可以表示第一RF能至第三RF能分别为约2400W、2500W和5000W；符号②可以表示第一RF能至第三RF能分别为约5000W、5000W和50000W；符号③可以表示第一RF能至第三RF能分别为约10000W、10000W和50000W。图33A至图33C示出在相同的频率组合和工艺环境下获得的数据。例如，第一频率至第三频率分别为约60MHz、9.8MHz和400kHz。参考图33A至图33C，可以发现，随着RF能变大，平均离子能量、离子通量和功率密度变大。RF能的增大可以加速蚀刻速率的提高。图33A至图33C每个示范性地解释第一RF能至第三RF能被同时施加的示例；或者，如以下讨论地，第一RF能至第三RF能可以被控制为具有脉冲模式或开启/关闭的同步模式。
图34是已经使用根据发明构思的一些示例实施方式的RF频率组合蚀刻的蚀刻对象的剖视图，图35是已经使用根据比较例的RF频率组合蚀刻的蚀刻对象的剖视图。图34和图35示出掩模513、蚀刻对象511和基板510，其每个的形状和比例可以与实际形状和比例不同；例如，为了描述的简洁，可以夸大形状和比例。
在根据发明构思的一些示例实施方式的图34中，RF频率组合可以在第一频率至第三频率分别为约60MHz、9.8MHz和400kHz时实现。在根据比较例的图35中，RF频率组合可以在第一频率至第三频率分别为约60MHz、13.56MHz和400kHz时实现。
参考图34，当使用根据发明构思的一些示例实施方式的RF频率组合时，可以确定，蚀刻对象511根据掩模513的掩模开口514被各向异性地蚀刻。换言之，蚀刻对象511可以在其通过掩模开口514暴露的部分上被蚀刻，从而可以形成蚀刻开口512。在这种情况下，蚀刻开口512可以具有在从约20:1至约100:1的范围内的高宽比。
相反地，参考图35，当使用根据比较例的RF频率组合时，可以发现掩模513也被蚀刻。更详细地，掩模开口514可以在其内侧壁514a上被蚀刻而使掩模开口514变宽，并且与掩模开口514的内侧壁514a碰撞的阳离子可以入射到蚀刻对象511上。因此，蚀刻开口512的内侧壁512a可以被额外地蚀刻，从而可能发生弯曲(bowing)现象，其中蚀刻对象511朝向其中心轴凹陷。因此，蚀刻开口512的形状和尺寸可以被不同地改变，并且在蚀刻对象511上可能出现图案缺陷(failure)。
如以上讨论地，根据发明构思的一些示例实施方式的RF频率组合可以在减少和/或最小化离子通量的降低的同时增大离子能量。因此，可以在HARC(高的高宽比接触)蚀刻工艺中可能形成具有高的高宽比的蚀刻开口，并且可能防止蚀刻对象511出现诸如弯曲现象的图案缺陷。
再参考图30，匹配器300可以被设置在RF电源单元200和腔室100之间。匹配器300可以减少或最小化从RF电源单元200产生的RF能的损失。因此，可以获得从RF电源单元200提供到第一电极110的RF能的提高的传输效率。匹配器300可以提供为多个以对应于RF电源260、270和280的数目，并且该多个匹配器300可以连接到对应的RF电源260、270和280。为了图的简洁，该多个匹配器被省略。匹配器300可以与控制器400集成以构成单一整体。
控制器400可以连接到RF电源单元200和匹配器300。控制器400可以向第一RF电源260至第三RF电源280提供控制信号以控制它们中的每个。控制信号可以包括脉冲信号和关于脉冲信号的相位的信息。脉冲信号可以具有预定的频率和占空比。例如，控制器400可以控制分别从第一RF电源260至第三RF电源280产生的第一RF能至第三RF能的开启或关闭。因此，第一RF能至第三RF能可以通过脉冲信号而被脉冲调制。或者，在另外的示例实施方式中，控制器400可以不控制脉冲调制第一RF能至第三RF能。
图36A至图36D是示出当使用图30的等离子体蚀刻装置20执行等离子体蚀刻工艺时施加到第一电极的能的开启/关闭持续时间的时序图。
如图36A所示，当执行等离子体蚀刻工艺时，可以预先施加第一RF能，然后可以施加第二RF能和第三RF能。可以施加第一RF能，即源RF能以建立用于在等离子体蚀刻工艺的初始阶段产生等离子体的环境，然后可以施加第二RF能和第三RF能，即偏置RF能。由于第二RF能和第三RF能具有相对小于第一RF能的频率的频率，所以第一RF能被预先施加以防止由于由第二RF能和第三RF能引起的高离子能量导致的不稳定性可以是优选的。在另外的示例实施方式中，在首先施加第一RF能之后，可以仅施加第二RF能和第三RF能中的一个。
脉冲信号可以具有约500Hz至约20kHz的频率，但是不限于此。脉冲信号可以具有约20％至约80％的占空比，但是不限于此。因此，第一RF能至第三RF能可以在约1kHz被脉冲调制。被脉冲调制的RF能可以具有约50％的占空比。RF能的脉冲调制可以彼此同步。在一些示例实施方式中，第一RF能至第三RF能可以被同时开启和/或关闭。
如图36B所示，第一RF能至第三RF能可以在等离子体蚀刻工艺期间被同时施加。例如，当第一RF能被开启时，第二RF能和第三RF能可以被同步地开启。类似地，当第一RF能被关闭时，第二RF能和第三RF能可以被同步地关闭。因此，第一RF能至第三RF能可以具有相同的占空比。在另外的示例实施方式中，第二RF能和第三RF能中的至少一个可以与第一RF能不同地被关闭。
如图36C所示，在等离子体蚀刻工艺期间，当第一RF能被开启时，第二RF能和第三RF能可以被同步地开启。第二RF能和第三RF能可以在第一RF能被关闭之前关闭，并且第三RF能可以在第二RF能被关闭之前关闭。换言之，第一RF能至第三RF能中的至少一个可以具有与其它RF能的占空比不同的占空比。
如图36D所示，在等离子体蚀刻工艺期间，第二RF能和第三RF能可以在第一RF能被开启之后被顺序地开启。例如，第二RF能可以在第一RF能被开启之后开启，然后第三RF能可以在第二RF能被开启之后开启。第一RF能至第三RF能可以被同时关闭。换言之，第一RF能至第三RF能中的至少一个可以具有与其它RF能的占空比不同的占空比。
第一RF能至第三RF能可以彼此同步地被脉冲调制。在一些示例实施方式中，第一RF能至第三RF能可以被脉冲调制以同时开启和/或关闭。
图37是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置21的示意图。在下面的实施方式中，与参考图30讨论的等离子体蚀刻装置20的部件基本上相同的部件被分配有相同的附图标记，并且为了描述的简洁将省略其重复说明。
参考图37，等离子体蚀刻装置21还可以包括上RF电源单元295。上RF电源单元295可以连接到第二电极120，例如上电极。但是本发明构思不限于此，例如，RF电源单元200可以将多个RF能施加到第一电极110(例如下电极)和第二电极120(例如上电极)中的一个，并且上RF电源单元295可以被连接到第一电极110和第二电极120的另一个。上RF电源单元295可以具有在从约0MHz至约100MHz的范围内的频率。例如，上RF电源单元295可以具有约60MHz的频率。
控制器400可以连接到RF电源单元200(在下文中也称为下RF电源单元)和上RF电源单元295。控制器400可以向下RF电源单元200和上RF电源单元295提供控制信号，以彼此独立地控制上RF电源单元295和第一RF电源260至第三RF电源280。例如，控制器400可以控制分别从第一RF电源260至第三RF电源280产生的第一RF能至第三RF能的开启或关闭。控制器400可以控制从上RF电源单元295产生的直流电(DC power)的开启或关闭。
图38是示出根据发明构思的一些示例实施方式的等离子体蚀刻装置22的示意图。在下面的实施方式中，与参考图30讨论的等离子体蚀刻装置20的部件基本上相同的部件被分配有相同的附图标记，并且为了描述的简洁将省略其重复说明。
参考图38，第四RF电源290可以被进一步包括在等离子体蚀刻装置22的RF电源单元200中。RF电源单元200可以将多个RF能供应到第一电极110和第二电极120中的一个。第四RF电源290可以产生具有第四频率的第四RF能。第四频率可以在从约100kHz至约5MHz的范围内。第四频率可以在大于第三频率且小于第二频率的范围内选择。在一些示例实施方式中，第一频率至第四频率可以分别为约60MHz、9.8MHz、400kHz和2MHz。
控制器400可以连接到匹配器300和RF电源单元200。控制器400可以向RF电源单元200提供控制信号，使得第一RF电源260至第四RF电源290可以被彼此独立地控制。例如，控制器400可以控制分别从第一RF电源260至第四RF电源290产生的第一RF能至第四RF能的开启或关闭。
可以使用分别在图30、图37和图38中示出的等离子体蚀刻装置20、21和22中的一个来执行参考图13至图18讨论的制造半导体器件的方法以及参考图19至图29讨论的制造半导体器件的方法。
根据发明构思的示例实施方式，可以提供RF频率组合以在减少和/或最小化离子通量的减小的同时增大离子能量。
在根据发明构思的一些示例实施方式的等离子体蚀刻的方法以及使用该方法的制造半导体器件的方法中，通过调整朝向基板上的蚀刻对象入射的离子的离子能量分布，可以有效地减少当蚀刻图案形成为具有高的高宽比时发生的缺陷。
为了描述的容易，已经描述了示例实施方式用于等离子体蚀刻应用，但是示例实施方式不限于此。本领域普通技术人员将理解，发明构思可以应用于在图1、图11、图30、图37和图38的等离子体蚀刻装置和/或其变型或者其它装置中的其它半导体工艺，诸如等离子体清洁、等离子体沉积等。
发明构思的效果不限于以上提及的效果，以上未提到的其它效果将从上面的描述而被本领域技术人员清楚地理解。
尽管已经描述了发明构思的一些示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的变化，而没有脱离发明构思的精神和范围。因此，以上公开的实施方式应被认为是说明性的而不是限制性的。
本申请要求享有于2016年2月4日提交的韩国专利申请第10-2016-0014323号以及于2016年11月8日提交的韩国专利申请第10-2016-0148298号的优先权，其全部内容通过引用结合于此。

Claims (25)

1.一种等离子体蚀刻的方法，所述方法包括：
将基板装载到腔室中的第一电极上，所述基板包括蚀刻对象，所述腔室包括被布置为彼此面对的所述第一电极和第二电极；以及
蚀刻所述蚀刻对象，蚀刻所述蚀刻对象包括向所述第一电极供应具有彼此不同的频率的多个射频能，
所述多个射频能包括，
第一射频能，被配置为在所述腔室中产生等离子体，
第二射频能，被配置为均衡所述腔室中的所述等离子体的密度，
第三射频能，被配置为使所述等离子体中的离子入射到所述基板上，以及
第四射频能，被配置为使入射到所述基板上的所述离子的离子能量分布均匀。
2.根据权利要求1所述的方法，其中
所述第一射频能具有第一频率，
所述第二射频能具有小于所述第一频率的第二频率，
所述第三射频能具有小于所述第二频率的第三频率，以及
所述第四射频能具有小于所述第三频率的第四频率。
3.根据权利要求2所述的方法，其中
所述第一频率在从40MHz至200MHz的范围内，
所述第二频率在从10MHz至20MHz的范围内，
所述第三频率在从2MHz至5MHz的范围内，以及
所述第四频率在从300kHz至1MHz的范围内。
4.根据权利要求1所述的方法，其中蚀刻所述蚀刻对象包括同时向所述第一电极供应所述第一射频能至所述第四射频能。
5.根据权利要求1所述的方法，其中
蚀刻所述蚀刻对象包括开启或关闭所述第一射频能至所述第四射频能，使得所述第一射频能至所述第四射频能被脉冲调制，以及
蚀刻所述蚀刻对象包括当所述第一射频能被开启时同步地开启所述第二射频能至所述第四射频能。
6.根据权利要求5所述的方法，其中所述第一射频能至所述第四射频能中的至少一个具有与所述第一射频能至所述第四射频能中的其它射频能不同的占空比。
7.根据权利要求6所述的方法，其中蚀刻所述蚀刻对象包括在所述第一射频能至所述第四射频能被关闭时向所述第二电极供应直流电。
8.根据权利要求1所述的方法，其中，在蚀刻所述蚀刻对象期间，所述第二电极被连接到参考电位。
9.根据权利要求1所述的方法，其中
通过所述第三射频能入射到所述基板上的所述离子包括包含至少一个峰值区域的离子能量分布，以及
所述第四射频能允许所述离子具有缺少所述至少一个峰值区域的离子能量分布。
10.一种等离子体蚀刻的方法，所述方法包括：
在腔室中装载基板，所述基板包括蚀刻对象，所述腔室包括彼此面对的第一电极和第二电极；以及
蚀刻所述蚀刻对象，蚀刻所述蚀刻对象包括将多个射频能施加到所述第一电极和所述第二电极中的一个，
所述多个射频能包括：
第一射频能，具有在从40MHz至300MHz的范围内的第一频率，
第二射频能，具有在从100kHz至10MHz的范围内的第二频率，以及
第三射频能，具有在从10kHz至5MHz的范围内的第三频率。
11.根据权利要求10所述的方法，其中所述第一频率为约60MHz，所述第二频率为约9.8MHz，并且所述第三频率为约400kHz。
12.根据权利要求11所述的方法，其中
所述第一电极是下电极，
装载所述基板包括将所述基板装载到所述第一电极上，
所述第二电极是上电极，以及
蚀刻所述蚀刻对象包括将所述多个射频能施加到所述下电极。
13.根据权利要求12所述的方法，其中蚀刻所述蚀刻对象包括：在向所述下电极施加所述第一射频能之后，向所述下电极施加所述第二射频能和所述第三射频能中的至少一个。
14.根据权利要求12所述的方法，其中蚀刻所述蚀刻对象包括同时向所述下电极施加所述第一射频能至所述第三射频能。
15.根据权利要求12所述的方法，其中
所述第三射频能大于所述第一射频能，以及
所述第三射频能大于所述第二射频能。
16.根据权利要求15所述的方法，其中所述第一射频能在从0W至10000W的范围内，所述第二射频能在从0W至10000W的范围内，并且所述第三射频能在从0W至50000W的范围内。
17.根据权利要求10所述的方法，其中所述第一射频能至所述第三射频能中的至少一个具有与所述第一射频能至所述第三射频能中的其它射频能不同的占空比。
18.根据权利要求12所述的方法，其中蚀刻所述蚀刻对象包括：在所述上电极连接到参考电位时，将所述多个射频能施加到所述下电极。
19.根据权利要求12所述的方法，其中
蚀刻所述蚀刻对象包括向所述上电极供应上射频能，以及
所述上射频能具有在从0MHz至100MHz的范围内的频率。
20.根据权利要求10所述的方法，其中
所述多个射频能还包括第四射频能，
所述第四射频能具有大于所述第三频率且小于所述第二频率的第四频率。
21.一种等离子体蚀刻的方法，所述方法包括：
将基板装载于腔室中的下电极上，所述基板包括蚀刻对象，所述腔室包括所述下电极和面对所述下电极的上电极；以及
在所述腔室中产生等离子体以蚀刻所述蚀刻对象，
产生等离子体包括，
将第一源射频能施加到所述下电极和所述上电极中的一个，以及
在施加所述第一源射频能之后，向所述上电极和所述下电极中的所述一个施加多个偏置射频能，
所述多个偏置射频能包括
第一偏置射频能，具有在从100kHz至10MHz的范围内的频率，
第二偏置射频能，具有在从10kHz至5MHz的范围内的频率。
22.根据权利要求21所述的方法，其中所述第一偏置射频能的所述频率为约9.8MHz，并且所述第二偏置射频能的所述频率为约400kHz。
23.根据权利要求22所述的方法，其中
在所述腔室中产生等离子体包括将所述第一源射频能施加到所述下电极，以及
所述第一源射频能具有在从40MHz至300MHz的范围内的频率。
24.根据权利要求22所述的方法，其中还包括：
将第二源射频能施加到所述上电极，其中所述第二源射频能具有在从0MHz至100MHz的范围内的频率。
25.根据权利要求22所述的方法，其中所述第二偏置射频能大于所述第一源射频能和所述第一偏置射频能。
CN201710064379.6A 2016-02-04 2017-02-04 等离子体蚀刻的方法 Active CN107039263B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160014323A KR20170093303A (ko) 2016-02-04 2016-02-04 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR10-2016-0014323 2016-02-04
KR10-2016-0148298 2016-11-08
KR1020160148298A KR20180051741A (ko) 2016-11-08 2016-11-08 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN107039263A true CN107039263A (zh) 2017-08-11
CN107039263B CN107039263B (zh) 2021-11-09

Family

ID=59496300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710064379.6A Active CN107039263B (zh) 2016-02-04 2017-02-04 等离子体蚀刻的方法

Country Status (2)

Country Link
US (3) US10622217B2 (zh)
CN (1) CN107039263B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970288A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN112424904A (zh) * 2018-08-14 2021-02-26 东京毅力科创株式会社 控制等离子体加工的系统和方法
US11658039B2 (en) 2020-07-16 2023-05-23 Samsung Electronics Co., Ltd. Plasma etching apparatus, plasma etching method, and semiconductor device fabrication method including the plasma etching method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
US9872373B1 (en) * 2016-10-25 2018-01-16 Applied Materials, Inc. Smart multi-level RF pulsing methods
KR102475069B1 (ko) * 2017-06-30 2022-12-06 삼성전자주식회사 반도체 제조 장치, 이의 동작 방법
CN109427551B (zh) * 2017-09-04 2021-05-25 中微半导体设备(上海)股份有限公司 一种基片刻蚀方法及相应的处理装置
JP7336395B2 (ja) * 2020-01-29 2023-08-31 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN113113282B (zh) * 2021-04-01 2023-11-14 北京北方华创微电子装备有限公司 上电极电源功率调节方法、半导体工艺设备
WO2023286715A1 (ja) * 2021-07-14 2023-01-19 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US20230022359A1 (en) * 2021-07-22 2023-01-26 Applied Materials, Inc. Methods, apparatus, and systems for maintaining film modulus within a predetermined modulus range
JP2024533354A (ja) * 2021-09-09 2024-09-12 ラム リサーチ コーポレーション 帯電誘起欠陥を低減するためのサイクリングレシピにおける多状態ｒｆパルシング
WO2023235675A1 (en) * 2022-06-03 2023-12-07 Lam Research Corporation Customizing etch selectivity and high aspect ratio feature loading through multi-level pulsing schemes utilizing sinusoidal and custom rf waveforms

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077787A (en) * 1995-09-25 2000-06-20 Board Of Trustees Operating Michigan State University Method for radiofrequency wave etching
KR100633684B1 (ko) * 2005-12-01 2006-10-11 동부일렉트로닉스 주식회사 Ｒｆ 반사 파워로 인한 ｒｆ 파워 감소를 방지할 수 있는식각 후처리 방법
TW200847855A (en) * 2007-05-22 2008-12-01 Advanced Micro Fab Equip Inc Radio frequency power source system and the plasma reaction chamber using that radio frequency power source system
CN101506950A (zh) * 2006-07-18 2009-08-12 朗姆研究公司 使用多频率rf功率的混合rf电容和电感耦合等离子源及其使用方法
CN101685772A (zh) * 2008-09-24 2010-03-31 东京毅力科创株式会社 基板处理装置和基板处理方法
US20100213162A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US20110031216A1 (en) * 2009-08-07 2011-02-10 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
CN102136420A (zh) * 2003-12-23 2011-07-27 朗姆研究公司 等离子体处理系统中的选择性控制
US20120214313A1 (en) * 2010-08-23 2012-08-23 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN103915308A (zh) * 2012-12-31 2014-07-09 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
CN104024477A (zh) * 2011-11-23 2014-09-03 朗姆研究公司 多区域气体注入上电极系统
CN104733278A (zh) * 2013-12-23 2015-06-24 中微半导体设备(上海)有限公司 等离子体处理装置及等离子体处理方法
CN106104768A (zh) * 2014-04-09 2016-11-09 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849154B2 (en) 1998-11-27 2005-02-01 Tokyo Electron Limited Plasma etching apparatus
US7405521B2 (en) 2003-08-22 2008-07-29 Lam Research Corporation Multiple frequency plasma processor method and apparatus
US7169256B2 (en) 2004-05-28 2007-01-30 Lam Research Corporation Plasma processor with electrode responsive to multiple RF frequencies
JP5491648B2 (ja) 2006-10-06 2014-05-14 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
KR20080044657A (ko) 2006-11-17 2008-05-21 삼성전자주식회사 플라즈마 식각장치
US20080149592A1 (en) 2006-12-05 2008-06-26 Belen Rodolfo P Plasma etch process for controlling line edge roughness
US7777567B2 (en) 2007-01-25 2010-08-17 Mks Instruments, Inc. RF power amplifier stability network
US8002945B2 (en) * 2008-05-29 2011-08-23 Applied Materials, Inc. Method of plasma load impedance tuning for engineered transients by synchronized modulation of an unmatched low power RF generator
US8018164B2 (en) * 2008-05-29 2011-09-13 Applied Materials, Inc. Plasma reactor with high speed plasma load impedance tuning by modulation of different unmatched frequency sources
US8357264B2 (en) 2008-05-29 2013-01-22 Applied Materials, Inc. Plasma reactor with plasma load impedance tuning for engineered transients by synchronized modulation of a source power or bias power RF generator
CN102160155A (zh) 2008-09-22 2011-08-17 应用材料公司 适合蚀刻高深宽比特征结构的蚀刻反应器
US8901935B2 (en) 2009-11-19 2014-12-02 Lam Research Corporation Methods and apparatus for detecting the confinement state of plasma in a plasma processing system
US8652298B2 (en) * 2011-11-21 2014-02-18 Lam Research Corporation Triode reactor design with multiple radiofrequency powers
JP5977509B2 (ja) 2011-12-09 2016-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9114666B2 (en) 2012-02-22 2015-08-25 Lam Research Corporation Methods and apparatus for controlling plasma in a plasma processing system
US9119283B2 (en) 2013-03-14 2015-08-25 Lam Research Corporation Chamber matching for power control mode
KR102042014B1 (ko) * 2013-05-03 2019-11-08 엘지이노텍 주식회사 멤스 자계 센서
KR101836422B1 (ko) 2013-08-27 2018-04-19 한국과학기술원 플라즈마 발생 장치 및 기판 처리 장치
KR101842127B1 (ko) * 2016-07-29 2018-03-27 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US9872373B1 (en) * 2016-10-25 2018-01-16 Applied Materials, Inc. Smart multi-level RF pulsing methods

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077787A (en) * 1995-09-25 2000-06-20 Board Of Trustees Operating Michigan State University Method for radiofrequency wave etching
CN102136420A (zh) * 2003-12-23 2011-07-27 朗姆研究公司 等离子体处理系统中的选择性控制
KR100633684B1 (ko) * 2005-12-01 2006-10-11 동부일렉트로닉스 주식회사 Ｒｆ 반사 파워로 인한 ｒｆ 파워 감소를 방지할 수 있는식각 후처리 방법
CN101506950A (zh) * 2006-07-18 2009-08-12 朗姆研究公司 使用多频率rf功率的混合rf电容和电感耦合等离子源及其使用方法
TW200847855A (en) * 2007-05-22 2008-12-01 Advanced Micro Fab Equip Inc Radio frequency power source system and the plasma reaction chamber using that radio frequency power source system
CN101685772A (zh) * 2008-09-24 2010-03-31 东京毅力科创株式会社 基板处理装置和基板处理方法
US20100213162A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US20110031216A1 (en) * 2009-08-07 2011-02-10 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
US20120214313A1 (en) * 2010-08-23 2012-08-23 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN104024477A (zh) * 2011-11-23 2014-09-03 朗姆研究公司 多区域气体注入上电极系统
CN103915308A (zh) * 2012-12-31 2014-07-09 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
CN104733278A (zh) * 2013-12-23 2015-06-24 中微半导体设备(上海)有限公司 等离子体处理装置及等离子体处理方法
CN106104768A (zh) * 2014-04-09 2016-11-09 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112424904A (zh) * 2018-08-14 2021-02-26 东京毅力科创株式会社 控制等离子体加工的系统和方法
CN112424904B (zh) * 2018-08-14 2024-03-29 东京毅力科创株式会社 控制等离子体加工的系统和方法
CN110970288A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN110970288B (zh) * 2018-09-28 2022-06-28 台湾积体电路制造股份有限公司 用于接触件的预清洁
US11658039B2 (en) 2020-07-16 2023-05-23 Samsung Electronics Co., Ltd. Plasma etching apparatus, plasma etching method, and semiconductor device fabrication method including the plasma etching method

Also Published As

Publication number Publication date
CN107039263B (zh) 2021-11-09
US20200234965A1 (en) 2020-07-23
US20170229312A1 (en) 2017-08-10
US20200234964A1 (en) 2020-07-23
US10622217B2 (en) 2020-04-14
US11075089B2 (en) 2021-07-27
US11075088B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN107039263A (zh) 等离子体蚀刻的方法
TWI673752B (zh) 電漿裝置
CN115605973A (zh) 使用脉冲电压和射频功率的等离子体处理
JP3650053B2 (ja) プラズマリアクタにおけるパルス接地源の使用
US20090215251A1 (en) Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
US8575680B2 (en) Semiconductor device having air gap and method of fabricating the same
US20180053661A1 (en) Plasma etching apparatus and method of manufacturing a semiconductor device using the same
JP2005526381A (ja) プラズマ処理装置及び方法
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
CN109983558A (zh) 成膜装置及成膜方法
TW202121503A (zh) 藉由雙重電漿的間隔開放製程
TWI466161B (zh) 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法
US20240038493A1 (en) Semiconductor processing apparatus
CN1862784A (zh) 包括隔离沟槽的半导体器件及其制造方法
TW202203482A (zh) 電阻式隨機存取記憶體(reram)單元用金屬-絕緣體-金屬(mim)堆疊的原位封裝
CN114080661A (zh) 固化介电材料的方法与设备
TWI747931B (zh) 成膜方法
KR20230088496A (ko) 기생 플라즈마 형성을 수용하기 위한 반도체 프로세싱 챔버
KR20210132916A (ko) 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조 방법
CN214542117U (zh) 一种填孔装置及半导体器件
KR20180051741A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20230026484A (ko) 펄스식 플라즈마를 사용하여 에칭 선택도를 향상시키는 방법
US11658039B2 (en) Plasma etching apparatus, plasma etching method, and semiconductor device fabrication method including the plasma etching method
CN111154490A (zh) 刻蚀气体、刻蚀方法及3d存储器件制造方法
CN114725058A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant