KR20180051741A - 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20180051741A
KR20180051741A KR1020160148298A KR20160148298A KR20180051741A KR 20180051741 A KR20180051741 A KR 20180051741A KR 1020160148298 A KR1020160148298 A KR 1020160148298A KR 20160148298 A KR20160148298 A KR 20160148298A KR 20180051741 A KR20180051741 A KR 20180051741A
Authority
KR
South Korea
Prior art keywords
power
frequency
powers
mhz
electrode
Prior art date
Application number
KR1020160148298A
Other languages
English (en)
Inventor
박호용
강남준
성덕용
심승보
조정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160148298A priority Critical patent/KR20180051741A/ko
Priority to US15/423,003 priority patent/US10622217B2/en
Priority to CN201710064379.6A priority patent/CN107039263B/zh
Publication of KR20180051741A publication Critical patent/KR20180051741A/ko
Priority to US16/812,953 priority patent/US11075089B2/en
Priority to US16/812,925 priority patent/US11075088B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 플라즈마 식각 방법은, 내부에 서로 대향된 제1 전극 및 제2 전극이 배치된 챔버를 준비하는 것, 상기 챔버 내에 식각 대상막을 갖는 기판을 로딩하는 것 및 상기 제1 전극 또는 상기 제2 전극 중 어느 하나에 복수의 RF 전력들을 인가하여 상기 식각 대상막을 식각하는 것을 포함하되, 상기 복수의 RF 전력들은 약 40MHz 내지 300MHz의 제1 주파수를 갖는 제1 RF 전력, 약 100KHz 내지 10MHz의 제2 주파수를 갖는 제2 RF 전력 및 약 10KHz 내지 5MHz의 제3 주파수를 갖는 제3 RF 전력을 포함한다.

Description

플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법{Method for Plasma etching and method of fabricating semiconductor using the same}
본 발명은 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자들은 증착 공정들, 이온 주입 공정들, 포토리소그라피 공정들, 및/또는 식각 공정들과 같은 다양한 반도체 제조 공정들을 이용하여 형성된다. 이러한 반도체 제조 공정들 중에서 일부는 플라즈마를 이용하여 수행된다. 반도체 소자들이 고집적화됨에 따라, 반도체 소자들의 구조들이 복잡해지고 있다. 특히, 최근에 더욱 복잡한 구조들의 반도체 소자들이 개발되고 있다. 이에 따라, 반도체 소자들의 제조 공정들이 더욱 복잡해져 반도체 소자들의 제조 시간들이 증가되고 있다.
본 발명은 고종횡비(high aspect ratio)를 갖는 회로 패턴을 용이하게 형성할 수 있는 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공한다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예에 따른 플라즈마 식각 방법은, 내부에 서로 대향된 제1 전극 및 제2 전극이 배치된 챔버를 준비하는 것, 상기 챔버 내에 식각 대상막을 갖는 기판을 로딩하는 것 및 상기 제1 전극 또는 상기 제2 전극 중 어느 하나에 복수의 RF 전력들을 인가하여 상기 식각 대상막을 식각하는 것을 포함하되, 상기 복수의 RF 전력들은 약 40MHz 내지 300MHz의 제1 주파수를 갖는 제1 RF 전력, 약 100KHz 내지 10MHz의 제2 주파수를 갖는 제2 RF 전력 및 약 10KHz 내지 5MHz의 제3 주파수를 갖는 제3 RF 전력을 포함한다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예에 따른 플라즈마 식각 방법은, 내부에 서로 대향된 하부 전극 및 상부 전극이 배치된 챔버를 준비하는 것, 상기 챔버 내의 상기 하부 전극 상에 식각 대상막을 갖는 기판을 로딩하는 것 및 상기 챔버 내에 플라즈마를 발생시켜 상기 식각 대상막을 식각하는 것을 포함하되, 상기 플라즈마를 발생시키는 것은 상기 하부 전극 또는 상기 상부 전극에 제1 소스 RF 전력을 인가하는 것, 상기 제1 소스 RF 전력을 인가한 이후에, 상기 하부 전극에 복수의 바이어스 RF 전력들을 인가하는 것을 포함하되, 상기 복수의 바이어스 RF 전력들은 약 100KHz 내지 10MHz의 주파수를 갖는 제1 바이어스 RF 전력 및 약 10KHz 내지 5MHz의 주파수를 갖는 제2 바이어스 RF 전력을 포함한다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법은, 기판 상에 몰드 절연막을 형성하고, 상기 몰드 절연막 상에 플라즈마 식각 공정을 수행하여, 상기 몰드 절연막의 적어도 일부를 관통하는 식각 개구부를 형성하는 것을 포함하고, 상기 플라즈마 식각 공정을 수행하는 것은 상기 몰드 절역막을 갖는 상기 기판을 챔버 내에 배치된 하부 전극 상에 로딩시키고, 그리고 상기 하부 전극 상에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하는 것을 포함하되, 상기 복수의 RF 전력들은 약 40MHz 내지 300MHz의 제1 주파수를 갖는 제1 RF 전력, 약 100KHz 내지 10MHz의 제2 주파수를 갖는 제2 RF 전력 및 약 10KHz 내지 5MHz의 제3 주파수를 갖는 제3 RF 전력을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 개념에 따르면, 이온 플럭스 감소량을 최소화하면서 이온 에너지를 증가시킬 수 있는 RF 주파수 조합을 제공할 수 있다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 식각 장치를 나타내는 도면이다.
도 2는 도 1의 플라즈마 식각 장치에서 플라즈마 식각 공정이 수행되는 것을 나타내는 도면이다.
도 3a는 RF 주파수들의 조합에 따른 평균 이온 에너지를 도시한다.
도 3b는 RF 주파수들의 조합에 따른 이온 플럭스를 도시한다.
도 3c는 RF 주파수들의 조합에 따른 전력 밀도를 도시한다.
도 4a는 RF 파워들의 조합에 따른 평균 이온 에너지를 도시한다.
도 4b는 RF 파워들의 조합에 따른 이온 플럭스를 도시한다.
도 4c는 RF 파워들의 조합에 따른 전력 밀도를 도시한다.
도 5는 본 발명의 일 실시예에 따른 주파수 조합에 의해, 식각이 완료된 식각 대상막을 나타낸다.
도 6은 비교예에 따른 주파수 조합에 의해, 식각이 완료된 식각 대상막을 나타낸다.
도 7a 및 도 7d는 각각, 도 1의 플라즈마 식각 장치를 이용한 플라즈마 식각 공정의 수행시, 제1 전극에 인가되는 전력들의 턴 온 및 턴 오프를 나타낸 타이밍도들이다.
도 8은 본 발명의 일 실시예에 따른 플라즈마 식각 장치를 나타낸 개략도이다.
도 9는 본 발명의 일 실시예에 따른 플라즈마 식각 장치를 나타낸 개략도이다.
도 10 내지 도 15는 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자를 제조하는 공정들을 나타낸 단면도들이다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 식각 장치(20)를 나타내는 도면이다. 도 2는 도 1의 플라즈마 식각 장치(20)에서 플라즈마 식각 공정이 수행되는 상태를 나타내는 도면이다. 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 플라즈마 식각 장치(20)는, 플라즈마(PLA)를 이용하여 기판(510)을 식각할 수 있다. 플라즈마 식각 장치(20)는 용량성 결합 플라즈마 식각 장치일 수 있다. 예를 들면, 플라즈마 식각 장치(20)는 다중 주파수 용량성 결합 플라즈마(multi-frequency capacitively coupled plasma) 식각 장치일 수 있다. 플라즈마 식각 장치(20)는 챔버(100), 제1 전극(110), 제2 전극(120), 하부 RF(radio frequency) 전력 공급부(200), 정합기(300) 및 컨트롤러(400)를 포함할 수 있다.
챔버(100)는 반도체 공정(예를 들면, 플라즈마 식각 공정)이 수행되는 공간을 제공할 수 있다. 챔버(100)는 내부에 일정 크기의 밀폐된 공간을 가질 수 있다. 챔버(100)는 기판의 형상 및 사이즈 등에 따라 다양한 형태로 제공될 수 있다. 챔버(100)는 금속 및 절연체 중 적어도 어느 하나를 포함할 수 있다. 챔버(100)는 공정 가스가 공급되는 가스 유입부(미도시)와, 공정 가스가 배출되는 가스 배출부(미도시)를 포함할 수 있다. 가스 배출부(미도시)는 공정 가스를 배기하여 챔버(100)를 진공 상태로 유지할 수 있다. 공정 가스는 CF4, C4F6, C4F8, COS, CHF3, HBr, SiCl4, O2, N2, H2, NF3, SF6, He, Xe 또는 Ar 중에서 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
제1 전극(110) 및 제2 전극(120)은 챔버(100) 내에 서로 대향되도록 제공될 수 있다. 제1 전극(110) 및 제2 전극(120)은 서로 이격되어 배치될 수 있다. 일 실시예에서, 제1 전극(110)은 챔버(100)의 하판(Bottom plate)에 인접하게 배치되는 하부 전극일 수 있고, 제2 전극(120)은 제1 전극(110)의 위(over)에 배치되는 상부 전극일 수 있다. 제1 전극(110) 및 제2 전극(120)은 Si를 함유하는 도전체일 수 있다. 제1 전극(110)의 상면과 제2 전극(120)의 하면은 평평할 수 있다.
제1 전극(110) 상에 식각 대상막을 갖는 기판(510)이 로딩될 수 있다. 기판(510)은 반도체 기판 또는 투명 기판일 수 있다. 반도체 기판은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판일 수 있다. 식각 대상막은 반도체 물질, 도전 물질, 절연 물질 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 식각 대상막이 반도체 물질로 이루어진 경우, 식각 대상막은 반도체 기판 및/또는 에피택셜층과 같은 반도체 물질을 포함할 수 있다. 다른 예로, 식각 대상막은 도핑된 폴리실리콘, 금속 실리사이드, 금속, 금속 질화물, 또는 이들의 조합과 같은 도전 물질을 포함할 수 있다. 또한, 식각 대상막이 절연 물질로 이루어진 경우, 식각 대상막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산화물 보다 낮은 유전율을 가지는 low-k 물질, 또는 이들의 조합과 같은 절연 물질을 포함할 수 있다. 이와 달리, 식각 대상막은 결정질 실리콘, 비정질 실리콘, 불순물이 도핑된 실리콘, 실리콘 게르마늄 또는 탄소(carbon)계 물질막, 또는 이들의 조합을 포함할 수 있다. 식각 대상막은 단일막으로 형성되거나, 복수 개의 막들이 적층된 적층막으로 형성될 수 있다. 예를 들어, 식각 대상막은 적층된 복수개의 절연막들을 포함할 수 있으며, 적층된 절연막들 사이에 도전막 또는 반도체막을 포함할 수 있다.
제1 전극(110)은 척(chuck)일 수 있다. 예를 들어, 제1 전극(110)은 정전 척(electrostatic chuck)일 수 있다. 플라즈마 식각 공정이 수행되는 동안, 제1 전극(110)에 하부 RF 전력 공급부(200)로부터 복수의 RF 전력들이 인가될 수 있다. 예를 들면, 플라즈마 식각 공정이 수행되는 동안, 제1 전극(110)에 제1 RF 전력, 제2 RF 전력, 및 제3 RF 전력이 인가될 수 있다. 이 때, 제1 내지 제3 RF 전력들은 서로 다른 주파수를 가질 수 있다.
일 실시예에서, 제2 전극(120)은 공정 가스를 챔버(100) 내로 공급하기 위한 샤워 헤드(shower head)일 수 있다. 즉, 제2 전극(120)은 샤워 헤드 및 플라즈마 식각 공정에서 사용되는 전극의 역할을 모두 수행할 수 있다. 이와 달리, 다른 실시예에서, 제2 전극(120)은 전극으로만 사용될 수 있다. 이 경우에, 플라즈마 식각 장치(20)는 추가적인 가스 공급관(미도시) 또는 추가적인 가스 공급 노즐(미도시)을 포함할 수 있다. 제2 전극(120)은 기준 전위와 연결될 수 있다. 일 실시예에서, 제2 전극(120)은 플라즈마 식각 공정의 수행 동안, 접지(EA)될 수 있다.
하부 RF 전력 공급부(200)는 제1 전극(110)과 연결될 수 있다. 하부 RF 전력 공급부(200)는 제1 RF 전력 공급기(260), 제2 RF 전력 공급기(270) 및 제3 RF 전력 공급기(280)를 포함할 수 있다. 이에 따라, 하부 RF 전력 공급부(200)는 제1 전극(110)에 복수의 RF 전력들을 인가할 수 있다. 하부 RF 전력 공급부(200)와 제1 전극(110) 사이에 정합기(300)가 연결될 수 있다.
제1 RF 전력 공급기(260)는 제1 주파수를 갖는 제1 RF 전력을 공급할 수 있다. 제1 주파수는 약 40MHz 내지 300MHz일 수 있다. 일 실시예에서, 제1 주파수는 60MHz일 수 있다. 제1 RF 전력 공급기(260)는 소스 RF 전력을 인가하는 소스 RF 전력 공급기로서, 제1 RF 전력은 챔버(100) 내에서 플라즈마(PLA)를 형성할 수 있다. 즉, 제1 전극(110)에 제1 RF 전력이 인가될 때, 챔버(100) 내에 공급된 공정 가스로부터 플라즈마(PLA)가 생성될 수 있다. 제1 RF 전력 공급기(260)는 제1 RF 전력을 약 0 내지 10000W의 파워로 공급할 수 있다. 일 예로, 제1 RF 전력 공급기(260)의 파워는 약 2400W일 수 있으나, 이에 제한되지 않는다.
제2 RF 전력 공급기(270)는 제2 주파수를 갖는 제2 RF 전력을 공급할 수 있다. 제2 주파수는 제1 주파수보다 낮을 수 있다. 제2 주파수는 약 100KHz 내지 10MHz일 수 있다. 제2 주파수는 약 100KHz 이상이고, 10MHz 미만일 수 있다. 일 실시예에서, 제2 주파수는 9.8MHz일 수 있다. 제2 RF 전력 공급기(270)는 바이어스 RF 전력 공급기이고, 제2 RF 전력은 양이온들(PI)을 기판(510)을 향해 입사시킬 수 있다. 제2 RF 전력 공급기(270)는 제2 RF 전력을 약 0 내지 10000W의 파워로 공급할 수 있다. 일 예로, 제2 RF 전력 공급기(270)의 파워는 약 2500W일 수 있으나, 이에 제한되지 않는다.
제3 RF 전력 공급기(280)는 제3 주파수를 갖는 제3 RF 전력을 공급할 수 있다. 제3 주파수는 제1 및 제2 주파수들 중 적어도 하나보다 낮을 수 있다. 제3 주파수는 약 10KHz 내지 5MHz일 수 있다. 일 실시예에서, 제3 주파수는 400KHz일 수 있다. 제3 RF 전력 공급기(280)는 바이어스 RF 전력 공급기이고, 제3 RF 전력은 양이온들(PI)을 기판(510)을 향해 입사시킬 수 있다. 제3 RF 전력의 파워는 제1 및 제2 RF 전력들의 파워들보다 클 수 있다. 제3 RF 전력 공급기(280)는 제3 RF 전력을 약 0 내지 50000W의 파워로 공급할 수 있다. 일 예로, 제3 RF 전력 공급기(280)의 파워는 약 9000W일 수 있으나, 이에 제한되지 않는다. 여기서, 제1, 제2, 및 제3 주파수들은 라디오 주파수(radio frequency, RF)일 수 있다.
도 3a는 본 발명의 RF 주파수들의 조합에 따른 평균 이온 에너지를 도시하고, 도 3b는 본 발명의 RF 주파수들의 조합에 따른 이온 플럭스를 도시한다. 도 3c는 본 발명의 RF 주파수들의 조합에 따른 전력 밀도를 도시한다. 도 3a 내지 도 3c는 제1 및 제3 주파수들은 고정한 채로, 제2 주파수를 변화시키며 얻은 데이터들이다. 도 3a 내지 도 3c의 제1 및 제3 주파수들은 각각 60MHz, 400KHz이고, 제2 주파수를 100KMz, 4MHz, 6MHz, 8MHz, 9.8MHz, 13MHz, 그리고 27MHz로 변화시키며 획득한 데이터들일 수 있다. 도 3a 내지 도 3c의 데이터들은, 제1, 제2 및 제3 RF 전력들의 파워들이 각각 약 2400W, 2500W 및 9000W으로 제어되어 획득된 결과일 수 있다.
도 3a를 참조하면, 제2 주파수가 높아질수록, 평균 이온 에너지가 감소한다. 반면에, 도 3b를 참조하면, 제2 주파수가 낮아질수록, 이온 플럭스가 감소한다. 즉, 평균 이온 에너지와 이온 플럭스는 서로 트레이드-오프(trade-off) 관계임을 알 수 있다. 도 3c를 참조하면, 제2 주파수가 약 100KHz 내지 10MHz일 때, 제2 주파수가 약 10MHz 이상일 때보다 전력 밀도값이 우수한 것을 확인할 수 있다. 일 예로, 제2 RF 전력의 주파수가 약 9.8MHz일 때, 전력 밀도값이 피크를 나타내는 것을 알 수 있다.
도 4a는 본 발명의 RF 파워들의 조합에 따른 평균 이온 에너지를 도시하고, 도 4b는 본 발명의 RF 파워들의 조합에 따른 이온 플럭스를 도시한다. 도 4c는 본 발명의 RF 파워들의 조합에 따른 전력 밀도를 도시한다. 도 4a 내지 도 4c의 ①은 제1 내지 제3 RF 파워들이 각각 약 2400W, 2500W, 및 5000W이고, ②는 제1 내지 제3 RF 파워들이 각각 약 5000W, 5000W, 및 50000W이며, ③은 제1 내지 제3 RF 파워들이 각각 약 10000W, 10000W, 및 50000W일 수 있다. 도 4a 내지 도 4c의 제1 내지 제3 주파수들은 서로 동일한 주파수 및 공정 환경에서 획득한 데이터일 수 있고, 일 예로, 제1 내지 제3 주파수들은 각각 60MHz, 9.8MHz, 400KHz일 수 있다. 도 4a 내지 도 4c를 참조하면, RF 파워들이 증가함에 따라 평균 이온 에너지, 이온 플럭스, 및 나아가 전력 밀도 또한 증가함을 알 수 있다. RF 파워들을 증가시킴으로써, 식각율 향상을 도모할 수 있다. 도 4a 내지 도 4c는 제1 내지 제3 RF 파워들이 동시에 인가되는 것을 예로 들어 설명하나, 후술하는 바와 같이, 제1 내지 제3 RF 파워들은 펄스 모드 또는 턴 온/턴 오프의 동기화 모드를 갖도록 제어될 수 있다.
도 5는 본 발명의 일 실시예에 따른 RF 주파수 조합에 의해, 식각이 완료된 식각 대상막을 나타내고, 도 6은 비교예에 따른 RF 주파수 조합에 의해, 식각이 완료된 식각 대상막을 나타낸다. 도 5 및 도 6에 도시된 마스크(513), 식각 대상막(511), 그리고 기판(510)의 형상 및 비율은 실제의 그것들과 상이할 수 있으며, 설명의 간이화를 위해 실제보다 과장될 수 있다.
도 5의 본 발명의 일 실시예에 따른 RF 주파수 조합은 제1, 제2, 그리고 제3 주파수들이 각각, 60MHz, 9.8MHz, 400KHz일 수 있다. 도 6의 비교예에 따른 RF 주파수 조합은 제1, 제2, 그리고 제3 주파수들이 각각, 60MHz, 13.56MHz, 400KHz일 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 RF 주파수 조합을 이용한 경우, 마스크(513)의 마스크 개구부(514)를 따라 식각 대상막(511)이 이방성 식각된 것을 확인할 수 있다. 다시 말해서, 마스크 개구부(514)를 통해 노출된 식각 대상막(511)의 일부가 식각되어, 식각 개구부(512)를 형성할 수 있다. 이 때, 식각 개구부(512)의 종횡비는 약 20:1 내지 100:1일 수 있다.
반면에, 도 6을 참조하면, 비교예에 따른 RF 주파수 조합을 이용한 경우, 마스크(513) 또한 식각되었음을 알 수 있다. 보다 구체적으로, 마스크(513)의 내측면(514a)이 식각되어 마스크 개구부(514)의 면적이 확대되고, 마스크(513)의 내측면(514a)에서 충돌된 양이온들이 식각 대상막(511)으로 입사될 수 있다. 이에 따라, 식각 대상막(511)의 내측면(512a)이 추가적으로 식각되어 식각 대상막(511)의 중심축을 향해 리세스지는 보잉(bowing) 현상이 발생할 수 있다. 식각 개구부(512)의 형상 및 크기가 상이해지고, 식각 대상막(511)의 패턴 불량이 발생할 수 있다.
상술한 바와 같이, 본 발명의 RF 주파수 조합에 따르면, 이온 플럭스 감소량을 최소화하면서 이온 에너지를 증가시킬 수 있다. 이에 따라, 종횡비가 큰 HARC(High Aspect Ratio Contact) 식각 공정에 사용되어 종횡비가 큰 식각 개구부를 형성할 수 있고, 보잉(bowing) 현상 등 식각 대상막(511)의 패턴 불량 현상을 방지할 수 있다.
다시 도 1을 참조하면, 정합기(matcher, 300)는 하부 RF 전력 공급부(200)와 챔버(100) 사이에 배치될 수 있다. 정합기(300)는 하부 RF 전력 공급부(200)에서 발생되는 RF 전력들의 손실을 최소화한다. 이에 따라, 하부 RF 전력 공급부(200)로부터 제1 전극(110)에 인가되는 RF 전력들의 전달 효율이 증가될 수 있다. 정합기(matcher, 300)는 RF 전력 공급기들(260,270,280)의 수와 대응되게 제공되고 이들과 각각 연결될 수 있으나, 도면의 간이화를 위해 도시를 생략한다. 정합기(300)는 컨트롤러(400)와 일체로 구성될 수 있다.
컨트롤러(400)는 하부 RF 전력 공급부(200) 및 정합기(300)와 연결될 수 있다. 컨트롤러(400)는 제어 신호들을 제1, 제2 및 제3 RF 전력 공급기들(260,270,280)에 제공하여, 제1, 제2 및 제3 RF 전력 공급기들(260,270,280)의 각각을 제어할 수 있다. 제어 신호는 소정의 주파수와 소정의 듀티비를 갖는 펄스 신호 및 펄스 신호의 위상에 대한 정보를 포함할 수 있다. 예를 들면, 컨트롤러(400)는 제1 내지 제3 RF 전력 공급기들(260,270,280)에서 출력되는 제1 내지 제3 RF 전력들의 턴 온 또는 턴 오프를 제어할 수 있다. 이에 따라, 제1 내지 제3 RF 전력들은 펄스 신호에 의해 펄스 변조될 수 있다. 이와 달리, 다른 실시예에서, 컨트롤러(400)는 제1 내지 제3 RF 전력들을 펄스 변조를 하지 않을 수 있다.
도 7a 및 도 7d는 각각, 도 1의 플라즈마 식각 장치(20)를 이용한 플라즈마 식각 공정의 수행시, 제1 전극에 인가되는 전력들의 턴 온 및 턴 오프를 나타낸 타이밍도들이다.
도 7a에 도시된 바와 같이, 플라즈마 식각 공정이 수행될 때, 제1 RF 전력이 먼저 인가된 이후에, 제2 및 제3 RF 전력들이 인가될 수 있다. 플라즈마 식각 공정의 초기에 소스 RF 전력인 제1 RF 전력이 인가되어 플라즈마 발생을 위한 분위기를 형성한 이후에, 바이어스 RF 전력들인 제2 및 제3 RF 전력들이 인가될 수 있다. 제1 RF 전력에 비해 상대적으로 낮은 주파수들을 갖는 제2 및 제3 RF 전력들은 이온 에너지가 높아 불안정할 수 있으므로, 제1 RF 전력을 먼저 인가할 수 있다. 다른 실시예에서, 제1 RF 전력이 먼저 인가된 이후에, 제2 및 제3 RF 전력들 중 어느 하나만이 인가될 수 있다.
펄스 신호의 주파수는 대략 500Hz~20KHz 이나, 이에 한정되지 않는다. 펄스 신호의 듀티비는 대략 20~80%일 수 있으나, 이에 한정되지 않는다. 이에 따라, 제1, 제2, 및 제3 RF 전력들은 대략 1KHz로 펄스 변조(pulse modulated)될 수 있다. 펄스 변조된 RF 전력들은 대략 50%의 듀티비(duty rate)를 가질 수 있다. RF 전력들의 펄스 변조는 서로 동기될 수 있다. 일 실시예에서, 제1, 제2, 및 제3 RF 전력들은 동시에 턴 온 및/또는 턴 오프 될 수 있다.
도 7b에 도시된 바와 같이, 플라즈마 식각 공정의 수행 동안, 제1 내지 제3 RF 전력들이 동시에 인가될 수 있다. 일 예로, 제1 RF 전력의 턴 온에 동기하여, 제2 및 제3 RF 전력들이 턴 온될 수 있다. 그리고, 제1 RF 전력의 턴 오프에 동기하여, 제2 및 제3 RF 전력들이 턴 오프될 수 있다. 이에 따라, 제1 내지 제3 RF 전력들은 동일한 듀티비(duty rate)를 가질 수 있다. 다른 실시예에서, 제2 및 제3 RF 전력들 중 적어도 하나는 제1 RF 전력과 상이하게 턴 오프될 수 있다.
도 7c에 도시된 바와 같이, 플라즈마 식각 공정의 수행 동안, 제1 RF 전력의 턴 온에 동기하여, 제2 내지 제3 RF 전력들이 턴 온될 수 있다. 제1 RF 전력이 턴 오프되기 전에 제2 및 제3 RF 전력들이 턴 오프되고, 제2 RF 전력이 턴 오프되기 전에 제3 RF 전력이 턴 오프될 수 있다. 즉, 제1 내지 제3 RF 전력들 중 적어도 일부는 서로 상이한 듀티비(duty rate)를 가질 수 있다.
도 7d에 도시된 바와 같이, 플라즈마 식각 공정의 수행 동안, 제1 RF 전력의 턴 온된 이후에 제2 내지 제3 RF 전력들이 순차적으로 턴 온될 수 있다. 다시 말해서, 제1 RF 전력이 턴 온된 후 제2 RF 전력이 턴 온되고, 그 후 제3 RF 전력이 턴 온될 수 있다. 제1 내지 제3 RF 전력들은 동시에 턴 오프될 수 있다. 즉, 제1 내지 제3 RF 전력들 중 적어도 일부는 서로 상이한 듀티비(duty rate)를 가질 수 있다.
제1 내지 제3 RF 전력들은 서로 동기하여 펄스 변조될 수 있다. 일 실시예에서, 제1 내지 제3 RF 전력들은 동시에 턴 온 및/또는 턴 오프되도록 펄스 변조될 수 있다.
도 8은 본 발명의 일 실시예에 따른 플라즈마 식각 장치(21)를 나타낸 개략도이다. 도 1을 참조하여 설명한 플라즈마 식각 장치(20)와 실질적으로 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위하여 중복되는 설명은 생략될 수 있다.
도 8을 참조하면, 플라즈마 식각 장치(21)는 상부 RF 전력 공급부(295)를 더 포함할 수 있다. 상부 RF 전력 공급부(295)는 제2 전극(120), 일 예로, 상부 전극과 연결될 수 있다. 상부 RF 전력 공급부(295)는 약 0 내지 100MHz의 주파수를 가질 수 있다. 일 예로, 상부 RF 전력 공급부(295)는 약 60MHz의 주파수를 가질 수 있다.
컨트롤러(400)는 정합기(300), 하부 RF 전력 공급부(200) 및 상부 RF 전력 공급부(295)와 연결될 수 있다. 컨트롤러(400)는 제어 신호들을 제1 내지 제3 RF 전력 공급기들(260,270,280)과 상부 RF 전력 공급부(295)에 제공하여, 제1 내지 제3 RF 전력 공급기들(260,270,280)과 상부 RF 전력 공급부(295)를 각각 제어할 수 있다. 예를 들면, 컨트롤러(400)는 제1 내지 제3 RF 전력 공급기들(260,270,280)에서 출력되는 제1 내지 제3 RF 전력들의 턴 온 또는 턴 오프를 제어할 수 있다. 컨트롤러(400)는 상부 RF 전력 공급부(295)에서 출력되는 직류 전력의 턴 온 또는 턴 오프를 제어할 수 있다.
도 9는 본 발명의 일 실시예에 따른 플라즈마 식각 장치(22)를 나타낸 개략도이다. 도 1을 참조하여 설명한 플라즈마 식각 장치(20)와 실질적으로 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위하여 중복되는 설명은 생략될 수 있다.
도 9를 참조하면, 플라즈마 식각 장치(22)의 하부 RF 전력 공급부(200)는 제4 RF 전력 공급기(290)를 더 포함할 수 있다. 제4 RF 전력 공급기(290)는 제4 주파수를 갖는 제4 RF 전력을 발생할 수 있다. 제4 주파수는 약 100KHz 내지 5MHz일 수 있다. 제4 주파수는 제3 주파수보다 크고 제2 주파수보다 작도록 선택될 수 있다. 일 실시예에서, 제1, 제2, 제3 및 제4 주파수들은 각각 60MHz, 9.8MHz, 400KHz 및 2MHz일 수 있다.
컨트롤러(400)는 정합기(300) 및 하부 RF 전력 공급부(200)와 연결될 수 있다. 컨트롤러(400)는 제어 신호들을 제1 내지 제4 RF 전력 공급기들(260,270,280,290)에 제공하여, 제1 내지 제4 RF 전력 공급기들(260,270,280,290)을 각각 제어할 수 있다. 예를 들면, 컨트롤러(400)는 제1 내지 제4 RF 전력 공급기들(260,270,280,290)에서 출력되는 제1 내지 제4 RF 전력들의 턴 온 또는 턴 오프를 제어할 수 있다.
도 10 내지 도 15는 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자를 제조하는 공정들을 나타낸 단면도들이다. 이하, 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자들의 제조 방법, 즉, 플라즈마 식각 방법에 대해 설명한다. 플라즈마 식각 방법은 상술한 플라즈마 식각 장치들(20,21,22) 중 어느 하나를 이용하여 수행될 수 있다.
도 10을 참조하면, 층간 절연막(515)이 기판(510) 상에 형성될 수 있다. 층간 절연막(515)을 관통하는 콘택 플러그들(520)이 형성될 수 있다. 식각 정지막(525) 및 몰드 절연막(530)이 층간 절연막(515) 상에 차례로 형성될 수 있다. 식각 정지막(525)은 몰드 절연막(530)과 식각 선택비를 갖는 절연 물질을 포함할 수 있다. 예를 들면, 식각 정지막(525)은 실리콘 질화막을 포함하고, 몰드 절연막(530)은 실리콘 산화막을 포함할 수 있다. 마스크 개구부(545)을 갖는 마스크(540)가 몰드 절연막(530) 상에 형성될 수 있다. 몰드 절연막(530)은 플라즈마 식각 장치(20)에 의해 식각되는 식각 대상막일 수 있다.
도 11을 참조하면, 몰드 절연막(530) 및 마스크(540)를 갖는 기판(510)이 챔버(100) 내의 제1 전극(110)에 로딩될 수 있다. 제1 전극(110)에 복수의 RF 전력들을 인가하여, 플라즈마(PLA)를 생성하고, 생성된 플라즈마(PLA) 내의 양이온들(PI)을 기판(510)을 향해 입사시킬 수 있다.
복수의 RF 전력들이 제1 전극(110)에 인가될 때, 챔버(100) 내의 공정 가스로부터 플라즈마(PLA)가 생성될 수 있다. 생성된 플라즈마(PLA) 내의 양이온들(PI)은, 제1 전극(110) 상에 배치된 기판(510)을 향해 가속될 수 있다. 기판(510)을 향해 가속된 플라즈마(PLA)의 양이온들(PI)은 마스크 개구부(545)을 통해 몰드 절연막(530)으로 입사될 수 있다. 몰드 절연막(530)으로 입사된 양이온들(PI)은 몰드 절연막(530)을 식각할 수 있다. 이에 따라, 플라즈마 내의 양이온들(PI)은 몰드 절연막(530)에 식각 개구부들(550)을 형성할 수 있다. 전자 쉐이딩(Electron shading) 효과에 의하여, 식각 개구부(550) 내로의 양이온의 입사량보다 전자의 입사량이 적어질 수 있다. 이에 따라, 식각 개구부(550) 바닥면에 양이온들(PI)이 축적될 수 있다. 식각 개구부(550)의 깊이가 깊어질수록 식각 개구부(550)의 바닥면에 도달할 수 있는 양이온의 입사량이 감소되거나, 양이온이 몰드 절연막(530)으로 수직하게 입사되지 않을 수 있다. 그 결과, 식각률은, 식각 깊이의 증가에 따라 감소될 수 있다. 예를 들면, 50:1 이상의 종횡비를 갖는 식각 개구부(550)의 식각이 불가능할 수 있다. 그리고, 몰드 절연막(530)으로 수직하게 입사되지 않은 양이온에 의해 벤딩(bending), 넥킹(necking) 등과 같은 불량이 발생할 수 있다.
도 12를 참조하면, 제1 내지 제3 RF 전력들이 턴 오프될 수 있다. 이에 따라, 플라즈마의 생성은 중지되어, 플라즈마 내의 양이온들(PI)이 식각 개구부(550) 내로 입사되지 않을 수 있다. 챔버(100) 내에서 잔존하는 플라즈마의 전자들이 식각 개구부(550)에 축적된 양이온들(PI, 도 11 참조)에 의해 기판(510)을 향해 입사될 수 있다. 기판(510)을 향해 입사된 전자들은 식각 개구부(550)의 바닥면에 축적된 양이온들을 중화시킬 수 있다.
도 13을 참조하면, 제1 내지 제3 RF 전력들이 다시 턴 온될 수 있다. 이에 따라, 챔버(100) 내에 플라즈마가 재생성될 수 있다. 재생성된 플라즈마의 양이온들(PI)은 몰드 절연막(530)의 식각 개구부(550) 내로 재입사될 수 있다. 이에 따라, 몰드 절연막(530)은 다시 식각되어, 식각 개구부(550)의 깊이가 깊어질 수 있다.
이와 같은 구간들의 반복으로, 몰드 절연막(530)에 종횡비가 큰 식각 개구부(550)가 형성될 수 있다. 입사된 양이온들(PI)은 몰드 절연막(530) 아래의 식각 정지막(525)을 제거하여 콘택 플러그들(520)을 노출시킬 수 있다.
도 14를 참조하면, 몰드 절연막(530) 상에 배치된 마스크(540)이 제거될 수 있다. 하부 전극막이 식각 개구부(550)을 갖는 기판(510) 상에 콘포말하게 형성될 수 있고, 식각 개구부(550)를 완전히 채우는 충전막이 몰드 절연막(530) 상에 형성될 수 있다. 충전막 및 하부 전극막을 몰드 절연막(530)이 노출될 때까지 평탄화시킬 수 있다. 이에 따라, 식각 개구부(550) 내에 하부 전극(560) 및 충전 패턴(565)이 형성될 수 있다. 하부 전극(560)은 실린더 형태를 가질 수 있다. 이와 달리, 다른 실시예에서, 충전막이 생략되고, 하부 전극막만이 식각 개구부(550)를 채울 수 있다. 이 경우에, 하부 전극(560)은 필라 형태를 가질 수 있다.
도 15를 참조하면, 충전 패턴(565) 및 몰드 절연막(530)이 제거될 수 있다. 이에 따라, 하부 전극(560)의 표면을 노출시킬 수 있다. 캐패시터 유전막(570)이 하부 전극(560)의 노출된 표면 상에 배치될 수 있다. 상부 전극(580)은 캐패시터 유전막(570) 상에 배치되어, 캐패시터 유전막(570)의 표면을 덮을 수 있다. 하부 및 상부 전극들(560, 580)과 캐패시터 유전막(570)은 캐패시터를 구성할 수 있다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.

Claims (19)

  1. 내부에 서로 대향된 제1 전극 및 제2 전극이 배치된 챔버를 준비하는 것;
    상기 챔버 내에 식각 대상막을 갖는 기판을 로딩하는 것; 및
    상기 제1 전극 또는 상기 제2 전극 중 어느 하나에 복수의 RF 전력들을 인가하여 상기 식각 대상막을 식각하는 것을 포함하되,
    상기 복수의 RF 전력들은:
    약 40MHz 내지 300MHz의 제1 주파수를 갖는 제1 RF 전력;
    약 100KHz 내지 10MHz의 제2 주파수를 갖는 제2 RF 전력; 및
    약 10KHz 내지 5MHz의 제3 주파수를 갖는 제3 RF 전력을 포함하는 플라즈마 식각 방법.
  2. 제1 항에 있어서,
    상기 제1 주파수는 약 60MHz이고, 상기 제2 주파수는 약 9.8MHz이며, 상기 제3 주파수는 약 400KHz인 플라즈마 식각 방법.
  3. 제2 항에 있어서,
    상기 제1전극은 상면에 상기 기판이 로딩되는 하부 전극이고, 상기 제2전극은 상부 전극이되,
    상기 복수의 RF 전력들은 상기 하부 전극으로 인가되는 플라즈마 식각 방법.
  4. 제3 항에 있어서,
    상기 식각 대상막을 식각하는 것은, 상기 제1 RF 전력을 인가한 이후에 상기 제2 및 제3 RF 전력들 중 적어도 하나를 인가하는 플라즈마 식각 방법.
  5. 제3 항에 있어서,
    상기 제1 내지 제3 RF 전력들은 동시에 인가되는 플라즈마 식각 방법.
  6. 제3 항에 있어서,
    상기 제3 RF 전력의 파워는 상기 제1 및 제2 RF 전력들의 파워들보다 큰 플라즈마 식각 방법.
  7. 제 3 항에 있어서,
    상기 제1 RF 전력의 파워는 약 0 내지 10000W이고, 상기 제2 RF 전력의 파워는 약 0 내지 10000W이며, 상기 제3 RF 전력의 파워는 약 0 내지 50000W인 플라즈마 식각 방법.
  8. 제3 항에 있어서,
    상기 제1 내지 제3 RF 전력들 중 적어도 일부는 서로 다른 듀티비(duty rate)를 갖는 플라즈마 식각 방법.
  9. 제3 항에 있어서,
    상기 식각 대상막을 식각하는 동안, 상기 상부 전극은 기준 전위와 연결되는 플라즈마 식각 방법.
  10. 제3 항에 있어서,
    상기 식각 대상막을 식각하는 동안, 상기 상부 전극에는 상부 RF 전력이 인가되고, 상기 상부 RF 전력은 약 0 내지 100MHz의 주파수를 갖는 플라즈마 식각 방법.
  11. 제1 항에 있어서,
    상기 복수의 RF 전력들은 상기 제3 주파수보다 크고 상기 제2 주파수보다 작은 제4 주파수를 갖는 제4 RF 전력을 더 포함하는 플라즈마 식각 방법.
  12. 내부에 서로 대향된 하부 전극 및 상부 전극이 배치된 챔버를 준비하는 것;
    상기 챔버 내의 상기 하부 전극 상에 식각 대상막을 갖는 기판을 로딩하는 것; 및
    상기 챔버 내에 플라즈마를 발생시켜 상기 식각 대상막을 식각하는 것을 포함하되,
    상기 플라즈마를 발생시키는 것은:
    상기 하부 전극 또는 상기 상부 전극에 제1 소스 RF 전력을 인가하는 것;
    상기 제1 소스 RF 전력을 인가한 이후에, 상기 하부 전극에 복수의 바이어스 RF 전력들을 인가하는 것을 포함하되,
    상기 복수의 바이어스 RF 전력들은:
    약 100KHz 내지 10MHz의 주파수를 갖는 제1 바이어스 RF 전력; 및
    약 10KHz 내지 5MHz의 주파수를 갖는 제2 바이어스 RF 전력을 포함하는 플라즈마 식각 방법.
  13. 제12항에 있어서,
    상기 제1 바이어스 RF 전력의 주파수는 약 9.8MHz이며, 상기 제2 바이어스 RF 전력의 주파수는 약 400KHz인 플라즈마 식각 방법.
  14. 제13 항에 있어서,
    상기 제1 소스 RF 전력은 상기 하부 전극에 인가되고, 약 40MHz 내지 300MHz의 주파수를 갖는 플라즈마 식각 방법.
  15. 제13 항에 있어서,
    상기 상부 전극에 제2 소스 RF 전력이 더 인가되고, 상기 제2 소스 RF 전력은 약 0 내지 100MHz의 주파수를 갖는 플라즈마 식각 방법.
  16. 제13 항에 있어서,
    상기 제1 및 제2 바이어스 RF 전력들의 파워들은 상기 제1 소스 RF 전력의 파워보다 큰 플라즈마 식각 방법.
  17. 기판 상에 몰드 절연막을 형성하는 것; 및
    상기 몰드 절연막 상에 플라즈마 식각 공정을 수행하여, 상기 몰드 절연막의 적어도 일부를 관통하는 식각 개구부를 형성하는 것을 포함하되,
    상기 플라즈마 식각 공정을 수행하는 것은:
    상기 몰드 절역막을 갖는 상기 기판을 챔버 내에 배치된 하부 전극 상에 로딩시키는 것; 및
    상기 하부 전극 상에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하는 것을 포함하되,
    상기 복수의 RF 전력들은:
    약 40MHz 내지 300MHz의 제1 주파수를 갖는 제1 RF 전력;
    약 100KHz 내지 10MHz의 제2 주파수를 갖는 제2 RF 전력; 및
    약 10KHz 내지 5MHz의 제3 주파수를 갖는 제3 RF 전력을 포함하는 반도체 소자의 제조 방법.
  18. 제17 항에 있어서,
    상기 식각 대상막을 식각하는 것은, 상기 제1 RF 전력을 인가한 이후에 상기 제2 및 제3 RF 전력들 중 적어도 하나를 인가하는 반도체 소자의 제조 방법.
  19. 제17 항에 있어서,
    상기 식각 개구부의 종횡비는 20:1 내지 100:1인 반도체 소자의 제조 방법.
KR1020160148298A 2016-02-04 2016-11-08 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 KR20180051741A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160148298A KR20180051741A (ko) 2016-11-08 2016-11-08 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
US15/423,003 US10622217B2 (en) 2016-02-04 2017-02-02 Method of plasma etching and method of fabricating semiconductor device using the same
CN201710064379.6A CN107039263B (zh) 2016-02-04 2017-02-04 等离子体蚀刻的方法
US16/812,953 US11075089B2 (en) 2016-02-04 2020-03-09 Method of plasma etching and method of fabricating semiconductor device using the same
US16/812,925 US11075088B2 (en) 2016-02-04 2020-03-09 Method of plasma etching and method of fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160148298A KR20180051741A (ko) 2016-11-08 2016-11-08 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180051741A true KR20180051741A (ko) 2018-05-17

Family

ID=62486249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148298A KR20180051741A (ko) 2016-02-04 2016-11-08 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20180051741A (ko)

Similar Documents

Publication Publication Date Title
US11075089B2 (en) Method of plasma etching and method of fabricating semiconductor device using the same
US9490107B2 (en) Plasma apparatus and method of fabricating semiconductor device using the same
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
US20130220549A1 (en) Using positive dc offset of bias rf to neutralize charge build-up of etch features
US20180053661A1 (en) Plasma etching apparatus and method of manufacturing a semiconductor device using the same
US20210142987A1 (en) Methods and apparatus for etching semiconductor structures
US12020903B2 (en) Plasma etching method and semiconductor device fabrication method including the same
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
US11373877B2 (en) Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching
US10790154B2 (en) Method of line cut by multi-color patterning technique
US9368368B2 (en) Method for increasing oxide etch selectivity
KR20170093303A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20180051741A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
JP4577328B2 (ja) 半導体装置の製造方法
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
KR20210093221A (ko) 기판 처리 장치 및 방법
CN103972055B (zh) 光刻胶去除方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
KR20210132916A (ko) 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조 방법
KR20200133895A (ko) 반도체 처리 장치
US11658039B2 (en) Plasma etching apparatus, plasma etching method, and semiconductor device fabrication method including the plasma etching method
JPH08186095A (ja) コンタクトホールの形成方法およびエッチング装置
JP7443516B2 (ja) プラズマ処理装置及びプラズマ処理方法
US20230343554A1 (en) Methods To Provide Anisotropic Etching Of Metal Hard Masks Using A Radio Frequency Modulated Pulsed Plasma Scheme
KR102725132B1 (ko) 플라즈마 전력 레벨에 반응하는 2-모드 프로세스 가스 조성을 사용하는 플라즈마 에칭을 위한 방법들 및 시스템들

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal