KR20170093303A - 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20170093303A
KR20170093303A KR1020160014323A KR20160014323A KR20170093303A KR 20170093303 A KR20170093303 A KR 20170093303A KR 1020160014323 A KR1020160014323 A KR 1020160014323A KR 20160014323 A KR20160014323 A KR 20160014323A KR 20170093303 A KR20170093303 A KR 20170093303A
Authority
KR
South Korea
Prior art keywords
plasma
power
electrode
powers
frequency
Prior art date
Application number
KR1020160014323A
Other languages
English (en)
Inventor
박호용
최명선
강남준
조정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160014323A priority Critical patent/KR20170093303A/ko
Priority to US15/423,003 priority patent/US10622217B2/en
Priority to CN201710064379.6A priority patent/CN107039263B/zh
Publication of KR20170093303A publication Critical patent/KR20170093303A/ko
Priority to US16/812,953 priority patent/US11075089B2/en
Priority to US16/812,925 priority patent/US11075088B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공한다. 플라즈마 식각 방법은 내부에 서로 대향된 제1 전극 및 제2 전극이 배치된 챔버를 준비하고; 상기 챔버 내의 상기 제1 전극 상에 식각 대상막을 갖는 기판을 로딩하고; 그리고 상기 제1 전극에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하여 상기 식각 대상막을 식각하는 것을 포함하고, 상기 복수의 RF 전력들은: 상기 챔버 내에 플라즈마를 형성하기 위해 이용되는 제1 RF 전력; 상기 챔버 내에서, 상기 플라즈마의 밀도를 균일하게 하기 위해 이용되는 제2 RF 전력; 상기 플라즈마 내의 이온들을 상기 기판 상으로 입사시키기 위해 이용되는 제3 RF 전력; 그리고 상기 기판 상으로 입사되는 상기 이온들의 이온 에너지 분포를 고르게 하기 위해 이용되는 제4 RF 전력을 포함한다.

Description

플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법{Method for Plasma etching and method of fabricating semiconductor using the same}
본 발명은 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자들은 그들의 작은 크기, 다기능, 및/또는 낮은 제조 단가 특성들로 인하여 전자 산업에서 널리 사용되고 있다. 반도체 소자들은 증착 공정들, 이온 주입 공정들, 포토리소그라피 공정들, 및/또는 식각 공정들과 같은 다양한 반도체 제조 공정들을 이용하여 형성된다. 이러한 반도체 제조 공정들 중에서 일부는 플라즈마를 이용하여 수행된다. 반도체 소자들이 고집적화 됨에 따라, 반도체 소자들의 구조들이 복잡해지고 있다. 특히, 최근에 더욱 복잡한 구조들의 반도체 소자들이 개발되고 있다. 이에 따라, 반도체 소자들의 제조 공정들이 더욱 복잡해져 반도체 소자들의 제조 시간들이 증가되고 있다.
본 발명이 해결하고자 하는 과제는 고종횡비(high aspect ratio)를 갖는 회로 패턴을 용이하게 형성할 수 있는 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공하기 위한 것이다.
본 발명의 또 다른 과제는 여러 공정 인자들을 효과적으로 제어할 수 있는 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공하기 위한 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 플라즈마 식각 방법은, 내부에 서로 대향된 제1 전극 및 제2 전극이 배치된 챔버를 준비하고; 상기 챔버 내의 상기 제1 전극 상에 식각 대상막을 갖는 기판을 로딩하고; 그리고 상기 제1 전극에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하여 상기 식각 대상막을 식각하는 것을 포함하고, 상기 복수의 RF 전력들은: 상기 챔버 내에 플라즈마를 형성하기 위해 이용되는 제1 RF 전력; 상기 챔버 내에서, 상기 플라즈마의 밀도를 균일하게 하기 위해 이용되는 제2 RF 전력; 상기 플라즈마 내의 이온들을 상기 기판 상으로 입사시키기 위해 이용되는 제3 RF 전력; 그리고 상기 기판 상으로 입사되는 상기 이온들의 이온 에너지 분포를 고르게 하기 위해 이용되는 제4 RF 전력을 포함한다.
일 실시예에서, 상기 제1 RF 전력은 제1 주파수를 갖고, 상기 제2 RF 전력은 상기 제1 주파수보다 낮은 제2 주파수를 갖고, 상기 제3 RF 전력은 상기 제2 주파수보다 낮은 제3 주파수를 갖고, 상기 제4 RF 전력은 상기 제3 주파수보다 낮은 제4 주파수를 가질 수 있다.
일 실시예에서, 상기 제1 주파수는, 40MHz 내지 200MHz이고, 상기 제2 주파수는 10MHz 내지 15MHz이고, 상기 제3 주파수는 2MHz 내지 5MHz이고, 상기 제4 주파수는 300KHz 내지 1MHz일 수 있다.
일 실시예에서, 상기 제1 내지 제4 RF 전력들은 동시에 인가될 수 있다.
일 실시예에서, 상기 제1 내지 제4 RF 전력들의 각각은 펄스 변조되도록 턴 온 또는 턴 오프되고, 상기 제1 RF 전력의 턴 온에 동기하여, 상기 제2 내지 제4 RF 전력들을 턴 온할 수 있다.
일 실시예에서, 상기 제1 내지 제4 RF 전력들 중 적어도 일부는 서로 다른 듀티비(duty rate)를 가질 수 있다.
일 실시예에서, 상기 제1 내지 제4 RF 전력들이 턴 오프되는 동안, 상기 제2 전극에 직류 전력이 인가될 수 있다.
일 실시예에서, 상기 식각 대상막을 식각하는 동안, 상기 제2 전극은 기준 전위와 연결될 수 있다.
일 실시예에서, 상기 제3 RF 전력에 의해 상기 기판 상으로 입사되는 상기 이온들은 적어도 하나의 피크 영역을 갖는 이온 에너지 분포를 형성하되,
상기 제4 전력은 상기 이온들이 상기 피크 영역이 제거된 이온 에너지 분포를 형성하도록 할 수 있다.
본 발명에 따른 반도체 소자의 제조방법은, 기판 상에 몰드 절연막을 형성하고; 상기 몰드 절연막 상에 플라즈마 식각 공정을 수행하여, 상기 몰드 절연막의 적어도 일부를 관통하는 식각 개구부를 형성하는 것을 포함하고, 상기 플라즈마 식각 공정을 수행하는 것은: 상기 몰드 절역막을 갖는 상기 기판을 챔버 내에 배치된 제1 전극 상에 로딩시키고, 그리고 상기 제1 전극 상에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하는 것을 포함하고, 상기 복수의 RF 전력들은: 상기 챔버 내에 플라즈마를 형성하기 위해 이용되는 제1 RF 전력; 상기 챔버 내에서, 상기 플라즈마의 밀도를 균일하게 하기 위해 이용되는 제2 RF 전력; 상기 플라즈마 내의 양이온들을 상기 기판 상으로 입사시키기 위해 이용되는 제3 RF 전력; 그리고 상기 기판 상으로 입사되는 상기 양이온들의 이온 에너지 분포를 고르게 하기위해 이용되는 제4 RF 전력을 포함한다.
일 실시예에서, 상기 제1 주파수는, 40MHz 내지 200MHz이고, 상기 제2 주파수는 10MHz 내지 15MHz이고, 상기 제3 주파수는 2MHz 내지 5MHz이고, 상기 제4 주파수는 300KHz 내지 1MHz일 수 있다.
일 실시예에서, 상기 제1 내지 제4 RF 전력들의 각각은 펄스 변조되도록 턴 온 또는 턴 오프되고, 상기 제1 RF 전력의 턴 온에 동기하여, 상기 제2 내지 제4 RF 전력들을 턴 온할 수 있다.
일 실시예에서, 상기 제1 내지 제4 RF 전력들 중 적어도 일부는 서로 다른 듀티비(duty rate)를 가질 수 있다.
일 실시예에서, 상기 식각 개구부의 종횡비는 20:1 내지 100:1일 수 있다.
일 실시예에서, 상기 몰드 절연막은 상기 기판 상에 교대로 적층된 제1 막들과 제2 막들을 포함하고, 상기 제1 및 제2 막들은 서로 다른 물질을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법은, 기판 상의 식각 대상막으로 입사하는 이온들의 이온 에너지 분포를 제어하여, 종횡비가 높은 식각 패턴의 형성 시 발생될 수 있는 불량을 효과적으로 줄일 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예들에 따른 플라즈마 식각 장치를 나타낸 개략도이다.
도 2 a 및 도 2b는 도 1의 플라즈마 식각 장치를 이용한 플라즈마 시각 공정의 수행 동안, 제1 전극에 인가되는 전력들의 턴 온 및 턴 오프를 나타낸 타이밍도들이다.
도 3은 도 1의 플라즈마 식각 장치에서 플라즈마 식각 공정이 수행되는 상태를 나타낸 개략도이다.
도 4은 도 1의 제1 전극에 제4 RF 전력의 인가 여부에 따른 이온 에너지 분포를 설명하기 위한 그래프이다.
도 5는 도 1의 제1 전극에 제1 내지 제3 RF 전력들이 인가된 때, 플라즈마의 양이온들이 식각 대상막을 식각하는 모습을 나타낸다.
도 6은 도 1의 제1 전극에 제1 내지 제4 RF 전력들이 인가된 때, 플라즈마의 양이온들이 식각 대상막을 식각하는 모습을 나타낸다.
도 7 내지 도 10은 제1 전극에 인가되는 제4 RF 전력의 주파수 변화에 따른 이온 에너지 분포를 나타낸 그래프이다.
도 11는 본 발명의 실시예에 따른 플라즈마 식각 장치를 나타낸 개략도이다.
도 12는 도 11의 플라즈마 식각 장치를 이용한 플라즈마 식각 공정의 수행 동안, 제1 전극에 인가되는 전력들의 턴 온 및 턴 오프를 나타낸 타이밍도이다.
도 13 내지 도 18은 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자를 제조하는 공정들을 나타낸 단면도들이다.
도 19 내지 도 29는 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자의 제조 방법을 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 부분들을 기술하기 위해서 사용되었지만, 이들 부분들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 부분을 다른 부분과 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도면을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예들에 따른 플라즈마 식각 장치를 나타낸 개략도이다. 도 2 a 및 도 2b는 도 1의 플라즈마 식각 장치를 이용한 플라즈마 시각 공정의 수행 동안, 제1 전극에 인가되는 전력들의 턴 온 및 턴 오프를 나타낸 타이밍도들이다. 도 3은 도 1의 플라즈마 식각 장치에서 플라즈마 식각 공정이 수행되는 상태를 나타낸 개략도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예들에 따른 플라즈마 식각 장치(10)는 용량성 결합 플라즈마 식각 장치일 수 있다. 예를 들면, 플라즈마 식각 장치(10)는 다중 주파수 용량성 결합 플라즈마(dual-frequency capacitively coupled plasma) 식각 장치(10)일 수 있다. 이에 따라, 플라즈마 식각 장치(10)는 식각 공정의 주요 인자인 입사이온속과 이온에너지를 독립적으로 제어할 수 있다. 플라즈마 식각 장치(10)는 챔버(100), 제1 전극(110), 제2 전극(120), RF(radio frequency) 전력 공급부(200), 정합기(300) 및 컨트롤러(400)를 포함할 수 있다.
챔버(100)는 반도체 공정(예를 들면, 플라즈마 식각 공정)이 수행되는 공간을 제공할 수 있다. 즉, 챔버(100)는 내부에 일정 크기의 밀폐 공간을 가질 수 있다. 챔버(100)는 웨이퍼, 기판 등의 크기 등에 따라 다양한 형태로 이루어 질 수 있다. 예를 들면, 챔버(100)는 원판 형의 기판(510)에 대응된 원통형일 수 있으나, 이에 한정되지 않는다. 챔버(100)는 금속 및 절연체 중 적어도 어느 하나를 포함할 수 있다. 챔버(100)는 공정 가스가 공급되는 가스 유입부(미도시)와, 공정 가스가 배출되는 가스 배출부(미도시)를 포함할 수 있다. 가스 배출부(미도시)는 공정 가스를 배기하여 챔버(100)를 진공 상태로 유지할 수 있다. 공정 가스는 CF4, C4F6, C4F8, COS, CHF3, HBr, SiCl4, O2, N2, H2, NF3, SF6, He, 또는 Ar 중에서 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
제1 전극(110) 및 제2 전극(120)은 챔버(100) 내에 서로 대향되도록 제공될 수 있다. 제1 전극(110) 및 제2 전극(120)은 서로 이격되어 배치될 수 있다. 일 실시예에서, 제1 전극(110)은 챔버(100)의 하판(Bottom plate)에 인접하게 배치될 수 있다. 제2 전극(120)은 제1 전극(110)의 상측에 배치될 수 있다. 제1 전극(110) 및 제2 전극(120)은 Si, SiC 등의 Si 함유 도전체일 수 있다. 제1 전극(110)의 상면과 제2 전극(120)의 하면은 평탄면일 수 있다.
제1 전극(110) 상에 식각 대상막을 갖는 기판(510)이 로딩될 수 있다. 기판(510)은 반도체 기판 또는 투명 기판일 수 있다. 반도체 기판은 실리콘 기판, 게르마늄 기판, 또는 실리콘-케르마늄 기판일 수 있다. 식각 대상막은 반도체 물질, 도전 물질, 절연 물질 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 식각 대상막이 반도체 물질로 이루어진 경우, 식각 대상막은 반도체 기판 또는 에피택셜층일 수도 있다. 예를 들어, 식각 대상막이 도전 물질로 이루어진 경우, 식각 대상막은 도핑된 폴리실리콘, 금속 실리사이드, 금속, 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다. 또한, 식각 대상막이 절연 물질로 이루어진 경우, 식각 대상막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 실리콘 산화물 보다 낮은 유전율을 가지는 low-k 물질로 이루어질 수도 있다. 또한, 식각 대상막은 결정질 실리콘, 비정질 실리콘, 불순물이 도핑된 실리콘, 실리콘 게르마늄 또는 탄소(carbon)계 물질막으로 형성될 수도 있다. 이에 더하여, 식각 대상막은 단일막으로 형성되거나, 복수 개의 막들이 적층된 적층막으로 형성될 수 있다. 예를 들어, 식각 대상막은 적층된 복수개의 절연막들을 포함할 수 있으며, 적층된 절연막들 사이에 도전막 또는 반도체막을 포함할 수 있다.
제1 전극(110)은 척(chuck)일 수 있다. 예를 들면, 제1 전극(110)은 정전 척(electrostatic chuck)일 수 있다. 플라즈마 식각 공정의 수행 동안, 제1 전극(110)에 RF 전력 공급부(200)로부터 복수의 RF 전력들이 인가될 수 있다. 예를 들면, 플라즈마 식각 공정의 수행 동안, 제1 전극(110)에 제1 RF 전력, 제2 RF 전력, 제3 RF 전력 및 제4 RF 전력이 인가될 수 있다. 이 때, 제1 내지 제4 RF 전력들은 서로 다른 주파수를 가질 수 있다.
일 실시예에서, 제2 전극(120)은 공정 가스를 챔버(100) 내로 공급하기 위한 샤워 헤드(shower head)일 수 있다. 즉, 제2 전극(120)은 샤워 헤드 및 플라즈마 식각 공정에서 사용되는 전극의 역할을 모두 수행할 수 있다. 이와 달리, 다른 실시예에서, 제2 전극(120)은 전극으로만 사용될 수 있다. 이 경우에, 플라즈마 식각 장치(10)는 추가적인 가스 공급관(미도시) 또는 추가적인 가스 공급 노즐(미도시)을 포함할 수 있다. 제2 전극(120)은 기준 전위와 연결될 수 있다. 일 실시예에서, 제2 전극(120)은 플라즈마 식각 공정의 수행 동안, 접지(EA)될 수 있다.
RF 전력 공급부(200)는 제1 전극(110)과 연결될 수 있다. RF 전력 공급부(200)는 제1 RF 전력 공급기(210), 제2 RF 전력 공급기(220), 제3 RF 전력 공급기(230) 및 제4 RF 전력 공급기(240)를 포함할 수 있다. 이에 따라, RF 전력 공급부(200)는 제1 전극(110)에 복수의 전력들을 인가할 수 있다. RF 전력 공급부(200)와 제1 전극(110) 사이에 정합기(300)가 연결될 수 있다.
제1 RF 전력 공급기(210)는 제1 주파수를 갖는 제1 고주파 신호를 발생할 수 있다. 제1 RF 전력 공급기(210)는 정합기(300)를 통하여, 제1 전극(110)에 제1 주파수를 갖는 제1 RF 전력을 인가할 수 있다.
제1 주파수는 40MHz 내지 200MHz인 고주파수일 수 있다. 일 실시예에서, 제1 주파수는 60MHz일 수 있다. 제1 RF 전력은 챔버(100) 내에 플라즈마(PLA, 도 3 참조)를 형성하기 위해 이용될 수 있다. 즉, 제1 전극(110)에 제1 RF 전력이 인가될 때, 챔버(100) 내에 공급된 공정 가스로부터 플라즈마(PLA)가 생성될 수 있다. 일 실시예에서, 플라즈마(PLA)는 용량성 결합 플라즈마일 수 있다.
제1 RF 전력이 갖는 제1 주파수가 높을수록 전자가열 효율이 증가할 수 있다. 즉, 제1 주파수가 높을수록, 챔버(100) 내의 플라즈마 밀도는 증가할 수 있다. 플라즈마 밀도가 증가함에 따라, 플라즈마 식각 공정의 속도 및 식각률 등이 향상될 수 있다.
하지만, 제1 주파수가 높을수록 정상파 효과(SWE)가 심화되어, 챔버(100) 내의 플라즈마 밀도의 균일성이 저하될 수 있다. 즉, 챔버(100)의 중간 영역의 플라즈마 밀도가 챔버(100)의 끝단 영역의 플라즈마 밀도보다 클 수 있다. 이에 따라, 챔버(100)의 끝단 영역에 대응되는 식각 대상막은 챔버(100)의 중간 영역에 대응되는 식각 대상막보다 식각률이 낮을 수 있다. 여기서, 정상파 효과란, 플라즈마 밀도가 일정 부분에 집중되는 현상을 의미할 수 있다. 일반적으로 주파수가 높을수록 정상파 효과는 강화된다.
제2 RF 전력 공급기(220)는 제2 주파수를 갖는 제2 고주파 신호를 발생할 수 있다. 제2 RF 전력 공급기(220)는 정합기(300)를 통하여, 제1 전극(110)에 제2 주파수를 갖는 제2 RF 전력을 인가할 수 있다. 제2 주파수는 제1 주파수보다 낮은 10MHz 내지 20MHz인 고주파수일 수 있다. 일 실시예에서, 제2 주파수는 13.56MHz일 수 있다.
제2 RF 전력은 챔버(100) 내에서, 플라즈마의 밀도를 균일하게 하기 위해 이용될 수 있다. 상세히 설명하면, 제2 RF 전력도 플라즈마(PLA)를 생성할 수 있다. 하지만, 제2 RF 전력의 제2 주파수가 제1 RF 전력의 제1 주파수보다 낮음으로써, 제2 RF 전력에 의해 생성된 플라즈마(PLA)가 제1 RF 전력에 의해 생성된 플라즈마(PLA)보다 정상파 효과가 약화될 수 있다. 이에 따라, 제1 전극(110)에 제1 RF 전력과 제2 RF 전력을 동시에 인가함으로써, 챔버(100) 내의 플라즈마 밀도의 균일성이 향상될 수 있다. 챔버(100) 내의 플라즈마 밀도가 균일함으로써, 플라즈마 식각 장치(10)는 대면적의 식각 대상막을 식각할 수 있다.
제3 RF 전력 공급기(230)는 제3 주파수를 갖는 제1 저주파 신호를 발생할 수 있다. 제3 RF 전력 공급기(230)는 정합기(300)를 통하여, 제1 전극(110)에 제3 주파수를 갖는 제3 RF 전력을 인가할 수 있다. 제3 주파수는 제2 주파수보다 낮은 2MHz 내지 5MHz인 저주파수일 수 있다. 일 실시예에서, 제3 주파수는 2MHz일 수 있다. 제3 RF 전력은 플라즈마(PLA) 내의 양이온들(PI)을 기판(510) 상으로 입사시키기 위해 이용될 수 있다. 즉, 제1 전극(110)에 제3 RF 전력이 인가될 때, 플라즈마(PLA) 내의 양이온들(PI)은 기판(510)으로 입사될 수 있다.
제3 주파수는 플라즈마(PLA) 내의 양이온(PI)의 고유 주파수와 동일 또는 유사할 수 있다. 이에 따라, 플라즈마(PLA) 내의 양이온들(PI)이 제1 전극(110)으로 입사될 수 있다. 제1 전극(110)으로 입사되는 양이온들(PI)은 플라즈마 쉬즈(Plasma Sheath) 영역에서 가속될 수 있다. 플라즈마 쉬즈 영역은 플라즈마(PLA)와 제1 전극(110) 사이에 형성될 수 있다.
또한, 제3 주파수는 저주파수이기 때문에, 플라즈마(PLA) 내의 양이온들(PI)의은 이온 에너지를 증가시킬 수 있다. 이는 주파수가 낮을수록 저항 임피던스(Z)가 감소하기 때문이다. 양이온들(PI)의 이온 에너지가 증가함으로써, 식각 대상막의 식각률이 향상될 수 있다.
제4 RF 전력 공급기(240)는 제4 주파수를 갖는 제2 저주파 신호를 발생할 수 있다. 제4 RF 전력 공급기(240)는 정합기(300)를 통하여, 제1 전극(110)에 제4 주파수를 갖는 제4 RF 전력을 인가할 수 있다. 제4 주파수는 제3 주파수보다 낮은 300KHz 내지 1MHz인 저주파수일 수 있다. 일 실시예에서, 제4 주파수는 400KHz일 수 있다. 제4 RF 전력은 기판(510) 상으로 입사되는 양이온들(PI)의 이온 에너지 분포를 고르게 하기 위해 이용될 수 있다. 즉, 제1 전극(110)에 제4 RF 전력이 인가될 때, 양이온들(PI)의 이온 에너지 분포가 고르게 변화될 수 있다. 이에 대한 자세한 사항은 도 4에서 후술한다. 여기서, 제1, 제2, 제3 및 제4 주파수들은 라디오 주파수(radio frequency, RF)일 수 있다.
컨트롤러(400)는 RF 전력 공급부(200) 및 정합기(300)와 연결될 수 있다. 컨트롤러(400)는 제어 신호들을 제1, 제2, 제3 및 제4 RF 전력 공급기들(210~240)에 제공하여, 제1, 제2, 제3 및 제4 RF 전력 공급기들(210~240)의 각각을 제어할 수 있다. 제어 신호는 소정의 주파수와 소정의 듀티비를 갖는 펄스 신호 및 펄스 신호의 위상에 대한 정보를 포함할 수 있다. 예를 들면, 컨트롤러(400)는 제1 내지 제4 RF 전력 공급기들(210~240)에서 출력되는 제1 내지 제4 RF 전력들의 턴 온 또는 턴 오프를 제어할 수 있다. 이에 따라, 제1 내지 제4 RF 전력들은 펄스 신호에 의해 펄스 변조될 수 있다(도 2 참조). 이와 달리, 다른 실시예에서, 컨트롤러(400)는 제1 내지 제4 RF 전력들을 펄스 변조를 하지 않을 수 있다.
펄스 신호의 주파수는 대략 10kHz이나, 이에 한정되지 않는다. 펄스 신호의 듀티비는 대략 70%일 수 있으나, 이에 한정되지 않는다. 이에 따라, 제1, 제2, 제3 및 제4 RF 전력들은 대략 10kHz로 펄스 변조(pulse modulated)될 수 있다. 펄스 변조된 RF 전력들은 대략 70%의 듀티비(duty rate)를 가질 수 있다. RF 전력들의 펄스 변조는 서로 동기될 수 있다. 일 실시예에서, 제1, 제2, 제3 및 제4 RF 전력들은 동시에 턴 온 및/또는 턴 오프 될 수 있다. 예를 들면, 도 2a에 도시된 바와 같이, 플라즈마 식각 공정의 수행 동안, 제1 RF 전력의 턴 온에 동기하여, 상기 제2, 제3 및 제4 RF 전력들이 턴 온될 수 있다. 그리고, 제1 RF 전력의 턴 오프에 동기하여, 상기 제2, 제3 및 제4 RF 전력들이 턴 오프될 수 있다. 이에 따라, 제1 내지 제2 RF 전력들은 동일한 듀티비(duty rate)를 가질 수 있다. 이와 달라, 다른 실시예에서, 상기 제2, 제3 및 제4 RF 전력들 중 적어도 하나는 제1 RF 전력과 상이하게 턴 오프될 수 있다. 예를 들면, 도 2b에 도시된 바와 같이, 플라즈마 식각 공정의 수행 동안, 제1 RF 전력의 턴 온에 동기하여, 제2 내지 제4 RF 전력들이 턴 온될 수 있다. 또한, 제1 RF 전력이 턴 오프되기 전에 제2 및 제4 RF 전력들이 턴 오프될 수 있다. 그리고, 제2 및 제4 RF 전력들이 턴 오프되기 전에 제3 RF 전력이 턴 오프될 수 있다. 즉, 제1 내지 제4 RF 전력들 중 적어도 일부는 서로 상이한 듀티비(duty rate)를 가질 수 있다.
제1 내지 제4 RF 전력들은 서로 동기하여 펄스 변조될 수 있다. 일 실시예에서, 제1 내지 제4 RF 전력들은 동시에 턴 온이 되도록 펄스 변조될 수 있다.
제1 내지 제4 RF 전력들이 턴 온될 때, 플라즈마(PLA) 내의 양이온들(PI)은 기판(510)을 향해 입사되어, 식각 대상막의 일부를 식각할 수 있다. 이에 따라, 식각 대상막에 식각 개구부가 형성될 수 있다. 이 때, 양이온들(PI)은 식각 개구부의 바닥면에 축적될 수 있다.
제1 내지 제4 RF 전력들이 턴 오프될 때, 챔버(100) 내에 잔존하는 플라즈마 내(PLA)의 전자들이 기판(510)을 향해 입사될 수 있다. 기판(510)을 향해 입사된 전자들은 기판(610)의 식각 대상막에 축적된 양이온을 중화시킬 수 있다. 즉, 전자가 식각 개구부의 바닥면에 축적될 수 있다.
제1 내지 제4 RF 전력들이 다시 턴 온될 때, 플라즈마(PLA) 내의 양이온들(PI)은 축전된 전자에 의하여, 식각 개구부의 바닥면으로 가속될 수 있다. 이와 같은 구간들의 반복으로 식각 대상막에 종횡비가 큰 식각 개구부가 형성될 수 있다. 식각 개구부의 종횡비는 20:1 내지 100: 1일 수 있다. 예를 들면, 식각 개구부의 종횡비는 20:1일 수 있다. 일 실시예에서, 식각 개구부는 종횡비가 큰 홀일 수 있으나, 이에 한정되지 않고, 비아, 그루브, 콘택, 라인 패턴, 홈 등이 될 수 있다. 여기서, 종횡비는 식각 개구부의 폭에 대한 식각 개구부의 높이를 의미한다. 식각 개구부의 높이는 식각 개구부의 바닥면으로부터 식각 대상막의 상면까지의 거리를 의미할 수 있다. 식각 개구부의 폭은 식각 개구부의 서로 대향된 내측벽들의 이격 거리를 의미할 수 있다.
정합기(matcher, 300)는 RF 전력 공급부(200)와 챔버(100) 사이에 배치될 수 있다. 정합기(300)는 RF 전력 공급부(200)에서 발생되는 RF 전력의 손실을 최소화한다. 이에 따라, RF 전력 공급부(200)로부터 제1 전극(110)에 인가되는 RF 전력들의 전달 효율이 증가될 수 있다. 정합기(300)는 컨트롤러(400)와 일체로 구성될 수 있다.
도 4은 도 1의 제1 전극에 제4 RF 전력의 인가 여부에 따른 이온 에너지 분포를 설명하기 위한 그래프이다. 도 5는 도 1의 제1 전극에 제1 내지 제3 RF 전력들이 인가된 때, 플라즈마의 양이온들이 식각 대상막을 식각하는 모습을 나타낸다. 도 6은 도 1의 제1 전극에 제1 내지 제4 RF 전력들이 인가된 때, 플라즈마의 양이온들이 식각 대상막을 식각하는 모습을 나타낸다. 도 7 내지 도 10은 제1 전극에 인가되는 제4 RF 전력의 주파수 변화에 따른 이온 에너지 분포를 나타낸 그래프이다. 도 4, 도 7 내지 도 10에서, 제1 전극(110)에 인가되는 제1 RF 전력은 60MHz를 갖고, 제3 RF 전력은 2MHz를 갖고, 제2 RF 전력은 13.56MHz를 가질 수 있다. 또한, 도 4, 도 7 내지 도 10의 그래프들에서 x축은 이온 어니지(ev)의 값을 나타내고, y축은 IEDF(Ion Energy Distribution Function)의 값을 나타낸다.
도 1 내지 도 4을 참조하면, 제1 전극(110)에 제1 내지 제3 RF 전력만 인가될 때, 플라즈마(PLA)의 양이온들(PI)은 바이모달(bimodal) 형태의 피크 영역들(P1, P2)을 포함하는 이온 에너지 분포(IE1)를 가질 수 있다. 바이모달(bimodal) 형태의 피크 영역들(P1, P2)은 대략 1000 [eV]의 저피크 영역(P1)과 대략 5000 [eV]의 고피크 영역(P2)을 포함할 수 있다. 저피크 영역(P1)에 분포된 양이온들(PI)은 다른 영역의 양이온들(PI)보다 낮은 이온 에너지를 가질 수 있다. 고피크 영역(P2)에 분포된 양이온들(PI)은 다른 영역의 양이온들(PI)보다 높은 이온 에너지를 가질 수 있다. 여기서, 피크 영역은 다른 영역의 이온 에너지 분포도의 평균보다 대략 4배 이상인 영역을 의미할 수 있다.
제1 전극(110)에 제1 내지 제4 RF 전력이 인가될 때, 플라즈마(PLA)의 양이온들(PI)은 바이모달 형태의 피크 영역들(P1, P2)이 제거된 이온 에너지 분포(IE2)를 가질 수 있다. 즉, 제1 내지 제4 RF 전력에 의한 플라즈마 내의 양이온들(PI3)은 제1 내지 제3 RF 전력에 의한 양이온들(PI1, PI2)보다 이온 에너지 분포가 고르게 될 수 있다.
도 1 내지 도 6을 참조하면, 기판(510) 상의 식각 대상막(511)은 마스크막(513)을 사용하여 식각될 수 있다. 마스크막(513)은 식각 대상막(511)의 식각 부분을 노출하는 마스크 개구부(514)을 포함할 수 있다. 제1 전극(110)을 향해 입사되는 양이온들(PI1, PI2, PI3)은 마스크막(513)의 마스크 개구부(514)를 통해 식각 대상막(511)으로 입사될 수 있다. 이에 따라, 마스크 개구부(514)에 노출된 식각 대상막(511)은 식각되어 식각 개구부(512)을 형성할 수 있다. 일 실시예에서, 식각 대상막(511)은 양이온들(PI1, PI2, PI3)에 의해 이방성 식각될 수 있다. 식각 개구부(512)는 종횡비가 큰 홀일 수 있으나, 이에 한정되지 않는다.
제1 전극(110)에 제1 내지 제3 RF 전력들만 인가하여 플라즈마 식각 공정을 수행하는 경우, 도 5에 도시된 바와 같이, 고 에너지의 양이온들(PI2)은 좁은 각도 분포(α2)를 가지며 기판(510)을 향해 입사될 수 있다. 그리고, 저 에너지의 양이온들(PI1)은 넓은 각도 분포(α1)를 가지며 기판(510)을 향해 입사될 수 있다. 고 에너지의 양이온들(PI2)은 높은 직진성을 가질 수 있다. 이에 따라, 고피크 영역(P2)의 양이온들(PI2)은 식각 대상막(511)을 신속하게 식각할 수 있다. 하지만, 고피크 영역(P2)의 양이온들(PI2)은 기판(510)도 식각할 수 있다. 또한, 고피크 영역(P2)의 양이온들(PI2)은 식각 대상막(511)의 하부에 열화(degradation) 현상이 발생할 수 있다.
저 에너지의 양이온들(PI1)은 고 에너지의 양이온들(PI2)과 비교하여, 직진성이 낮을 수 있다. 저 에너지의 양이온들(PI1)은 넓은 각도 분포(α1)를 가지며 기판(510)을 향해 입사될 수 있다. 이에 따라, 저피크 영역(P1)의 양이온들(PI2)은 마스크 개구부(514)의 내측면(514a)을 식각할 수 있다. 저피크 영역(P1)의 양이온들(PI1)이 마스크 개구부(514)의 내측면(514a)을 식각함으로써, 마스크 개구부(514)의 형상이 변화될 수 있다. 이에 따라, 식각 대상막(511)의 패턴 불량이 발생할 수 있다. 예를 들면, 기판(510)과 식각 개구부(512)의 내측면들(512a) 간의 각도들(β1, β2) 및 기판(510)과 마스크 개구부(514)의 내측면들(514a) 간의 각도들(β3, β4)는 상이할 수 있다. 즉, 기판(510)과 마스크 개구부(514)의 내측면들(514a) 간의 각도들(β3, β4)은 기판(510)과 식각 개구부(512)의 내측면들(512a) 간의 각도들(β1, β2)보다 클 수 있다.
그러나, 본 발명의 실시예들에서와 같이, 제1 전극(110)에 제1 내지 제4 RF 전력들을 인가하여 플라즈마 식각 공정을 수행하는 경우, 플라즈마(PLA)의 양이온들(PI)은 제1 내지 제3 RF 전력들에 의한 양이온들(PI1, PI2)보다 이온 에너지 분포가 고르게 될 수 있다. 이에 따라, 도 6에 도시된 바와 같이, 식각 대상막(511)의 하부에 대한 열화현상, 마스크 개구부(514)의 형상 변화 등이 방지 또는 최소화될 수 있다. 본 발명의 실시예들에 따르면, 제4 RF 전력의 제4 주파수는 300kHz 내지 1MHz내일 수 있으며, 이와 같으 주파수 범위 내에서, 플라즈마 내의 양이온들(PI3)은 우수한 이온 에너지 분포를 가질 수 있다. 이에 대해, 도 7 내지 도 10을 참조하여 상세히 설명한다.
도 7 내지 도 10에서, 제1 전극(110)에 인가되는 제4 RF 전력의 주파수는 각각 1.1MHz, 1MHz, 300kHz 및 200kHz이다.
도 7을 참조하면, 제1 내지 제3 RF 전력이 인가된 제1 전극(110)에 1.1MHz를 갖는 제4 RF 전력을 인가한 때, 플라즈마의 양이온들(PI3)은 바이모달 형태의 피크 영역들(P1, P2)을 포함하는 이온 에너지 분포를 가질 수 있다.
도 8을 참조하면, 제1 내지 제3 RF 전력들이 인가된 제1 전극(110)에 1MHz를 갖는 제4 RF 전력을 인가한 때, 플라즈마의 양이온들(PI3)은 바이모달 형태의 피크 영역들(P1, P2)이 제거된 이온 에너지 분포를 가질 수 있다.
도 9를 참조하면, 제1 내지 제3 RF 전력들이 인가된 제1 전극(110)에 300kHz를 갖는 제4 RF 전력을 인가한 때, 플라즈마의 양이온들(PI3)은 바이모달 형태의 피크 영역들(P1, P2)이 제거된 이온 에너지 분포를 가질 수 있다.
도 10을 참조하면, 제1 내지 제3 RF 전력들이 인가된 제1 전극(110)에 200kHz를 갖는 제4 RF 전력을 인가한 때, 플라즈마의 양이온들(PI3)은 중간 피크 영역(P3)을 포함하는 이온 에너지 분포를 가질 수 있다. 이에 따라, 플라즈마 양이온들(PI3)의 대부분은 대략 3000 [eV]의 이온 에너지를 가질 수 있다. 여기서, 중간 피크 영역(P3)는 저피크 영역(P1) 및 고피크 영역(P2) 사이에 위치될 수 있다.
결론적으로, 도 7 내지 도 10을 참조하면, 제4 RF 전력이 300kHz 내지 1MHz인 제4 주파수를 가질 때, 플라즈마 내의 양이온들(PI3)은 이온 에너지 분포가 고르게 되는 것을 확인할 수 있다.
도 11는 본 발명의 실시예에 따른 플라즈마 식각 장치를 나타낸 개략도이다. 도 12는 도 11의 플라즈마 식각 장치를 이용한 플라즈마 식각 공정의 수행 동안, 제1 전극에 인가되는 전력들의 턴 온 및 턴 오프를 나타낸 타이밍도이다.
도 11 및 도 12을 참조하면, 본 발명의 일 실시예에 따른 플라즈마 식각 장치(11)는 챔버(100), 제1 전극(110), 제2 전극(120), RF 전력 공급부(200), 정합기(300), 직류 전력 공급기(250) 및 컨트롤러(400)를 포함할 수 있다. 설명의 간결함을 위해, 도 1를 참조하여 설명한 실시예와 실질적으로 동일한 구성요소에 대한 설명은 생략하거나 간략히 설명한다.
직류 전력 공급기(250)는 제2 전극(120)과 연결될 수 있다. 직류 전력 공급기(250)는 접지(EA)될 수 있다. 직류 전력 공급기(250)는 제2 전극(120)에 음의 직류 전력을 제공할 수 있다. 음의 직류 전력은 플라즈마 내의 양이온을 제2 전극(120)으로 끌어당길 수 있다. 음의 직류 전력은 플라즈마 내의 전자를 제1 전극(110)으로 밀어낼 수 있다. 즉, 음의 직류 전력과 플라즈마 내의 양이온은 서로 인력이 작용할 수 있다. 음의 직류 전력과 플라즈마 내의 전자는 서로 척력이 작용할 수 있다.
컨트롤러(400)는 정합기(300), 전력 공급부(200) 및 직류 전력 공급기(250)과연결될 수 있다. 컨트롤러(400)는 제어 신호들을 제1 내지 제4 RF 전력 공급기들(210~240)과 직류 전력 공급기(250)에 제공하여, 제1 내지 제4 RF 전력 공급기들(210~240)과 직류 전력 공급기(250)를 각각 제어할 수 있다. 예를 들면, 컨트롤러(400)는 제1 내지 제4 RF 전력 공급기들(210~240)에서 출력되는 제1 내지 제4 RF 전력들의 턴 온 또는 턴 오프를 제어할 수 있다. 이에 따라, 제1 내지 제4 RF 전력들은 펄스 신호에 의해 펄스 변조될 수 있다. 컨트롤러(400)는 직류 전력 공급기(250)에서 출력되는 직류 전력의 턴 온 또는 턴 오프를 제어할 수 있다. 이에 따라, 음의 직류 전력은 펄스 신호에 의해 펄스 변조될 수 있다(도 12 참조).
제1 내지 제4 RF 전력들은 서로 동기하여 펄스 변조될 수 있다. 음의 직류 전력은 제1 내지 제4 RF 전력들과 반대로 펄스 변조될 수 있다. 제1 내지 제4 RF 전력들의 턴 온 및 턴 오프에 동기하여, 음의 직류 전력은 조절될 수 있다. 예를 들면, 음의 직류 전력은 제1 내지 제4 RF 전력들의 턴 오프와 동시에 제1 전압으로부터 제2 전압으로 증가될 수 있다. 음의 직류 전력은 제1 내지 제4 RF 전력들의 턴 온과 동시에 제2 전압으로부터 제1 전압으로 감소될 수 있다. 즉, 음의 직류 전력은 제1 내지 제4 RF 전력들의 턴 온 동안보다 턴 오프 동안 더 크게 되도록 조절될 수 있다. 음의 직류 전력은 제1 내지 제4 RF 전력들이 턴 오프 동안, 일정하게 유지될 수 있다. 이와 달리, 다른 실시예에서, 음의 직류 전력은 증가 및/또는 감소할 수 있다. 일 실시예에서 제1 전압은 0 [V]일 수 있으나, 이에 한정되지 않는다.
제1 내지 제4 RF 전력들이 턴 오프되고, 음의 직류 전력이 턴 온될 때, 챔버(100) 내에 잔존하는 플라즈마 내의 전자가 상기 척력에 의해 기판(610)을 향해 입사될 수 있다. 기판(610)을 향해 입사된 전자는 기판(610)의 식각 대상막에 축적된 양이온을 신속하게 중화시킬 수 있다. 즉, 전자가 식각 개구부의 바닥면에 많이 축적될 수 있다. 제1 내지 제2 RF 전력들이 다시 턴 온되고, 음의 직류 전력이 다시 턴 오프될 때, 플라즈마 내의 양이온들은 축전된 전자에 의하여, 식각 개구부의 바닥면으로 가속될 수 있다. 이와 같은 구간들의 반복으로 식각 대상막에 종횡비가 매우 큰 식각 개구부가 형성될 수 있다. 예를 들어, 종횡비는 50:1일 수 있다.
도 1 내지 도 12를 참조하여 본 발명의 실시예들에 따른 플라즈마 식각 방법에 대해 설명한다.
먼저, 내부에 서로 대향되는 제1 및 제2 전극(110, 120)을 포함하는 챔버(100)를 준비한다. 식각 대상막(511)을 갖는 기판(510, 610)을 챔버(100) 내의 제1 전극(110) 상에 로딩한다. 제1 전극(110) 상에 기판(510, 610)이 로딩된 후, 공정 가스가 가스 유입구(미도시)를 통해 챔버(100) 내로 공급될 수 있다. 챔버(100) 내에 공정 가스가 공급된 후, 공정 가스로부터 플라즈마(PLA)를 생성하여 제1 전극(110)에 로딩된 기판(510)의 식각 대상막(511)을 식각한다.
식각 대상막(511)이 식각되는 공정을 상세히 설명하면, 제1 전극(110)에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하여 식각 대상막(511)을 식각한다. 복수의 RF 전력들은 챔버(100) 내에 플라즈마(PLA)를 형성하기 위해 이용되는 제1 RF 전력과, 챔버(100) 내에서 플라즈마 밀도를 균일하게 하기 위해 이용되는 제2 RF 전력과, 플라즈마(PLA) 내의 양이온들(PI)을 기판(510, 610)을 향해 입사시키기 위해 이용되는 제3 RF 전력과, 기판(510, 610)을 향해 입사되는 양이온들(PI)의 이온 에너지 분포를 고르게 하기 위해 이용되는 제4 RF 전력을 포함한다. 기판(510, 610)을 향해 입사된 양이온들(PI)은 식각 대상막(511)을 식각한다. 여기서, 제1 내지 제4 RF 전력들은 제1 전극(110)에 동시에 인가될 수 있다.
제1 내지 제4 RF 전력들의 턴 오프에 의하여 식각 대상막의 식각이 중지된 동안, 챔버(100) 내에 잔존하는 플라즈마(PLA) 내의 전자가 기판(510, 610)을 향해 입사될 수 있다. 기판(510, 610)을 향해 입사되는 전자는 식각 대상막(511)을 식각하는 동안, 식각 대상막(511)에 축적된 양이온들(PI)을 중화시킨다. 이와 달리, 다른 실시예에서, 제1 내지 제4 RF 전력들의 턴 오프에 의하여 식각 대상막의 식각이 중지된 동안, 직류 전력의 턴 온하여, 제2 전극(120)에 직류 전력을 인가할 수 있다. 제2 전극(120)에 직류 전력이 인가됨으로써, 식각 대상막에 축적된 양이온들(PI3)을 신속하게 중화시킬 수 있다.
제1 내지 제4 RF 전력들은 다시 턴 온될 수 있다. 이에 따라, 챔버(100) 내에 플라즈마(PLA)가 재생성되고, 플라즈마(PLA) 내의 양이온들(PI)은 다시 기판(510, 610)을 향해 입사하여 식각 대상막(511)을 식각한다. 이러한 과정을 반복하여, 식각 대상막(511)에 식각 개구부(512)가 형성될 수 있다.
이하, 본 발명의 실시예들에 따른 플라즈마 식각 방법을 이용한 반도체 소자들의 제조 방법에 대해 설명한다.
도 13 내지 도 18은 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자를 제조하는 공정들을 나타낸 단면도들이다. 도 13 내지 도 18은 도 1의 플라즈마 식각 장치를 이용하여 식각 대상막을 식각하는 공정들을 나타내나, 이에 한정되는 것은 아니며, 도 11의 플라즈마 식각 장치를 이용할 수도 있다. 이하, 도 1 내지 도 3을 참조하여 반도체 소자를 제조하는 공정을 설명한다.
도 13을 참조하면, 층간 절연막(515)이 기판(510) 상에 형성될 수 있다. 층간 절연막(515)을 관통하는 콘택 플러그들(610)이 형성될 수 있다. 식각 정지막(525) 및 몰드 절연막(530)이 층간 절연막(515) 및 콘택 플러그들(610) 상에 차례로 형성될 수 있다. 식각 정지막(525)은 몰드 절연막(530)과 식각 선택비를 갖는 절연 물질을 포함할 수 있다. 예를 들면, 식각 정지막(525)은 실리콘 질화막을 포함할 수 있다. 몰드 절연막(530)은 실리콘 산화막을 포함할 수 있다. 개구부(545)을 갖는 마스크막(540)이 몰드 절연막(530) 상에 형성될 수 있다. 몰드 절연막(530)은 플라즈마 식각 장치(10)에 의해 식각되는 식각 대상막일 수 있다.
도 14를 참조하면, 몰드 절연막(540)을 갖는 기판(510)이 챔버(100) 내의 제1 전극(110)에 로딩될 수 있다. 제1 전극(110)에 복수의 RF 전력들을 인가하여, 플라즈마(PLA)를 생성하고, 생성된 플라즈마(PLA) 내의 양이온들(PI)을 기판(510)을 향해 입사시킬 수 있다.
복수의 RF 전력들이 제1 전극(110)에 인가될 때, 챔버(100) 내의 공정 가스로부터 플라즈마가 생성될 수 있다. 생성된 플라즈마 내의 양이온들은, 제1 전극(110) 상에 배치된 기판(510)을 향해 가속될 수 있다. 기판(510)을 향해 가속된 플라즈마의 양이온들(PI)은 마스크막(540)의 마스크 개구부(545)을 통해 기판(510)의 몰드 절연막(530)으로 입사될 수 있다. 기판(510)의 몰드 절연막(530)으로 입사된 양이온들(PI)은 몰드 절연막(530)을 식각할 수 있다. 이에 따라, 플라즈마 내의 양이온들(PI)은 기판(510)의 몰드 절연막(530)에 식각 개구부들(550)의 일부를 형성할 수 있다. 전자 쉐이딩(Electron shading) 효과에 의하여, 식각 개구부(550) 내로의 양이온의 입사량보다 전자의 입사량이 적어질 수 있다. 이에 따라, 식각 개구부(550) 바닥면에 양이온들(PI)이 축적될 수 있다. 식각 개구부(550)의 깊이가 깊어질수록 식각 개구부(550)의 바닥면에 도달할 수 있는 양이온의 입사량이 감소되거나, 양이온이 몰드 절연막(530)으로 수직하게 입사되지 않을 수 있다. 그 결과, 식각률은, 식각 깊이의 증가에 따라 감소될 수 있다. 예를 들면, 50:1 이상의 종횡비를 갖는 식각 개구부(550)의 식각이 불가능할 수 있다. 그리고, 몰드 절연막(530)으로 수직하게 입사되지 않은 양이온에 의해 벤딩(bending), 넥킹(necking) 등과 같은 불량이 발생할 수 있다.
도 15를 참조하면, 제1 내지 제4 RF 전력들이 턴 오프될 수 있다. 이에 따라, 플라즈마의 생성은 중지될 수 있다. 플라즈마 내의 양이온들(PI)이 식각 개구부(550) 내로 입사되지 않을 수 있다. 챔버(100) 내에서 잔존하는 플라즈마의 전자들이 식각 개구부(550)에 축적된 양이온들(PI, 도 14 참조)에 의해 기판(510)을 향해 입사될 수 있다. 기판(510)을 향해 입사된 전자들은 식각 개구부(550)의 바닥면에 축적된 양이온들을 중화시킬 수 있다.
도 16를 참조하면, 제1 내지 제4 RF 전력들이 다시 턴 온될 수 있다. 이에 따라, 챔버(100) 내에 플라즈마가 재생성될 수 있다. 재생성된 플라즈마의 양이온들(PI)은 몰드 절연막(530)의 식각 개구부(550) 내로 재입사될 수 있다. 이에 따라, 몰드 절연막(530)은 다시 식각되어, 식각 개구부(550)의 깊이가 깊어질 수 있다.
이와 같은 구간들의 반복으로 도 16에 도시된 것과 같이, 몰드 절연막(530)에 종횡비가 큰 식각 개구부(550)가 형성될 수 있다. 입사된 양이온들(PI)은 몰드 절연막(530) 아래의 식각 정지막(525)을 제거하여 콘택 플러그들(520)을 노출시킬 수 있다. 도 17을 참조하면, 몰드 절연막(530) 상에 배치된 마스크막(540)이 제거될 수 있다. 하부 전극막이 식각 개구부(550)을 갖는 기판(510) 상에 콘포말하게 형성될 수 있다. 충전막 및 하부 전극막을 몰드 절연막(530)이 노출될 때까지 평탄화시킬 수 있다. 이에 따라, 식각 개구부(550) 내에 하부 전극(560) 및 충전 패턴(565)이 형성될 수 있다. 하부 전극(560)은 실린더 형태를 가질 수 있다. 이와 달리, 다른 실시예에서, 충전막이 생략되고, 하부 전극막만이 식각 개구부(550)를 채울 수 있다. 이 경우에, 하부 전극(560)은 필라 형태를 가질 수 있다.
도 18를 참조하면, 충전 패턴(565) 및 몰드 절연막(530)이 제거될 수 있다. 이에 따라, 하부 전극(560)의 표면을 노출시킬 수 있다. 캐패시터 유전막(570)이 하부 전극(560)의 노출된 표면 상에 배치될 수 있다. 상부 전극(580)은 캐패시터 유전막(570) 상에 배치되어, 하부 전극(560)의 표면을 덮을 수 있다. 하부 및 상부 전극들(560, 580)과 캐패시터 유전막(570)은 캐패시터를 구성할 수 있다.
도 19 내지 도 29는 본 발명의 실시예들에 따른 플라즈마 식각 장치를 이용하여 반도체 소자의 제조 방법을 나타낸 단면도들이다. 도 19 내지 도 29는 도 11의 플라즈마 식각 장치를 이용하여 식각 대상막을 식각하는 공정들을 나타내나, 이에 한정되는 것은 아니며, 도 1의 플라즈마 식각 장치를 이용할 수도 있다. 이하, 도 11 및 도 12을 참조하여 반도체 소자를 제조하는 공정을 설명한다.
도 19를 참조하면, 몰드 절연막(620)이 기판(610) 상에 형성될 수 있다. 몰드 절연막(620)은 교대로 그리고 반복적으로 적층된 제1 막들(623) 및 제2 막들(625)을 포함할 수 있다. 제2 막들(625)은 절연 물질을 포함할 수 있다. 제1 막들(623)은 제2 막들(625)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들면, 제2 막들(625)은 실리콘 산화막들일 수 있다. 제2 막들(625)은 실리콘 질화막들일 수 있다. 몰드 절연막(620)은 버퍼 절연막(621)을 더 포함할 수 있다. 버퍼 절연막은 기판(610)과 인접한 제1 막과 기판(610) 사이에 배치될 수 있다. 버퍼 절연막(621)은 실리콘 산화막일 수 있다.
마스크막(630)은 몰드 절연막(620) 상에 배치될 수 있다. 마스크막(630)은 적어도 하나의 마스크 개구부(635)를 가질 수 있다. 마스크 개구부(635)는 몰드 절연막(620)의 일부를 노출시킬 수 있다.
도 20를 참조하면, 식각 대상막을 갖는 기판(610)이 챔버(100) 내의 제1 전극(110)에 로딩될 수 있다. 제1 전극(110)에 복수의 RF 전력들을 인가하여, 플라즈마를 생성하고, 생성된 플라즈마 내의 양이온들(PI)을 기판(610)을 향해 입사시킬 수 있다. 제2 전극(120)에 직류 전력을 인가될 수 있다. 이에 따라, 챔버(100) 내에 잔존하는 전자들이 기판(610)을 향해 입사될 수 있다. 일 실시예에서, 식각 대상막은 몰드 절연막(620)을 포함할 수 있다.
복수의 RF 전력들이 제1 전극에 인가될 때, 챔버(100) 내의 공정 가스로부터 플라즈마가 생성될 수 있다. 생성된 플라즈마 내의 양이온들은, 제1 전극(110) 상에 배치된 기판(510)을 향해 가속될 수 있다. 기판(610)을 향해 가속된 플라즈마의 양이온들(PI)은 마스크막(630)의 마스크 개구부(635)을 통해 기판(610)의 몰드 절연막(620)으로 입사될 수 있다. 기판(610)의 몰드 절연막(620)으로 입사된 양이온들은 몰드 절연막(620)을 식각할 수 있다.
도 21을 참조하면, 제1 내지 제4 RF 전력들이 턴 오프될 수 있다. 이에 따라, 플라즈마의 생성은 중지될 수 있다. 플라즈마 내의 양이온들(PI)이 식각 개구부(640) 내로 입사되지 않을 수 있다. 즉, 몰드 절연막(620)의 식각 개구부(640)의 바닥면에 축적된 양이온들은 중화될 수 있다. 일 실시예에서, 식각 개구부(640)는 기판(610)에 수직할 수 있다.
제1 내지 제4 RF 전력들이 턴 오프에 동기하여, 음의 직류 전력이 턴 온될 수 있다. 예를 들면, 음의 직류 전력의 전압이 증가될 수 있다. 증가된 음의 직류 전력에 의하여, 챔버(100) 내에 잔존하던 양이온들(PI)은 제2 전극(120)으로 가속될 수 있다. 증가된 음의 직류 전력에 의하여, 챔버(100) 내에 잔존하던 전자(e)는 제1 전극(110)으로 가속될 수 있다. 가속된 전자(e)는 식각 개구부(640)의 내로 깊게 입사될 수 있다. 이에 따라, 식각 개구부(640)의 바닥면에 축적된 양이온을 신속하게 중성화시킬 수 있다.
도 22를 참조하면, 제1 내지 제4 RF 전력들이 다시 턴 온되어, 플라즈마가 재생성될 수 있다. 제1 내지 제4 RF 전력들의 턴 온에 동기하여, 음의 직류 전력은 턴 오프될 수 있다. 이에 따라, 음의 직류 전력의 전압이 감소될 수 있다. 재생성된 플라즈마의 양이온들(PI)은 몰드 절연막(620)에 형성된 식각 개구부(640)의 내로 재입사될 수 있다. 즉, 재입사된 양이온들은 중화된 식각 개구부(640)의 바닥면으로 입사될 수 있다. 이에 따라, 몰드 절연막(620)은 다시 식각될 수 있다.
이와 같은 구간들의 반복으로 도 22에 도시된 것과 같이, 몰드 절연막(620)에 종횡비가 매우 큰 식각 개구부(640)가 형성될 수 있다. 예를 들어, 몰드 절연막(620)에 50:1 이상의 종횡비를 갖는 식각 개구부(640)가 형성될 수 있다.
도 23를 참조하면, 데이터 저장막(641), 제1 반도체막(643) 및 보호막(645)이 기판(610) 상에 차례로 배치될 수 있다. 데이터 저장막(641), 제1 반도체막(643), 및 보호막(645)의 각각은 기판(610) 상에 식각 개구부(640)의 내측면들 상에 배치될 수 있다. 데이터 저장막(641), 제1 반도체막(643), 및 보호막(645)의 각각은 실질적으로 균일한 두께를 가질 수 있다. 데이터 저장막(641), 제1 반도체막(643), 및 보호막(645)은 식각 개구부(640)의 일부를 채울수 있다.
일 실시예에서, 데이터 저장막(641)은 차례로 적층된 제1 블로킹 절연막, 전하 저장막, 및 터널 절연막을 포함할 수 있다. 터널 절연막은, 실리콘 산화막일 수 있다. 전하 저장막은, 트랩 사이트들을 갖는 트랩 절연막 또는 도전성 나노 도트들을 포함하는 절연막을 포함할 수 있다. 제1 블로킹 절연막은 전하 저장막의 에너지 밴드 갭 보다 큰 에너지 밴드 갭을 갖는 절연 물질을 포함할 수 있다. 예를 들면, 제1 블로킹 절연막은 실리콘 산화막을 포함할 수 있다.
제1 반도체막(643)은 반도체 물질(예를 들면, 실리콘)으로 형성될 수 있다. 제1 반도체막(643)은 비정질 또는 결정질 상태일 수 있다. 제1 반도체막(643)은 언도프트 상태 또는 기판(610)과 동일한 타입의 도펀트로 도핑될 수 있다. 보호막(645)은 후속의 공정에서 제1 반도체막(643)을 보호할 수 있다. 보호막(645)은 실리콘 산화막을 포함할 수 있다.
도 24을 참조하면, 보호막(645), 제1 반도체막(643), 및 데이터 저장막(641)을 연속적으로 식각할 수 있다. 이에 따라, 기판(610)의 상부가 노출될 수 있다. 데이터 저장 패턴(641a), 제1 반도체 패턴(643a), 및 보호 패턴(645a)은 식각 개구부(640)의 내측면 상에 차례로 배치될 수 있다. 패턴들(641a, 643a, 645a)의 각각은 상단 및 하단이 오픈된 실린더 형태를 가질 수 있다. 상기 막들(641, 643, 645)의 식각 공정은 건식 식각 공정으로 수행할 수 있다. 즉, 상기 막들(641, 643, 645)은 플라즈마 식각 장치(11)에 의해 식각될 수 있다.
일 실시예에서, 보호막(645)이 데이터 저장막(641) 및 제1 반도체막(643)과 다른 물질로 형성될 수 있다. 이에 따라, 보호막(645)을 식각한 후, 다른 종류의 공정 가스가 챔버(100) 내로 유입될 수 있다. 플라즈마 식각 장치(11)는 다른 종류의 공정 가스를 이용하여, 제1 반도체막(643)을 식각할 수 있다. 이어서, 또 다른 종류의 공정 가스가 챔버(100) 내로 유입될 수 있다. 플라즈마 식각 장치(11)는 또 다른 종류의 공정 가스를 이용하여, 데이터 저장막(641)을 식각할 수 있다. 상기 막들(641, 643, 645)을 식각하여 상기 패턴들(641a, 643a, 645a)이 형성될 수 있다. 상기 패턴들(641a, 643a, 645a)이 형성될 후, 기판(610)은 제1 전극(110)으로부터 언로딩될 수 있다.
도 25을 참조하면, 보호 패턴(645a)은 등방성 식각 공정(예를 들면, 습식 식각 공정)으로 제거될 수 있다. 이에 따라, 제1 반도체 패턴(643a)이 노출될 수 있다. 제2 반도체막이 기판(610) 상에 콘포말하게 배치될 수 있다. 식각 개구부(640)를 채우는 충전 절연막이 제2 반도체막 상에 배치될 수 있다. 충전 절연막 및 제2 반도체막은 평탄화될 수 있다. 이에 따라, 제2 반도체 패턴 및 충전 절연 패턴이 식각 개구부(640) 내에 형성될 수 있다. 제2 반도체 패턴(650)은 제1 반도체 패턴(643a) 및 기판(610)에 접속될 수 있다. 제1 및 제2 반도체 패턴들(643a, 650)은 수직 채널 패턴으로 사용될 수 있다.
도 26을 참조하면, 보호 패턴(643a)은 등방성 식각 공정(예를 들면, 습식 식각 공정)을 통해 제거될 수 있다. 이에 따라, 제1 반도체 패턴(643a)이 노출될 수 있다.
제2 반도체 막은 기판(610) 상에 콘포말하게 배치될 수 있다. 식각 개구부(640)를 채우는 충전 절연막이 제2 반도체 막 상에 배치될 수 있다. 충전 절연막 및 제2 반도체막은 평탄할 수 있다. 충전 절연막 및 제2 반도체막은 식각 개구부(640) 내에 배치될 수 있다.
제2 반도체 패턴(650)은 제1 반도체 패턴(643a) 및 기판(610)에 접속될 수 있다. 이에 따라, 제1 반도체 패턴(643a)은 제2 반도체 패턴(650)을 통해 기판(610)에 전기적으로 접속될 수 있다. 제1 및 제2 반도체 패턴들(643a, 650)은 수직 채널 패턴으로 사용될 수 있다.
몰드 절연막(620)은 패터닝할 수 있다. 이에 따라, 몰드 절연막(620)에 트랜치들(660) 및 트렌치들(660) 사이의 몰드 패턴(620a)이 형성될 수 있다. 몰드 절연막(620)의 패터닝 공정에 포함된 식각 공정은 전술한 플라즈마 식각 장치(11)에 의해 수행될 수 있다. 몰드 패턴(620a)은 교대로 그리고 반복적으로 적층된 제1 패턴들(623a) 및 제2 패턴들(625a)을 포함할 수 있다. 몰드 패턴(510a)은 제1 패턴들(623a) 중의 최하부의 것과 기판(610) 사이에 배치된 버퍼 절연 패턴(621a)을 포함할 수 있다. 트랜치들(660)은 제1 및 제2 패턴들(623a, 625a)의 측벽들을 노출시킬 수 있다.
도 27 및 도 28을 참조하면, 트랜치들(660)에 노츨된 제1 패턴들(623a)은 제거될 수 있다. 이에 따라, 제1 패턴들(623a)이 배치된 공간은 빈 영역(665)을 형성할 수 있다. 제1 패턴들(623a)은 제2 패턴들(625a)에 대하여 식각 선택성을 가질 수 있다. 이에 따라, 제1 패턴들(623a)이 등방성 식각 공정으로 제거될 때, 제2 패턴들(625a)는 잔존할 수 있다.
도 27 및 도 29을 참조하면, 제2 블로킹 절연막(667)이 빈 영역들(665)의 내면들 상에 코포말하게 배치될 수 있다. 도전막이 제2 블로킹 절연막(667) 상에 배치될 수 있다. 도전막은 빈 영역들(665)을 채울수 있다. 전극 패턴들(670)은 빈 영역들(665) 외부의 도전막을 제거하여, 빈 영역들(665)의 내에 각각 배치될 수 있다. 전극 패턴들(670)은 게이트 전극들로 사용될 수 있다. 빈 영역들(665) 외부의 제2 블로킹 절연막(667)은 제거될 수 있다. 전극 패턴들(670)은 도핑된 반도체 물질 및/또는 금속 함유 물질을 포함할 수 있다. 제2 블로킹 절연막(667)은 터널 절연막보다 높은 유전 상수를 갖는 고유전 물질을 포함할 수 있다. 예를 들면, 제2 블로킹 절연막(667)은 하프늄 산화물 및/또는 알루미늄 산화물과 같은 절연성 금속 산화물을 포함할 수 있다.
도 28 및 도 29을 참조하면, 도펀트들은 트렌치들(660) 아래의 기판(610) 내에 주입될 수 있다. 이에 따라, 공통 소오스 영역들(CSL)이 형성될 수 있다. 소자 분리 패턴들(675)이 트랜치들(660)의 각각을 채울 수 있다.
층간 절연막(680)은 기판(510)에 배치될 수 있다. 콘택 플러그들(685)이 층간 절연막(680)을 관통하도록 형성될 수 있다. 콘택 플러그들(685)은 수직 채널 패턴들(643a, 650, 655)의 상단들에 접속될 수 있다. 비트 라인(690)은 콘택 플러그들(685)을 통해 수직 채널 패턴들(643a, 650, 655)의 상단들에 전기적으로 접속될 수 있다. 비트 라인(690)이 층간 절연막(680) 상에 배치될 수 있다. 비트 라인(690)은 콘택 플러그들(685)를 통해 수직 채널 패턴들(643a, 650, 655)의 상단들에 전기적으로 접속될 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
10, 11: 플라즈마 식각 장치 100: 챔버
110: 제1 전극 120: 제2 전극
200: 전력 공급부 210: 제1 RF 전력기
220: 제2 RF 전력기 230 제3 RF 전력기
240: 제4 RF 전력기 250: 직류 전력 공급기
300: 정합기 400: 컨트롤러
510, 610: 기판 PLA: 플라즈마
PI, PI1, PI2, PI3: 양이온들

Claims (10)

  1. 내부에 서로 대향된 제1 전극 및 제2 전극이 배치된 챔버를 준비하고;
    상기 챔버 내의 상기 제1 전극 상에 식각 대상막을 갖는 기판을 로딩하고; 그리고
    상기 제1 전극에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하여 상기 식각 대상막을 식각하는 것을 포함하고,
    상기 복수의 RF 전력들은:
    상기 챔버 내에 플라즈마를 형성하기 위해 이용되는 제1 RF 전력;
    상기 챔버 내에서, 상기 플라즈마의 밀도를 균일하게 하기 위해 이용되는 제2 RF 전력;
    상기 플라즈마 내의 이온들을 상기 기판 상으로 입사시키기 위해 이용되는 제3 RF 전력; 그리고
    상기 기판 상으로 입사되는 상기 이온들의 이온 에너지 분포를 고르게 하기 위해 이용되는 제4 RF 전력을 포함하는 플라즈마 식각 방법.
  2. 제1항에 있어서,
    상기 제1 RF 전력은 제1 주파수를 갖고,
    상기 제2 RF 전력은 상기 제1 주파수보다 낮은 제2 주파수를 갖고,
    상기 제3 RF 전력은 상기 제2 주파수보다 낮은 제3 주파수를 갖고,
    상기 제4 RF 전력은 상기 제3 주파수보다 낮은 제4 주파수를 갖는 플라즈마 식각 방법.
  3. 제2항에 있어서,
    상기 제1 주파수는 40MHz 내지 200MHz이고,
    상기 제2 주파수는 10MHz 내지 15MHz이고,
    상기 제3 주파수는 2MHz 내지 5MHz이고,
    상기 제4 주파수는 300KHz 내지 1MHz인 플라즈마 식각 방법.
  4. 제1항에 있어서,
    상기 제1 내지 제4 RF 전력들은 동시에 인가되는 플라즈마 식각 방법.
  5. 제1항에 있어서,
    상기 제1 내지 제4 RF 전력들의 각각은 펄스 변조되도록 턴 온 또는 턴 오프되고,
    상기 제1 RF 전력의 턴 온에 동기하여, 상기 제2 내지 제4 RF 전력들을 턴 온하는 플라즈마 식각 방법.
  6. 제1항에 있어서,
    상기 식각 대상막을 식각하는 동안, 상기 제2 전극은 기준 전위와 연결되는 플라즈마 식각 방법.
  7. 제1항에 있어서,
    상기 제3 RF 전력에 의해 상기 기판 상으로 입사되는 상기 이온들은 적어도 하나의 피크 영역을 갖는 이온 에너지 분포를 형성하되,
    상기 제4 전력은 상기 이온들이 상기 피크 영역이 제거된 이온 에너지 분포를 형성하도록 하는 플라즈마 식각 방법.
  8. 기판 상에 몰드 절연막을 형성하고;
    상기 몰드 절연막 상에 플라즈마 식각 공정을 수행하여, 상기 몰드 절연막의 적어도 일부를 관통하는 식각 개구부를 형성하는 것을 포함하고,
    상기 플라즈마 식각 공정을 수행하는 것은:
    상기 몰드 절역막을 갖는 상기 기판을 챔버 내에 배치된 제1 전극 상에 로딩시키고, 그리고
    상기 제1 전극 상에 서로 다른 주파수를 갖는 복수의 RF 전력들을 인가하는 것을 포함하고,
    상기 복수의 RF 전력들은:
    상기 챔버 내에 플라즈마를 형성하기 위해 이용되는 제1 RF 전력;
    상기 챔버 내에서, 상기 플라즈마의 밀도를 균일하게 하기 위해 이용되는 제2 RF 전력;
    상기 플라즈마 내의 양이온들을 상기 기판 상으로 입사시키기 위해 이용되는 제3 RF 전력; 그리고
    상기 기판 상으로 입사되는 상기 양이온들의 이온 에너지 분포를 고르게 하기위해 이용되는 제4 RF 전력을 포함하는 반도체 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 주파수는, 40MHz 내지 200MHz이고,
    상기 제2 주파수는 10MHz 내지 15MHz이고,
    상기 제3 주파수는 2MHz 내지 5MHz이고,
    상기 제4 주파수는 300KHz 내지 1MHz인 반도체 소자의 제조 방법.
  10. 제8항에 있어서,
    상기 제1 내지 제4 RF 전력들의 각각은 펄스 변조되도록 턴 온 또는 턴 오프되고,
    상기 제1 RF 전력의 턴 온에 동기하여, 상기 제2 내지 제4 RF 전력들을 턴 온하는 반도체 소자의 제조 방법.
KR1020160014323A 2016-02-04 2016-02-04 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 KR20170093303A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160014323A KR20170093303A (ko) 2016-02-04 2016-02-04 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
US15/423,003 US10622217B2 (en) 2016-02-04 2017-02-02 Method of plasma etching and method of fabricating semiconductor device using the same
CN201710064379.6A CN107039263B (zh) 2016-02-04 2017-02-04 等离子体蚀刻的方法
US16/812,953 US11075089B2 (en) 2016-02-04 2020-03-09 Method of plasma etching and method of fabricating semiconductor device using the same
US16/812,925 US11075088B2 (en) 2016-02-04 2020-03-09 Method of plasma etching and method of fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014323A KR20170093303A (ko) 2016-02-04 2016-02-04 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170093303A true KR20170093303A (ko) 2017-08-16

Family

ID=59752457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014323A KR20170093303A (ko) 2016-02-04 2016-02-04 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20170093303A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599318A (zh) * 2017-09-13 2019-04-09 朗姆研究公司 多态等离子体晶片处理以增强离子的方向性
KR20190046194A (ko) * 2017-10-25 2019-05-07 삼성전자주식회사 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599318A (zh) * 2017-09-13 2019-04-09 朗姆研究公司 多态等离子体晶片处理以增强离子的方向性
CN109599318B (zh) * 2017-09-13 2023-10-27 朗姆研究公司 多态等离子体晶片处理以增强离子的方向性
KR20190046194A (ko) * 2017-10-25 2019-05-07 삼성전자주식회사 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US11075088B2 (en) Method of plasma etching and method of fabricating semiconductor device using the same
US9490107B2 (en) Plasma apparatus and method of fabricating semiconductor device using the same
US20060105577A1 (en) Aspect ratio controlled etch selectivity using time modulated DC bias voltage
US20160064194A1 (en) Semiconductor fabricating apparatus and method of fabricating semiconductor device using the same
CN110010463B (zh) 一种用于半导体器件制造的等离子体处理系统
US20180053661A1 (en) Plasma etching apparatus and method of manufacturing a semiconductor device using the same
US10332906B2 (en) Dry etching method and method for manufacturing semiconductor device
KR100762524B1 (ko) 반도체장치의 제조방법
KR102460795B1 (ko) 낮은 종횡비 적층물의 패터닝을 위한 방법 및 시스템
US20230084124A1 (en) Plasma etching method and semiconductor device fabrication method including the same
US8420545B2 (en) Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
KR20170093303A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20190143727A (ko) 기판 처리 장치, 신호 소스 장치, 물질막의 처리 방법, 및 반도체 소자의 제조 방법
CN111834214B (zh) 半导体结构及其形成方法
JP4577328B2 (ja) 半導体装置の製造方法
JP2023540581A (ja) 堆積及びエッチングのための半導体処理チャンバ
US11658039B2 (en) Plasma etching apparatus, plasma etching method, and semiconductor device fabrication method including the plasma etching method
TW202117802A (zh) 固化介電質材料的方法與設備
KR20180051741A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2021028968A (ja) 基板および基板処理方法
US11495470B1 (en) Method of enhancing etching selectivity using a pulsed plasma
KR20210132916A (ko) 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조 방법
KR100290875B1 (ko) 폴리머필림형성에의한이방성에치방법
KR20200133895A (ko) 반도체 처리 장치
CN112201557A (zh) 基板处理装置和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application