CN107026216B - 半导体装置以及半导体装置的制造方法 - Google Patents
半导体装置以及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN107026216B CN107026216B CN201610849513.9A CN201610849513A CN107026216B CN 107026216 B CN107026216 B CN 107026216B CN 201610849513 A CN201610849513 A CN 201610849513A CN 107026216 B CN107026216 B CN 107026216B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- region
- semiconductor
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 422
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000012212 insulator Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
- H01L27/14659—Direct radiation imagers structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/085—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
- H01L31/119—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation characterised by field-effect operation, e.g. MIS type detectors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Life Sciences & Earth Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及半导体装置以及半导体装置的制造方法。半导体装置包括:第一半导体层,其具有第一区域以及与第一区域邻接的第二区域;第一绝缘体层,其设置在第一半导体层上;中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上,并且具有n型的导电型;第二绝缘体层,其设置在上述中间半导体层上;第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;传感器,其形成于上述第一半导体层的上述第二区域;接触电极,其与上述中间半导体层连接;以及电路元件,其形成于上述第二半导体层。
Description
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
已知有在同一半导体基板经由绝缘膜层叠形成了传感器的半导体层和形成了周边电路的半导体层的半导体装置。
例如,专利文献1记载了一种半导体装置,具备:光电二极管,其具备n型的第二半导体层、和设于第二半导体层的一主面的p型的半导体区域;第一半导体层,其设置在第二半导体层15上,并形成有晶体管;p型的第三半导体层,其设置在第一半导体层与第二半导体层之间,并被给予接地电位;第一绝缘层,其设置在第一半导体层与第三半导体层之间;以及第二绝缘层,其设置在第二半导体层与第三半导体层之间。
专利文献1记载了通过将p型的第三半导体层固定为接地电位,即使在为了使第二半导体层耗尽化而对第二半导体层施加高电压的情况下,施加给第二半导体层的高电压也不传递到第一半导体层。
专利文献1:日本特开2014-135454号公报
在专利文献1所述的半导体装置中,若在利用蚀刻、CVD等使用了等离子体的制造工序中第三半导体层裸露于等离子体,则充电的静电荷滞留在第三半导体层与第一绝缘层的界面附近以及第三半导体层与第二绝缘层的界面附近。由此,在第三半导体层内部的第一绝缘层侧以及第二绝缘层侧分别形成反转层。若在由p型半导体构成的第三半导体层形成n型的反转层,则即使对第三半导体层施加所期望的电位,也不能将第三半导体层的整体固定为该电位,第三半导体层在电方面成为浮动状态。这样,在专利文献1所述的半导体装置中,存在由于起因于在第三半导体层的周围充电的正电荷而在第三半导体层的内部产生的反转层,而不能将第三半导体层固定为所期望的电位这样的问题。若浮动状态的第三半导体层、和被施加了高电压的第二半导体层产生电容耦合,则有第三半导体层被给予与施加给第二半导体层的高电压对应的不希望的电位,而由于该影响形成于第一半导体层的晶体管误动作的担心。
发明内容
本发明是鉴于上述的点而提出的,目的在于提供在形成了电路元件的半导体层和形成了传感器的半导体层之间具有被绝缘体层夹着的中间半导体层的半导体装置中,即使在该中间半导体层的周围被充电了正电荷的情况下,也能够将该中间半导体层固定为所期望的电位的半导体装置及其制造方法。
本发明的第一方式所涉及的半导体装置包括:第一半导体层,其具有第一区域以及与上述第一区域邻接的第二区域;第一绝缘体层,其设置在上述第一半导体层上;中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上,并且具有n型的导电型;第二绝缘体层,其设置在上述中间半导体层上;第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;传感器,其形成于上述第一半导体层的上述第二区域;接触电极,其与上述中间半导体层连接;以及电路元件,其形成于上述第二半导体层。
本发明的第二方式所涉及的半导体装置包括:第一半导体层,其具有第一区域以及与上述第一区域邻接的第二区域;第一绝缘体层,其设置在上述第一半导体层上;中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上,并且具有p型的导电型;第二绝缘体层,其设置在上述中间半导体层上;第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;传感器,其形成于上述第一半导体层的上述第二区域;接触电极,其与上述中间半导体层连接;以及电路元件,其形成于上述第二半导体层,上述中间半导体层以第一反转层和第二反转层不连接的厚度形成,由于滞留在上述中间半导体层与上述第一绝缘体层的界面附近的正电荷而在上述中间半导体层的上述第一绝缘体层侧形成上述第一反转层,由于滞留在上述中间半导体层与上述第二绝缘体层的界面附近的正电荷而在上述中间半导体层的上述第二绝缘体层侧形成上述第二反转层。
本发明的第三方式所涉及的半导体装置包括:第一半导体层,其具有第一区域以及与上述第一区域邻接的第二区域;第一绝缘体层,其设置在上述第一半导体层上;中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上;第二绝缘体层,其设置在上述中间半导体层上;第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;传感器,其形成于上述第一半导体层的上述第二区域;形成于上述中间半导体层的具有p型的导电型的第一接触区域;与上述第一接触区域电连接的具有n型的导电型的第二接触区域;接触电极,其与上述第一接触区域以及上述第二接触区域连接;以及电路元件,其形成于上述第二半导体层。
本发明的第四方式所涉及的半导体装置的制造方法包括:准备包括具有第一区域以及与上述第一区域邻接的第二区域的第一半导体层、设置在上述第一半导体层上的第一绝缘体层、设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上的中间半导体层、设置在上述中间半导体层上的第二绝缘体层以及设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上的第二半导体层的半导体基板的工序;在上述第二半导体层形成电路元件的工序;在上述第一半导体层的上述第二区域形成传感器的工序;在上述中间半导体层形成具有p型的导电型的第一接触区域以及具有n型的导电型的第二接触区域的工序;以及形成与上述第一接触区域以及上述第二接触区域连接的接触电极的工序。
根据本发明,提供在形成了电路元件的半导体层以及形成了传感器的半导体层之间具有被绝缘体层夹着的中间半导体层的半导体装置中,即使在该中间半导体层的附近被充电了正电荷的情况下,也能够将该中间半导体层固定为所期望的电位的结构以及制造方法。
附图说明
图1是表示本发明的实施方式所涉及的半导体装置的构成的剖视图。
图2A是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图2B是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图2C是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图3A是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图3B是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图3C是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图4A是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图4B是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图4C是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图5是表示由p型半导体构成中间半导体层的情况下的中间半导体层的内部的状态的剖视图
图6是表示本发明的其它的实施方式所涉及的半导体装置的构成的剖视图。
图7是表示本发明的其它的实施方式所涉及的中间半导体层的内部的状态的剖视图。
图8是将使中间半导体层的厚度以及施加给中间半导体层的电压变化时的在中间半导体层流通的电流的值曲线化后的图表。
图9A是表示本发明的其它的实施方式所涉及的半导体装置的主要部分的俯视图。
图9B是沿图9A中的9B-9B线的剖视图。
图9C是沿图9A中的9C-9C线的剖视图。
图9D是沿图9A中的9D-9D线的剖视图。
附图标记说明:10…第一半导体层,11…光电二极管,12…正极,13…负极,14…背面电极,20…第一绝缘体层,30、30A、30B…中间半导体层,31…接触区域,40…第二绝缘体层,50…第二半导体层,51…晶体管,71…接触电极,74…正极电极,75…负极电极,100、101、102…半导体装置。
具体实施方式
以下,参照附图对本发明的实施方式的一个例子进行说明。此外,在各附图中对相同或者等效的构成元件以及部分附加相同的参照附图标记,并适当地省略重复的说明。
[第一实施方式]
图1是表示本发明的实施方式所涉及的半导体装置100的构成的剖视图。半导体装置100通过包含形成在依次层叠了由n型半导体构成的第一半导体层10、第一绝缘体层20、由n型半导体构成的中间半导体层30、第二绝缘体层40以及由p型半导体构成的第二半导体层50的Double-SOI(Double-Silicon On Insulator:双层绝缘体上硅)基板的构成X射线传感器的光电二极管11以及作为构成周边电路的电路元件的晶体管51而构成。
光电二极管11包括在由低浓度的n型硅构成的第一半导体层10的表面相互分离地配置的由高浓度的p型半导体构成的正极12以及由高浓度的n型半导体构成的负极13。另外,光电二极管11包含与正极12连接的正极电极74、与负极13连接的负极电极75以及形成在第一半导体层10的背面的背面电极14。
包含晶体管51的电路元件配置在第二半导体层50的不与光电二极管11重合的位置。即,第一半导体层10包含第一区域以及与第一区域邻接的第二区域,光电二极管11设于第一半导体层10的第二区域,包含晶体管51的电路元件设置在第一半导体层10的第一区域上。晶体管51通过包含沟道区域53、设置在沟道区域53上的栅电极55、设于夹着沟道区域53的位置的由高浓度的n型半导体构成的源极-漏极区域52、以及与源极-漏极区域52连接的源极-漏极电极72而构成。第二半导体层50的表面被由SiO2等绝缘体构成的第三绝缘体层60覆盖。
由n型半导体构成的中间半导体层30设置在形成光电二极管11的第一半导体层10与形成晶体管51等电路元件的第二半导体层50之间。在中间半导体层30与第一半导体层10之间设有由SiO2等绝缘体构成的第一绝缘体层20,在中间半导体层30与第二半导体层50之间设有由SiO2等绝缘体构成的第二绝缘体层40。在中间半导体层30的内部设有由与中间半导体层30相比高浓度的n型半导体构成的接触区域31。在接触区域31连接有接触电极71。
以下,对半导体装置100的制造方法进行说明。图2A~图2C、图3A~3C以及图4A~图4C是表示半导体装置100的制造方法的剖视图。
首先,准备依次层叠了由n型半导体构成的第一半导体层10、第一绝缘体层20、由n型半导体构成的中间半导体层30、第二绝缘体层40以及由p型半导体构成的第二半导体层50的Double-SOI(Double-Silicon On Insulator)基板(图2A)。
接下来,通过LOCOS(Local of Silicon:硅的选择氧化)法,在第二半导体层50形成场氧化膜90。第二半导体层50的场氧化膜90以外的部分成为形成晶体管等电路元件的有源区域(Active region)50A(图2B)。
接下来,在第二半导体层50的有源区域50A上堆积栅极氧化膜54以及多晶硅膜。其后,使用光刻技术对多晶硅膜进行图案化,从而形成栅电极55(图2C)。
接下来,在栅电极55的侧面形成侧壁56。其后,使用离子注入法对第二半导体层50的有源区域50A注入包含磷或者砷等V族元素的掺杂剂,从而在夹着栅电极55的位置形成由高浓度的n型半导体构成的源极-漏极区域52。由此,形成晶体管51(图3A)。
接下来,通过干式蚀刻贯通第二半导体层50(场氧化膜90)以及第二绝缘体层40,形成到达中间半导体层30的开口部81。另外,通过干式蚀刻贯通第二半导体层50(场氧化膜90)、第二绝缘体层40、中间半导体层30以及第一绝缘体层20,形成到达第一半导体层10的开口部82以及83(图3B)。
接下来,使用离子注入法,在第一半导体层10的在开口部83露出的部分注入包含磷或者砷等V族元素的掺杂剂,从而在第一半导体层10的表面形成由高浓度的n型半导体构成的负极13。另外,使用离子注入法,在第一半导体层10的在开口部82露出的部分注入包含硼等III族元素的掺杂剂,从而在第一半导体层10的表面形成由高浓度的p型半导体构成的正极12。并且,使用离子注入法,在中间半导体层30的在开口部81露出的部分注入包含磷或者砷等V族元素的掺杂剂,从而在中间半导体层30形成由高浓度的n型半导体构成的接触区域31(图3C)。
接下来,使用CVD(Chemical Vapor Deposition:化学气相沉积)法,以覆盖形成了包括晶体管51的电路元件的第二半导体层50的方式形成由SiO2等绝缘体构成的第三绝缘体层60。在先前的工序形成的开口部81、82以及83被第三绝缘体层60填埋(图4A)。
接下来,通过干式蚀刻,贯通第三绝缘体层60、第二半导体层50以及第二绝缘体层40,形成到达形成于中间半导体层30的接触区域31的开口部84。另外,通过干式蚀刻,贯通第三绝缘体层60、第一半导体层50、第二绝缘体层40、中间半导体层30以及第一绝缘体层20,形成分别到达形成于第一半导体层10的正极12以及负极13的开口部87以及88(图4B)。
接下来,使用溅射法,使铝等金属堆积于第三绝缘体层60的表面。通过该金属,填埋开口部84、85、86、87以及88。其后,对该金属实施所期望的图案化。由此,形成与接触区域31连接的接触电极71、与源极-漏极区域52连接的源极-漏极电极72、与正极12连接的正极电极74、以及与负极13连接的负极电极75。接着,使用溅射法,在第一半导体层10的背面形成背面电极14(图4C)。
图1示出了半导体装置100的使用时的偏置方法的一个例子。在半导体装置100中检测X射线的情况下,通过对光电二极管11施加反向偏置电压,使第一半导体层10耗尽化。即,在半导体装置100中检测X射线的情况下,将背面电极14以及负极电极75与电源200的正极连接,将正极电极74和与接地电位连接的电源200的负极连接。施加给光电二极管11的反向偏置电压例如为数百伏特。
另外,为了形成于第二半导体层50的包括晶体管51的电路元件不通过施加给第一半导体层10的高电压,而引起不希望的动作(误动作),将夹在第一半导体层10与第二半导体层50之间的由n型半导体构成的中间半导体层30固定为电源200的负极的电位(接地电位)。即,在半导体装置100中检测X射线的情况下,将与中间半导体层30连接的接触电极71与和接地电位连接的电源200的负极连接。
这里,假设如专利文献1所述的那样,考虑由p型半导体构成中间半导体层30的情况。图5是示意地表示由p型半导体构成中间半导体层30的情况下的中间半导体层30的内部的状态的剖视图。在半导体装置100的制造时产生的正电荷滞留在中间半导体层30与第一绝缘体层20的界面附近以及中间半导体层30与第二绝缘体层40的界面附近。由此,作为少数载流子的自由电子被吸引到中间半导体层30内部的第一绝缘体层20侧,在中间半导体层30内部的第一绝缘体层20侧形成中间半导体层30的导电型(p型)反转的n型的反转层32。同样地,作为少数载流子的自由电子也被吸引至中间半导体层30内部的第二绝缘体层40侧,在中间半导体层30内部的第二绝缘体层40侧也形成n型的反转层33。若反转层32以及33连接,则即使经由接触电极71,对中间半导体层30施加接地电位,中间半导体层30的电位也不固定为接地电位,而浮动。若浮动状态的中间半导体层30、和施加了高电压的第一半导体层10产生电容耦合,则有在中间半导体层30给予与施加给第一半导体层10的高电压对应的不希望的电位,由于该影响而形成于第二半导体层50的包括晶体管51的电路元件误动作的担心。
另一方面,在本发明的实施方式所涉及的半导体装置100中,中间半导体层30由n型半导体构成。因此,即使在半导体装置100的制造时产生的正电荷滞留在中间半导体层30与第一绝缘体层20的界面附近以及中间半导体层30与第二绝缘体层40的界面附近的情况下,也不会在中间半导体层30内部产生反转层。因此,通过经由接触电极71,对中间半导体层30施加接地电位,能够可靠地将中间半导体层30的电位固定为接地电位。由此,能够抑制施加给第一半导体层10的高电压给予形成在第一半导体层50的包括晶体管51的电路元件的动作的影响。
此外,在本实施方式中,例示了中间半导体层30也延伸到光电二极管11的形成区域上(即,上述的第一半导体层10的第二区域上)的方式,但中间半导体层30只要至少延伸到形成于第一半导体层10的包括晶体管51的电路元件下(上述的第一半导体层10的第一区域上),即能够得到抑制施加给第一半导体层10的高电压给予电路元件的动作的影响的效果,所以也可以除去中间半导体层30的延伸到光电二极管11的形成区域上(第一半导体层10的第二区域上)的部分。
[第二实施方式]
图6是表示本发明的第二实施方式所涉及的半导体装置101的构成的剖视图。图7是表示半导体装置101的中间半导体层30A的内部的状态的剖视图。
在半导体装置101中,中间半导体层30A由p型半导体构成。另外,如图7所示,中间半导体层30A以通过滞留在中间半导体层30A与第一绝缘体层20的界面附近的正电荷而在中间半导体层的第一绝缘体层20侧形成的反转层32、和通过滞留在中间半导体层30A与第二绝缘体层40的界面附近的正电荷而在中间半导体层30A的第二绝缘体层40侧形成的反转层33不会连接的厚度形成。在第二实施方式所涉及的半导体装置101中,中间半导体层30A以外的构成部分与第一实施方式所涉及的半导体装置100相同。
这里,图8是将如图7所示,在中间半导体层30A的内部形成反转层32以及33的状况下,使中间半导体层30A的厚度D以及施加给中间半导体层30A的电压变化时的在中间半导体层30A流通的电流的值曲线化后的图表。
如图7所示,越增厚中间半导体层30A的厚度D,在中间半导体层30A流通的电流的值越大。这是因为越增厚中间半导体层30A的厚度D,反转层32与反转层33的间隔越大,电流路径的宽度越广。因此,通过使中间半导体层30A的厚度D为反转层32与反转层33不会连接的厚度,从而能够通过对接触电极71施加所期望的电位,将由p型半导体构成的中间半导体层30A固定为所期望的电位。
另外,如图7所示,由于使中间半导体层30A的厚度D为150nm以上而电流值饱和。这示出了由于使中间半导体层30A的厚度D在150nm以上,而反转层32以及33所引起的电流限制作用几乎为零。即,通过使中间半导体层30A的厚度D在150nm以上,在半导体装置101的制造时产生的正电荷的影响忽略,通过对接触电极71施加所期望的电位能够将中间半导体层30A固定为所期望的电位。
[第三实施方式]
图9A是表示本发明的第三实施方式所涉及的半导体装置102的主要部分的俯视图,图9B是沿图9A中的9B-9B线的剖视图,图9C是沿图9A中的9C-9C线的剖视图,图9D是沿图9A中的9D-9D线的剖视图。
在半导体装置102中,中间半导体层30B由p型半导体构成。在中间半导体层30B设有由p型半导体构成的接触区域31P以及由n型半导体构成的接触区域31N。如图9A以及图9D所示,接触区域31P与接触区域31N相互邻接地配置。接触区域31P以及31N的表面被共同的连接电极34覆盖。即,在中间半导体层30B,导电型彼此不同的接触区域31P与接触区域31N形成为经由连接电极34电连接的所谓的对接接触(Butting Contact)结构。在连接电极34连接有接触电极71。在第三实施方式所涉及的半导体装置102中,中间半导体层30B以外的构成部分与第一实施方式所涉及的半导体装置100相同。
以下,对半导体装置102的制造方法的一个例子进行说明。通过与第一实施方式所涉及的半导体装置100的制造工序相同的工序,在Double-SOI基板的第二半导体层50形成包括晶体管51的电路元件。其后,贯通第二半导体层50(场氧化膜90)以及第二绝缘体层40形成到达中间半导体层30B的用于形成接触区域31P以及32P的两个开口部(未图示)。接下来,使用离子注入法,经由上述的开口部依次在中间半导体层30B注入用于形成n型半导体的掺杂剂以及用于形成p型半导体的掺杂剂,从而依次在中间半导体层30B形成接触区域31N以及31P。接下来,使用自对准硅化工序在接触区域31N以及31P的表面形成使它们电连接的由合金层(硅化物层)构成的连接电极34。其后,通过与第一实施方式所涉及的半导体装置100的制造工序相同的工序,在第一半导体层10形成正极12以及负极13,之后形成接触电极71、源极-漏极电极72、正极电极74、负极电极75以及背面电极14。
此外,也可以利用同一离子注入工序同时形成由n型半导体构成的接触区域31N以及负极13,并利用同一离子注入工序同时形成由p型半导体构成的接触区域31P以及正极12。另外,在本实施方式中,例示了由使用自对准硅化工序的形成的由合金层(硅化物层)构成连接接触区域31N以及31P的连接电极34的情况,但连接电极34也可以是铝等金属。
根据本实施方式所涉及的半导体装置102,如图9B所示,在由于滞留在中间半导体层30B与第一绝缘体层20的界面附近以及中间半导体层30B与第二绝缘体层40的界面附近的正电荷,形成于中间半导体层30B的反转层32和反转层33连接而中间半导体层30B的大致整体成为n型的情况下,能够通过对接触电极71施加所期望的电位,经由由n型半导体构成的接触区域31N固定中间半导体层30B的电位。另一方面,如图9C所示,在反转层32与反转层33不连接,而在反转层32与反转层33之间夹有p型半导体的情况在,能够通过对接触电极71施加所期望的电位,经由由p型半导体构成的接触区域31P固定中间半导体层30B的电位。例如,假定在半导体装置102的内部充电的正电荷的电荷量较少的情况下、在中间半导体层30B的厚度较厚的情况下、在中间半导体层30B的杂质浓度比较高的情况下,反转层32与反转层33不连接。另外,在中间半导体层30B不形成反转层的情况下,能够经由由p型半导体构成的接触区域31P固定中间半导体层30B的电位。
这样,根据本实施方式所涉及的半导体装置102,在中间半导体层30B的内部设有由p型半导体构成的接触区域31P以及由n型半导体构成的接触区域31N,所以不管形成在中间半导体层30B的内部的反转层32以及33的状态,而能够通过对接触电极71施加所期望的电位,将中间半导体层30B固定为所期望的电位。另外,根据本实施方式所涉及的半导体装置102,能够不管反转层32以及33的状态将中间半导体层30B固定为所期望的电位,所以不需要如第二实施方式所涉及的半导体装置101那样将中间半导体层30B的厚度形成为反转层32以及33不连接的厚度。
在上述的说明中,例示了由p型半导体构成中间半导体层30B的情况,但也能够利用n型半导体构成中间半导体层30B。即,在由n型半导体构成中间半导体层30B的情况下,在由于滞留在中间半导体层30B与第一绝缘体层20的界面附近以及中间半导体层30B与第二绝缘体层40的界面附近的负电荷,而形成在中间半导体层30B的反转层连接而中间半导体层30B的大致整体成为p型的情况下,能够通过对接触电极71施加所期望的电位,经由由p型半导体构成的接触区域31P固定中间半导体层30B的电位。另一方面,在反转层彼此不连接,而在上下的反转层之间夹有n型半导体的情况下,能够通过对接触电极71施加所期望的电位,经由由n型半导体构成的接触区域31N固定中间半导体层30B的电位。另外,在由n型半导体构成的中间半导体层30B不形成反转层的情况下,能够经由由n型半导体构成的接触区域31N固定中间半导体层30B的电位。这样,根据本实施方式所涉及的半导体装置102,能够不管中间半导体层30B的导电型以及厚度,而将中间半导体层30B固定为所期望的电位。
Claims (8)
1.一种半导体装置,其特征在于,包括:
n型导电型的第一半导体层,其具有第一区域以及与上述第一区域邻接的第二区域;
第一绝缘体层,其设置在上述第一半导体层上;
中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上,并且具有n型的导电型;
第二绝缘体层,其设置在上述中间半导体层上;
p型导电型的第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;
传感器,其形成于上述第一半导体层的上述第二区域;
接触电极,其与上述中间半导体层连接;以及
电路元件,其形成于上述第二半导体层。
2.一种半导体装置,其特征在于,包括:
第一半导体层,其具有第一区域以及与上述第一区域邻接的第二区域;
第一绝缘体层,其设置在上述第一半导体层上;
中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上,并且具有p型的导电型;
第二绝缘体层,其设置在上述中间半导体层上;
第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;
传感器,其形成于上述第一半导体层的上述第二区域;
接触电极,其与上述中间半导体层连接;以及
电路元件,其形成于上述第二半导体层,
上述中间半导体层以第一反转层和第二反转层不连接的厚度形成,由于滞留在上述中间半导体层与上述第一绝缘体层的界面附近的正电荷而在上述中间半导体层的上述第一绝缘体层侧形成上述第一反转层,由于滞留在上述中间半导体层与上述第二绝缘体层的界面附近的正电荷而在上述中间半导体层的上述第二绝缘体层侧形成上述第二反转层。
3.根据权利要求2所述的半导体装置,其特征在于,
上述中间半导体层的厚度为150nm以上。
4.一种半导体装置,其特征在于,包括:
第一半导体层,其具有第一区域以及与上述第一区域邻接的第二区域;
第一绝缘体层,其设置在上述第一半导体层上;
中间半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上;
第二绝缘体层,其设置在上述中间半导体层上;
第二半导体层,其设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上;
传感器,其形成于上述第一半导体层的上述第二区域;
形成于上述中间半导体层的具有p型的导电型的第一接触区域;
与上述第一接触区域电连接的具有n型的导电型的第二接触区域;
接触电极,其与上述第一接触区域以及上述第二接触区域连接;以及
电路元件,其形成于上述第二半导体层。
5.根据权利要求4所述的半导体装置,其特征在于,
还包括覆盖上述第一接触区域以及上述第二接触区域的表面的连接电极。
6.根据权利要求5所述的半导体装置,其特征在于,
上述连接电极通过包含合金层而构成。
7.根据权利要求1~6中任意一项所述的半导体装置,其特征在于,
上述传感器具有设置于上述第一半导体层的上述第一绝缘体层侧的面的p型半导体区域以及n型半导体区域、和设置于上述第一半导体层的与上述第一绝缘体层侧的面相反的一侧的面的背面电极,
电源的阳极与上述n型半导体区域以及上述背面电极连接,上述电源的阴极与上述p型半导体区域以及上述接触电极连接。
8.一种半导体装置的制造方法,其特征在于,包括:
准备包括具有第一区域以及与上述第一区域邻接的第二区域的第一半导体层、设置在上述第一半导体层上的第一绝缘体层、设置在上述第一半导体层的上述第一区域上且设置在上述第一绝缘体层上的中间半导体层、设置在上述中间半导体层上的第二绝缘体层以及设置在上述第一半导体层的上述第一区域上且设置在上述第二绝缘体层上的第二半导体层的半导体基板的工序;
在上述第二半导体层形成电路元件的工序;
在上述第一半导体层的上述第二区域形成传感器的工序;
在上述中间半导体层形成具有p型的导电型的第一接触区域以及具有n型的导电型的第二接触区域的工序;以及
形成与上述第一接触区域以及上述第二接触区域连接的接触电极的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015187014A JP6585978B2 (ja) | 2015-09-24 | 2015-09-24 | 半導体装置および半導体装置の製造方法 |
JP2015-187014 | 2015-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107026216A CN107026216A (zh) | 2017-08-08 |
CN107026216B true CN107026216B (zh) | 2020-09-22 |
Family
ID=58406827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610849513.9A Active CN107026216B (zh) | 2015-09-24 | 2016-09-23 | 半导体装置以及半导体装置的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US9704912B2 (zh) |
JP (1) | JP6585978B2 (zh) |
CN (1) | CN107026216B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6585978B2 (ja) * | 2015-09-24 | 2019-10-02 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
US10957707B2 (en) | 2019-04-23 | 2021-03-23 | International Business Machines Corporation | Vertical transistor based radiation dosimeter |
CN112310072A (zh) * | 2019-08-01 | 2021-02-02 | 广东美的白色家电技术创新中心有限公司 | 一种半导体芯片以及智能功率模块 |
CN112331673A (zh) * | 2019-08-05 | 2021-02-05 | 广东美的白色家电技术创新中心有限公司 | 一种半导体芯片以及智能功率模块 |
CN116153782A (zh) * | 2021-11-19 | 2023-05-23 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124020A (ja) * | 2007-11-16 | 2009-06-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
CN101764104A (zh) * | 2008-12-23 | 2010-06-30 | 国际商业机器公司 | 半导体结构及其制造或操作方法 |
CN102751332A (zh) * | 2012-07-20 | 2012-10-24 | 杭州士兰微电子股份有限公司 | 耗尽型功率半导体器件及其制造方法 |
JP2014135454A (ja) * | 2013-01-11 | 2014-07-24 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
CN104134703A (zh) * | 2014-08-08 | 2014-11-05 | 上海安微电子有限公司 | 一种低漏电低正向压降肖特基二极管结构及其制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272176A (ja) * | 1990-03-22 | 1991-12-03 | Fujitsu Ltd | 半導体装置と基板と基板製造方法 |
JP3488730B2 (ja) * | 1993-11-05 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JPH08222705A (ja) * | 1995-02-14 | 1996-08-30 | Hitachi Ltd | 相補型半導体装置 |
JP4282388B2 (ja) * | 2003-06-30 | 2009-06-17 | 株式会社東芝 | 半導体記憶装置 |
JP4389065B2 (ja) * | 2003-08-29 | 2009-12-24 | 財団法人生産技術研究奨励会 | Soi−mosfet |
TWI328283B (en) * | 2008-05-16 | 2010-08-01 | Au Optronics Corp | Manufacturing method of thin film transistor array substrate and liquid crystal display panel |
JP5721147B2 (ja) * | 2010-03-09 | 2015-05-20 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 半導体装置及び半導体装置の製造方法 |
US8405036B2 (en) * | 2010-08-24 | 2013-03-26 | Carestream Health, Inc. | Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same |
US9496255B2 (en) * | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
JP6271841B2 (ja) * | 2013-02-13 | 2018-01-31 | ラピスセミコンダクタ株式会社 | 半導体装置、半導体装置の製造方法および半導体装置を搭載したシステム |
US9461080B2 (en) * | 2013-08-02 | 2016-10-04 | Sharp Kabushiki Kaisha | Semiconductor device for radiation detection |
US9362444B1 (en) * | 2015-03-18 | 2016-06-07 | International Business Machines Corporation | Optoelectronics and CMOS integration on GOI substrate |
US9356163B1 (en) * | 2015-06-16 | 2016-05-31 | International Business Machines Corporation | Structure and method of integrating waveguides, photodetectors and logic devices |
JP6585978B2 (ja) * | 2015-09-24 | 2019-10-02 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
-
2015
- 2015-09-24 JP JP2015187014A patent/JP6585978B2/ja active Active
-
2016
- 2016-09-22 US US15/273,139 patent/US9704912B2/en active Active
- 2016-09-23 CN CN201610849513.9A patent/CN107026216B/zh active Active
-
2017
- 2017-06-08 US US15/616,979 patent/US9985073B2/en active Active
-
2018
- 2018-04-25 US US15/961,919 patent/US10312284B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124020A (ja) * | 2007-11-16 | 2009-06-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
CN101764104A (zh) * | 2008-12-23 | 2010-06-30 | 国际商业机器公司 | 半导体结构及其制造或操作方法 |
CN102751332A (zh) * | 2012-07-20 | 2012-10-24 | 杭州士兰微电子股份有限公司 | 耗尽型功率半导体器件及其制造方法 |
JP2014135454A (ja) * | 2013-01-11 | 2014-07-24 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
CN104134703A (zh) * | 2014-08-08 | 2014-11-05 | 上海安微电子有限公司 | 一种低漏电低正向压降肖特基二极管结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6585978B2 (ja) | 2019-10-02 |
US9985073B2 (en) | 2018-05-29 |
US20180240841A1 (en) | 2018-08-23 |
US20170092685A1 (en) | 2017-03-30 |
US9704912B2 (en) | 2017-07-11 |
US20170271396A1 (en) | 2017-09-21 |
JP2017063098A (ja) | 2017-03-30 |
US10312284B2 (en) | 2019-06-04 |
CN107026216A (zh) | 2017-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107026216B (zh) | 半导体装置以及半导体装置的制造方法 | |
KR102210449B1 (ko) | 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터 | |
KR100780967B1 (ko) | 고전압용 쇼트키 다이오드 구조체 | |
CN107425057B (zh) | 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法 | |
CN107452738B (zh) | 包括伪栅极结构的集成电路及其形成方法 | |
CN113196500B (zh) | 半导体装置及其制造方法 | |
US20150155350A1 (en) | Resurf High Voltage Diode | |
US10658418B2 (en) | Semiconductor device and method of manufacturing thereof | |
US20070212842A1 (en) | Manufacturing method of high-voltage MOS transistor | |
JP6202515B2 (ja) | 半導体装置の製造方法 | |
US20190221643A1 (en) | Semiconductor device formed on a soi substrate | |
JP2011108773A (ja) | 半導体装置 | |
US8476619B2 (en) | Semiconductor device and method for fabricating the same | |
JP6463407B2 (ja) | 半導体装置 | |
US20200111906A1 (en) | High voltage device and manufacturing method thereof | |
JP2010206096A (ja) | 半導体装置及びその製造方法 | |
US20120056273A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6243748B2 (ja) | 半導体素子及びその製造方法 | |
JP5926576B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20230178648A1 (en) | Nmos half-bridge power device and manufacturing method thereof | |
US20230253494A1 (en) | High voltage device and manufacturing method thereof | |
US8008664B2 (en) | Component comprising a thin-film transistor and CMOS-transistors and methods for production | |
JP2018206934A (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
US20180358432A1 (en) | High-side power device and manufacturing method thereof | |
CN116666450A (zh) | 高压元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |