CN107015406A - 阵列基板及其制造方法、显示面板 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法、显示面板，属于显示领域。所述阵列基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，横轴与栅线的延伸方向呈预设夹角；第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号。本发明保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。本发明用于显示图像。

Description

阵列基板及其制造方法、显示面板

技术领域

本发明涉及显示领域，特别涉及一种阵列基板及其制造方法、显示面板。

背景技术

适用于边缘切换(英文：Fringe Field Switching；缩写：FFS)显示模式的阵列基板具有高穿透率、宽视角和可触控等优点，其被广泛应用在显示产品中。

针对显示面板在FFS显示模式中会出现大视角的色偏问题，人们提出了双畴的像素设计，其俯视示意图请参考图1，该像素电极01包括设置在像素电极01中轴线(图中虚线)两侧的两个部分(即双畴的像素设计，英文：1P2D)，且该两部分像素电极包括多个镂空区域，该两部分像素电极由同一个薄膜晶体管02(英文：Thin Film Transistor；缩写：TFT)供电。

但是，在该显示模式中，中轴线附近的液晶分子受到的两部分像素电极的偏转力方向相反且大小几乎相同，在两者的共同作用下，液晶分子会出现偏转异常甚至不偏转的情况，导致阵列基板在该位置处的透过率降低。

发明内容

为了解决相关技术中中轴线附近的液晶分子偏转异常甚至不偏转时，导致阵列基板在该位置处的透过率降低的问题，本发明实施例提供了一种阵列基板及其制造方法、显示面板。所述技术方案如下：

第一方面，提供了一种阵列基板，所述阵列基板包括：

多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；

每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向呈预设夹角；

所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。

可选地，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段相同。

可选地，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段不同。

可选地，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；

或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。

可选地，所述第一像素电极和所述第二像素电极对称分布在所述横轴两侧。

可选地，所述第一像素电极上设置有多个平行排布条状镂空区域；

所述第二像素电极上设置有多个平行排布条状镂空区域；

所述第一像素电极上的任一条状镂空区域与所述第二像素电极上的任一条状镂空区域不平行且均与所述横轴存在夹角。

可选地，所述第一薄膜晶体管为N型晶体管，所述第二薄膜晶体管为P型晶体管。

第二方面，提供了一种阵列基板的制造方法，所述方法包括：

在衬底基板上形成栅线、数据线、有源层及源漏极，从而形成第一薄膜晶体管和第二薄膜晶体管；

所述有源层包括第一有源层和第二有源层，所述第一有源层为所述第一薄膜晶体管的有源层，第二有源层为所述第二薄膜晶体管的有源层；

所述栅线和所述数据线交叉围成多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向平行；

所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。

可选地，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；

或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。

第三方面，提供了一种显示面板，包括第一方面任一所述的阵列基板。

本发明实施例提供的技术方案带来的有益效果是：

本发明实施例提供的阵列基板及其制造方法、显示面板，通过设置阵列基板上的每个像素单元包括相互绝缘的第一像素电极和第二像素电极，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，进而使横轴附近的液晶分子不会同时受到大小相同且方向相反的偏转力，保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中像素电极的俯视示意图；

图2是本发明实施例提供的一种阵列基板的俯视示意图；

图3-1是本发明实施例提供的一种栅线上加载的栅极驱动信号在一个周期内的波形图；

图3-2是本发明实施例提供的另一种栅线上加载的栅极驱动信号在一个周期内的波形图；

图4是本发明实施例提供的一种第一像素电极靠近横轴附近的电极部分和第二像素电极靠近横轴附近的电极部分形成的电场的电场线示意图；

图5是本发明实施例提供的一种像素单元被分为四个区域的示意图；

图6的本发明实施例提供的另一种像素单元被分为四个区域的示意图；

图7是本发明实施例提供的一种阵列基板的制造方法的流程图；

图8是由本发明实施例提供的一种阵列基板的制造方法制造成的阵列基板的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图2是本发明实施例提供的一种阵列基板的俯视示意图，如图2(为便于观看，仅画出栅线、数据线和像素单元)所示，该阵列基板10可以包括：

多条栅线101、多条数据线102、及由栅线101和数据线102交叉围成的多个像素单元103，多个像素单元呈阵列排布。

每个像素单元103可以包括：相互绝缘的第一像素电极1032和第二像素电极1033，第一像素电极1032和第二像素电极1033位于像素单元103的横轴1031两侧，以及与第一像素电极1032连接的第一薄膜晶体管1034，与第二像素电极1033连接的第二薄膜晶体管1035，横轴1031与栅线101的延伸方向呈预设夹角，该预设夹角Θ的区间范围可以为{Θ|0≤Θ≤10°}，可选地，该夹角可以为0°，也即是横轴1031与栅线101的延伸方向平行。

第一薄膜晶体管1034和第二薄膜晶体管1035能够分别为第一像素电极1032和第二像素电极1033加载不同极性的电压信号。

综上所述，本发明实施例提供的阵列基板，通过设置阵列基板上的每个像素单元包括相互绝缘的第一像素电极和第二像素电极，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，进而使横轴附近的液晶分子不会同时受到大小相同且方向相反的偏转力，保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。

其中，为了保证第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，第一薄膜晶体管的栅极和第二薄膜晶体管的栅极可以与相邻的两条栅线分别连接，且第一薄膜晶体管的源极和第二薄膜晶体管的源极可以与同一条数据线连接，或者，与不同的数据线连接。并且，为了进一步增强液晶分子的偏转能力，像素单元中包括的第一像素电极和第二像素电极可以对称分布在横轴的两侧。

可选地，在不用的使用场景下，该相邻的两条栅线上可以加载不同的栅极驱动信号或者相同的栅极驱动信号，使得第一薄膜晶体管的栅极和第二薄膜晶体管的栅极上加载有不同或相同的栅极驱动信号，其中，可以假设第一薄膜晶体管的栅极上加载的驱动信号为第一栅极驱动信号，第二薄膜晶体管的栅极上加载的驱动信号为第二栅极驱动信号。

当相邻的两条栅线上加载有相同的栅极驱动信号时，加载的栅极驱动信号(第一栅极驱动信号和第二栅极驱动信号的统称)可以为周期性的方波信号，该周期性的方波信号可以包括正电压信号和负电压信号，第一栅极驱动信号和第二栅极驱动信号可以使第一薄膜晶体管与第二薄膜晶体管的导通时段不同，具体地，该导通时段不同可以体现为两者的导通时间不重叠。示例地，栅线上加载的第一栅极驱动信号和第二栅极驱动信号在一个周期内的波形图请参考图3-1，其中，虚线框A中的波形图为第一栅极驱动信号的波形图，虚线框B中的波形图为第二栅极驱动信号的波形图。

相应地，第一薄膜晶体管的源极和第二薄膜晶体管的源极可以与同一条数据线连接，该数据线上加载的源极信号与栅极驱动信号形成的电位差也可以表现为周期性，且电位差为正时，第一薄膜晶体管导通，电位差为负时，第二薄膜晶体管导通，进而实现像素单元内第一像素电极和第二像素电极的分时控制。示例地，该数据线上加载的源极信号可以为固定电位，例如：加载的源极信号可以为0伏(英文：Voltage；缩写：V)的信号，当栅极驱动信号为周期性信号，且每个周期内半个周期为5V的正电压信号，半个周期为-5V的负电压信号时，栅极驱动信号与源极信号形成的电位差也表现为周期性，其为半个周期为5V的正电压信号和半个周期为-5V的负电压信号，在电位差为5V(正)时，第一薄膜晶体管导通，在电位差为-5V(负)时，第二薄膜晶体管导通。这样，第一像素电极与第二像素电极的通电时间不重叠，使横轴附近的液晶分子不会同时受到第一像素电极和第二像素电极的偏转作用，保证了液晶分子能够正常偏转，相对地提高了阵列基板的透过率。

并且，由于第一像素电极与第二像素电极的通电时间不重叠，使得本发明实施例中的栅极驱动信号的周期变为相关技术中的栅极驱动信号的周期的一半，也即是，在相关技术的栅极驱动信号的一个周期内，本发明实施例提供的像素电极的正电压和负电压的切换次数比相关技术中多一次，使得在显示同一帧图像的过程中，电压切换前后的图像灰度能够互相补偿，使人眼不易感知因电压变化导致的图像的灰度变化，进而降低了对显示的图像产生的影响，即减小了显示画面闪烁(英文：flicker)的程度。

当相邻的两条栅线上加载有不同的栅极驱动信号时，第一栅极驱动信号和第二栅极驱动信号也可以均为周期性的方波信号，该周期性的方波信号可以包括正电压信号和负电压信号，该两条栅线上加载的栅极驱动信号可以使第一薄膜晶体管与第二薄膜晶体管的导通时段相同，示例地，栅线上加载的第一栅极驱动信号和第二栅极驱动信号在一个周期内的波形图参考图3-2，其中，虚线框C中的波形图为第一栅极驱动信号的波形图，虚线框D中的波形图为第二栅极驱动信号的波形图。

相应地，第一薄膜晶体管的源极和第二薄膜晶体管的源极可以与不同的数据线连接，其中，第一薄膜晶体管的源极与第一数据线连接，第二薄膜晶体管的源极与第二数据线连接，该第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，该第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，该第一电位差与该第二电位差极性相反。可选地，第一电位差与第二电位差的数值可以相同。示例地，当栅极驱动信号为周期性信号，且每个周期内半个周期为5V的正电压信号，半个周期为-5V的负电压信号时，第一数据线和第二数据线上加载固定电位的信号，例如：第一数据线上可以加载-10V的源极信号，第二数据线上可以加载10V的源极信号，-10V的源极信号与5V的栅极驱动信号之间形成的第一电位差为5V-(-10V)＝15V，10V的源极信号与-5V的栅极驱动信号之间形成的第二电位差为-5V-10V＝-15V，该第一电位差与该第二电位差极性相反，使得第一像素电极和第二像素电极上加载有不同极性的电压，进而第一像素电极靠近横轴附近的电极部分和第二像素电极靠近横轴附近的电极部分与公共电极之间的电场作用相互抵消，使得第一像素电极靠近横轴附近的电极部分和第二像素电极靠近横轴附近的电极部分形成类似于横向电场效应(英文：In Plane Switch；缩写：IPS)显示模式下的电场作用，其电场线示意图请参考图4，在该电场作用下，横轴附近的液晶分子(图中虚线框内的液晶分子)可以按照IPS显示模式下的液晶分子的偏转方式进行偏转，即保证了其在电场作用下的正常偏转，相对于相关技术，有效地提高了阵列基板的透过率。

并且，这样保证了在同一时刻像素单元内既有正电压驱动(第一像素电极通电)，又有负电压驱动(第二像素电极通电)，相对于相关技术中，在栅极驱动信号的一个信号周期内像素电极内仅有正电压驱动或负电压驱动的显示方式(相关技术中，两个相邻的信号周期中，一个周期为正电压驱动，另一个周期为负电压驱动)，显示的图像的灰度能够互相补偿，使人眼不易感知图像的灰度变化，进而减小了显示画面闪烁的程度。

可选地，第一薄膜晶体管可以为N型晶体管，第二薄膜晶体管可以为P型晶体管，例如，该N型晶体管可以为N沟道场效应晶体管，该P型晶体管可以为P沟道场效应晶体管。

进一步地，由于像素单元包括相互绝缘的第一像素电极和第二像素电极，两者之间形成了缝隙，使得像素电极与公共电极的重叠面积减小，进而减小了两者之间的存储电容(英文：Cst)，使得每个像素电极对应的薄膜晶体管的大小也可以相应地减小，因此，虽然本发明实施例提供的阵列基板上增加了薄膜晶体管，其对阵列基板的开口率造成的影响也非常小。尤其地，当N沟道场效应晶体管的源极和P沟道场效应晶体管的源极与同一条数据线连接时，由于第一像素电极和第二像素电极的通电时间不重叠，同一时间段内像素电极和公共电极之间的重叠面积进一步地减小，存储电容也进一步地减小，薄膜晶体管的增加对阵列基板的开口率造成的影响也进一步地减小。

可选地，第一像素电极上可以设置有多个平行排布的条状镂空区域，第二像素电极上也可以设置有多个平行排布的条状镂空区域，并且，第一像素电极上的任一条状镂空区域与第二像素电极上的任一条状镂空区域不平行且均与横轴存在夹角。可选地，第一像素电极上的镂空区域与横轴的夹角的大小，第二像素电极上的镂空区域与横轴的夹角的大小可以相同，示例地，该夹角可以为7度或8度。

需要说明的是，本发明实施例提供的像素单元中的第一像素电极和第二像素电极的个数可以为一个或多个，其中，第一像素电极和第二像素电极上加载有不同极性的电压信号。并且，多个像素单元中的每个第一像素电极可以分别与一个第一薄膜晶体管连接，多个像素单元中的每个第二像素电极可以分别与一个第二薄膜晶体管连接，且多个第一薄膜晶体管的栅极和多个第二薄膜晶体管的栅极上可以加载有相同或者不同的栅极驱动信号，多个第一薄膜晶体管的源极和多个第二薄膜晶体管的源极也可以加载有相同或者不同的源极信号，以保证第一像素电极和第二像素电极上能够被加载有不同极性的电压信号，示例地，当像素单元中的第一像素电极和第二像素电极的个数均为两个时，即像素单元被分为了四个区域，该像素单元的结构示意图请参考图5或图6，其加载信号的方式请参考像素单元中包括一个第一像素电极和一个第二像素电极的情况，此处不再赘述。

综上所述，本发明实施例提供的阵列基板，通过设置阵列基板上的每个像素单元包括相互绝缘的第一像素电极和第二像素电极，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，进而使横轴附近的液晶分子不会同时受到大小相同且方向相反的偏转力，保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。

本发明实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法可以应用于制造本发明实施例提供的阵列基板。该阵列基板的制造方法可以包括：

在衬底基板上形成栅线、数据线、有源层及源漏极，从而形成第一薄膜晶体管和第二薄膜晶体管。

有源层包括第一有源层和第二有源层，第一有源层为第一薄膜晶体管的有源层，第二有源层为第二薄膜晶体管的有源层。

栅线和数据线交叉围成多个像素单元，多个像素单元呈阵列排布，每个像素单元包括：相互绝缘的第一像素电极和第二像素电极，第一像素电极和第二像素电极位于像素单元的横轴两侧，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，横轴与栅线的延伸方向平行。

第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号。

综上所述，本发明实施例提供的阵列基板的制造方法，通过在阵列基板上形成每个像素单元包括相互绝缘的第一像素电极和第二像素电极，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，进而使横轴附近的液晶分子不会同时受到大小相同且方向相反的偏转力，保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。

图7是本发明实施例提供的一种阵列基板的制造方法，如图7所示，该阵列基板的制造方法可以包括：

步骤701、提供衬底基板。

衬底基板可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定硬度的导光且非金属材料制成的基板。

步骤702、在衬底基板上形成栅极图形。

其中，栅极图形包括栅极和栅线。

可选地，栅极图形可以采用金属材料形成，比如，栅极图形采用金属钼(英文：Mo)、金属铜(英文：Cu)、金属铝(英文：Al)及其合金材料制造而成，栅极图形的厚度的取值范围可以根据实际需要设置，本发明实施例对此不作限定。

示例地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板上沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对金属材质层进行处理得到栅极图形。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤703、在形成有栅极图形的衬底基板上形成栅绝缘层。

可选地，栅绝缘层可以采用二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料形成，且栅绝缘层的厚度可以根据实际需要设置，本发明实施例对此不做限定。

示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极图形的衬底基板上沉积一层具有一定厚度的二氧化硅，得到二氧化硅材质层，并进行烘烤处理形成栅绝缘层。

需要说明的是，实际应用中，当栅绝缘层包括图形时，还可以通过一次构图工艺对二氧化硅材质层进行处理得到栅绝缘层，本发明实施例在此不再赘述。

步骤704、在形成有栅绝缘层的衬底基板上形成有源层。

可选地，在形成有栅绝缘层的衬底基板上形成有源层，该有源层可以为非晶硅薄膜层，也可以为多晶硅薄膜层，本发明实施例对其不做限定。

示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层的衬底基板上沉积一层具有一定厚度的非晶硅薄膜层，即为有源层。实际应用中，还可以通过一次构图工艺对该有源层进行处理，得到具有一定图形的有源层。

步骤705、在形成有有源层的衬底基板上形成源漏极图形。

该源漏极图形包括：源极、漏极和数据线。

可选地，源漏极膜层可以由金属Mo、金属Cu、金属Al及其合金材料制成，且其厚度可以根据实际需要设置，本发明实施例对此不做限定。

示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有有源层的衬底基板上沉积源漏极膜层，该然后对该源漏极膜层通过一次构图工艺形成源漏极图形。

步骤706、在形成有源漏极图形的衬底基板上形成钝化层。

可选地，钝化层可以采用二氧化硅材料或者氮化硅材料制造而成。可以采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏极图形的衬底基板上形成钝化层。

步骤707、在形成有钝化层的衬底基板上形成像素电极。

可选地，像素电极可以采用氧化铟锡(英文：Indium tin oxide；简称：ITO)材料或者氧化铟锌(英文：Indium zinc oxide；简称：IZO)材料制造而成。

示例地，采用磁控溅射、热蒸发或者PECVD等方法在形成有钝化层的衬底基板上沉积一层具有一定厚度的ITO材料，得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到像素电极。

本发明实施例提供的阵列基板的制造方法制造成的阵列基板的结构示意图请参考图8(未示出公共电极)，其中，衬底基板104上依次层叠设置有栅极图形101、栅绝缘层105、有源层106、源漏极图形102(包括源极1021和漏极1022)、钝化层107和像素电极103。

可选地，在该形成的阵列基板上，多条栅线和多条数据线可以交叉围成的多个像素单元，该多个像素单元呈阵列排布，其中，每个像素单元可以包括：相互绝缘的第一像素电极和第二像素电极，该第一像素电极和第二像素电极位于像素单元的横轴两侧，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，横轴与栅线的延伸方向平行，该第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号。

在每个像素单元中，第一薄膜晶体管的栅极和第二薄膜晶体管的栅极可以与相邻的两条栅线分别连接，第一薄膜晶体管的源极和第二薄膜晶体管的源极与同一条数据线连接。或者，第一薄膜晶体管的源极与第一数据线连接，第二薄膜晶体管的源极与第二数据线连接，第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，第一电位差与第二电位差极性相反，第一栅极驱动信号为第一薄膜晶体管的栅极上加载的驱动信号，第二栅极驱动信号为第二薄膜晶体管的栅极上加载的驱动信号。并且，第一像素电极和第二像素电极可以对称分布在横轴两侧。

可选地，第一薄膜晶体管可以为N型晶体管，第二薄膜晶体管可以为P型晶体管。例如，N型晶体管可以为N沟道场效应晶体管，P型晶体管可以为P沟道场效应晶体管。

并且，第一像素电极上还可以设置有多个平行排布条状镂空区域，第二像素电极上也可以设置有多个平行排布条状镂空区域，第一像素电极上的任一条状镂空区域与第二像素电极上的任一条状镂空区域不平行且均与横轴存在夹角。

需要说明的是，在形成钝化层之前，还可以在形成有源漏极图形的衬底基板上形成公共电极，该公共电极与像素电极形成了时液晶分子偏转的电场。

还需要说明的是，本发明实施例提供的阵列基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。

综上所述，本发明实施例提供的阵列基板的制造方法，通过在阵列基板上形成每个像素单元包括相互绝缘的第一像素电极和第二像素电极，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，进而使横轴附近的液晶分子不会同时受到大小相同且方向相反的偏转力，保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。

本发明实施例还提供了一种显示面板，其包括本发明实施例提供的任一阵列基板。显示面板可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件的显示面板。

需要说明的是，显示面板可以包括：液晶层，液晶层中的液晶分子以预设倾角的形式排布在液晶层中，该液晶分子的预设倾角可以与像素单元中的横轴存在一定的夹角，以保证第一像素电极和第二像素电极在通电时液晶分子能够正常偏转。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：

多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；

每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向呈预设夹角；

所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。

2.根据权利要求1所述的阵列基板，其特征在于，

所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段相同。

3.根据权利要求1所述的阵列基板，其特征在于，

所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段不同。

4.根据权利要求2或3所述的阵列基板，其特征在于，

所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；

或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。

5.根据权利要求1所述的阵列基板，其特征在于，

所述第一像素电极和所述第二像素电极对称分布在所述横轴两侧。

6.根据权利要求5所述的阵列基板，其特征在于，

所述第一像素电极上设置有多个平行排布条状镂空区域；

所述第二像素电极上设置有多个平行排布条状镂空区域；

所述第一像素电极上的任一条状镂空区域与所述第二像素电极上的任一条状镂空区域不平行且均与所述横轴存在夹角。

7.根据权利要求6所述的阵列基板，其特征在于，

所述第一薄膜晶体管为N型晶体管，所述第二薄膜晶体管为P型晶体管。

8.一种阵列基板的制造方法，其特征在于，所述方法包括：

在衬底基板上形成栅线、数据线、有源层及源漏极，从而形成第一薄膜晶体管和第二薄膜晶体管；

所述有源层包括第一有源层和第二有源层，所述第一有源层为所述第一薄膜晶体管的有源层，第二有源层为所述第二薄膜晶体管的有源层；

所述栅线和所述数据线交叉围成多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向平行；

所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。

9.根据权利要求8所述的制造方法，其特征在于，

所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；

或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。

10.一种显示面板，其特征在于，包括权利要求1至7任一所述的阵列基板。