CN107004706A - 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法 - Google Patents

具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法 Download PDF

Info

Publication number
CN107004706A
CN107004706A CN201480083474.5A CN201480083474A CN107004706A CN 107004706 A CN107004706 A CN 107004706A CN 201480083474 A CN201480083474 A CN 201480083474A CN 107004706 A CN107004706 A CN 107004706A
Authority
CN
China
Prior art keywords
iii
nitride
group
semiconductor substrate
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480083474.5A
Other languages
English (en)
Other versions
CN107004706B (zh
Inventor
S·达斯古普塔
H·W·田
M·拉多萨夫列维奇
S·K·加德纳
S·H·宋
R·S·周
R·皮拉里塞泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004706A publication Critical patent/CN107004706A/zh
Application granted granted Critical
Publication of CN107004706B publication Critical patent/CN107004706B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本公开内容的实施例涉及集成电路(IC)管芯。在实施例中，IC管芯可以包括半导体基板和设置在半导体基板之上的缓冲层。缓冲层可以具有形成在其中的多个开口。在实施例中，管芯还可以包括多个Ⅲ族氮化物结构。多个Ⅲ族氮化物结构中的个体Ⅲ族氮化物结构可以包括设置在多个开口中的相应的开口中的下部和设置在相应的开口之上的上部。在实施例中，上部可以包括在缓冲层的表面之上从相应的开口的侧壁径向延伸以形成围绕相应的开口的外围的基底。可以描述和/或要求保护其它实施例。

Description

具有缺陷减少的Ⅲ族氮化物结构的集成电路管芯以及与其相 关联的方法
技术领域
本公开内容的实施例总体上涉及集成电路领域，并且更具体来说，涉及与具有Ⅲ族氮化物结构的集成电路管芯相关联的装置和方法。
背景技术
包括Ⅲ族氮化物材料的晶体管可以用于高电压或高频应用，并且因此，可以是用于例如片上系统(SoC)应用(如功率管理集成电路(IC))、射频(RF)功率放大器、或发光二极管(LED)应用的有希望的候选物。然而，Ⅲ族氮化物材料与特定类型的半导体基板材料(例如，硅(Si))的共同集成可能是有挑战性的。这是由于Ⅲ族氮化物材料的晶体结构与特定类型的半导体基板材料之间潜在的大的晶格失配而产生的，该大的晶格失配可能导致高缺陷密度。另外，特定类型的基板材料与Ⅲ族氮化物材料之间的热膨胀系数的失配可能导致Ⅲ族氮化物材料上的表面断裂。
本文中所提供的背景技术描述是出于总体上呈现公开内容的上下文的目的。除非在本文中另行指出，否则在本章节中描述的材料不是本申请中权利要求的现有技术，并且不会通过包括在本章节中而被纳入现有技术中。
附图说明
通过以下具体实施方式结合附图，将容易理解实施例。为了有助于该描述，类似的附图标记标识类似的结构元件。在附图的图中，通过示例的方式而不是通过限制的方式示出了实施例。除非另行明确指出，否则这些附图不是按比例的。
图1示意性地示出了根据本公开内容的各个实施例的包括IC管芯的示例性集成电路(IC)组件的截面侧视图，该IC管芯具有形成在其上的三维Ⅲ族氮化物结构。
图2是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的说明性流程图。
图3描绘了根据本公开内容的各个实施例的在图2的IC管芯制造工艺中的选定操作的说明性截面视图。
图4-6描绘了根据本公开内容的各个实施例的IC管芯的各个构造。
图7-10描绘了根据本公开内容的具有设置在其上的Ⅲ族氮化物结构的被配置为发光二极管(LED)的IC管芯的各个构造。
图11示意性地示出了根据本公开内容的各个实施例的利用Ⅲ族氮化物结构的显示器构造。
图12示意性地示出了根据本公开内容的各个实施例的包括IC管芯的示例性集成电路(IC)组件的截面侧视图，该IC管芯具有形成在其上的缺陷密度减小的Ⅲ族氮化物。
图13示意性地示出了根据本公开内容的各个实施例的包括集成电路管芯的计算设备。
具体实施方式
本公开内容的实施例描述了集成电路(IC)管芯构造，该集成电路(IC)管芯构造具有设置在其上的缺陷减少的Ⅲ族氮化物。在以下描述中，将使用本领域技术人员常用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域的技术人员将显而易见的是，可以在只有所述方面中的一些方面的情况下实践本公开内容的实施例。出于解释的目的，阐述了具体数字、材料和构造，以便于提供对说明性实施方式的透彻理解。然而，对于本领域的技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开内容的实施例。在其它实例中，公知的特征被省略或简化，以免使说明性实施方式难以理解。
在以下具体实施方式中，参考形成了本说明书的一部分的附图，在附图中，类似的附图标记始终标识类似的部分，并且其中，通过例示的方式示出了可以实践本公开内容的主题的实施例。要理解的是可以利用其它实施例，并且可以做出结构或逻辑改变而不脱离本公开内容的范围。因此，不应以限制性意义理解以下具体实施方式，并且实施例的范围由所附权利要求及其等同物来限定。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。本说明书可以使用基于视角的描述，例如顶部/底部、中/外、之上/之下等。这种描述仅仅用于便于讨论并且并不旨在将本文中所述的实施例的应用限制为任何特定的取向。
本说明书可以使用短语“在实施例中”，其可以指一个或多个相同或不同的实施例。此外，如参考本公开内容的实施例所使用的，术语“包括”、“包含”、“具有”等是同义的。
可以在本文中使用术语“与……耦合”连同其派生词。“耦合”可以表示以下中的一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以表示两个或更多个元件相互间接接触，但还仍然相互协作或交互，并且可以表示一个或多个其它元件耦合或连接在被认为是相互耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。
在各个实施例中，短语“第一特征形成、沉积、或以其它方式设置在第二特征上”可以表示第一特征形成、沉积、或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，具有在第一特征与第二特征之间的一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代以下项、是以下项的一部分、或包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享的、专用的、或组)、和/或执行一个或多个软件或固件程序的存储器(共享的、专用的、或组)、组合逻辑电路、和/或提供所述功能的其它适合的部件。
图1示意性地示出了示例性集成电路(IC)组件100的截面侧视图。在实施例中，如可以看到的，IC组件100可以包括与封装基板116电耦合和/或物理耦合的一个或多个管芯(例如，管芯106)。如可以看到的，封装基板116可以进一步与电路板124电耦合。
在实施例中，管芯106可以包括半导体基板126。半导体基板126可以包括任何适合的半导体材料，例如硅(Si)。管芯106还可以包括设置在半导体基板126之上的缓冲层128。在实施例中，缓冲层128可以具有多个开口(例如，开口130)，所述多个开口可以被形成为穿过缓冲层128到半导体基板126的表面。管芯106还可以包括多个Ⅲ族氮化物结构。如本文中所使用的，Ⅲ族可以指的是化学文摘服务(CAS)团体的ⅢA族中的元素，其包括硼(B)、铝(Al)、镓(Ga)、铟(In)、钛(Ti)。这些Ⅲ族氮化物结构可以包括设置在多个开口中的相应的开口中的下部(例如，下部132)。Ⅲ族氮化物结构还可以包括设置在相应的开口之上的上部(例如，上部134)。在这样的实施例中，上部可以包括从相应的开口的侧壁径向延伸的基底(例如，基底136)。这种基底可以形成在缓冲层128的表面之上以形成围绕相应的开口的外围。Ⅲ族氮化物结构可以包括例如：氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)。
在实施例中，Ⅲ族氮化物结构的上部可以在受控条件下形成以实现例如截锥金字塔形状(例如，由上部134描绘并参考图4进一步讨论的形状)、金字塔形状(例如，图5中所描绘的形状)、或立方体形状(例如，图6中所描绘的形状)。以下参考图2和图3讨论了Ⅲ族氮化物结构的形成和可以用于实现各种形状的各种条件。
在一些实施例中，Ⅲ族氮化物结构可以例如经由金属有机化学气相沉积(MOCVD)工艺、分子束外延(MBE)工艺或混合气相外延(HVPE)工艺从多个开口中的每一个生长。在下文中可以参考MOCVD,然而将认识到的是,除非上下文另行明确指出,否则这仅是为了说明并且在任何这些事件中可以利用MBE或HVPE来代替MOCVD。这种生长可能产生源自于开口的缺陷(例如，缺陷138)。这些缺陷可以包括Ⅲ族氮化物结构的由半导体基板126的半导体材料的晶体结构与多个Ⅲ族氮化物结构的Ⅲ族氮化物材料的晶体结构之间的晶格失配所引起的穿透位错。
如可以看到的，在所描绘的截锥金字塔实施例中，个体Ⅲ族氮化物结构的缺陷的滑动平面可以从半导体基板126的表面垂直延伸，并且在至少一个Ⅲ族氮化物结构的相应的面(例如面140，在此处缺陷138终止)处终止。由于这些滑动平面，从开口垂直延伸的缺陷可以弯曲以沿着相应的滑动平面与至少一个Ⅲ族氮化物结构的每个面相交。这产生了双向缺陷弯曲效应，这将在以下参考图4和图5进行进一步讨论。该双向缺陷弯曲效应可以产生朝向Ⅲ族氮化物结构的上部的顶部的区域(例如，区域142)，Ⅲ族氮化物结构的上部在与Ⅲ族氮化物结构的下部相比时具有减小的缺陷密度。另外，通过将与半导体基板126界面连接的Ⅲ族氮化物材料的量减小到设置在开口中的Ⅲ族氮化物材料的量，可以减小或消除可能由Ⅲ族氮化物材料与半导体基板材料之间的热膨胀系数的差异产生的表面缺陷。
在实施例中，管芯106可以是片上系统(SoC)。在这样的实施例中，Ⅲ族氮化物结构可以用作晶体管的部分，例如参考图12针对SoC的功率管理集成电路进一步详细讨论的，或者Ⅲ族氮化物结构可以是例如在移动电话中所用的SoC的射频(RF)功率放大器的部分。在其它实施例中，Ⅲ族氮化物结构可以用作发光二极管(LED)的部分，例如在图7-11中所描绘的。
可以根据各种适合的构造(包括如所描绘的倒装芯片构造或其它构造，例如被嵌入在封装基板116中或被配置成引线接合布置)，将管芯106附接到封装基板116。在倒装芯片构造中，管芯106可以经由管芯互连结构108(例如凸块、柱体、或者也可以将管芯106与封装基板116电耦合的其它适合的结构)而附接到封装基板116的表面。
管芯106可以代表由半导体材料制成的分立芯片，并且在一些实施例中可以是以下项、包括以下项、或是以下项的部分：处理器、存储器、或ASIC。在一些实施例中，诸如模制化合物或底部填充材料(未示出)的电绝缘材料可以部分地包封管芯106和/或互连结构108的一部分。管芯互连结构108可以被配置为在管芯106与封装基板116之间传送电信号。
封装基板116可以包括被配置为将电信号传送到管芯106或者从管芯106传送电信号的电布线特征。电布线特征可以包括例如设置在封装基板116的一个或多个表面上的迹线和/或诸如沟槽、过孔或传送电信号通过封装基板116的其它互连结构的内部布线特征。例如，在一些实施例中，封装基板116可以包括被配置为容纳管芯互连结构108并且在管芯106与封装基板116之间传送电信号的电布线特征(例如管芯接合焊盘110)。在一些实施例中，封装基板116是具有核和/或内建层的基于环氧树脂的层压基板，例如Ajinomoto内建膜(ABF)基板。
电路板124可以是由诸如环氧树脂层压板之类的电绝缘材料组成的印刷电路板(PCB)。例如，电路板124可以包括由诸如以下材料等材料组成的电绝缘层：聚四氟乙烯；酚醛棉纸材料，例如阻燃剂4(FR-4)、FR-1、棉纸和环氧树脂材料，例如CEM-1或CEM-3；或使用环氧树脂预浸材料被层压在一起的玻璃织物材料。可以穿过电绝缘层形成例如过孔的结构(未示出)以将管芯106的电信号传送通过电路板124。在其它实施例中，电路板124可以由其它适合的材料组成。在一些实施例中，电路板124是母板(例如，图13的母板1302)。
诸如焊料球120或者格栅阵列(LGA)结构的封装级互连件可以耦合到封装基板116上的一个或多个着陆部(在下文中为“着陆部118”)以及电路板124上的一个或多个焊盘122以形成相对应的焊接接头，该焊接接头被配置为进一步在封装基板116与电路板124之间传送电信号。在其它实施例中，可以使用用于将封装基板116与电路板124物理耦合和/或电耦合的其它适合的技术。
图2是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺200的说明性流程图。图3提供了根据各个实施例的示出在IC管芯制造工艺200中的阶段的选定操作的截面视图。因此，图2和图3将相互结合来进行描述。为了辅助这个描述，在图3中从操作到操作移动的箭头上引用了图2中所执行的操作。
工艺可以在开始于块202，其中可以提供半导体基板302。这种半导体基板可以包括任何适合的材料，包括硅，例如在不斜切或者在从0.5度到8度范围内的斜切的情况下沿着100平面、111平面或110平面切割的硅晶片。在块204，可以形成缓冲层304。缓冲层304可以包括任何适合的缓冲材料，例如氧化铝(Al2O3)、二氧化硅(SiO2)、氮化硅(SiN)、氧化铪(HfO2)、硅氧化钽(TaSiOx)、硅氧化铝(AlSiOx)、SiON、碳氮化硅(SiCN)、二氧化钛(TiO2)等。在将由工艺200产生的IC管芯用作LED的一部分的实施例(在下文中统称为“LED实施例”)中，可以基于透明度或半透明度来选择用于缓冲层304的缓冲材料。在一些实施例中，可以在形成缓冲层304之前形成反射层(例如，分别为图7-10的反射层704、804、904和1004)。在LED实施例中，这种反射层可以用于反射由LED朝向半导体基板302发射的光，所反射的光一般可以被半导体基板302吸收。
在块206，可以在缓冲层304中形成开口306。在实施例中，取决于应用，开口306的尺寸可以在10纳米(nm)至10微米(um)的范围内，或者甚至更小或更大。如所描绘的，开口306可以显露半导体基板302的表面的一部分。这种开口可以通过任何常规工艺形成，包括但不限于光刻工艺。
在一些实施例中，可以在块206和208之间形成包覆层。这种包覆层可以包括氮化铝(AlN)、氮化硼(BN)或氮化钛(TiN)，并且可以通过化学气相沉积、原子层沉积、分子束外延或溅镀工艺的方式来沉积这种包覆层。包覆层可以允许外来材料在半导体基板302上成核。例如，AlN包覆层可以防止Ⅲ族氮化物原子与半导体基板302的混合。例如，在高温下，Ga原子和Si原子可以相互反应，这可以防止GaN的外延生长。
在块208，可以形成诸如在本文中其它地方所讨论的那些的Ⅲ族氮化物结构的下部308。在实施例中，下部308可以包括例如氮化镓(GaN)、或任何其它Ⅲ族氮化物材料，并且可以通过例如MOCVD工艺来形成。在至少LED实施例中，下部308还可以包括或被掺杂有氧(O)、硅(Si)或锗(Ge)，这可能导致下部308为n掺杂的Ⅲ族氮化物。
在块210，可以形成诸如在本文中其它地方所讨论的那些的Ⅲ族氮化物结构的上部310。在实施例中，上部310可以包括与下部308相同的材料，并且可以通过横向外延过生长(LEO)、通过例如MOCVD来形成。
在实施例中，可以控制LEO的条件以产生各种形状的上部(例如，截锥金字塔、金字塔或立方体)。压力、温度和Ⅴ/Ⅲ气体混合比是生长过程的可能对生长的形状有贡献(例如，侧壁是垂直还是倾斜的)的所有条件。较低的生长压力可以支持垂直侧壁平面的生长，而较高的生长压力可以支持倾斜侧壁平面。例如，生长GaN的压力条件可以在从30Torr到350Torr的范围。还可以控制温度以支持上述倾斜侧壁小面。较高的生长温度可以支持垂直侧壁平面的生长，而较低的生长温度可以支持倾斜侧壁小面。例如，生长GaN的温度条件可以在从900℃到1150℃的范围。另外，还可以控制Ⅴ族/Ⅲ族前体气体混合比例以支持上述倾斜侧壁小面。较低的Ⅴ/Ⅲ比例可以支持垂直侧壁平面，而较高的Ⅴ/Ⅲ比例可以支持倾斜侧壁小面的形成。例如，在Ⅲ族氮化物是GaN、Ⅴ族前体是氨气(NH3)并且Ⅲ族前体是三甲基镓(TMG)的实施例中，Ⅴ/Ⅲ比例可以在100-5000的范围内。遵循该指导，普通技术人员可以确定可以在本文中所述的方法中的任何方法中被进一步用于制造本文中描述的各种结构和器件的适合的LEO工艺空间。
图4-6描绘了根据本公开内容的各个实施例的IC管芯的各个构造的透视图及相关联的截面。图4描绘了IC管芯400以及沿着透视图中确定的平面所截取的截面410和412。在实施例中，管芯400可以包括诸如如上所述的那些的半导体基板402和缓冲层404。在实施例中，缓冲层404可以具有多个开口(在截面410和412中所描绘的)，所述多个开口可以被形成为穿过缓冲层404到半导体基板402的表面。
如上所讨论的，多个Ⅲ族氮化物结构可以包括设置在多个开口中的相应的开口中的下部(截面410和412中所描绘的)。Ⅲ族氮化物结构还可以包括设置在相应的开口之上的上部(例如，上部406和408)。在实施例中，可以在受控条件下形成Ⅲ族氮化物结构的上部以实现所描绘的截锥金字塔形状。以上参考图2和图3讨论了Ⅲ族氮化物结构的形成和可以用于实现截锥金字塔形状的各种条件。
如上所讨论的，在一些实施例中，Ⅲ族氮化物结构可以经由例如MOCVD从多个开口中的每一个开口生长。这种生长可以产生源自于开口的缺陷(例如，缺陷414、416和422)。这些缺陷可以包括Ⅲ族氮化物结构的可能由半导体基板402的半导体材料的晶体结构与多个Ⅲ族氮化物结构的Ⅲ族氮化物材料的晶体结构之间的晶格失配所引起的穿透位错。
如可以看到的，在所描绘的截锥金字塔实施例中，个体Ⅲ族氮化物结构的缺陷的滑动平面可以从半导体基板402的表面垂直延伸，并且在截锥金字塔的相应的面处终止。由于这些滑动平面，从开口垂直延伸的缺陷可以弯曲(如由缺陷414和422所描绘的)以沿着相应的滑动平面与至少一个Ⅲ族氮化物结构的每个面相交。这产生了双向缺陷弯曲效应。该双向缺陷弯曲效应由所描绘的两个截面示出。如在截面410中可以看到的，缺陷414朝截锥金字塔上部408的倾斜面弯曲。截面412描绘了截锥金字塔上部408的以垂直于截面410的角度所截取的另一个截面。如在截面412中可以看到的，缺陷422也朝截锥金字塔上部408的倾斜面弯曲。该双向缺陷弯曲效应继而导致缺陷弯曲以与截锥金字塔上部408的四个面中的每一个面相交，并且提供了在与相同Ⅲ族氮化物结构的下部相比时可以具有减小的缺陷密度的区域(例如，图1的区域142)。
另外，Ⅲ族氮化物结构的这种截锥金字塔上部的表面可以取决于表面所处于的平面而展现出不同的极性。对于Ⅲ族氮化物结构，处于水平平面(也被称为c平面)中的表面可以具有极化性质，而处于垂直平面(或m平面)中的表面可能不具有极化性质。结果，所描绘的上部的截锥金字塔形状可以提供可以具有极化性质的顶表面(例如，顶表面418)，而面的倾斜表面(例如，倾斜表面420)可能由于倾斜表面处于垂直平面和水平平面两者中而具有半极化性质。结果，截锥金字塔上部可以取决于应用而展现出不同的效应。例如，在晶体管应用中，截锥金字塔上部的面的倾斜表面可以提供与顶表面相比相对较低的电荷的区域。作为另一个示例，在LED应用中，截锥金字塔上部的面的倾斜表面可以提供与顶表面相比不同的光波长。
图5描绘了IC管芯500以及沿着透视图中确定的平面所截取的截面510和512。在实施例中，管芯500可以包括诸如如上所述的那些的半导体基板502和缓冲层504。在实施例中，缓冲层504可以具有多个开口(在截面510和512中所描绘的)，所述多个开口可以被形成为穿过缓冲层504到半导体基板502的表面。
如上所讨论的，多个Ⅲ族氮化物结构可以包括设置在多个开口中的相应的开口中的下部(截面510和512中所描绘的)。Ⅲ族氮化物结构还可以包括设置在相应的开口之上的上部(例如，上部506和508)。在实施例中，可以在受控条件下形成Ⅲ族氮化物结构的上部以实现所描绘的金字塔形状。以上参考图2和图3讨论了Ⅲ族氮化物结构的形成和可以用于实现金字塔形状的各种条件。
如上所讨论的，在一些实施例中，Ⅲ族氮化物结构可以经由例如MOCVD从多个开口中的每一个开口生长。这种生长可以产生源自于开口的缺陷(例如，缺陷514、516和522)。这些缺陷可以包括Ⅲ族氮化物结构的可能由半导体基板502的半导体材料的晶体结构与多个Ⅲ族氮化物结构的Ⅲ族氮化物材料的晶体结构之间的晶格失配所引起的穿透位错。
如可以看到的，在所描绘的金字塔实施例中，个体Ⅲ族氮化物结构的缺陷的滑动平面可以从半导体基板502的表面垂直延伸，并且在金字塔的相应的面处终止。由于这些滑动平面，从开口垂直延伸的缺陷可以弯曲(如由缺陷514和522所描绘的)以沿着相应的滑动平面与至少一个Ⅲ族氮化物结构的每个面相交。这产生了双向缺陷弯曲效应。该双向缺陷弯曲效应由所描绘的两个截面示出。如在截面510中可以看到的，缺陷514朝金字塔上部508的倾斜面弯曲。截面512描绘了金字塔上部508的以垂直于截面510的角度所截取的另一个截面。如在截面512中可以看到的，缺陷522也朝金字塔上部508的倾斜面弯曲。该双向缺陷弯曲效应继而导致缺陷弯曲以与金字塔上部508的四个面中的每一个面相交，并且提供了在与相同Ⅲ族氮化物结构的下部相比时可以具有减小的缺陷密度的区域(例如，区域524)。
另外，Ⅲ族氮化物结构的这种金字塔上部的表面可以取决于表面所处于的平面而展现出不同的极性。如上所讨论的，对于Ⅲ族氮化物结构，处于水平平面(也被称为c平面)中的表面可以具有极化性质，而处于垂直平面(或m平面)中的表面可能不具有极化性质。结果，所描绘的上部的金字塔形状可以提供面的倾斜表面(例如，倾斜表面520)，面的倾斜表面可以由于倾斜表面处于垂直平面和水平平面两者中而具有半极化性质。在一些实施例中，金字塔上部的面可以处于例如11-22平面中。
图6描绘了IC管芯600以及沿着透视图中确定的平面所截取的截面610。在实施例中，管芯600可以包括诸如如上所述的那些的半导体基板602和缓冲层604。在实施例中，缓冲层604可以具有多个开口(在截面610中所描绘的)，所述多个开口可以被形成为穿过缓冲层604到半导体基板602的表面。
如上所讨论的，多个Ⅲ族氮化物结构可以包括设置在多个开口中的相应的开口中的下部(截面610和612中所描绘的)。Ⅲ族氮化物结构还可以包括设置在相应的开口之上的上部(例如，上部608)。在实施例中，可以在受控条件下形成Ⅲ族氮化物结构的上部以实现所描绘的立方体形状。以上参考图2和图3讨论了Ⅲ族氮化物结构的形成和可以用于实现立方体形状的各种条件。
如上所讨论的，在一些实施例中，Ⅲ族氮化物结构可以经由例如MOCVD从多个开口中的每一个开口生长。这种生长可以产生源自于开口的缺陷(例如，缺陷616)。这些缺陷可以包括Ⅲ族氮化物结构的可能由半导体基板602的半导体材料的晶体结构与多个Ⅲ族氮化物结构的Ⅲ族氮化物材料的晶体结构之间的晶格失配所引起的穿透位错。
如可以看到的，在所描绘的立方体实施例中，个体Ⅲ族氮化物结构的缺陷的滑动平面可以从半导体基板602的表面垂直延伸，并且在立方体上部的顶部处终止。如所描绘的，相比于设置在开口上方的半导体材料，立方体结构的设置在缓冲层上方的区域(例如，区域614)可以具有减小的缺陷密度。
另外，Ⅲ族氮化物结构的这种立方体上部的表面可以取决于表面所处于的平面而展现出不同的极性。如上所讨论的，对于Ⅲ族氮化物结构，处于水平平面(也被称为c平面)中的表面可以具有极化性质，而处于垂直平面(或m平面)中的表面可能不具有极化性质。结果，所描绘的上部的立方体形状可以提供可以为非极化的垂直侧壁表面(例如，垂直表面620)，而水平表面618可以是极化的。
图7描绘了被配置为发光二极管(LED)的IC管芯700。在实施例中，管芯700可以包括诸如本文中其它地方所讨论的那些的半导体基板702和缓冲层706。另外，管芯700可以包括设置在半导体基板702与缓冲层706之间的反射层704。反射层704可以包括任何反射材料，例如：银(Ag)、铝(Al)、金(Au)、任何其它适合反射的金属膜、或低折射率材料的层和高折射率材料的层的任何周期性层(例如，硫化锌(折射率n＝2.3)和二氧化硅(n＝1.49)或氟化锰(n＝1.38)的层)。在实施例中，缓冲层706和反射层704可以具有多个开口，所述多个开口可以被形成为穿过缓冲层706和反射层704到半导体基板702的表面。
管芯700还可以包括诸如如上所讨论的那些的多个Ⅲ族氮化物结构708a和708b。在一些实施例中，Ⅲ族氮化物结构的至少下部可以包括n掺杂的Ⅲ族氮化物材料。n掺杂的Ⅲ族氮化物材料可以包括已经被掺杂有例如Si或O之一的Ⅲ族氮化物材料。在实施例中，n掺杂的Ⅲ族氮化物的厚度可以在从大约250nm到大约700nm的范围并且可以溢出到Ⅲ族氮化物结构708a和708b的上部。
在实施例中，量子阱层710可以设置在Ⅲ族氮化物结构708a和708b上。在实施例中，量子阱层710可以包括设置在较高带隙材料的子层之间的较低带隙材料的子层。这些较高和较低带隙材料可以选自于例如：氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、或氮化铝铟(AlInN)。在实施例中，较低带隙子层和较高带隙子层的厚度均可以在大约1nm与30nm之间的范围。在一些实施例中，这些高带通层和低带通层可以重复大约2到10次之间。量子阱层710中利用的高带通材料和低带通材料可以基于LED要产生的颜色来进行选择。
在实施例中，可以在量子阱层710之上设置P掺杂的Ⅲ族氮化物层712。P掺杂的Ⅲ族氮化物材料可以包括掺杂有镁(Mg)的Ⅲ族氮化物材料。在一些实施例中，P掺杂的Ⅲ族氮化物层712的厚度可以在从大约100nm到大约200nm的范围。
围绕上述截锥金字塔结构或LED的箭头指示由IC管芯700的LED发出的光。如所描绘的，可以沿多个方向，包括从截锥金字塔结构的顶表面(例如，顶表面714)、从截锥金字塔结构的面表面(例如，面表面716)、以及从截锥金字塔结构的基底(例如，基底718)发出光。由于光由除顶表面之外的截锥金字塔结构的面发出，所以发出光的总表面面积大于从单一水平平面发出光的LED的面积。另外，在包括反射层704的实施例中，从截锥金字塔结构的基底发出的光可以被反射回来以进一步增加由这种LED发出的光的量。
图8-10描绘了根据本公开内容的具有设置于其上的3DⅢ族氮化物结构的被配置为发光二极管(LED)的IC管芯的各种构造。图8描绘了以与以上参考图7所讨论的类似的方式被配置有发光二极管(LED)的IC管芯800的截面。在实施例中，管芯800可以包括半导体基板802、设置在半导体基板802之上的反射层804、以及设置在反射层804之上的缓冲层806。管芯800还可以包括多个Ⅲ族氮化物结构(例如，Ⅲ族氮化物结构808)。在实施例中，管芯800还可以包括设置在Ⅲ族氮化物结构之上的量子阱层810和设置在量子阱层810之上的P掺杂的Ⅲ族氮化物层812。管芯800的所有这些元件可以包括以上参考图7所讨论的相同材料。
另外，管芯800可以具有设置在P掺杂的Ⅲ族氮化物层812上的p型欧姆接触部(例如，p型欧姆接触部814)。这种p型欧姆接触部可以在形成P掺杂的Ⅲ族氮化物层之后形成。n型欧姆接触部(例如，n型欧姆接触部816)还可以设置在Ⅲ族氮化物结构的个体Ⅲ族氮化物结构之间。这种n型欧姆接触部可以在形成Ⅲ族氮化物结构之前形成，并且Ⅲ族氮化物结构可以生长为接触n型欧姆接触部或可以在形成Ⅲ族氮化物结构之后且在形成量子阱层810和P掺杂的Ⅲ族氮化物层812之前形成。
图9描绘了以与以上参考图7所讨论的类似的方式被配置为LED的IC管芯900的截面。在实施例中，管芯900可以包括半导体基板902、设置在半导体基板902之上的反射层904、以及设置在反射层904之上的缓冲层906。管芯900还可以包括多个Ⅲ族氮化物结构(例如，Ⅲ族氮化物结构908)。在实施例中，管芯900还可以包括设置在Ⅲ族氮化物结构之上的量子阱层910和设置在量子阱层910之上的P掺杂的Ⅲ族氮化物层912。管芯900的所有这些元件可以包括以上参考图7所讨论的相同材料。
如同以上讨论的管芯800，管芯900可以具有设置在P掺杂的Ⅲ族氮化物层912上的p型欧姆接触部(例如，p型欧姆接触部914)。然而，n型欧姆接触层916可以设置在半导体基板902的与LED形成的侧相对的侧上，而不是将n型欧姆接触部设置在Ⅲ族氮化物结构之间(如管芯800所描绘的)。在这样的实施例中，半导体基板902可以包括n掺杂的半导体材料，例如n掺杂的硅。
图10描绘了以与以上参考图7所讨论的类似的方式被配置为LED的IC管芯1000的截面。如同以上讨论的在图8和图9中描述的实施例，管芯1000可以包括半导体基板1002、设置在半导体基板1002之上的反射层1004、以及设置在反射层1004之上的缓冲层1006。管芯1000还可以包括多个Ⅲ族氮化物结构(例如，Ⅲ族氮化物结构1008)。在实施例中，管芯1000还可以包括设置在Ⅲ族氮化物结构之上的量子阱层1010和设置在量子阱层1010之上的P掺杂的Ⅲ族氮化物层1012。管芯1000的所有这些元件可以包括以上参考图7所讨论的相同材料。
如图10中所描绘的，Ⅲ族氮化物结构可以是金字塔形状，而非如图7-9中所描绘的截锥金字塔形状。管芯1000可以具有设置在P掺杂的Ⅲ族氮化物层1012之上的p型欧姆接触层(例如，p型欧姆接触部1014)。另外，如所描绘的，n型欧姆接触层1016可以设置在半导体基板1002的与LED形成的侧相对的侧上。在这样的实施例中，半导体基板902可以包括n掺杂的半导体材料，例如n掺杂的硅。
虽然以上内容是在金字塔和截锥金字塔实施例中描绘的，但将认识到以上实施例还将应用于本文中所讨论的立方体实施例。另外，尽管在每个图中仅描绘了Ⅲ族氮化物结构的上部的单一形状，但将认识到的是，在一些实施例中，各种不同形状的上部可以集成在同一管芯上。这可以在不同的条件下通过以上讨论的工艺200的重复程序206-210来完成以产生被形成为各种不同形状的Ⅲ族氮化物结构。例如，在一些实施例中，管芯可以具有形成于其上的截锥金字塔形的Ⅲ族氮化物结构、金字塔形的Ⅲ族氮化物结构、或立方体形的Ⅲ族氮化物结构的任何组合。在这样的实施例中，每种形状可以被配置为发出不同波长或颜色的光。
图11示意性地示出了根据本公开内容的各个实施例的利用Ⅲ族氮化物结构的显示器构造1100。在一些实施例中，显示器构造1100可以被实施为管芯。在这样的实施例中，诸如以上参考图7-10所讨论的那些的一个或多个LED的块(例如，块1104)可以设置在半导体基板1102上。在各种实施例中，半导体基板1102还可以包括如上所讨论的设置于半导体基板1102上的缓冲层和反射层。如所描绘的，LED可以采用行和列的矩阵构造设置在显示器构造1100上。在一些实施例中，显示器构造1100还可以包括一个或多个控制电路，例如水平控制电路1106和垂直控制电路1108。在实施例中，垂直控制电路1108可以经由金属线/互连件1110与一个或多个LED的块的列耦合，而水平控制电路1106可以经由金属线/互连件1112与一个或多个LED的块的行耦合。这种构造可以实现对一个或多个LED的个体块的控制。在一些实施例中，水平控制电路1106和垂直控制电路1108可以被实施为互补型金属氧化物半导体(CMOS)器件。
在其它实施例中，显示器构造1100可以被实施为集成电路组件。在这样的实施例中，半导体基板1102可以被替换为电路板(例如，电路板124)，并且一个或多个LED的块中的每一个块可以代表个体管芯，例如以上所讨论的与电路板耦合的管芯700、800、900或1000。在这样的实施例中，水平控制电路1106和垂直控制电路1108还可以被实施为与电路板耦合的一个或多个管芯。
图12示意性地示出了根据本公开内容的各个实施例的示例性集成电路(IC)管芯1200的截面侧视图，集成电路管芯1200包括形成于其上的Ⅲ族氮化物结构。在实施例中，管芯1200可以包括半导体基板1202和设置在半导体基板1202之上的缓冲层1224。管芯1200还可以包括多个Ⅲ族氮化物结构(例如，Ⅲ族氮化物结构1226)。管芯1200的所有这些元件可以包括以上所讨论的相同材料。
如所描绘的，在一些实施例中，Ⅲ族氮化物结构之间的区域可以用于在Ⅲ族氮化物结构上形成晶体管。例如，如所描绘的，晶体管的源极1216可以设置在Ⅲ族氮化物结构1226的一侧上，而晶体管的漏极1220可以设置在相对侧上。在这样的实施例中，晶体管的栅极1218可以设置在Ⅲ族氮化物结构的顶表面上、在晶体管的源极1216与漏极1220之间。在一些实施例中，二维电子气(2DEG)感应层1214可以设置在Ⅲ族氮化物结构的表面上。这种2DGE感应层可以包括氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铝(AlN)、或任何其它适合的材料。管芯1200还可以包括互补型金属氧化物半导体(CMOS)器件1204。在实施例中，CMOS器件1204可以形成在另一个缓冲层1222上。在实施例中，管芯1200可以是片上系统(SoC)，并且以上所讨论的晶体管可以是片上系统的功率管理IC的一部分，或者可以是例如在手机中所使用的SoC的射频(RF)功率放大器的一部分。
可以使用用于按照需求进行配置的任何适合的硬件和/或软件来将本公开内容的实施例实施到系统中。图13示意性地示出了包括如本文中所述的IC管芯(如由图1-10所描绘的IC管芯)的计算设备。计算设备1300可以容纳诸如母板1302之类的板。母板1302可以包括若干部件，包括但不限于处理器1304和至少一个通信芯片1306。处理器1304可以物理耦合和电耦合到母板1302。在一些实施方式中，至少一个通信芯片1306也可以物理耦合和电耦合到母板1302。在另外的实施方式中，通信芯片1306可以是处理器1304的一部分。
取决于其应用，计算设备1300可以包括其它部件，所述其它部件可以或可以不与母板1302物理和电耦合。这些其它部件可以包括但不限于易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、相机、以及大容量存储设备(例如硬盘驱动、光盘(CD)、数字多功能盘(DVD)等等)。
通信芯片1306可以实现用于来往于计算设备1300传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射经由非固体介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不含有任何导线，虽然在一些实施例中它们可能不含有任何导线。通信芯片1306可以实施多个无线标准或协议中的任何标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修改)、长期演进(LTE)项目连同任何修改、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络(代表微波接入全球互操作性的首字母略缩词)，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1306可以根据全球移动系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UTMS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片1306可以根据增强数据GSM演进(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)、或演进的UTRAN(E-UTRAN)来进行操作。通信芯片1306可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、及其衍生物、以及被指定为3G、4G、5G及更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片1306可以根据其它无线协议来进行操作。
计算设备1300可以包括多个通信芯片1306。例如，第一通信芯片1306可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1306可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等。
计算设备1300的处理器1304可以是并入IC组件中的IC管芯(例如，图1的IC管芯106)，IC组件可以包括封装基板(例如，图1的封装基板116)。例如，图1的电路板124可以是母板1302，并且处理器1304可以是IC管芯106。可以使用本文中所述的封装级互连件将处理器1304与母板1302耦合在一起。术语“处理器”可以指的是对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片1306可以是并入IC组件中的IC管芯(例如，IC管芯106)，IC组件可以包括封装基板(例如，图1的封装基板116)。在其它实施方式中，容纳在计算设备1300内的另一部件(例如，存储器器件或者其它集成电路器件)可以是并入IC组件中的IC管芯(例如，IC管芯106)。
在各种实施方式中，计算设备1300可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在其它实施方式中，计算设备1300可以是处理数据的任何其它电子设备。
示例
根据各个实施例，本公开内容描述了许多示例。示例1可以包括一种集成电路(IC)管芯，其包括：半导体基板；缓冲层，所述缓冲层设置在所述半导体基板之上，所述缓冲层具有形成在其中的多个开口；以及多个Ⅲ族氮化物结构，其中，所述多个Ⅲ族氮化物结构中的个体Ⅲ族氮化物结构包括设置在所述多个开口中的相应的开口中的下部和设置在所述相应的开口之上的上部，所述上部包括在所述缓冲层的表面之上从所述相应的开口的侧壁径向延伸以形成围绕所述相应的开口的外围的基底。
示例2可以包括示例1的主题，其中，所述多个Ⅲ族氮化物结构中的至少一个Ⅲ族氮化物结构的上部的形状为大体上金字塔结构或大体上截锥金字塔结构之一，并且其中，所述至少一个Ⅲ族氮化物结构中的缺陷的滑动平面在所述相应的开口中垂直延伸并且在所述至少一个Ⅲ族氮化物结构的相应的面处终止。
示例3可以包括示例2的主题，其中，所述滑动平面用于在所述开口中垂直延伸的穿透位错缺陷，所述穿透位错缺陷弯曲以沿着相应的滑动平面与所述至少一个Ⅲ族氮化物结构的每个面相交。
示例4可以包括示例2的主题，其中，所述多个Ⅲ族氮化物结构中的至少一个Ⅲ族氮化物结构的上部的形状为大体上立方体，并且其中，相比于设置在所述开口上方的Ⅲ族氮化物材料，设置在所述缓冲层上方的所述立方体结构的区域具有减小的缺陷密度。
示例5可以包括示例1-4中的任一项的主题，其进一步包括设置在所述多个Ⅲ族氮化物结构之上的二维电子气(2DEG)感应层。
示例6可以包括示例5的主题，其中，所述2DEG感应层包括氮化铝镓(AlGaN)、氮化铝铟(AlInN)或氮化铝铟镓(AlInGaN)。
示例7可以包括示例1-4中的任一项的主题，其进一步包括：量子阱层，所述量子阱层设置在所述多个Ⅲ族氮化物结构之上；P掺杂的Ⅲ族氮化物层，所述P掺杂的Ⅲ族氮化物层设置在所述量子阱层之上，其中，所述个体Ⅲ族氮化物结构的所述下部包括n掺杂的Ⅲ族氮化物材料。
示例8可以包括示例7的主题，其中：所述量子阱层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；所述P掺杂的Ⅲ族氮化物层包括掺杂有镁(Mg)的Ⅲ族氮化物材料；并且所述n掺杂的Ⅲ族氮化物材料包括掺杂有硅(Si)、氧(O)或锗(Ge)中的选定的一个的半导体材料。
示例9可以包括示例7或8中的任一项的主题，其进一步包括：多个P型接触部，所述多个P型接触部分别设置在所述个体Ⅲ族氮化物结构之上的所述P掺杂的Ⅲ族氮化物层上；以及多个N型接触部，所述多个N型接触部设置在所述缓冲层上、位于所述个体Ⅲ族氮化物结构中相邻的Ⅲ族氮化物结构之间并且与所述相邻的Ⅲ族氮化物结构直接接触。
示例10可以包括示例7-9中的任一项的主题，其中，所述缓冲层设置在所述半导体基板的第一侧上并且进一步包括：多个P型接触部，所述多个P型接触部分别设置在所述个体Ⅲ族氮化物结构之上的所述P掺杂的Ⅲ族氮化物层上；以及N型接触层，所述N型接触层设置在所述半导体基板的第二侧上，其中，所述半导体基板的所述第二侧与所述半导体基板的所述第一侧相对，并且其中，所述半导体基板是n掺杂的半导体基板。
示例11可以包括示例7-10中的任一项的主题，其进一步包括反射层，所述反射层设置在所述半导体基板与所述缓冲层之间，其中，形成在所述缓冲层中的所述多个开口延伸到所述反射层中。
示例12可以包括示例7-11中的任一项的主题，其中，所述多个Ⅲ族氮化物结构以矩阵构造设置在所述IC管芯上，所述IC管芯进一步包括与所述多个Ⅲ族氮化物结构电耦合的一个或多个控制电路以控制所述个体Ⅲ族氮化物结构。
示例13可以包括示例12的主题，其中，所述IC管芯为显示器。
示例14可以包括示例1-13中的任一项的主题，其中：所述Ⅲ族氮化物结构包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；并且所述半导体基板包括硅(Si)。
示例15可以包括一种形成集成电路(IC)管芯组件的方法，其包括：提供半导体基板；在所述半导体基板之上形成缓冲层；在所述缓冲层中形成多个开口；以及形成多个Ⅲ族氮化物结构，其中，形成个体Ⅲ族氮化物结构包括：在所述多个开口的相应的开口中形成所述Ⅲ族氮化物结构的下部；以及在所述相应的开口之上形成所述Ⅲ族氮化物结构的上部，所述上部具有在所述缓冲层的表面之上从所述相应的开口的侧壁径向延伸以形成围绕所述相应的开口的外围的基底。
示例16可以包括示例15的主题，其中，形成所述Ⅲ族氮化物结构的上部包括形成所述Ⅲ族氮化物结构的所述上部的形状，其中，所述形状为大体上金字塔形状、大体上截锥金字塔形状或大体上立方体形状之一。
示例17可以包括示例15或16中的任一项的主题，其进一步包括：在所述多个Ⅲ族氮化物结构之上形成二维电子气(2DEG)感应层，并且其中，所述2DEG感应层包括氮化铝镓(AlGaN)、氮化铝铟(AlInN)或氮化铝铟镓(AlInGaN)。
示例18可以包括示例15的主题，其进一步包括：在所述多个Ⅲ族氮化物结构之上形成量子阱层；以及在所述量子阱层之上形成P掺杂的Ⅲ族氮化物层，其中，所述个体Ⅲ族氮化物结构的所述下部包括n掺杂的Ⅲ族氮化物材料。
示例19可以包括示例18的主题，其中：所述量子阱层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；所述P掺杂的Ⅲ族氮化物层包括掺杂有镁(Mg)的Ⅲ族氮化物材料；并且所述n掺杂的Ⅲ族氮化物材料包括掺杂有硅(Si)、氧(O)或锗(Ge)中的选定的一个的半导体材料。
示例20可以包括示例18或19中的任一项的主题，其进一步包括：在所述个体Ⅲ族氮化物结构之上的所述P掺杂的Ⅲ族氮化物层上形成多个P型接触部；以及形成多个N型接触部，所述多个N型接触部在所述缓冲层上、所述个体Ⅲ族氮化物结构中相邻的Ⅲ族氮化物结构之间并且与所述相邻的Ⅲ族氮化物结构直接接触。
示例21可以包括示例18-20中的任一项的主题，其中，所述缓冲层设置在所述半导体基板的第一侧上，并且进一步包括：在所述P掺杂的Ⅲ族氮化物层上形成多个P型接触部；以及在所述半导体基板的第二侧上形成N型接触层，其中，所述半导体基板的所述第二侧与所述半导体基板的所述第一侧相对，并且其中，所述半导体基板是n掺杂的半导体基板。
示例22可以包括示例18-21中的任一项的主题，其进一步包括：在形成所述缓冲层之前在所述半导体基板上形成反射层，其中，形成所述多个开口包括在所述反射层中形成开口。
示例23可以包括示例15-22中的任一项的主题，其中：所述多个Ⅲ族氮化物结构包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；并且所述半导体基板包括硅(Si)。
示例24可以包括一种集成电路(IC)组件，其包括：示例1-14中的任一项的一个或多个IC管芯；以及与所述一个或多个IC管芯电耦合和物理耦合的电路板。
示例25可以包括示例24的主题，其中，所述IC组件是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频录像机的一部分。
各个实施例可以包括上述实施例的任何适合的组合，包括以上以结合的形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储于其上的指令的一个或多个制造的物品(例如，非暂态计算机可读介质)，所述指令在被执行时引起上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各个操作的任何适合的模块的装置或者系统。
所示出的实施方式的以上描述(包括在摘要中所描述的内容)并非旨在是详尽的或将本公开内容的实施例限制于所公开的精确形式。尽管出于说明性目的在本文中描述了特定的实施方式和示例，但相关领域技术人员将认识到在本公开内容的范围内各种等效的修改是可能的。
可以根据以上具体实施方式对本公开内容的实施例做出这些修改。所附权利要求中使用的术语不应被解释为将本公开内容的各个实施例限制于说明书和权利要求中所公开的具体实施方式。相反，范围要完全由所附权利要求来确定，权利要求要根据权利要求解释所建立的基本原则来解释。

Claims (25)

1.一种集成电路(IC)管芯，包括：
半导体基板；
缓冲层，所述缓冲层设置在所述半导体基板之上，所述缓冲层具有形成在其中的多个开口；以及
多个Ⅲ族氮化物结构，其中，所述多个Ⅲ族氮化物结构中的个体Ⅲ族氮化物结构包括设置在所述多个开口中的相应的开口中的下部和设置在所述相应的开口之上的上部，所述上部包括在所述缓冲层的表面之上从所述相应的开口的侧壁径向延伸以形成围绕所述相应的开口的外围的基底。
2.根据权利要求1所述的IC管芯，其中，所述多个Ⅲ族氮化物结构中的至少一个Ⅲ族氮化物结构的上部的形状为大体上金字塔结构或大体上截锥金字塔结构之一，并且其中，所述至少一个Ⅲ族氮化物结构中的缺陷的滑动平面在所述相应的开口中垂直延伸并且在所述至少一个Ⅲ族氮化物结构的相应的面处终止。
3.根据权利要求2所述的IC管芯，其中，所述滑动平面用于在所述开口中垂直延伸的穿透位错缺陷，所述穿透位错缺陷弯曲以沿着相应的滑动平面与所述至少一个Ⅲ族氮化物结构的每个面相交。
4.根据权利要求2所述的IC管芯，其中，所述多个Ⅲ族氮化物结构中的至少一个Ⅲ族氮化物结构的上部的形状为大体上立方体，并且其中，相比于设置在所述开口上方的Ⅲ族氮化物材料，设置在所述缓冲层上方的所述立方体结构的区域具有减小的缺陷密度。
5.根据权利要求1所述的IC管芯，进一步包括设置在所述多个Ⅲ族氮化物结构之上的二维电子气(2DEG)感应层。
6.根据权利要求5所述的IC管芯，其中，所述2DEG感应层包括氮化铝镓(AlGaN)、氮化铝铟(AlInN)或氮化铝铟镓(AlInGaN)。
7.根据权利要求1所述的IC管芯，进一步包括：
量子阱层，所述量子阱层设置在所述多个Ⅲ族氮化物结构之上；
P掺杂的Ⅲ族氮化物层，所述P掺杂的Ⅲ族氮化物层设置在所述量子阱层之上，其中，所述个体Ⅲ族氮化物结构的所述下部包括n掺杂的Ⅲ族氮化物材料。
8.根据权利要求7所述的IC管芯，其中：
所述量子阱层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；
所述P掺杂的Ⅲ族氮化物层包括掺杂有镁(Mg)的Ⅲ族氮化物材料；并且
所述n掺杂的Ⅲ族氮化物材料包括掺杂有硅(Si)、氧(O)或锗(Ge)中的选定的一个的Ⅲ族氮化物材料。
9.根据权利要求7所述的IC管芯，进一步包括：
多个P型接触部，所述多个P型接触部分别设置在所述个体Ⅲ族氮化物结构之上的所述P掺杂的Ⅲ族氮化物层上；以及
多个N型接触部，所述多个N型接触部设置在所述缓冲层上、在所述个体Ⅲ族氮化物结构中相邻的Ⅲ族氮化物结构之间并且与所述相邻的Ⅲ族氮化物结构直接接触。
10.根据权利要求7所述的IC管芯，其中，所述缓冲层设置在所述半导体基板的第一侧上，并且所述IC管芯进一步包括：
多个P型接触部，所述多个P型接触部分别设置在所述个体Ⅲ族氮化物结构之上的所述P掺杂的Ⅲ族氮化物层上；以及
N型接触层，所述N型接触层设置在所述半导体基板的第二侧上，其中，所述半导体基板的所述第二侧与所述半导体基板的所述第一侧相对，并且其中，所述半导体基板是n掺杂的半导体基板。
11.根据权利要求7所述的IC管芯，进一步包括反射层，所述反射层设置在所述半导体基板与所述缓冲层之间，其中，形成在所述缓冲层中的所述多个开口延伸到所述反射层中。
12.根据权利要求7所述的IC管芯，其中，所述多个Ⅲ族氮化物结构以矩阵构造设置在所述IC管芯上，所述IC管芯进一步包括与所述多个Ⅲ族氮化物结构电耦合的一个或多个控制电路，以控制所述个体Ⅲ族氮化物结构。
13.根据权利要求12所述的IC管芯，其中，所述IC管芯为显示器。
14.根据权利要求1所述的IC管芯，其中：
所述Ⅲ族氮化物结构包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；并且
所述半导体基板包括硅(Si)。
15.一种形成集成电路(IC)管芯组件的方法，包括：
提供半导体基板；
在所述半导体基板之上形成缓冲层；
在所述缓冲层中形成多个开口；以及
形成多个Ⅲ族氮化物结构，其中，形成个体Ⅲ族氮化物结构包括：
在所述多个开口中的相应的开口中形成所述Ⅲ族氮化物结构的下部；以及
在所述相应的开口之上形成所述Ⅲ族氮化物结构的上部，所述上部具有在所述缓冲层的表面之上从所述相应的开口的侧壁径向延伸以形成围绕所述相应的开口的外围的基底。
16.根据权利要求15所述的方法，其中，形成所述Ⅲ族氮化物结构的上部包括形成所述Ⅲ族氮化物结构的所述上部的形状，其中，所述形状为大体上金字塔形状、大体上截锥金字塔形状或大体上立方体形状之一。
17.根据权利要求15或16所述的方法，进一步包括：
在所述多个Ⅲ族氮化物结构之上形成二维电子气(2DEG)感应层，并且其中，所述2DEG感应层包括氮化铝镓(AlGaN)、氮化铝铟(AlInN)或氮化铝铟镓(AlInGaN)。
18.根据权利要求15所述的方法，进一步包括：
在所述多个Ⅲ族氮化物结构之上形成量子阱层；以及
在所述量子阱层之上形成P掺杂的Ⅲ族氮化物层，其中，所述个体Ⅲ族氮化物结构的所述下部包括n掺杂的Ⅲ族氮化物材料。
19.根据权利要求18所述的方法，其中；
所述量子阱层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；
所述P掺杂的Ⅲ族氮化物层包括掺杂有镁(Mg)的Ⅲ族氮化物材料；并且
所述n掺杂的Ⅲ族氮化物材料包括掺杂有硅(Si)、氧(O)或锗(Ge)中的选定的一个的Ⅲ族氮化物材料。
20.根据权利要求18或19所述的方法，进一步包括：
在所述个体Ⅲ族氮化物结构之上的所述P掺杂的Ⅲ族氮化物层上形成多个P型接触部；以及
形成多个N型接触部，所述多个N型接触部在所述缓冲层上、在所述个体Ⅲ族氮化物结构中相邻的Ⅲ族氮化物结构之间并且与所述相邻的Ⅲ族氮化物结构直接接触。
21.根据权利要求18或19所述的方法，其中，所述缓冲层设置在所述半导体基板的第一侧上，并且所述方法进一步包括：
在所述P掺杂的Ⅲ族氮化物层上形成多个P型接触部；以及
在所述半导体基板的第二侧上形成N型接触层，其中，所述半导体基板的所述第二侧与所述半导体基板的所述第一侧相对，并且其中，所述半导体基板是n掺杂的半导体基板。
22.根据权利要求18或19所述的方法，进一步包括：在形成所述缓冲层之前在所述半导体基板上形成反射层，其中，形成所述多个开口包括在所述反射层中形成开口。
23.根据权利要求15所述的方法，其中；
所述多个Ⅲ族氮化物结构包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN)；并且
所述半导体基板包括硅(Si)。
24.一种集成电路(IC)组件，包括：
根据权力要求1-14中的任一项所述的一个或多个IC管芯；以及
与所述一个或多个IC管芯电耦合和物理耦合的电路板。
25.根据权利要求24所述的IC组件，其中，所述IC组件是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频录像机的一部分。
CN201480083474.5A 2014-12-17 2014-12-17 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法 Expired - Fee Related CN107004706B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/070950 WO2016099491A1 (en) 2014-12-17 2014-12-17 Integrated circuit die having reduced defect group iii-nitride structures and methods associated therewith

Publications (2)

Publication Number Publication Date
CN107004706A true CN107004706A (zh) 2017-08-01
CN107004706B CN107004706B (zh) 2021-03-09

Family

ID=56127144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083474.5A Expired - Fee Related CN107004706B (zh) 2014-12-17 2014-12-17 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法

Country Status (6)

Country Link
US (1) US10217673B2 (zh)
EP (1) EP3235008A4 (zh)
KR (1) KR20170095192A (zh)
CN (1) CN107004706B (zh)
TW (1) TWI692087B (zh)
WO (1) WO2016099491A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048635A (zh) * 2019-12-27 2020-04-21 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
CN116759505A (zh) * 2023-08-23 2023-09-15 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led
CN118572002A (zh) * 2024-07-31 2024-08-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616563B (zh) * 2016-10-28 2018-03-01 國立中山大學 三族氮化物磊晶結構及其製作方法
WO2018182633A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Interlayers in selective area growth of gallium nitride (gan) based structures
JP6966343B2 (ja) * 2018-01-31 2021-11-17 京セラ株式会社 結晶成長方法および半導体素子の製造方法
GB202212395D0 (en) * 2022-08-25 2022-10-12 Crayonano As Nanostructure/Microstructure device
WO2024180704A1 (ja) * 2023-03-01 2024-09-06 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス
TWI857763B (zh) * 2023-08-25 2024-10-01 國立中山大學 氮化銦鎵量子井結構之製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107047A1 (en) * 2000-07-18 2003-06-12 Hiroyuki Okuyama Semiconductor light-emitting device and semiconductor light-emitting apparatus
US20030168666A1 (en) * 2002-01-18 2003-09-11 Hiroyuki Okuyama Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
CN1447990A (zh) * 2000-07-18 2003-10-08 索尼株式会社 半导体发光器件及其制造工艺
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
CN102122693A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 二极管
CN104205294A (zh) * 2012-02-14 2014-12-10 昆南诺股份有限公司 基于氮化镓纳米线的电子器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
SG170094A1 (en) 2006-03-10 2011-04-29 Stc Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
KR100755598B1 (ko) 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
TWI447783B (zh) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
US8148252B1 (en) * 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
TW201316523A (zh) * 2011-10-07 2013-04-16 Univ Nat Taiwan 點接觸式太陽能電池結構
US9048173B2 (en) * 2012-11-15 2015-06-02 International Business Machines Corporation Dual phase gallium nitride material formation on (100) silicon
US9099381B2 (en) * 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
KR20140073646A (ko) * 2012-12-04 2014-06-17 서울바이오시스 주식회사 단결정 질화갈륨 기판 및 그 제조 방법
TWI574413B (zh) * 2013-01-08 2017-03-11 聯華電子股份有限公司 半導體元件及其製作方法
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107047A1 (en) * 2000-07-18 2003-06-12 Hiroyuki Okuyama Semiconductor light-emitting device and semiconductor light-emitting apparatus
CN1447990A (zh) * 2000-07-18 2003-10-08 索尼株式会社 半导体发光器件及其制造工艺
US20030168666A1 (en) * 2002-01-18 2003-09-11 Hiroyuki Okuyama Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
CN102122693A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 二极管
CN104205294A (zh) * 2012-02-14 2014-12-10 昆南诺股份有限公司 基于氮化镓纳米线的电子器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048635A (zh) * 2019-12-27 2020-04-21 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
CN111048635B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
CN116759505A (zh) * 2023-08-23 2023-09-15 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led
CN116759505B (zh) * 2023-08-23 2023-11-17 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led
CN118572002A (zh) * 2024-07-31 2024-08-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN118572002B (zh) * 2024-07-31 2024-09-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN107004706B (zh) 2021-03-09
EP3235008A1 (en) 2017-10-25
US10217673B2 (en) 2019-02-26
TWI692087B (zh) 2020-04-21
EP3235008A4 (en) 2018-07-25
US20180315659A1 (en) 2018-11-01
TW201626551A (zh) 2016-07-16
KR20170095192A (ko) 2017-08-22
WO2016099491A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN107004706B (zh) 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
KR102248478B1 (ko) 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
CN104781917B (zh) 硅上ⅲ-n半导体结构和技术
US10957818B2 (en) High performance light emitting diode and monolithic multi-color pixel
CN104393130B (zh) 一种GaN基LED外延结构及其制备方法
KR102349040B1 (ko) 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들
US10431717B1 (en) Light-emitting diode (LED) and micro LED substrates and methods for making the same
US20160056244A1 (en) NANOSTRUCTURES AND NANOFEATURES WITH Si (111) PLANES ON Si (100) WAFERS FOR III-N EPITAXY
TW201801244A (zh) 用於無裂痕材料生成之晶圓邊緣保護的技術
CN107004670B (zh) 具有减少缺陷的ⅲ族-氮化物层的集成电路管芯以及与其相关联的方法
US20230197840A1 (en) Gate structures to enable lower subthreshold slope in gallium nitride-based transistors
US20230168448A1 (en) Keep-out zone (koz) barriers to prevent epoxy flow into v-groove zone on photonics die
WO2018063374A1 (en) Electron blocking layer designs for efficient gan led
WO2019066936A1 (en) LIGHT-EMITTING DEVICES HAVING QUANTUM WELL STRUCTURES ON SEMI-POLAR OR NON-POLAR CRYSTALLINE PLANS
CN111183523A (zh) 在源极区和漏极区之间包括第一和第二半导体材料的晶体管及其制造方法
US20230132548A1 (en) Pre-flow of p-type dopant precursor to enable thinner p-gan layers in gallium nitride-based transistors
US20230197732A1 (en) Integrated group iii-nitrogen and silicon transistors on the same die
TW201814906A (zh) 使用高寬比捕捉形成基於矽的電晶體於ｉｉｉ族氮化物材料上的方法及裝置
TWI713632B (zh) 使用交叉點溝槽設計獲得超低缺陷密度氮化鎵（ＧａＮ）的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210309

Termination date: 20211217

CF01 Termination of patent right due to non-payment of annual fee