CN107004670B - 具有减少缺陷的ⅲ族-氮化物层的集成电路管芯以及与其相关联的方法 - Google Patents

具有减少缺陷的ⅲ族-氮化物层的集成电路管芯以及与其相关联的方法 Download PDF

Info

Publication number
CN107004670B
CN107004670B CN201480083466.0A CN201480083466A CN107004670B CN 107004670 B CN107004670 B CN 107004670B CN 201480083466 A CN201480083466 A CN 201480083466A CN 107004670 B CN107004670 B CN 107004670B
Authority
CN
China
Prior art keywords
nitride
group iii
group
wurtzite
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480083466.0A
Other languages
English (en)
Other versions
CN107004670A (zh
Inventor
S·达斯古普塔
H·W·田
M·拉多萨夫列维奇
R·S·周
S·K·加德纳
S·H·宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004670A publication Critical patent/CN107004670A/zh
Application granted granted Critical
Publication of CN107004670B publication Critical patent/CN107004670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本公开内容的实施例涉及集成电路(IC)管芯。在实施例中，一种IC管芯可以包括半导体衬底，设置在半导体衬底之上的Ⅲ族‑氮化物或Ⅱ‑Ⅵ族纤维锌矿层，以及至少部分地嵌入在所述Ⅲ族‑氮化物或Ⅱ‑Ⅵ族纤维锌矿层中的多个缓冲结构。在一些实施例中，所述多个缓冲结构中的每个缓冲结构可以包括设置在半导体衬底之上的中心构件，设置在所述半导体衬底之上并远离中心构件横向延伸的下横向构件，以及设置在中心构件之上并从中心构件沿与下横向构件延伸的相反方向横向延伸的上横向构件。多个缓冲结构以交错布置进行定位以终止Ⅲ族‑氮化物或Ⅱ‑Ⅵ族纤维锌矿层的缺陷。可以描述和/或要求保护其它实施例。

Description

具有减少缺陷的Ⅲ族-氮化物层的集成电路管芯以及与其相 关联的方法
技术领域
本公开内容的实施例总体上涉及集成电路的领域，并且更具体而言，涉及与具有减少缺陷的Ⅲ族-氮化物层的集成电路管芯相关联的装置和方法。
背景技术
包括Ⅲ族-氮化物材料的晶体管对于高电压或高频应用是有用的，因此，对于诸如功率管理集成电路(ICs)或射频(RF)功率放大器之类的片上系统(SoC)应用可能是有希望的候选。然而，Ⅲ族-氮化物材料与特定类型的半导体衬底材料(例如硅(Si))的共同集成可能是具有挑战性的。这是由于Ⅲ族-氮化物材料的晶体结构和特定类型的半导体衬底材料之间的潜在的大的晶格失配，这可能导致高的缺陷密度。另外，特定类型的衬底材料和Ⅲ族-氮化物材料之间的热膨胀系数的不匹配可能导致Ⅲ族-氮化物材料上的表面破裂。
本文中提供的背景技术描述是出于总体上呈现本公开内容的环境的目的。除非在本文中另外指出，否则该部分中所述的材料不是本申请中权利要求的现有技术，并且不会由于包含在该部分中而被承认是现有技术。
附图说明
通过结合附图的以下具体实施方式将容易理解实施例。为了便于该描述，类似的附图标记标识类似的结构元件。在附图的图中通过示例的方式而非通过限制的方式示出了实施例。除非另外明确指出，否则这些附图没有按照比例。
图1示意性地示出了根据本公开内容的各种实施例的示例性集成电路(IC)组件的截面侧视图，该示例性集成电路(IC)组件包括形成在其上的具有减小缺陷密度的Ⅲ族-氮化物的IC管芯。
图2是根据本公开内容的各种实施例的在其上设置有两个缓冲结构的半导体衬底的透视图。
图3是根据本公开内容的各种实施例的集成电路(IC)管芯制造过程的说明性流程图。
图4描绘了根据本公开内容的各种实施例的图3的IC管芯制造过程中所选择的操作的说明性截面视图。
图5-6描绘了根据本公开内容的各种实施例的图3的IC管芯制造过程的附加操作的各种实施例。
图7描绘了根据本公开内容的IC管芯组件的各种实施例。
图8示意性地示出了根据本公开内容的各种实施例的示例性集成电路(IC)管芯的截面侧视图，该示例性集成电路(IC)管芯具有形成在其上的减小缺陷密度的Ⅲ族-氮化物。
图9描绘了各种实施例的说明性尺寸。
图10示意性地示出了根据本公开内容的各种实施例的包括集成电路管芯的计算设备。
具体实施方式
本公开内容的实施例描述了具有设置在其上的减少缺陷的Ⅲ族-氮化物的集成电路(IC)管芯构造。在以下描述中，将使用本领域技术人员常用于向本领域中其他技术人员传达其工作的实质的术语来描述说明性实施方式的多个方面。然而，对于本领域技术人员显而易见的是，可以仅利用所述方面中的一些来实践本公开内容的实施例。出于解释的目的，阐述了具体的数量、材料和构造以便于提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，省略或简化了公知的特征，以免使得说明性实施方式难以理解。
在以下具体实施方式中参考形成其一部分的附图，在所有附图中，类似的附图标记标识类似的部分，并且在附图中通过说明性实施例的方式示出了可以实践本公开内容的主题的实施例。要理解，在不脱离本公开内容的范围的情况下，可以利用其它实施例，并且可以做出结构或逻辑变化。因此，以下的具体实施方式不应以限制性意义进行理解，并且实施例的范围由所附权利要求及其等同物来限定。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明书可以使用基于视角的描述，例如顶/底、中/外、上/下等。这样的描述仅用于便于讨论，并且并非旨在将文本中所述的实施例的应用限制为任何特定取向。
本说明书可以使用短语“在一实施例中”或“在实施例中”，这些短语均可以指代一个或多个相同或不同的实施例。此外，如针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
在本文中可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下情况中的一种或多种。“耦合”可以表示两个或更多个元件直接物理接触或电接触。然而，“耦合”还可以表示两个或更多个元件彼此间接接触，但仍彼此协作或相互作用，并且可以表示一个或多个其它元件耦合或连接在被认为是彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。
在各种实施例中，短语“形成、沉积或以其它方式设置在第二特征上的第一特征”可以表示第一特征形成、沉积或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理接触和/或电接触)或者间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代以下项、以下项的部分或包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SoC)、执行一个或多个软件或固件程序的处理器(共享的、专用的或分组的)和/或存储器(共享的、专用的或分组的)、组合逻辑电路、和/或提供所述功能的其它适合的部件。
图1示意性地示出了示例性集成电路(IC)组件100的截面侧视图。在实施例中，如可以看到的，IC组件100可以包括与封装衬底116电耦合和/或物理耦合的一个或多个管芯(例如管芯106)。如同样可以看到的，封装衬底116还可以与电路板124电耦合。
在实施例中，管芯106可以包括半导体衬底126。半导体衬底126可以包括任何适合的材料(例如硅)。管芯106还可以包括设置在半导体衬底之上的Ⅲ族-氮化物材料或Ⅱ-Ⅵ族纤维锌矿材料层128(为了简单起见，在下文中仅称为Ⅲ族-氮化物层128)，以及至少部分地嵌入在Ⅲ族-氮化物层128中的多个缓冲结构(例如，缓冲结构130)。如本文中所使用的，Ⅲ族可以指的是化学文摘服务(CAS)分组的ⅢA族中的元素，其包括硼(B)、铝(Al)、镓(Ga)、铟(In)和钛(Ti)。Ⅲ族-氮化物材料可以包括例如氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟(AllnN)。另一方面，Ⅱ-Ⅵ族纤维锌矿材料可以例如包括硒化镉(CdSe)、硫化镉(CdS)、碲化镉(CdTe)、氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)、碲化锌(ZnTe)。
在实施例中，多个缓冲结构中的每一个可以包括设置在半导体衬底之上的中心构件(例如，中心构件146)。每个缓冲结构还可以包括设置在半导体衬底之上的与中心构件相邻并沿横向方向远离中心构件延伸的下横向构件(例如，下横向构件150)。另外，每个缓冲结构可以包括设置在中心构件之上的并从中心构件横向延伸(与下横向构件相比，沿相反的方向远离中心构件)的上横向构件(例如，上横向构件148)。这样的缓冲结构可以通过以下参考图3和4所述的过程来形成。
如所描绘的，多个缓冲结构可以以交错布置进行定位。这种交错布置由重叠区域134示出，其中，缓冲结构中的一个的上横向构件和相邻缓冲结构的下横向构件在从半导体衬底的表面垂直延伸的同一平面中相互重叠。同样如所描绘的，一个缓冲结构的中心构件和相邻缓冲结构的下横向构件可以形成沟槽(例如，沟槽132)。在一些实施例中，可以从由相邻缓冲结构产生的这些沟槽中的每一个、经由例如横向外延过度生长(LEO)来生长Ⅲ族-氮化物层。这种生长可能导致源于沟槽的缺陷(例如，缺陷136)。这样的缺陷可以包括可能由半导体衬底126的半导体材料的晶体结构与Ⅲ族-氮化物层128的Ⅲ族-氮化物材料的晶体结构之间的晶格失配引起的Ⅲ族-氮化物层的穿透位错。另外，通过将与半导体衬底接合的Ⅲ族-氮化物材料的量减小为设置在沟槽中的Ⅲ族-氮化物材料，可以减少或消除可能由Ⅲ族-氮化物材料与半导体衬底材料之间的热膨胀系数的差异所导致的表面缺陷。
在实施例中，以上所讨论的缓冲结构可以用于终止以上所讨论的缺陷。通过利用缓冲结构来终止缺陷，设置在多个缓冲结构之上的Ⅲ族-氮化物层的子层138可以包括Ⅲ族-氮化物材料的部分(例如，部分140)，该部分可以与设置在多个缓冲结构中的相邻缓冲结构之间的Ⅲ族-氮化物层的缺陷相比具有大体上较少的缺陷。在一些实施例中，子层138的这样的部分可以是大体上无缺陷的。尽管子层138的这些部分可以是大体上无缺陷的，但子层138还可以包括由从多个缓冲结构垂直延伸的虚线所示的结，例如结142。这些结可以是由源于以上所讨论的沟槽中的一个的Ⅲ族-氮化物材料与源于相邻沟槽的Ⅲ族-氮化物材料之间的界面所产生的。这种结可以由一行缺陷来指示，并且可以通过任何常规的机构(例如透射电子显微镜(TEM))来检测。如参考图8所讨论的，在一些实施例中，这些结可以用于在Ⅲ族-氮化物层上形成晶体管。
根据各种适合的构造，包括如所描绘的倒装芯片构造或其它构造(例如嵌入在封装衬底116中或者以引线键合布置进行配置)，管芯106可以附接到封装衬底116。在倒装芯片构造中，管芯106可以经由管芯互连结构108(例如凸块、柱体或也可以将管芯106与封装衬底116电耦合的其它适合的结构)附接到封装衬底116的表面。
芯片106可以表示由半导体材料制成的分立芯片，在一些实施例中管芯106可以是以下项、包括以下项或是以下项的部分：处理器、存储器或ASIC。在一些实施例中，电绝缘材料(例如模制化合物或底部填充材料(未示出))可以部分地密封管芯106和/或互连结构108的一部分。管芯互连结构108可以被配置为在管芯106与封装衬底116之间传送电信号。
封装衬底116可以包括被配置为将电信号传送到管芯106或从管芯106传送电信号的电气布线特征。电气布线特征可以包括例如设置在封装衬底116的一个或多个表面上的迹线和/或内部布线部件，例如沟槽、过孔或用于将电信号传送通过封装衬底116的其它互连结构。例如，在一些实施例中，封装衬底116可以包括电气布线特征(例如管芯接合焊盘110)，该电气布线特征被配置为容纳管芯互连结构108并且在管芯106与封装衬底116之间传送电信号。在一些实施例中，封装衬底116是具有芯和/或内建层的基于环氧树脂的层压衬底，例如Ajinomoto内建膜(ABF)衬底。
电路板124可以是由诸如环氧层压件之类的电绝缘材料组成的印刷电路板(PCB)。例如，电路板124可以包括由以下材料组成的电绝缘层，例如：聚四氟乙烯、诸如阻燃剂4(FR-4)、FR-1、棉纸之类的酚醛棉纸材料和诸如CEM-1或CEM-3之类的环氧树脂材料、或使用环氧树脂预浸料材料层压在一起的玻璃织物材料。可以通过电绝缘层形成结构(未示出)，例如过孔，以通过电路板124来传送管芯106的电信号。在其它实施例中，电路板124可以由其它适合的材料组成。在一些实施例中，电路板124是母板(例如，图10的母板1002)。
诸如焊球120或连接盘栅格阵列(LGA)结构之类的封装级互连件可以耦合到封装衬底116上的一个或多个连接盘(下文中被称为“连接盘118”)和电路板124上的一个或多个焊盘122以形成相对应的焊接接头，焊接接头被配置为进一步在封装衬底116与电路板124之间传送电信号。在其它实施例中可以使用用于将封装衬底116与电路板124物理和/或电耦合的其它适合的技术。
图2是根据本公开内容的各种实施例的具有设置在其上的两个缓冲结构200a和200b的半导体衬底202的透视图。在实施例中，每个缓冲结构可以包括设置在半导体衬底之上的中心构件204a和204b。每个缓冲结构还可以包括设置在半导体衬底之上的与中心构件相邻并沿横向方向远离中心构件延伸的下横向构件206a和206b。另外，每个缓冲结构可以包括设置在中心构件之上的并从中心构件横向延伸(与下横向构件相比，沿相反的方向远离中心构件)的上横向构件208a和208b。这样的缓冲结构可以通过以下参考图3和4所述的过程来形成。
如所描绘的，缓冲结构200a和200b可以以交错布置进行定位。这种交错布置由重叠区域210示出，其中，缓冲结构200a的上横向构件208a和缓冲结构200b的下横向构件206b在从半导体衬底202的表面垂直延伸的同一平面中相互重叠。同样如所描绘的，缓冲结构200a的中心构件204a和缓冲结构200b的下横向构件206b可以形成沟槽212，如上文参照图1所讨论的，Ⅲ族-氮化物材料或Ⅱ-Ⅵ族纤维锌矿材料可以从该沟槽212生长以形成Ⅲ族-氮化物层，例如图1的Ⅲ族-氮化物层128。
图3是根据本公开内容的各种实施例的集成电路(IC)管芯制造过程300的说明性流程图。图4提供了根据各种实施例的示出IC管芯制造过程300中的阶段的所选操作的截面视图。结果，图3和图4将彼此结合以进行描述。为了帮助该描述，图3中所执行的操作是按照图4中从操作到操作移动的箭头来进行参考的。过程300可以在块302开始，此时可以提供半导体衬底402。这种半导体衬底可以包括含有硅的任何适合的材料，例如无斜切的或者有在0.5度至8度范围内的斜切的沿着100平面、111平面或110平面切割的硅晶片。在块304，可以形成中心构件404a和404b。中心构件404a和404b可以包括任何适合的氧化物，例如氧化铝(Al2O3)或二氧化硅(SiO2)、氧化铪(HfO2)、氧化钽硅(TaSiOx)、氧化铝硅(AlSiOx)、SiON、碳氮化硅(SiCN)、二氧化钛(TiO2)等。中心构件404a和404b可以通过任何常规工艺形成，包括但不限于光刻工艺。在块306，下横向构件406a和406b可以形成在半导体衬底402上。下横向构件406a和406b可以包括任何适合的氧化物，例如以上所提及的那些示例。在实施例中，下横向构件406a和406b可以是与形成中心构件404a和404b时所使用的材料相同的材料，或者可以是不同的材料。例如，中心构件404a和404b可以包括Al2O3，而下横向构件406a和406b可以包括SiO2。与中心构件404a和404b一样，下横向构件406a和406b也可以通过任何常规工艺形成，包括但不限于光刻工艺。
在块308，可以形成牺牲层408以对部分形成的缓冲结构(包括中心构件404a和404b以及下横向构件406a和406b)进行密封。这种牺牲层可以包括可以通过例如湿法蚀刻工艺选择性去除的任何材料。这种材料可以包括但不限于氮化硅(SiN)、双苯并环丁烷(BCB)、氢倍半硅氧烷(HSQ)、钌(Ru)、氮化钛(TiN)等。在块310，可以去除(例如，在抛光过程中)牺牲层408在中心构件404a和404b上方延伸的部分以暴露中心构件404a和404b的顶表面。
在块312，可以在牺牲层408的表面以及中心构件404a和404b的暴露的顶表面上形成上横向构件410a和410b。上横向构件410a和410b可以包括任何适合的氧化物，例如氧化铝(Al2O3)或二氧化硅(SiO2)，并且可以是与形成中心构件404a和404b时所使用的材料相同的材料，或者可以是不同的材料。与中央构件404a和404b以及下横向构件406a和406b一样，上横向构件可以通过任何常规工艺形成，包括但不限于光刻工艺。
在块314，可以选择性地去除牺牲层408。这种选择性去除可以例如经由设计用于去除牺牲层而不干扰通过上述过程形成的缓冲结构的湿法蚀刻工艺来完成。这种湿法蚀刻工艺可以包括例如利用热磷酸浴。一旦去除了牺牲层408，则在块316，诸如图7的包覆层702之类的包覆层可以被可任选地沉积为跨缓冲结构412a和412b的表面以及半导体衬底的任何暴露的表面。这样的包覆层可以包括氮化铝(AlN)、氮化硼(BN)或氮化钛(TiN)，并且可以通过化学气相沉积、原子层沉积、分子束外延或溅射工艺来沉积。在块318，可以形成Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的层，例如图1和5-8中所描绘的层。这样的层可以包括例如氮化镓(GaN)或任何其它的Ⅲ族-氮化物材料或任何Ⅱ-Ⅵ族纤维锌矿材料，并且可以通过任何常规工艺形成，例如LEO工艺。
图5和图6描绘了根据本公开内容的各种实施例的图3的IC管芯制造过程300的操作318。图5描绘了允许缺陷(例如，缺陷504)垂直传播直到被上横向构件410a和410b终止的实施例。如上所讨论的，这种缺陷可能由Ⅲ族-氮化物材料502和半导体衬底402之间的晶格失配引起。在其它实施例中，可以使用Ⅱ-Ⅵ族纤维锌矿材料代替Ⅲ族-氮化物材料502；然而，为了简单起见，这个讨论将仅仅指的是Ⅲ组-氮化物材料。如所描绘的，这样的实施例可以通过调整例如外延生长过程的条件来产生垂直侧壁平面而产生。这些条件将在下面更详细地讨论。图示500描绘了具有垂直侧壁的Ⅲ族-氮化物材料的生长的快照。图示506描绘了附加生长的结果，并且示出了上横向构件410a和410b如何终止所得到的缺陷，从而产生具有大体上无缺陷的Ⅲ族-氮化物材料的部分的子层508。在一些实施例中，可以使用蚀刻停止/抛光停止工艺来剥离子层508，子层508可以为Ⅲ族-氮化物层提供用于层转移应用的减少缺陷的Ⅲ族-氮化物的部分。可以经由本文中其它地方所讨论的结来检测这样的实施例。如上所述，例如可以通过TEM检测这种结。
另一方面，图6描绘了弯曲一些缺陷(例如，缺陷604)以允许一些缺陷水平传播直到被中心构件404a和404b终止的实施例。如以上所讨论的，这种缺陷可能由Ⅲ族-氮化物材料602与半导体衬底402之间的晶格失配引起。如所描绘的，这样的实施例可以通过调整例如外延生长过程的条件来产生倾斜侧壁面而产生。这些条件将在下面更详细地讨论。图示600描绘了具有倾斜侧壁面的Ⅲ族-氮化物材料的生长的快照。图示606描绘了附加生长的结果，并且示出了上横向构件410a和410b如何终止保留在垂直平面中的任何缺陷，而中心构件404a和404b如何终止弯曲并水平传播的缺陷，从而产生具有大体上无缺陷的Ⅲ族-氮化物材料的部分的子层608。在一些实施例中，蚀刻停止/抛光停止工艺可以用于剥离子层608，子层608可以为Ⅲ族-氮化物层提供用于层转移应用的减少缺陷的Ⅲ族-氮化物的部分。可以经由本文中其它地方所讨论的结来检测这样的实施例。如上所述，例如可以通过TEM检测这种结。
压力、温度和V/Ⅲ气体混合比都是可以对生长形状(例如，无论侧壁是垂直的还是倾斜的)有影响的生长过程的条件。较低的生长压力可以有利于垂直侧壁平面的生长，而较高的生长压力可以有利于倾斜的侧壁平面。例如，生长GaN中的压力条件可以在30至350托的范围内。也可以控制温度以有利于上述倾斜侧壁面。较高的生长温度可以有利于垂直侧壁平面的生长，而较低的生长温度可以有利于倾斜的侧壁面。例如，生长GaN中的温度条件可以在900-1150℃的范围内。另外，也可以控制V族/Ⅲ族前驱气体混合物比，以有利于上述倾斜侧壁面。较低的V/Ⅲ比可以有利于垂直侧壁平面，而较高的V/Ⅲ比可以有利于形成倾斜的侧壁面。例如，对于V族前体是NH3并且Ⅲ族前体是三甲基镓(TMG)的GaN实施例，V/Ⅲ比可以在100-5000的范围内。遵循本教导，普通技术人员可以确定可以在本文中所述的任何方法中进一步利用于制造各种结构和器件的适合的LEO工艺空间。
图7描绘了根据本公开内容的IC管芯组件的各种实施例700、706和710。实施例700描绘了说明性实施例，其中，包覆层702(例如上文参考图3的块316所讨论的)可以设置在多个缓冲结构与Ⅲ族-氮化物层704之间以及半导体衬底与Ⅲ族-氮化物层704之间。如上所述，在一些实施例中，可以利用Ⅱ-Ⅵ族纤维锌矿材料的层来代替Ⅲ族-氮化物层704；然而，为了简单起见，这个讨论将仅仅指的是Ⅲ族-氮化物。在一些实施例中，包覆层702可以包括AIN、BN或TiN，并且可以通过化学气相沉积、原子层沉积、分子束外延或溅射工艺进行沉积。在一些实施例中，包覆层702的厚度可以在3纳米(nm)到100nm的范围内，虽然可以根据预期的应用使用其它厚度。包覆层702可以允许外来材料在半导体衬底402上成核。例如，AIN包覆层可以防止Ⅲ族-氮化物原子与半导体衬底402的混合。例如，在高温下，Ga原子和Si原子可以相互反应，这可以防止GaN的外延生长。
实施例706描绘了可以在各种实施例中使用的替代缓冲结构。如悬臂708所描绘的，在这种缓冲结构中，上横向构件410a和410b可以沿着与下横向构件406a和406b相同的方向远离中心构件404a和404b横向延伸。这样的上横向构件可以如上参考图3所述地形成。
实施例710描绘了在形成本文中其它地方所讨论的结之前停止形成Ⅲ族-氮化物层704的实施例。这样的实施例中，Ⅲ族-氮化物层704的顶表面的水平面(也称为c平面)可以具有高电荷密度，而侧壁(例如，侧壁712)可以具有较低的电荷密度。在一些实施例中，由方框714突出显示的设置在缓冲结构上方的Ⅲ族-氮化物材料的大体上梯形的结构可以具有非常低的缺陷密度或者可以大体上无缺陷。在一些实施例中，三维器件结构可以形成在这种大体上梯形的结构上。例如，在一些实施例中，晶体管可以形成在这种大体上梯形的结构上。在这样的实施例中，二维电子气(2DEG)诱导层(例如下面讨论的图8的2DEG层814)可以设置在表面Ⅲ族-氮化物层704上。然后可以在大体上梯形的结构的相对端上的空位中形成晶体管的源极和漏极接触部，并且可以在中心中形成栅极。
将理解的是，本文中所讨论的任何实施例可以以各种组合形成。例如，实施例700中所描绘的缓冲结构可以用于代替本文中所讨论的任何其它缓冲结构。以上所讨论的包覆层702也可以用于本文中所讨论的任何实施例中，包括以上所讨论的实施例710。
图8示意性地示出了根据本公开内容的各种实施例的包括形成在其上的减少缺陷密度的Ⅲ族-氮化物层808的示例性集成电路(IC)管芯800的截面侧视图。在实施例中，管芯800可以包括半导体衬底802。半导体衬底802可以包括任何适合的材料(例如硅)。管芯800还可以包括设置在半导体衬底之上的Ⅲ族-氮化物(例如，氮化镓(GaN))层808或Ⅱ-Ⅵ族纤维锌矿材料层，以及至少部分地嵌入在Ⅲ族-氮化物层808中的多个缓冲结构806a-806d。在实施例中，多个缓冲结构中的每一个可以包括中心构件、下横向构件和上横向构件，如本文中其它地方所讨论的。
如本文中其它地方所描绘和所讨论的，多个缓冲结构806a-806d可以以交错布置进行定位。在一些实施例中，Ⅲ族-氮化物层808可以经由例如从相邻缓冲结构所产生的沟槽的横向外延过度生长(LEO)来生长。这种生长可能产生源于沟槽的缺陷(例如，缺陷810)。这种缺陷可以包括例如可能由半导体衬底802的半导体材料的晶体结构与Ⅲ族-氮化物层808的Ⅲ族-氮化物材料的晶体结构之间的晶格失配引起的Ⅲ族-氮化物层808的穿透位错。
在实施例中，缓冲结构806a-806d可以用于终止以上所讨论的缺陷。通过利用缓冲结构来终止缺陷，设置在多个缓冲结构806a-806d之上的Ⅲ族-氮化物层的子层可以包括Ⅲ族氮化物材料的部分，该部分可以与设置在多个缓冲结构806a-806d中的相邻缓冲结构之间的Ⅲ族-氮化物层808的缺陷相比具有大体上较少的缺陷。在一些实施例中，子层的这样的部分可以是大体上无缺陷的。尽管子层的这些部分可以是大体上无缺陷的，但子层还可以包括由从多个缓冲结构垂直延伸的虚线所示的结812a-812d。这些结可以是由源于沟槽中的一个的Ⅲ族-氮化物材料与源于相邻沟槽的Ⅲ族-氮化物材料之间的界面所产生的。这种结可以由一行缺陷来指示，并且可以通过任何常规的机构(例如透射电子显微镜(TEM))来检测。如所描绘的，在一些实施例中，这些结可以用于在Ⅲ族-氮化物层808上形成晶体管。例如，如所描绘的，晶体管的源级816可以设置在结812a上，而晶体管的漏极820可以设置在结812b上。在这种实施例中，晶体管的栅极818可以设置在晶体管的源极和漏极之间的子层的一部分上，该部分还可以与大体上无缺陷的子层的一部分一致。在一些实施例中，二维电子气(2DEG)诱导层814可以设置在表面Ⅲ族-氮化物层808上。这种2DEG诱导层可以包括氮化铝镓(AlGaN)、氮化铝铟(AllnN)、氮化铝(AlN)或任何其它适合的材料。管芯800还可以包括互补金属氧化物半导体(CMOS)器件804。CMOS器件804可以包括任何实施例并且可以形成在氧化物层822上。在实施例中，管芯800可以是片上系统(SoC)，并且以上所讨论的晶体管可以是用于片上系统的功率管理IC的一部分，或者可以是诸如在移动电话中使用的SoC的射频(RF)功率放大器的一部分。
图9描绘了各种实施例的说明性尺寸。如所描绘的，在实施例中，下横向构件的厚度H2可以在20nm至100nm的范围内，并且宽度W2可以在100nm至1微米(μm)的范围内。沟槽的宽度T1可以在20nm到1μm的范围内。中心构件的宽度W1可以在从100nm至5μm的范围内。中心构件的高度H1可以取决于是否生长Ⅲ族-氮化物以具有倾斜侧壁面或垂直侧壁平面。在实施例中，利用垂直侧壁平面，H1可以由等式H1>H2+50nm表示，或者可以基于以上给出的H2的说明性范围在70nm到150nm的范围内。在利用倾斜侧壁面将缺陷弯曲到水平面的实施例中，H1可以由等式
Figure BDA0001296574240000121
来确定。最后，上横向构件之间的宽度T2可以由等式T2<W2-D定义，其中，D是一个缓冲结构的上横向构件与相邻缓冲结构的下横向构件之间的重叠。所述特征在其它实施例中可以具有其它适合的尺寸。
如在整个说明书中所提及的，在一些实施例中，Ⅲ族-氮化物材料可以用Ⅱ-Ⅵ族纤维锌矿材料来代替。结果，本文中提及的使用Ⅲ族-氮化物材料或层的任何实例也可以包括Ⅲ族-氮化物材料或层被Ⅱ-Ⅵ族纤维锌矿材料或层代替的实施例。
本公开内容的实施例可以被实施成使用任何适合的硬件和/或软件来根据需要进行配置的系统。图10示意性地示出了包括如本文中所述的IC管芯(例如由图1-8所描绘的)的计算设备。计算设备1000可以容纳诸如母板1002之类的板。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006。处理器1004物理耦合和电耦合到母板1002。在一些实施方式中，至少一个通信芯片1006也物理耦合和电耦合到母板1002。在进一步的实施方式中，通信芯片1006是处理器1004的一部分。
根据其应用，计算设备1000可以包括其它部件，这些其它部件可以或可以不物理耦合和电耦合到母板1002。这些其它部件包括但不限于：易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如只读存储器(ROM))、闪速存储器、图形处理器、数字信号处理器、密码协处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等等)。
通信芯片1006可以实现无线通信，以用于将数据传送到计算设备1000以及从计算设备1000传送数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固态介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可以不包含导线。通信芯片1006可以实施多个无线标准或协议中的任一种，无线标准或协议包括但不限于：电气与电子工程师(IEEE)协会标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修订)、长期演进(LTE)计划连同任何修订、更新、和/或修正(例如，高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。与IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，即代表微波接入的全球互操作性的首字母缩略词，其为通过IEEE 802.16标准的一致性和互操作性测试的产品的证明标志。通信芯片1006可以根据全球移动通信(GSM)系统、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片1006可以根据增强数据的GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)、或演进的UTRAN(E-UTRAN)来进行操作。通信芯片1006可以根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其派生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片1006可以根据其它无线协议来进行操作。
计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片1006可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备1000的处理器1004可以是被并入到可以包括封装衬底(例如，图1的封装衬底116)的IC组件中的IC管芯(例如，图1的IC管芯106)。例如，图1的电路板124可以是母板1002，并且处理器1004可以是IC管芯106。处理器1004和母板1002可以使用如本文中所述的封装级互连件来耦合在一起。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片1006可以是包含在可以包括封装衬底(例如，图1的封装衬底116)的IC组件中的IC管芯(例如，IC管芯106)。在另外的实施方式中，容纳在计算设备1000内的另一部件(例如，存储器件或其它集成电路器件)可以是并入到IC组件中的IC管芯(例如，IC管芯106)。
在各种实施方式中，计算设备1000可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、或数字视频记录器。在另外的实施方式中，计算设备1000可以是处理数据的任何其它电子设备。
示例
根据各种实施例，本公开内容描述了多个示例。示例1可以包括一种集成电路(IC)管芯，其包括：半导体衬底；设置在半导体衬底之上的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层；以及至少部分地嵌入在所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层中的多个缓冲结构，其中，所述多个缓冲结构中的每个缓冲结构包括：设置在半导体衬底之上的中心构件；设置在所述半导体衬底之上、与中心构件相邻并沿第一方向远离中心构件延伸的下横向构件；以及设置在所述中心构件之上、并沿与所述第一方向相反的至少第二方向从所述中心构件横向延伸的上横向构件。
示例2可以包括示例1的主题，其中，所述多个缓冲结构以交错布置进行定位以终止Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的缺陷。
示例3可以包括示例1或2中的任一个的主题，其中，所述多个缓冲结构包括被设置为与第二缓冲结构相邻的第一缓冲结构，其中，第一缓冲结构的上横向构件和第二缓冲结构的下横向构件在从半导体衬底的表面垂直延伸的同一平面中相互重叠，并且其中，第一缓冲结构的中心构件和第二缓冲结构的下横向构件形成沟槽，在所述沟槽中设置有Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料。
示例4可以包括示例1-3中的任一项的主题，其中，设置在多个缓冲结构之上的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的子层包括Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的与设置在多个缓冲结构的相邻缓冲结构之间的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的缺陷相比具有大体上较少缺陷的部分。
示例5可以包括示例4的主题，其中，Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的所述部分是大体上无缺陷的。
示例6可以包括示例4的主题，其中，所述子层包括结，在所述结中，Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的第一Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于第一缓冲结构与第二缓冲结构之间，并且第二Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于第二缓冲结构与第三缓冲结构界面之间。
示例7可以包括示例6的主题，其中，所述结由设置在第二缓冲结构之上的一行缺陷来指示。
示例8可以包括示例6或7中的任一项的主题，其中，所述结是第一结，所述子层还包括设置在所述第三缓冲结构之上的第二结，其中，晶体管的源极设置在所述第一结处并且晶体管的漏极设置在第二结处，并且晶体管的栅极设置在第一结与第二结之间、位于Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的具有大体上较少缺陷的部分的其中之一上。
示例9可以包括示例1-8中的任一项的主题，还包括设置在半导体衬底的表面上的半导体互补金属氧化物半导体(CMOS)器件。
示例10可以包括示例1-9中任一项的主题，其中，多个缓冲结构中的每个缓冲结构的中心构件由与相应的缓冲结构的上横向构件或下横向构件不同的氧化物材料组成。
示例11可以包括示例1-10中的任一项的主题，还包括设置在Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层与多个缓冲结构之间的包覆层。
示例12可以包括示例11的主题，其中，包覆层包括氮化铝(AlN)、氮化铝镓(AlGaN)、氮化硼(BN)或氮化钛(TiN)。
示例13可以包括示例1-12中的任一项的主题，其中：Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、硒化镉(CdSe)、硫化镉(CdS)、碲化镉(CdTe)、氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)或碲化锌(ZnTe)；并且半导体衬底包括硅(Si)。
示例14可以包括示例1-13中的任一项的主题，其中，所述缺陷包括Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的穿透位错。
示例15可以包括一种形成集成电路(IC)管芯组件的方法，其包括：提供半导体衬底；以交错布置形成多个缓冲结构，其中，形成所述多个缓冲结构的每个缓冲结构包括：在所述半导体衬底之上形成中心构件；在所述半导体衬底之上形成与所述中心构件相邻并沿第一方向远离所述中心构件延伸的下横向构件；以及在所述中心构件之上形成沿与所述第一方向相反的至少第二方向从所述中心构件横向延伸的上横向构件；以及形成至少部分地密封所述多个缓冲结构的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层。
示例16可以包括示例15的主题，其中，多个缓冲结构终止Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层中的缺陷。
示例17可以包括示例15或16中的任一项的主题，其中，形成上横向构件还包括将中心构件和下横向构件密封在牺牲层中，在牺牲层的表面上形成上横向构件，以及选择性地去除牺牲层。
示例18可以包括示例15-17中的任一项的主题，其中，形成中心构件、下横向构件和上横向构件包括对中心构件、下横向构件和上横向构件中的每一个执行光刻工艺。
示例19可以包括示例15-18中的任一项的主题，其中，以交错布置形成多个缓冲结构包括形成彼此相邻的第一缓冲结构和第二缓冲结构，其中，第一缓冲结构的上横向构件和第二缓冲结构的下横向构件在从半导体衬底的表面垂直延伸的同一平面中相互重叠，并且其中，第一缓冲结构的中心构件和第二缓冲结构的下横向构件形成沟槽。
示例20可以包括示例19的主题，其中，形成Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层至少部分地通过源于所述沟槽的横向外延过度生长(LEO)工艺来完成。
示例21可以包括示例15-20中的任一项的主题，其中，形成Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层包括形成在多个缓冲结构之上的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的子层，所述子层包括Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的具有比形成在多个缓冲结构的相邻缓冲结构之间的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的缺陷大体上更少的缺陷的部分。
示例22可以包括示例21的主题，其中，Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的所述部分是大体上无缺陷的。
示例23可以包括示例21或22中的任一项的主题，其中，所述子层包括结，在所述结中，Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的第一Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于第一缓冲结构与第二缓冲结构之间，并且第二Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于第二缓冲结构与第三缓冲结构界面之间，并且其中，所述结由设置在第二缓冲结构之上的一行缺陷来指示。
示例24可以包括示例23的主题，其中，所述结是第一结，所述子层还包括形成在所述第三缓冲结构之上的第二结，所述方法还包括：在所述第一结处形成晶体管的源极；在第二结处形成晶体管的漏极；以及在第一结与第二结之间、在Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的具有大体上较少缺陷的部分的其中之一上形成晶体管的栅极。
示例25可以包括示例15-24中的任一项的主题，还包括在半导体衬底的表面上形成半导体互补金属氧化物半导体(CMOS)器件。
示例26可以包括示例15-25中的任一项的主题，还包括在形成Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层之前在所述多个缓冲结构之上形成包覆层，其中，所述包覆层包括氮化铝(AlN)、氮化铝镓(AlGaN)、氮化硼(BN)或氮化钛(TiN)。
示例27可以包括示例15-26中的任一项的主题，其中：Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、硒化镉(CdSe)、硫化镉(CdS)、碲化镉(CdTe)、氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)或碲化锌(ZnTe)；并且半导体衬底包括硅(Si)。
各种实施例可以包括以上所述的实施例的任何适合的组合，以上所述的实施例包括以结合形式(和)上文中(例如，“和”可以是“和/或”)所述的实施例的替代物(或)实施例。此外，一些实施例可以包括一个或多个制造的物品(例如，非暂态计算机可读介质)，其具有存储在其上的指令，在执行指令时产生上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于执行以上所述的实施例的各种操作的任何适合的模块的装置或系统。
对所例示的实施方式的以上描述(包括在摘要中所述的内容)并非旨在是详尽的或者将本公开内容地实施例局限于所公开的精确形式。如相关领域中的技术人员将认识到的，虽然出于说明性目的在本文中描述了具体的实施方式和示例，但在本公开内容的范围内的各种等效修改是可能的。
鉴于以上的具体实施方式，可以对本公开内容的实施例做出这些修改。在所附权利要求中所使用的术语不应被解释为将本公开内容的各个实施例局限于说明书和权利要求书中所公开的具体的实施方式。相反，范围要完全由根据权利要求诠释的建立原则所解释的所附权利要求来确定。

Claims (20)

1.一种集成电路(IC)管芯，包括：
半导体衬底；
Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层，所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层设置在所述半导体衬底之上；以及
多个缓冲结构，所述多个缓冲结构至少部分地嵌入在所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层中，其中，所述多个缓冲结构中的每个缓冲结构包括：
中心构件，其设置在所述半导体衬底之上；
下横向构件，其设置在所述半导体衬底之上、与所述中心构件横向邻接并沿第一方向远离所述中心构件延伸；以及
上横向构件，其设置在所述中心构件之上并沿与所述第一方向相反的至少第二方向从所述中心构件横向延伸
其中，设置在所述多个缓冲结构之上的所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的子层包括Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的与设置在所述多个缓冲结构的相邻缓冲结构之间的所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的缺陷相比具有较少缺陷的部分，
其中，所述子层包括结，在所述结中，所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的第一Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于第一缓冲结构与第二缓冲结构之间，并且第二Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于所述第二缓冲结构与第三缓冲结构界面之间，并且
其中，所述结是第一结，所述子层还包括设置在所述第三缓冲结构之上的第二结，其中，晶体管的源极设置在所述第一结处并且晶体管的漏极设置在所述第二结处，并且晶体管的栅极设置在所述第一结与所述第二结之间、位于Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的具有较少缺陷的所述部分的其中之一上。
2.根据权利要求1所述的集成电路管芯，其中，所述多个缓冲结构以交错布置进行定位以终止所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的缺陷。
3.根据权利要求1所述的集成电路管芯，其中，所述多个缓冲结构包括被设置为与第二缓冲结构相邻的第一缓冲结构，其中，所述第一缓冲结构的上横向构件和所述第二缓冲结构的下横向构件在从所述半导体衬底的表面垂直延伸的同一平面中相互重叠，并且其中，所述第一缓冲结构的中心构件和所述第二缓冲结构的所述下横向构件形成了沟槽，在所述沟槽中设置有所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料。
4.根据权利要求1所述的集成电路管芯，其中，Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的所述部分是无缺陷的。
5.根据权利要求1所述的集成电路管芯，其中，所述第一结由设置在所述第二缓冲结构之上的一行缺陷来指示。
6.根据权利要求1-5中的任一项所述的集成电路管芯，还包括设置在所述半导体衬底的表面上的半导体互补金属氧化物半导体(CMOS)器件。
7.根据权利要求1-5中的任一项所述的集成电路管芯，其中，所述多个缓冲结构中的每个缓冲结构的所述中心构件由与相应的缓冲结构的所述上横向构件或所述下横向构件不同的氧化物材料组成。
8.根据权利要求1-5中的任一项所述的集成电路管芯，还包括设置在所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层与所述多个缓冲结构之间的包覆层。
9.根据权利要求8所述的集成电路管芯，其中，所述包覆层包括氮化铝(AlN)、氮化铝镓(AlGaN)、氮化硼(BN)或氮化钛(TiN)。
10.根据权利要求1-5中的任一项所述的集成电路管芯，其中：
所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、硒化镉(CdSe)、硫化镉(CdS)、碲化镉(CdTe)、氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)或碲化锌(ZnTe)；并且
所述半导体衬底包括硅(Si)。
11.根据权利要求1-5中的任一项所述的集成电路管芯，其中，所述缺陷包括所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的穿透位错。
12.一种形成集成电路(IC)管芯组件的方法，包括：
提供半导体衬底；
以交错布置形成多个缓冲结构，其中，形成所述多个缓冲结构的每个缓冲结构包括：
在所述半导体衬底之上形成中心构件；
在所述半导体衬底之上形成与所述中心构件横向邻接并沿第一方向远离所述中心构件延伸的下横向构件；以及
在所述中心构件之上形成沿与所述第一方向相反的至少第二方向从所述中心构件横向延伸的上横向构件；以及
形成至少部分地密封所述多个缓冲结构的Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层，其中，所述多个缓冲结构终止所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层中的缺陷，
其中，形成所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层包括在所述多个缓冲结构之上形成Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的子层，所述子层包括Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的与形成在所述多个缓冲结构的相邻缓冲结构之间的所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的缺陷相比具有较少的缺陷的部分，并且其中，Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的所述部分是无缺陷的，
其中，所述子层包括结，在所述结中，所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层的第一Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于第一缓冲结构与第二缓冲结构之间，并且第二Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料源于所述第二缓冲结构与第三缓冲结构界面之间，并且
其中，所述结是第一结，所述子层还包括形成在所述第三缓冲结构之上的第二结，所述方法还包括：
在所述第一结处形成晶体管的源极；
在所述第二结处形成所述晶体管的漏极；以及
在所述第一结与所述第二结之间、在Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿材料的具有较少缺陷的所述部分的其中之一上形成所述晶体管的栅极。
13.根据权利要求12所述的方法，其中，形成上横向构件还包括将所述中心构件和所述下横向构件密封在牺牲层中，在所述牺牲层的表面上形成所述上横向构件，以及选择性地去除所述牺牲层。
14.根据权利要求12所述的方法，其中，形成所述中心构件、所述下横向构件和所述上横向构件包括对所述中心构件、所述下横向构件和所述上横向构件中的每一个执行光刻工艺。
15.根据权利要求12所述的方法，其中，以交错布置形成所述多个缓冲结构包括形成彼此相邻的第一缓冲结构和第二缓冲结构，其中，所述第一缓冲结构的上横向构件和所述第二缓冲结构的下横向构件在从所述半导体衬底的表面垂直延伸的同一平面中相互重叠，并且其中，所述第一缓冲结构的中心构件和所述第二缓冲结构的下横向构件形成沟槽。
16.根据权利要求15所述的方法，其中，形成所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层至少部分地通过源于所述沟槽的横向外延过度生长(LEO)工艺来完成。
17.根据权利要求12-16中的任一项所述的方法，其中，所述第一结由设置在所述第二缓冲结构之上的一行缺陷来指示。
18.根据权利要求12-16中的任一项所述的方法，还包括在所述半导体衬底的表面上形成半导体互补金属氧化物半导体(CMOS)器件。
19.根据权利要求12-16中的任一项所述的方法，还包括在形成所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层之前在所述多个缓冲结构之上形成包覆层，其中，所述包覆层包括氮化铝(AlN)、氮化铝镓(AlGaN)、氮化硼(BN)或氮化钛(TiN)。
20.根据权利要求12-16中的任一项所述的方法，其中：
所述Ⅲ族-氮化物或Ⅱ-Ⅵ族纤维锌矿层包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、硒化镉(CdSe)、硫化镉(CdS)、碲化镉(CdTe)、氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)或碲化锌(ZnTe)；并且
所述半导体衬底包括硅(Si)。
CN201480083466.0A 2014-12-17 2014-12-17 具有减少缺陷的ⅲ族-氮化物层的集成电路管芯以及与其相关联的方法 Expired - Fee Related CN107004670B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/070968 WO2016099494A1 (en) 2014-12-17 2014-12-17 Integrated circuit die having reduced defect group iii-nitride layer and methods associated therewith

Publications (2)

Publication Number Publication Date
CN107004670A CN107004670A (zh) 2017-08-01
CN107004670B true CN107004670B (zh) 2020-09-22

Family

ID=56127145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083466.0A Expired - Fee Related CN107004670B (zh) 2014-12-17 2014-12-17 具有减少缺陷的ⅲ族-氮化物层的集成电路管芯以及与其相关联的方法

Country Status (6)

Country Link
US (1) US9922826B2 (zh)
EP (1) EP3234996A4 (zh)
KR (1) KR20170095819A (zh)
CN (1) CN107004670B (zh)
TW (1) TW201633499A (zh)
WO (1) WO2016099494A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3075461B1 (fr) * 2017-12-20 2020-02-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une heterostructure comportant des structures elementaires photoniques en materiau iii-v a la surface d'un substrat a base de silicium
FR3080487B1 (fr) 2018-04-20 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un dispositif optoelectronique a matrice de diodes
CN117063291A (zh) * 2021-04-15 2023-11-14 苏州晶湛半导体有限公司 半导体结构及其制备方法
CN117157732A (zh) * 2021-04-15 2023-12-01 苏州晶湛半导体有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1378934A1 (en) * 2001-03-22 2004-01-07 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor, and iii nitride compound semiconductor element based on it
CN102651435A (zh) * 2011-02-28 2012-08-29 半材料株式会社 利用图案化晶格缓冲层的氮化物基发光器件及其制造方法
WO2014144698A2 (en) * 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
KR101178505B1 (ko) 2009-11-03 2012-09-07 주식회사루미지엔테크 반도체 기판과 이의 제조 방법
CN103137434B (zh) 2011-11-23 2016-02-10 上海华虹宏力半导体制造有限公司 硅基GaN薄膜的制造方法
US8994032B2 (en) * 2013-03-04 2015-03-31 Translucent, Inc. III-N material grown on ErAIN buffer on Si substrate
US10032911B2 (en) * 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
US10325774B2 (en) * 2014-09-18 2019-06-18 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1378934A1 (en) * 2001-03-22 2004-01-07 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor, and iii nitride compound semiconductor element based on it
CN102651435A (zh) * 2011-02-28 2012-08-29 半材料株式会社 利用图案化晶格缓冲层的氮化物基发光器件及其制造方法
WO2014144698A2 (en) * 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers

Also Published As

Publication number Publication date
TW201633499A (zh) 2016-09-16
US20170352532A1 (en) 2017-12-07
EP3234996A4 (en) 2018-08-22
WO2016099494A1 (en) 2016-06-23
CN107004670A (zh) 2017-08-01
US9922826B2 (en) 2018-03-20
KR20170095819A (ko) 2017-08-23
EP3234996A1 (en) 2017-10-25

Similar Documents

Publication Publication Date Title
US10475888B2 (en) Integration of III-V devices on Si wafers
KR102248478B1 (ko) 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
CN105874587B (zh) Si沟槽中的ⅲ-n器件
KR102167518B1 (ko) 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
KR102106348B1 (ko) 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 ｃｍｏｓ용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들
KR102349040B1 (ko) 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들
CN107004706B (zh) 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
KR102098900B1 (ko) 측방향 에피택시 과도성장 영역에서의 결함 없는 핀 기반 디바이스의 제조
CN107004670B (zh) 具有减少缺陷的ⅲ族-氮化物层的集成电路管芯以及与其相关联的方法
US11222982B2 (en) Methods and apparatus to form silicon-based transistors on group III-nitride materials using aspect ratio trapping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200922

Termination date: 20211217

CF01 Termination of patent right due to non-payment of annual fee