CN107004688B - 具有增强的电荷容量和动态范围的固态图像传感器 - Google Patents

Abstract

某些方面涉及成像系统和用于制造成像系统和图像传感器的方法。成像系统包括像素阵列，像素阵列包括多个像素，所述像素被配置成在暴露于光时生成电荷并且设置在第一层上。成像系统还包括多个像素电路，所述像素电路用于读取在与其耦合的像素中积分的光，所述多个像素电路中的每个包括在所述多个像素的子集之间共享的一个或多个晶体管，所述一个或多个晶体管设置在与所述第一层不同的第二层上。成像系统还包括被配置成将多个像素中的每个像素耦合到多个像素电路的多个浮置扩散节点。

Description

具有增强的电荷容量和动态范围的固态图像传感器

技术领域

本文公开的系统和方法涉及光传感器，并且更具体而言，涉及亚微米像素和垂直集成的像素传感器。

背景技术

数字相机和数字成像的趋势是朝向更小的像素，以向上驱动兆像素计数或实现更小的传感器面积。同时，期望改善速度、灵敏度和像素数量。然而，像素尺寸减小和数量增大可能不会支持速度和灵敏度的期望增大。更小尺寸的像素可能会遇到很多挑战。例如，与更大像素相比时，更小的像素可以具有更低的感测速度或降低的分辨率和色彩保真度，并可以具有有限的动态范围。尤其是在移动传感器中，缩小像素尺寸和传感器面积的趋势试图通过高级处理来维持性能。亚微米像素探测器阵列的减小的满阱容量、减小的量子效率和减小的感光度具有大大降低的图像传感器的信噪比(SNR)和动态范围。此外，减小的像素尺寸的更高串扰导致图像质量问题，例如，不良的调制传递函数(MTF)和色彩保真度。

在数字成像中，互补金属氧化物半导体(CMOS)传感器的动态范围有时可能不足以准确表示室外场景。在移动装置中(例如移动电话上的相机中)可能使用的更紧凑传感器中，尤其可能是这种情况。例如，移动装置相机中使用的典型传感器可能具有大约60-70dB的动态范围。然而，典型的自然室外场景可能容易覆盖亮区和阴影之间的100dB的对比度范围。因为该动态范围大于移动装置中使用的典型传感器的动态范围，所以移动装置拍摄的图像中可能会丢失细节。

发明内容

本发明的系统、方法和装置均具有几个方面，其中没有一个单独负责其期望的属性。在不限制所附权利要求表达的本发明的范围的情况下，现在将简要论述一些特征。在考虑本论述之后，尤其是在阅读标题为“具体实施方式”的节之后，将理解，本发明的各实施例的特征如何提供优点，优点包括接入点和无线网络中的站之间的改善的通信。

本文公开的实施例均具有几个创造性方面，其中没有一个单独负责本发明的期望的属性。在不限制范围的情况下，如所附权利要求所表达的，这里将要简单公开更突出的特征。在考虑本论述之后，将理解各实施例的特征如何提供相对于当前的动态无线充电系统的几个优点。

本公开的一个方面提供了一种成像系统。成像系统包括被配置成将光转换成电荷的多个像素。成像系统还包括：被配置成转换来自多个像素的电荷的一个或多个放大晶体管；被配置成选择多个像素中的要被读出的行或列的一个或多个选择晶体管；以及被配置成重置多个像素中的至少一个的一个或多个重置晶体管。成像系统还包括像素阵列。像素阵列包括被布置成一个或多个共享像素架构的多个像素。像素阵列被布置成多个行和列并且还包括多个传输门晶体管。多个传输门晶体管中的每个对应于多个像素中的一个。成像系统还包括第一硅层和第二硅层，在第一硅层上设置多个像素，并且在第二硅层上设置一个或多个放大晶体管、选择晶体管和重置晶体管中的至少一个。

公开的另一方面是另一成像系统。另一成像系统包括多个像素，其中像素被配置成在暴露于光时生成电荷。另一成像系统还包括多个像素电路，每个像素电路包括重置晶体管、行选择晶体管或放大电阻器中的至少一个。另一成像系统还包括多个共享像素架构，共享像素架构包括多个像素中的一个或多个像素以及多个像素电路中的像素电路。另一成像系统还包括像素阵列，像素阵列包括多个共享像素架构。像素阵列被布置成多个行和列。最后，另一成像系统包括第一硅层和放置于第一硅层上方的第二硅层。

公开的另一方面是另一成像系统。成像系统包括像素阵列，像素阵列包括多个像素，所述像素被配置成在暴露于光且设置于第一层上时生成电荷。成像系统还包括多个像素电路，所述像素电路用于读取在耦合到其上的像素中积分的光，多个像素电路中的每个包括在多个像素的子集之间共享的一个或多个晶体管，一个或多个晶体管设置在与第一层不同的第二层上。成像系统还包括被配置成将多个像素中的每个耦合到多个像素电路的多个浮置扩散节点。

公开的另一方面是一种制造三维(3D)堆叠图像传感器的方法。该方法包括形成像素阵列，像素阵列包括被布置成一个或多个共享像素架构的多个像素。形成的像素阵列被布置成多个行和列的形式并且还包括多个传输门晶体管，其中多个传输门晶体管中的每个对应于多个像素之一。该方法还包括在第一硅层上设置多个像素，以及在与第一硅层不同的第二硅层上设置至少一个放大晶体管、选择晶体管和重置晶体管。该方法还包括将第一硅层电耦合到第二硅层。

附图说明

在下文中将结合附图和附录描述公开的方面，提供附图和附录是为了例示而非限制公开的方面，其中相似的附图标记标记相似的元件。

图1A示出了根据示例性实施例的用作像素读出系统的像素的共享像素架构的实施例。

图1B示出了根据示例性实施例的交错四晶体管4共享像素架构的实施例。

图1C示出了根据示例性实施例的成交错像素架构阵列的两个图1B的四晶体管4共享像素架构的实施例。

图2描绘了根据示例性实施例的成交错像素架构阵列的图1B和1C的四晶体管4共享像素架构。

图3A示出了根据示例性实施例的1×4交错4共享像素架构的每通道4色读出序列。

图3B示出了根据示例性实施例的2×2交错4共享像素架构的每通道4色读出序列。

图4A示出了根据示例性实施例的具有像素读出系统的交错四晶体管8共享图像传感器像素架构400的实施例。

图4B示出了根据示例性实施例的具有像素读出系统的四晶体管16共享图像传感器像素架构450的实施例的第一段，其具有连接点A-B，以指示图4C上的元件的连续。

图4C示出了根据示例性实施例的具有像素读出系统的四晶体管16共享图像传感器像素架构450的实施例的第二段，其具有连接点A-B，以指示图4B上的元件的连续。

图5A示出了3D堆叠CMOS图像传感器的实施例，其包括图4A和4B的交错共享像素架构，具有像素级细间距混合接合。

图5B示出了3D堆叠CMOS图像传感器的另一实施例，其包括图4A和4B的交错共享像素架构，具有列/行级的熔接接合。

图6A示出了根据一个示例性实施例的图1B的交错四晶体管4共享图像传感器像素架构的时序图的第一段，其具有连接点A-X，以指示图6B上的元件的连续。

图6B示出了根据一个示例性实施例的图1B的交错四晶体管4共享图像传感器像素架构的时序图的第二段，其具有连接点A-X，以指示图6A上的元件的连续。

图7示出了根据图6A和6B的时序图的图1B的交错四晶体管4共享图像传感器像素架构的读出方框图的示例。

图8示出了具有满阱容量扩展能力的图像拍摄装置的实施例的高层级示意图。

具体实施方式

引言

本公开的实施例涉及用于生成和实现亚微米像素的系统和技术，其能够使用3维(3D)堆叠垂直集成像素架构来实现低噪声和高增益读出，高分辨率和高色彩保真度输出，以及增大的动态范围。随着像素尺寸继续减小，像素内的为了保持图像拍摄的期望质量和特性(例如，低噪声、高增益、高分辨率和色彩保真度等)而需要的部件减少了像素的光感测结构可用的光量，光感测结构例如是光电探测器、光电二极管或类似结构或器件。例如，随着像素尺寸减小，因为不能消除部件，像素中的物理面积较小，并且基于制造和一般技术约束，仅能将部件尺寸减小一定程度。因此，可以开发额外的架构，其维持每个像素中的部件的数量和尺寸，同时增大了光电探测器、光电二极管或类似结构或器件能够吸收光并响应于所吸收的光而生成电荷的面积。包括额外存储电容器的读出架构能够实施信号读出方案，以允许扩展满阱容量，提升信噪比(SNR)和动态范围。在各实施例中，可以利用四晶体管4共享CIS像素、8共享、16共享或其他适当像素配置来实施相关联的读出架构。包括重置晶体管、放大晶体管以及定时方案和存储电容器的像素读出部件能够合作以存储来自光电探测器或光电二极管的累积电荷，以执行多次像素读出。这里可以互换地使用术语“像素”和“光电二极管”、“光电探测器”、“光电门”等。

在一个示例中，传输门、定时电路和重置晶体管全部被激活，可以重置光电二极管和浮置扩散节点。此外，在传输门、定时电路和重置晶体管全部关断时，可能发生存储电容器中的电荷积分，允许在光电二极管中收集光子电荷。在光电二极管中累积电荷之后。

在一些实施例中，可以使用存储电容器进行电荷积分。存储电容器可以允许在存储电容器中存储更少的来自光电二极管的转储。因此，随着更多的来自光电二极管的转储被组合，存储电容器中的电荷变多。在结合传输门一次或多次打开定时电路时，可以将光电二极管中的电荷转储到存储电容器。因此，存储电容器能够保存来自像素或像素组的多次读取的电荷。

在一些示例中，CMOS像素内的噪声的主要来源是来自通过重置晶体管的电阻性沟道重置存储电容器和/或电容性浮置扩散节点的kTC(或重置)噪声(几十个电子)。可以使用本文描述的架构的实施例实现的读出模式的一个实施例可以包括在重置之后或在向存储电容器和/或电容性浮置扩散节点施加另一电压之前立即执行的第一次读取。该第一次读出能够在存储器中存储kTC噪声作为基线。这样的kTC噪声能够来源于电容器的重置噪声，并且为了增强图像质量，可能希望减少、消除或以其他方式补偿kTC噪声。因此，可以通过再次打开选择器电路，在存储电容器中的电荷积分(例如，包括来自一个或多个像素的多次电荷转储，光子产生的电荷在该像素处积分)之后执行第二次读出。由于存储电容器的额外电荷存储容量以及由定时方案控制的多次光电二极管电荷转储，两次读出能够提供与电荷转储的次数成比例的像素满阱容量的倍增。因为kTC噪声被存储在存储器中作为第一帧中的基线，所以该读出方法能够补偿第二次读出中的kTC噪声。通过执行两次读出，例如，通过在存储电容器和/或浮置扩散节点被重置之后但在传输门被接通之前以及在传输门被接通之后对存储电容器或浮置扩散节点采样，可以执行具有短采样时间的相关双采样，从而消除kTC噪声。

可以利用本文描述的满阱容量扩展架构的实施例实现的读出模式的另一实施例能够执行多次读出，并获得来自光电二极管的两次电荷转储之间的电荷差。所得的差分帧可能没有kTC噪声。在一些实施例中，如果不需要高准确度，例如，对于取景器预览图像或自动曝光调节，可以在低位深度模式中执行多次读出，以节省功率。在一些实施例中，可以在正常位深度模式中执行多次读出以获得更准确的图像信息。在一些实施例中，例如，可以将高动态范围(HDR)成像、两个不同的积分时间用于用以生成差分帧的两次读出中的电荷转储。

可以将像素读出系统用于任何CMOS、CCD或其他图像传感器。在一些实施例中，传感器可以是例如满阱容量大约为1000-e，具有大约0.5μm像素的32MP/30fps图像传感器。图像传感器可以被设计成具有10b/240-fps的读出速度。图像传感器的一些实施例可以是数字集成设计，具有8帧累积快门速度，例如，实施交错滚动快门而不需要存储完整的帧。在一个示例中，可以从外部储存器(例如DRAM)以大约12b/30-fps的速度输出数据。这样的图像传感器能够导致等价的像素满阱容量乘以八倍，例如，达到每像素大约8000-e的满阱容量。这些图像传感器规格仅代表使用像素读出系统的图像传感器的一个实施例，并且在其他实施例中可以使用具有不同规格的其他图像传感器。

像素阵列可以包括布置成预定数量的行和列(例如，M行和N列)的多个像素。每个像素可以代表像素阵列的单个电荷检测元件。多个像素的每个可以均包括衬底上方的光敏元件，例如光电门、光电导体、光电二极管或其他光电探测器，用于累积在衬底的下方部分中的光生成的电荷。在一些实施例中，像素阵列可以包括定位成对入射光进行滤波的一个或多个滤波器，例如，截止滤波器或滤色器。例如，CMOS像素的光电元件可以是耗尽型p-n结光电二极管或光电门下面的场感生的耗尽区之一。

定时发生器能够提供用于读出代表像素阵列中的每个像素中累积的光的值的定时信号。例如，定时发生器可以是列和行驱动器。定时发生器可以包括控制逻辑，用于控制像素阵列的重置操作、曝光时间、线时间和像素时间，并且还可以向模拟/数字转换器(ADC)提供定时信号。读出电路能够提供用于读出像素阵列中的每个像素的电路。例如，读出电路可以包括为整个阵列提供的多个行和列线。读出电路的列和行线可以电子连接到根据定时发生器提供的定时进行操作的列采样和保持(S/H)电路、像素电路和行控制电路。在操作中，可以由行选择线同时打开像素阵列中每行的像素，并且可以由列选择线选择性地输出每列的像素。

每个像素可以包括用于读取多个像素中的每个像素中收集的电荷的电路。例如，像素电路的一个实施例连接到每个像素，并且包括基板中形成的输出场效应晶体管以及与具有感测节点的像素相邻地形成在基板上的电荷转移段，感测节点通常是浮置扩散节点，其连接到输出晶体管的栅极。像素电路的电荷转移段可以包括至少一个电子部件，例如，晶体管，其用于从基板的下方部分向浮置扩散节点和另一电子部件转移电荷，另一电子部件例如是用于在电荷转移之前将节点重置到预定电荷水平的重置晶体管。光电荷在从初始电荷累积区域移动到浮置扩散节点时被放大，并且浮置扩散节点处的电荷可以被源极跟随器输出晶体管转换成像素输出电压。如下文更详细所述，像素电路还可以包括存储电容器或其他电子电荷存储装置，其用于在模拟域中存储来自一个或多个像素的多次电荷转储。在一些实施例中，存储电容器可以定位于像素电路中的浮置扩散节点之外(相对于像素的位置)，并能够具有大于浮置扩散节点的电容的电容。在各实施例中，存储电容器可以在同一传感器芯片上或在具有像素到像素连接的堆叠管芯的底部芯片中。

在通过像素电路之后，可以通过放大器传递像素信号以增大像素信号(例如，电压或电流)的强度。定时发生器、像素阵列、像素电路和放大器可以一起执行如下功能：(1)光子到电荷转换；(2)图像电荷的累积；(3)电荷到浮置扩散节点的转移，伴随着电荷放大；(4)在将电荷转移到浮置扩散节点之前，将浮置扩散节点重置到已知状态；(5)选择用于读出的像素；以及(6)输出和放大表示像素电荷的信号。本文描述的三维(3D)堆叠或共享像素架构能够执行这些功能，同时减小像素尺寸并增大相同面积中像素的数量，同时增大像素阵列的速度、灵敏度、分辨率、动态范围和色彩保真度。

图1A示出了根据示例性实施例的用作像素读出系统的像素的共享像素架构100的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路且紧凑布局的四个四晶体管(4T)像素。在一些实施例中，可以将4T 4共享像素架构100用作像素阵列中的像素的像素架构。4T 4共享像素架构100包括四个像素，并且尽管存在很多这样类似的共享像素架构并可以按照类似方式布置共享像素架构，但为简单起见，更详细地示出了仅一个4T 4共享像素架构100。

4T 4共享像素架构100包括并联的四个光电二极管电路。光电二极管电路包括光电二极管PD1-PD4及其对应的传输门TG1-TG4。每个光电二极管电路还包括在光电二极管PD1-PD4和浮置扩散节点之间与相应的光电二极管PD1-PD4串联连接的定时电路TS1-TS4以及存储电容器CS1-CS4。针对光电二极管PD1-PD4中的每个的个体存储电容器CS1-CS4可以用于临时存储由光电二极管PD1-PD4中的每个吸收的电荷，之后将电荷转移到浮置扩散节点。像素读出系统可以包括浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随器放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些元件可以执行如上所述的类似功能。在相邻光电二极管PD1-PD4和传输门TG1-TG4之间共享浮置扩散节点FD、源极跟随器放大器SF_AMP、行选择晶体管SEL和重置晶体管RST有助于增大像素架构的填充因数，该填充因数表示对光敏感的像素面积的百分比。填充因数增大，因为在多个像素架构之间共享部件减少了耦合到共享像素架构100中的更大数量的共享像素的晶体管、电容器和其他部件的总数量。于是，在多个像素之中共享部件减小了利用晶体管和其他部件填充的像素的面积，从而增大了对光敏感的像素的面积。图示的架构100导致每个像素大约2.0个晶体管。可以由四个独立的光电二极管和相关联的传输门共享部件。在一些实施例中，共享的部件可以由八个独立的光电二极管或16个独立的光电二极管或更多独立的光电二极管共享。

在一些实施例中，光电二极管PD1-PD4可以包括用于检测入射光的红色分量的一个光电二极管、用于检测入射光的绿色分量的两个光电二极管以及用于检测入射光的蓝色分量的一个光电二极管。尽管该图中未示出，但所述的颜色表示可以遵循Bayer颜色模式，其中在四像素架构中，共享架构包括对角线上的两个绿色像素，以及对角线上的一个红色像素和一个蓝色像素。在一些实施例中，图1A的浮置扩散节点FD可以表示一个或多个浮置扩散节点。例如，每个光电二极管电路可以具有个体浮置扩散节点(该图中未示出)。在一些实施例中，两个或更多光电二极管电路可以共享一个或多个浮置扩散节点(该图中未示出)。然而，如这里所示，为了示意简单起见，可以将一个或多个浮置扩散节点组合成图中的单个浮置扩散节点FD。

只要对应的传输门TG1-TG4关断，就可以由光电二极管PD1-PD4中的每个收集电荷。一旦光电二极管PD1-PD4中累积了电荷，就可以将光电二极管PD1-PD4的每个中的累积电荷临时转移到相应的存储电容器CS1-CS4。例如，在传输门TG1关闭且光电二极管暴露于指定颜色的光时，光电二极管PD1中累积的电荷可以在传输门TG1打开时被转移到存储电容器CS1。一旦将电荷置于存储电容器CS1-CS4中，就可以关闭传输门TG1-TG4。在一些实施例中，存储电容器CS1-CS4可以比光电二极管PD1-PD4具有更大的电荷容量，并且存储电容器CS1-CS4可以从其相应的光电二极管PD1-PD4接收多次电荷转储，之后将存储电容器CS1-CS4中的电荷转移到浮置扩散节点FD。在相应定时电路TS1-TS4被激活，同时传输门TG1-TG4关闭时，可以进一步向浮置扩散节点FD转移电荷。在一些实施例中，传输门TG1-TG4和定时电路TS1-TS4二者可以同时打开，从而允许光电二极管PD1-PD4中的累积电荷和存储电容器CS1-CS4中的电荷二者在浮置扩散节点FD中累积。个体存储电容器CS1-CS4和定时电路TS1-TS4允许将来自对应的光电二极管PD1-PD4的电荷逐一转移到浮置扩散节点FD。

光电二极管PD1-PD4和浮置扩散节点FD之间的存储电容器CS1-CS4中的电荷的中间存储可能对于辨别来自个体光电二极管PD1-PD4的电荷贡献是有用的。在一些实施例中，没有个体存储电容器CS1-CS4，单个共享存储电容器或浮置扩散节点FD可能难以支持从多个光电二极管PD1-PD4进行多次电荷转移，而不丢失信号和产生人为噪声。当在充电/积分时间之后直接从光电二极管PD1-PD4向浮置扩散节点FD转移电荷时，浮置扩散节点FD(可以包括光电二极管PD1-PD4的硅晶片内部的寄生电容器)可能不会保存足够多电荷来用于扩展具有小像素的传感器的动态范围。因此，可以在通过浮置扩散节点FD向上述读出电路逐一读出来自存储电容器CS1-CS4中的每个的电荷之前，可以向其相应的存储电容器CS1-CS4多次转储来自光电二极管PD1-PD4的电荷。如上所述，存储电容器CS1-CS4可以被配置有足够大的有效电容，以存储来自其相应的光电二极管PD1-PD4的多次电荷转储，例如八次或更多次电荷转储。在一些实施例中，可以在模拟域中将像素的满阱容量有效地乘以存储电容器CS1-CS4中存储的电荷转储的数量。在一些实施例中，存储电容器CS1-CS4和定时电路TS1-TS4形成在与共享像素架构100中的光电二极管PD1-PD4相同的层上。在一些实施例中，存储电容器CS1-CS4和定时电路TS1-TS4可以与读出电路的其余部件一起形成在第二层上。

在一个示例中，在传输门TG1-TG4、定时电路TS1-TS4和重置晶体管RST中的一个或多个全部接通的情况下，取决于激活TG1-TG4和TS1-TS4中的哪些，可以重置对应的一个或多个存储电容器CS1-CS4以及浮置扩散节点FD。在一些实施例中，光电二极管PD1-PD4和存储电容器CS1-CS4均可以在暴露于光源之前被重置。在相应的传输门TG1-TG4关断时，可能发生光电二极管PD1-PD4中的电荷积分，这允许在对应的光电二极管PD1-PD4中收集光子电荷。在相应的定时电路TS1-TS4关断并且相应的传输门TG1-TG4打开时，可以发生存储电容器CS1-CS4中的电荷积分，以允许来自光电二极管PD1-PD4的电荷在存储电容器CS1-CS4中累积。

在一些实施例中，在相应的传输门TG1-TG4、定时电路TS1-TS4以及重置晶体管RST全部关断时，可能发生光电二极管PD1-PD4中的电荷积分，这允许在对应的光电二极管PD1-PD4中收集光子电荷。通过选择性地接通传输门TG1-TG4，将对应的光电二极管PD1-PD4(例如，相关联的传输门被接通的一个或多个光电二极管PD1-PD4)中的电荷经由存储电容器CS1-CS4和定时电路TS1-TS4被转移到浮置扩散节点FD。在一些实施例中，可以同时接通一个或多个传输门TG1-TG4和定时电路TS1-TS4，以从相关联的光电二极管PD1-PD4直接向浮置扩散节点FD传输电荷而不在存储电容器CS1-CS4中存储电荷。在通过激活SEL晶体管选择光电二极管PD1-PD4的要读出的行或列时，通过放大器SF_AMP将浮置扩散节点FD中存储的电荷转换成电压。可以在Vcol输出上转移该读出电压。在一些实施例中，在接通相应的定时电路TS1-TS4时，可以通过放大器SF_AMP将存储电容器CS1-CS4之一中存储的电荷转换成电压，并且可以在Vcol输出上转移该读出电压。在一些实施例中，如果希望，在相应的传输门TG1-TG4和定时电路TS1-TS4被接通时，可以通过放大器SF_AMP将光电二极管PD1-PD4之一中存储的电荷转换成电压。

在一些实施例中，定时电路TS1-TS4可以包括高速逻辑，用于调节从光电二极管PD1-PD4向存储电容器CS1-CS4发送的电荷转储的数量，并用于确定何时打开以允许经由浮置扩散节点读出相应的存储电容器CS1-CS4中的电荷。在一些实施例中，可以由读出电路一次读出存储电容器CS1-CS4中的仅一个存储电容器。于是，可以协调定时电路TS1-TS4以使得不会同时打开两者。通过在模拟域中累积来自光电二极管PD1-PD4的多次电荷转储，与在数字域中累积来自光电二极管PD1-PD4的多次电荷转储相比，可以节省装置功率。使用定时电路TS1-TS4和读出电路顺序读出光电二极管PD1-PD4能够控制光电二极管PD1-PD4的读出，以与并行扫描相比提高分辨率。由于定时电路TS1-TS4的高速逻辑的原因，仍然能够实现高视频帧率(例如，8MP全分辨率下的30fps)，同时在模拟域中对像素阵列中的每个光电二极管PD1-PD4采样多次，例如，每帧每像素八次读出。在一些实施例中，定时方案可以是线宽大约为20nm的晶体管。

图1B示出了根据示例性实施例的总体上被标记为第一架构105的交错四晶体管4共享像素架构的实施例。如图1B所示，有四个光电二极管PDR1、PDR2、PDG1和PDG3(或类似结构或器件)，一对光电二极管用于第一颜色，例如红色(PDR1和PDR2)，并且第二对光电二极管用于第二颜色，例如绿色(PDG1和PDG3)。这些光电二极管PDR1、PDR2、PDG1和PDG3可以对应于图1A中参考的光电二极管PD1-PD4。如上所述，光电二极管PDR1、PDR2、PDG1和PDG3中的每个具有专用的传输门TG1-TG4，以控制相应的光电二极管PDR1、PDR2、PDG1和PDG3中的每个处的电荷的积分时间。于是，传输门TG1控制电荷在光电二极管PDR1中的积分和转移，而传输门TG2控制电荷在光电二极管PDR2中的积分和转移。类似地，图1B的传输门TG3和TG4分别控制电荷在光电二极管PDG1和PDG3中的积分和转移。如上所述，在四个光电二极管PDR1、PDR2、PDG1和PDG3之间共享光电二极管对PDR1-PDR2和PDG1-PDG3之间所示的三个晶体管。该列晶体管顶部的晶体管是放大晶体管SF_AMP，中间晶体管是选择晶体管SEL，并且底部晶体管是重置晶体管RST。示出了两个浮置扩散节点FD1和FD2，FD1位于光电二极管PDR1和PDG1与放大晶体管SF_AMP之间，并且FD2位于光电二极管PDR2和PDG3与放大晶体管SF_AMP之间。在一些实施例中，可以将两个浮置扩散节点FD1和FD2组合成单个浮置扩散节点或分成额外的浮置扩散节点。共享像素电路中未示出的是定时电路TS和存储电容器CS，尽管在一些实施例中，这两个部件可以包括在共享像素电路中。

光电二极管PDR1和PDR2是图1B的示意图最左列中的两个光电二极管。光电二极管PDR1和PDR2被配置成感测红光。于是，在感测到红光时，光电二极管PDR1和PDR2均响应于在一段时间内所感测的红光的量而生成电荷。类似地，光电二极管PDG1和PDG3是最右列中的两个光电二极管，并且均被配置成感测绿光，每个光电二极管在感测到绿光时生成电荷。中心列包括共享晶体管SF_AMP、SEL和RST以及共享浮置扩散点FD1和FD2。如上所述，SF_AMP可以被配置成将来自光电二极管PDR1、PDR2、PDG1和PDG3之一的电荷输入转换成要在读出序列中输出的对应电压信号。选择晶体管SEL可以被配置成选择要读出(或输出)的单行像素阵列，如上所述，并可以允许放大晶体管SF_AMP在选择给定行或列时将电荷转换成电压。最后，重置晶体管RST可以被配置成清空(或设置到参考点)光电二极管PDR1、PDR2、PDG1和PDG3以及浮置扩散节点FD1和FD2的每个的电荷。为了重置光电二极管PDR1、PDR2、PDG1和PDG3，可能需要分别结合传输门TG1、TG2、TG3和TG3接通重置晶体管RST。

图1C示出了根据示例性实施例的成交错像素架构阵列的两个图1B的四晶体管4共享像素架构的实施例。第一四晶体管4共享像素架构可以对应于图1B的第一架构105。第二四晶体管4共享像素架构可以被描绘为第二架构110。如上文结合图1B所述，左侧的第一四晶体管4共享像素架构105包括光电二极管PDR1、PDR2、PDG1和PDG3，连同晶体管SF_AMP、SEL和RST以及浮置扩散节点FD1和FD2。类似地，右侧的第二四晶体管4共享像素架构110包括光电二极管PDB1、PDB2、PDG2和PDG4，连同晶体管SF_AMP1、SEL1和RST1以及浮置扩散节点FD3和FD4。第二四晶体管4共享像素架构110的部件与上文结合图1A和1B所述的部件功能相同，并且光电二极管PDB1和PDB2被配置成响应于所感测的蓝光而生成电流。除了PDG1和PDG3所生成的那些之外，第二四晶体管4共享像素架构的PDG2和PDG4响应于暴露于绿光而生成电流信号。浮置扩散节点FD3可以位于光电二极管PDB1和PDG1与放大晶体管SF_AMP1之间，并且FD4可以位于光电二极管PDB2和PDG4与放大晶体管SF_AMP1之间。

组合两个四晶体管4共享像素架构105和110可以提供遵循Bayer颜色模式的颜色表示，其中每个完整单位包括对角线上的两个绿色像素(例如，一个绿色奇像素和一个绿色偶像素)，以及与其成对的对角线上的蓝色像素和红色像素。因此，在一些实施例中，PDG1和PDG3可以称为绿色奇光电二极管，而PDG2和PDG4可以称为绿色偶光电二极管。在一些实施例中，可以在交错阵列中使用其他颜色模式；在各种颜色模式之间进行选择可以至少取决于像素阵列的应用。

第二架构110的中间列中的共享部件包括晶体管SF_AMP1、SEL1和RST1以及浮置扩散点FD3和FD4。如上所述，SF_AMP1可以被配置成将来自光电二极管PDB1、PDB2、PDG2和PDG4之一的电荷输入转换成要读出的对应电压信号。如上所述，选择晶体管SEL2可以被配置成选择第二架构110像素阵列的单个行以进行读出(或输出)。最后，重置晶体管RST1可以被配置成清空每个光电二极管PDB1、PDB2、PDG2和PDG4以及浮置扩散节点FD3和FD4的电荷。为了清空光电二极管PDB1、PDB2、PDG2和PDG4的每个的电荷，可以结合重置晶体管RST1激活相应的传输门TG1_1、TG2_1、TG3_1和TG4_1。

图2描绘了根据示例性实施例的成交错像素架构阵列(标记为交错阵列200)的图1B和1C的四晶体管4共享像素架构105和110。图2可以描绘可以如何物理地排列图1B和1C的交错架构105和110。例如，图1C的四晶体管4共享像素架构105和110被示为形成六个四晶体管4共享像素架构的交错阵列200(105和110两者各三个)。例如，4共享像素架构的第一行可以是像素架构105，而4共享像素架构的第二行可以是像素架构110。尽管在该图中未这样逐个标记，但六个四晶体管4共享像素架构中的每个包括上文结合图1B和1C所述的部件(例如，每者包括四个光电二极管(该图中未逐个标记)、四个传输门晶体管(该图中未逐个标记)和共享的重置、选择和放大晶体管(该图中未逐个标记))。每个四晶体管4共享像素架构的传输门晶体管和重置和选择晶体管进一步耦合到图2的左侧上所示的总线。图2中所示的实施例描绘了与六个信号相关联的十二条总线，六个信号中的每个在两条独立的总线上被传送。

由于阵列中的交错布局，用于每个信号的两条独立的总线可以用于与独立的共享像素架构通信，其中形成交错阵列200的相邻像素架构的光电二极管和晶体管并非全部在单一水平方向上对准。例如，每个4共享像素架构105的晶体管可能不在水平横跨阵列的单行中，而是被分别分成红色和绿色偶光电二极管PDRm和PDGn的交替行以及蓝色和绿色奇光电二极管PDBm和PDGn的交替行，其中m和n分别代表描绘的光电二极管PDX的数量和描绘的光电二极管PDX的数量。于是，由于交错阵列200，两个相邻4共享像素架构105和110的TG1_m晶体管可能不在单行中，而是在彼此偏移的两行中。因此，使用两条总线向交错的相邻4共享像素架构105和110的给定行的所有TG1_m晶体管传送TG_1信号。类似地，使用两条总线向相邻4共享像素架构的给定“行”的所有相应的晶体管传送TG_2、TG_3、TG_4、SEL和RES信号，其中，如上所述，交错阵列200的相邻共享像素架构105和110彼此偏移。水平总线的该架构可以跨阵列垂直交替，使得交错阵列200的每个共享像素架构105和110可以连接到用于相应的晶体管的每条总线。因此，以上图1B和1C的传输门分别耦合到图2的TG_1和TG_2总线。类似地，以上图1B和1C的传输门分别耦合到图2的TG_3和TG_4总线。图2的四晶体管4共享像素架构105和110的重置晶体管均耦合到重置总线RST。类似地，图2的四晶体管4共享像素架构105和110的选择晶体管均耦合到选择总线SEL。

此外，放大晶体管和选择晶体管均进一步耦合到图2的顶部和底部所示的垂直通道之一。图2描绘了读出通道，其读出对应于光电二极管中存储的电荷的电压。读出通道在向上/向下垂直方向上交替，其中，给定四晶体管4共享像素架构105和110的每个光电二极管连接到单个通道。例如，共享架构105连接到读出通道205，而共享架构110耦合到读出通道210。读出通道205包括pbus_y1和pvh_y1，其中在针对特定光电二极管激活行选择晶体管并且激活传输门晶体管时，基于被读出的光电二极管内的电荷，将来自pbus_y1的电压经由选择晶体管和放大晶体管转移到pvh_y1。这些读出通道均可以耦合到共享像素架构的放大和选择共享晶体管，从而经由读出通道205和210输出跨交错阵列200的共享像素架构105和110的光电二极管的电荷。于是，每对读出通道可以被配置成从交错阵列200的共享像素架构105和110的两个列输出信号。

上述读出通道对中的每个读出信号通道可以专用于特定颜色对。例如，在图2中，pvh_y1/pbus_y1读出通道可以专用于从红色光电二极管和绿色偶光电二极管读出信号，而读出通道pvh_y2/pbus_y2可以专用于从蓝色光电二极管和绿色奇光电二极管读出信号。在一些实施例中，读出通道可以沿交错阵列200设置，从而维持读出通道/光电二极管颜色相关。此外，为了获得每通道1个颜色的读出，其中，如上所述，通道专用于具有两个颜色的光电二极管的共享像素架构，在特定时间读出来自耦合的共享像素架构的个体颜色。于是，读出通道对中的每个读出通道可以被配置成根据定时方案读出，在耦合的共享像素架构105或110的两个光电二极管颜色之间交替，从而在特定时刻在通道上读出单个颜色。下文参考图3A、3B、6A和6B更详细描述了这样的定时方案。

在工作的交错阵列200中，每个共享像素架构105和110的每个光电二极管可以在暴露于其相应颜色的光时生成电荷。然而，在关闭与生成电荷的光电二极管相关联的相应传输门时，不从光电二极管转移走电荷。例如，在图1A的光电二极管PD1暴露于红光时，光电二极管PD1可以生成电荷。在关闭传输门TG1时，不从光电二极管PD1转移走电荷，而是在光电二极管PD1中进行积分(例如，累积)。在传输门TG1在TG_1总线上接收到信号时，传输门TG1可以打开，允许来自光电二极管PD1的电荷转移到浮置扩散节点FD1。浮置扩散节点FD1可以存储随时间推移从PD1接收的电荷。如果重置晶体管RST从RST总线接收到重置信号，则浮置扩散节点FD1可以被重置，或者替代地，浮置扩散节点FD1可以响应于选择晶体管SEL从SEL总线接收到选择信号而经由放大晶体管SF_AMP输出积分的电荷。在一些实施例中，尽管未示出，但浮置扩散节点FD1可以将其中存储的电荷转移到存储电容器CS1。在选择晶体管SEL接收到选择信号时，放大晶体管SF_AMP可以转换要在读出通道pvh_y1/pbus_y1上输出的积分的电荷。可以将该过程类似地应用于共享像素架构105和110的每个光电二极管PD，使得读出通道可以在任何给定时刻专用于单个颜色。

图1B-图2中所示的共享像素架构105和110可以提供相对于所描绘的布局和架构的各种优点。例如，垂直读出通道可以在根据定时方案执行读出时提供每通道1个颜色的读出。在每通道1个颜色的读出中，每个颜色在给定时间点具有专用通道。如图2中所示，第一四共享像素架构可以包括红色光电二极管PDR1和PDR2，与绿色奇光电二极管PDG1和PDG3。于是，当与在读出红色光电二极管PDR1和PDR2与读出绿色奇光电二极管PDG1和PDG3之间交替的定时方案配对时，垂直读出通道205可以专用于单个颜色。于是，绿色奇和红色在被读出时具有专用通道。同样的情况适用于绿色偶和蓝色光电二极管PDG2、PDG4、PDB1和PDB2。

通过集成4共享像素架构105和110变得可用的每通道一个颜色的读出可以具有其自身的优点，包括能够输送比超过一个颜色所共享的通道所输送的信号具有更低噪声和更高增益的信号。这可能由于每个通道都与其他通道充分独立，这允许一个信号的变化保持与其他信号无关。此外，每通道一个颜色可以提供比多个颜色共享通道的实施例更低的固定模式噪声，因为光电二极管不是组合成单个通道，可以独立于颜色应用偏移和增益误差校正。此外，每通道一个颜色的读出可以实现共享像素架构105和110的共享的行控制和更小的面积，并且因此实现交错阵列200的共享的行控制和更小的面积。每个颜色的独立通道还可以提供并行处理能力，使得高分辨率装置(例如，HD相机和数字SLR相机)能够以高数据率处理高分辨率。此外，可以通过独立通道减少时域噪声，因为可以使用较小的对时域噪声有贡献的电容器(例如，存储电容器)。

以下表1将本文公开的交错共享像素架构与非交错共享像素架构进行比较。

表1:

如表1所示，以前的共享架构比本文公开的集成共享架构受限更大。如表1中所示，2×2共享像素架构可以提供每像素平均3条水平线、每像素平均一条垂直线、没有垂直像素合并、每列0.5个输出颜色、每列一个读出电路、以及每个颜色无单个通道的能力。2×2传输门共享像素架构可以提供每像素平均2条水平线、每像素平均一条垂直线、没有垂直像素合并、每列0.5个输出颜色、每列一个读出电路、以及每个颜色无单个通道的能力。4×1共享像素架构可以提供每像素平均1.5条水平线、每像素平均2条垂直线、垂直像素合并、每列1个输出颜色、每列一个读出电路、以及每个颜色无单个通道的能力。集成共享像素架构可以提供每像素平均3条水平线、每像素平均2条垂直线、垂直像素合并、每列1个输出颜色、每列2个读出电路、以及每个颜色有单个通道的能力。集成传输门共享像素架构可以提供每像素平均2条水平线、每像素平均2条垂直线、垂直像素合并、每列1个输出颜色、每列2个读出电路、以及每个颜色有单个通道的能力。

图3A示出了根据示例性实施例的1×4交错4共享像素架构的每通道4个颜色的读出序列。图3A采用Bayer配置描绘了红色、蓝色和绿色像素的阵列的示例。可以根据其相应的行数和列数[r,c]援引阵列中的每个像素，其中“r”代表行数，“c”代表列数。例如，像素[0,0]可以对应于阵列左上角中的Gr像素，其中顶行是行0，最左列是列0。阵列的像素的每列和每行包括交替形式的两个颜色的像素。例如，行[0]包括绿色像素Gr和红色像素R，而行[1]包括蓝色像素B和绿色像素Gb。类似地，列[0]包括绿色像素Gr和蓝色像素B，而列[1]包括红色像素R和绿色像素Gb。此外，每个像素耦合到多个垂直读出通道305(向上)和310(向下)的垂直读出通道。垂直读出通道305a-305c可以对应于垂直读出通道205，而垂直读出通道310a-310c可以对应于垂直读出通道210，如图2中所示。在如所示的1×4交错4共享像素架构中，绿色Gr和绿色Gb像素耦合到同一向下读出通道310a-310c，而红色R和蓝色B像素耦合到同一向上读出通道305a-305c。在像素阵列的左侧示出了代表性信号TG_1、TG_2、TG_3和TG_4，每个信号分别对应于行0、1、2和3之一。信号TG_1、TG_2、TG_3和TG_4可以对应于在如图2中同样标记的总线上接收的信号。因此，在TG_1总线指示通往TG1传输门的信号时，与TG1传输门连接的行(这里为行0)的像素被垂直读出。

该图示出了如何从共享像素架构读出来自有颜色的像素的电荷并将电荷“转储”到并联的采样和保持电容器中，并且稍后基于选择信号SEL(本图中未示出)和传输门信号TG_1-TG_4将该电荷顺序移位。如图3A中的实施例所示，在根据定时方案读出时，每个颜色被作为独立颜色通道读出，于是允许每个颜色通道具有应用于其的不同增益，以达到期望的色彩保真度和/或白平衡(例如，如上所述，每通道不同的颜色处理是可用的)。在由相应的传输门TG1接收TG_1信号时，可以在其对应的读出通道305和310上读出行0中的像素。于是，读出行0中的像素可以导致由向下读出通道310a读出Gr像素[0,0]，由向上读出通道305b读出R像素[0,1]，由向下读出通道310b读出Gr像素[0,2]，由向上读出通道305c读出R像素[0,3]，并由向下读出通道310c读出Gr像素[0,4]。类似地，可以将其余行1-3读出到采样和保持电容器中。在一些实施例中，每个读出通道305a-305c以及310a-310c可以馈送到独立的采样和保持电容器中。在一些其他实施例中，可以在两个或更多读出通道305a-305c与310a-310c之间共享采样和保持电容器。

该图还示出了由对应的行数分开的通道读出的序列，称为库306和311。例如，在库306中，第一向上读出通道305a从列0的蓝色像素收集电荷，如读出电荷的第一列所示{丢弃，B[1,0]，丢弃，B[3,0]}。“丢弃”电荷是被忽略的电荷，因为没有要读出的像素。例如，针对向上读出通道305a的行0读出可以被丢弃，因为在向上读出通道305a左侧没有像素列，因此向上读出通道305a读出不对应于现有像素的电荷的值。因此，读出的不对应于来自现有像素的电荷的值可以被简单地丢弃或忽略。电荷B[1,0]和B[3,0]分别代表来自行1和3中、列0中的两个蓝色像素。

类似地，向上读出通道305b读出电荷{R[0,1]，B[1,2]，R[2,1]，B[3,2]}，其从列1和2两者收集红色和蓝色电荷，并且向上读出通道305c从列3和4两者收集红色和蓝色电荷，得到{R[0,3]，B[1,4]，R[2,3]，B[3,4]}。于是，由对应的行数分开的通道读出的序列指示由特定通道读出什么像素。例如，如图3A中所示，对于行[0]，读出通道305a具有丢弃的电荷值，读出通道305b具有来自[0,1]处的红色像素的电荷，读出通道305c具有来自[0,3]处的红色像素的电荷，并且读出通道305d(本图中未示出)具有来自[0,5]处的红色像素的电荷。对于向上读出通道305a-305d的其余行1-3以及向下读出通道310a-310c的行0-3的通道读出的序列以类似方式描绘了电荷源。库311中可以示出对于向下读出通道310a-310c的通道读出的序列。

如图3A所示，可以跨每个列并行读出像素中的电荷，因为对于给定行的每个列仅从单个颜色像素接收电荷，以存储在相应的采样和保持电容器中。接下来，顺序地移出采样和保持电容器中的电荷。为了在读出电荷中保持Bayer模式组，必须要正确对准数据，或者根据给定模式或时间顺序读出数据。例如，库306的奇数行可以延迟一个“水平”时钟(例如，一个像素时间)，而库311的偶数行和奇数行也可以延迟一个“水平”时钟。一旦从采样和保持电容器顺序地移出了电荷，其余的读出过程类似于线性1×4结构的读出过程。

图3A中所示的垂直共享类似于传统的垂直共享交错像素架构。此外，共享架构能够在水平和垂直方向上进行电荷像素合并。电荷像素合并可能很重要，因为它允许在模拟域中在水平和垂直方向之一或两者上组合超过一个像素/光电二极管中的电荷。于是，这种电荷像素合并可以提升可以从光电二极管保存的电荷容量(例如，总可用电荷)。通过交错共享像素架构变得可用的像素级像素合并可以提供更好的低光线性能，其中拍摄和显示全分辨率的图像可能是困难的。电荷像素合并可以通过组合水平和垂直像素的输出来提升输出电平。例如，对于图1B-图2中所示的交错共享像素架构105和110，在与适当定时方案(例如，水平像素合并)组合时，每个四晶体管四共享像素架构105和110中所示的相邻红色、蓝色、绿色奇和绿色偶光电二极管可以组合成单个像素输出，然后与来自另一四晶体管四共享像素架构的输出垂直组合(例如，垂直像素合并)。这样的像素合并在各种成像装置提供的“预览模式”中可能是有用的，其中，由于先前模式往往以降低的分辨率显示图像，交错共享像素架构的阵列所生成的预览模式可以比非交错共享像素架构所生成的预览模式具有更高分辨率。

图3B示出了根据示例性实施例的2×2交错4共享像素架构的每通道4个颜色的读出序列。图3B描绘了采用Bayer配置的红色、蓝色和绿色像素的阵列的示例。可以根据其相应的行数和列数[r,c]引用阵列中的每个像素，其中“r”代表行数，“c”代表列数。例如，像素[0,0]可以对应于阵列左上角中的Gr像素，其中顶行是行0，最左列是列0。每个像素可以耦合到多个垂直读出通道355(向上)和360(向下)中的垂直读出通道。垂直读出通道可以对应于图2中引用的垂直读出通道205和210。在如图所示的2×2交错4共享像素架构中，绿色Gr和红色R像素耦合到同一向上读出通道355a-355d，而绿色Gb和蓝色B像素耦合到同一向下读出通道360a-360c。在像素阵列的左侧示出了代表性信号TG_1、TG_2、TG_3和TG_4，每个信号分别对应于行0、1、2和3之一。信号TG_1、TG_2、TG_3和TG_4可以对应于在如图2中同样标记的总线上接收的信号。因此，在TG_1总线指示通往TG1传输门的信号时，与TG1传输门连接的行(这里为行0)的像素被垂直读出。

该图示出了根据定时方案(本图中未示出)如何从共享像素架构读出来自有颜色的像素的电荷并将电荷“转储”到并联的采样和保持电容器中，并且稍后基于选择信号SEL(本图中未示出)和传输门信号TG_1-TG_4将该电荷顺序移位。在由相应的传输门TG1接收TG_1信号时，可以在其对应的读出通道355和360上读出行0中的像素。于是，读出行0中的像素可以导致由向上读出通道355a读出Gr像素[0,0]，由向上读出通道355b读出R像素[0,1]，由向上读出通道355b读出Gr像素[0,2]，由向上读出通道355c读出R像素[0,3]，并由向上读出通道355c读出Gr像素[0,4]。类似地，可以将其余行1-3读出到向上和向下采样和保持电容器中。在一些实施例中，每个读出通道355a-355d和360a-360c可以馈送到独立的采样和保持电容器中。在一些其他实施例中，可以在两个或更多读出通道355a-355d和360a-360c之间共享采样和保持电容器。因此，在2×2交错4共享像素结构中，在交替的读出通道上读出每行像素。可以通过读出特定颜色的像素和特定次数来维持每个颜色单个通道，使得在给定时间可以垂直读出仅红色像素，而在不同时间在同一通道上垂直读出绿色Gr像素。

该图还示出了由对应的行数分开的通道读出的序列，称为库356和361。例如，在库356中，第一向上读出通道355a从列0的绿色Gr像素收集电荷，如读出电荷的第一列所示{丢弃，Gr[0,0]，丢弃，Gr[2,0]}。“丢弃”电荷是被忽略的电荷，因为没有要读出的像素。例如，针对向上读出通道305a的行0读出可以被丢弃，因为在向上读出通道305a左侧没有像素列，因此向上读出通道305a读出不对应于现有像素的电荷的值。因此，读出的不对应于来自现有像素的电荷的值可以被简单地丢弃或忽略。电荷Gr[0,0]和Gr[2,0]分别代表来自行0和2中的列0中的两个绿色Gr像素的电荷。

类似地，向上的读出通道305b读出电荷{R[0,1]，Gr[0,2]，R[2,1]，Gr[2,2]}，从列1和2两者收集红色和绿色Gr电荷，并且向上读出通道305c从列3和4两者收集红色和绿色Gr电荷，得到{R[0,3]，Gr[0,4]，R[2,3]，Gr[2,4]}。于是，由对应行数分开的通道读出序列指示由特定通道读出什么像素。例如，如图3B中所示，对于行[0]，读出通道305a具有丢弃的电荷值，读出通道305b具有来自[0,1]处的红色像素的电荷，读出通道305c具有来自[0,3]处的红色像素的电荷，并且读出通道305d(本图中未示出)具有来自[0,5]处的红色像素的电荷。对于向上读出通道305a-305d的其余行1-3以及向下读出通道310a-310c的行0-3的通道读出序列以类似方式描绘了电荷源。库361中可以示出对于向下读出通道310a-310c的通道读出序列。

如图3B所示，可以跨每个列并行读出像素中的电荷，因为给定行的每个列从两个颜色的像素接收电荷，以存储在相应的采样和保持电容器中。接下来，顺序地移出采样和保持电容器中的电荷。为了在读出电荷中保持Bayer模式组，必须要正确对准数据，或者根据给定模式或时间序列读出数据。例如，库356的奇数行可以延迟一个“水平”时钟，而库361的偶数行和奇数行也可以延迟一个“水平”时钟。一旦从采样和保持电容器顺序地移出了电荷，其余的读出过程类似于正方形(非交错)2×2结构的读出过程。

用于图3A和3B中所示的两种架构的重置和读出方案和序列类似，尽管它们应用于像素控制总线和部件(例如，传输门、重置、选择和放大晶体管)的位置和路由的不同物理设计。

图4A示出了根据示例性实施例的具有像素读出系统的交错四晶体管8共享图像传感器像素架构400的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的八个四晶体管(4T)像素。在一些实施例中，可以将4T 8共享像素架构400用作像素阵列中的像素的像素架构。4T 8共享像素架构400包括八个像素，尽管很多这样的像素可以被布置成阵列，但为了简单起见，仅更详细示出了一个4T 8共享像素架构400。

4T 8共享像素架构400包括八个光电二极管电路、浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随器放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。在一些实施例中，光电二极管电路均可以包括光电二极管PD1-PD8、传输门TG1-TG8、存储电容器CS1-CS8和定时电路TS1-TS8。如上所述，在一些实施例中，浮置扩散节点FD可以代表专用于一个光电二极管电路或共享于多个光电二极管电路之间的一个或多个浮置扩散点。图4A中描绘的读出电路部件可以执行与上文结合图1A-图2所述的相似的功能。这些部件可以由八个独立的光电二极管电路共享，光电二极管电路具有其相关联的光电二极管PD1-PD8、传输门TG1-TG8、存储电容器CS1-CS8以及定时电路TS1-TS8。在相邻光电二极管电路(例如，串联)之间共享浮置扩散节点FD、源极跟随器放大器SF_AMP、行选择晶体管SEL和重置晶体管RST有助于增大像素架构的填充因数，该填充因数表示对光敏感的像素面积的百分比。图示的架构400导致每个像素大约1.5个晶体管。在光电二极管PD1-PD8的一些实施例中，根据Bayer颜色模式，可以使用两个光电二极管检测入射光的红色分量，可以使用四个光电二极管检测入射光的绿色分量，并且可以使用两个光电二极管检测入射光的蓝色分量。

如上所述，在一些实施例中，光电二极管电路的定时电路TS1-TS8可以包括高速逻辑，用于调节从光电二极管PD1-PD8向存储电容器CS1-CS8发送的电荷转储的数量，并用于确定何时打开以允许经由浮置扩散节点读出相应的存储电容器CS1-CS8中的电荷。在一些实施例中，可以由读出电路一次读出存储电容器CS1-CS8中的仅一个存储电容器。于是，可以协调定时电路TS1-TS8以便不会同时打开两个。通过在模拟域中累积来自光电二极管PD1-PD8的多次电荷转储，与在数字域中累积来自光电二极管PD1-PD8的多次电荷转储相比，可以节省装置功率。可以从存储电容器CS1-CS8通过浮置扩散节点FD、通过源极跟随器SF_AMP、并通过选择晶体管SEL向输出电压节点Vcol读出累积的电荷。

图4A还示出了将像素阵列和像素电路分割成独立堆叠结构(例如，硅晶片)的一个实施例。堆叠结构可能是希望的，其中共享像素架构的部件的数量和总体布局限制了可用于光吸收的面积。例如，参考图1B和2，可以将描绘的所有部件放置于同一层(例如，同一片硅)上。可以看出，可以通过共享部件和各体光电二极管PD、传输门TG、存储电容器CS和定时电路TS容易地填充有限的面积。如上所述，大量的部件减少了能够被光电二极管PD吸收的光的量，因为一些光可能被这些部件以及在光电二极管PD的区域中耦合部件的结构反射或阻挡。此外，由于向与光电二极管PD共面的共享像素交错阵列架构中引入了更多部件(例如，晶体管、接触部或总线)，所以可用的空间更小，并且可能会阻挡更多光使其不能到达未利用堆叠的光电二极管PD。

替代地，共享像素架构的部件可以被分开到堆叠像素结构中的不同层上。例如，包括光电二极管PD1-PD8、对应传输门TG1-TG8、对应存储电容器CS1-CS8、对应定时电路TS1-TS8和浮置扩散节点FD的第一部分可以被放置在光电二极管晶片410中，光电二极管晶片410被配置成对来自入射光的电荷进行积分。包括重置晶体管RST、电压源VDD、源极跟随器放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias的第二部分可以被放置在像素电路晶片420中。在一些实施例中，可以在光电二极管晶片410与暴露于入射光的一侧相对的顶部上构造像素电路晶片420。因此，通过共享像素架构的空间节省设计以及将光电二极管和像素电路分开到不同晶片中，可以增大用于检测入射光的表面空间。在像素电路部件和结构位于个体层(例如，像素电路晶片420)上时，使得更多晶片面积用于吸收光电二极管晶片410上的入射光。

取决于所用的共享像素架构，部件的划分可以改变和/或各层之间的连接点可以改变。例如，在交错共享像素架构中，底层和顶层之间的连接点可以是浮置扩散节点。例如，在一些实施例中，像素电路晶片420的定时电路TS和源极跟随器放大器SF_AMP可以连接到光电二极管晶片的浮置扩散节点FD。在一些其他实施例中，例如2×2共享像素架构，连接点可以是行/列互连。

将共享架构分开或分割成三维堆叠构造不是小事。在各层之间重新定位部件可能受到当前技术的限制(例如，在融合接合或细间距混合接合之间做决定，如下文将要论述的)，并且各部件的分割和定位可能影响共享像素架构的性能。例如，信噪比、电荷容量或可以将背景噪声抑制到什么程度均可能受到各3D层之间的部件的分割的影响。

在一个实施例中，光电二极管晶片410可以被配置为背侧照明(BSI)图像传感器，其中上述光电二极管PD1-PD8、传输门TG1-TG8、存储电容器CS1-CS8和定时电路TS1-TS8被集成到BSI图像传感器中。BSI图像传感器可以具有附接于其上的结构，以为BSI图像传感器提供支撑，BSI图像传感器可能由于制造和设计约束(例如，由于BSI图像传感器必须非常薄以允许光穿透到硅衬底，BSI图像传感器晶片可能易碎且容易受到损伤)而具有更低的结构完整性。在一些实施例中，支撑BSI图像传感器的结构可以是“虚设”或“空白”硅晶片；因此，可以将放置于像素电路晶片420中的部件集成到用于为BSI图像传感器提供结构支撑的支撑晶片中。于是，BSI图像传感器可以被设计成对光更敏感，其中，用于响应于感测的光而生成并读出信号的电气部件可以在结构上更有效率地被定位。在一些实施例中，可以操控或改变被指示为处在光电二极管晶片410或像素电路晶片420上的部件，使得不同的部件在与图4A所示的不同的晶片上。例如，在一些实施例中，基于具有类似电气特性、制造技术、操作限制或可能影响被设计的图像传感器或集成到图像传感器中的部件的设计、制造或操作的任何其他特性，可以在光电二极管晶片410和像素电路晶片420之间将共享像素架构的部件分开。

在一些实施例中，各种其他3D堆叠设计或技术可以被实施并可以通过各种堆叠技术和特性(例如，焊盘间距或密度)分割电路部件、元件和块。这样的设计和实施方式可以提供2D传感器构造可能不能实现的更好的探测器性能。

在一些实施例中，集成到上层(例如，像素电路晶片420)中的部件可以经由一个或多个连接点处的连接而与集成到下层(例如，光电二极管晶片410)中的部件连接。在一些实施例中，浮置扩散节点FD可以被配置成充当上层(像素电路层420)和下层(光电二极管晶片410)之间的经由细间距混合接合的连接点。在一些实施例中，浮置扩散节点可以被配置成充当上层和下层之间的经由熔合接合的连接点。像素电路晶片420的重置晶体管RST和源极跟随器放大器SF_AMP可以连接到光电二极管晶片410的浮置扩散节点FD。下文将结合图5A提供关于细间距混合接合的更多细节，而将结合图5B提供关于熔合接合的额外细节。可以利用各种其他类型的接合来耦合晶片的上层和下层。

图4B和图4C示出了根据示例性实施例的具有像素读出系统的四晶体管16共享图像传感器像素架构450的实施例的两段，其中连接点A-B指示图4B和图4C之间的元件的连续。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的十六个4T像素。可以将4T 16共享像素架构450用作用于像素阵列中的像素的像素架构。4T 16共享像素架构450包括十六个像素，尽管很多这样的像素被布置成阵列，但为了简单起见，仅详细示出了一个4T 16共享像素架构450。

4T 16共享像素架构450包括十六个光电二极管电路、浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随器放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。如上所述，在一些实施例中，浮置扩散节点FD可以表示专用于一个光电二极管电路或在多个光电二极管电路之间共享的一个或多个浮置扩散点。图4B和图4C的部件能够执行与上文结合图1A和图4A所述的类似的功能。读出电路的部件可以被十六个独立的光电二极管电路共享。上文结合图1A和图4A所述的光电二极管电路可以包括光电二极管PD1-PD16、传输门TG1-TG16、存储电容器CS1-CS16和定时电路TS1-TS16。在相邻光电二极管电路之间共享浮置扩散节点FD、源极跟随器放大器SF_AMP、行选择晶体管SEL和重置晶体管RST可以有助于增大像素架构的填充因数，该填充因数表示对光敏感的像素面积的百分比。图示的架构450导致每个像素大约1.25个晶体管。在一些实施例中，在光电二极管PD1-PD16中，四个光电二极管可以用于检测入射光的红色分量，八个光电二极管可以用于检测入射光的绿色分量，并且四个光电二极管可以用于检测入射光的蓝色分量。通过比较4共享、8共享和16共享像素架构可以看出，共享像素的数量越大，有效的每像素晶体管结果越小。

如上所述，在一些实施例中，光电二极管电路的定时电路TS1-TS16可以包括高速逻辑，用于调节从光电二极管PD1-PD16向存储电容器CS1-CS16发送的电荷转储的数量，并用于确定何时打开以允许经由浮置扩散节点读出相应的存储电容器CS1-CS16中的电荷。在一些实施例中，可以由读出电路一次读出存储电容器CS1-CS16中的仅一个存储电容器。于是，可以协调定时电路TS1-TS16以便不会同时打开两个。通过在模拟域中累积来自光电二极管PD1-PD16的多次电荷转储，与在数字域中累积来自光电二极管PD1-PD16的多次电荷转储相比，可以节省装置功率。可以从存储电容器CS1-CS16通过浮置扩散节点FD、通过源极跟随器SF_AMP、并通过选择晶体管SEL向输出电压节点Vcol读出累积的电荷。

图4B和图4C还示出了将像素阵列和像素电路分割成独立的堆叠结构(例如，硅晶片)的一个实施例，类似于上文结合图4A所述的。例如，包括光电二极管PD1-PD16、对应的传输门TG1-TG16、对应的存储电容器CS1-CS16、对应的定时电路TS1-TS16和浮置扩散节点FD的第一部分可以被放置于光电二极管晶片460中，光电二极管晶片460被配置成对来自入射光的电荷进行积分。包括重置晶体管RST、电压源VDD、源极跟随器放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias的第二部分可以被放置于像素电路晶片470中。在一些实施例中，可以将这些部件中的一个或多个放置于本图中未示出的第三像素电路晶片中。因此，通过共享像素架构的空间节省设计以及将光电二极管电路和像素电路分开到不同晶片中，可以增大用于检测光的表面空间。可以增大用于检测光的表面空间，因为在形成其的像素电路结构和部件与光电二极管电路位于同一层(例如光电二极管晶片460)上时，减少了用于吸收光的可用晶片面积(例如，光被部件或其间的连接反射或阻挡，从而不被光电二极管PD1-PD16吸收)。

在像素电路部件和结构位于个体层(例如，像素电路晶片470)上时，有更多晶片面积可用于由光电二极管PD1-PD16吸收光电二极管晶片460上的光。例如，可以将光电二极管晶片460配置为背侧照明(BSI)图像传感器，其中上文所述被放置于光电二极管晶片460中的部件被集成到BSI图像传感器中。BSI图像传感器可以具有附接于其上的结构，以为BSI图像传感器提供支撑，BSI图像传感器可以由于制造和设计约束(例如，由于BSI图像传感器必须非常薄以允许光穿透到硅衬底，BSI图像传感器晶片可能易碎且容易受到损伤)而具有更低的结构完整性。在一些实施例中，支撑BSI图像传感器的结构可以是“虚设”或“空白”硅晶片；因此，可以将放置于像素电路晶片470中的部件集成到用于为BSI图像传感器提供结构支撑的支撑晶片中。于是，BSI图像传感器可以被设计成对光更敏感，其中，用于响应于感测的光而生成并读出信号的电气部件可以在结构上更有效率地被定位，从而增大光电二极管PD可以用以吸收光的面积。在一些实施例中，可以操控或改变被示为处在光电二极管晶片460或像素电路晶片470上的部件，使得不同的部件在如图4B和图4C所示的不同晶片上。例如，在一些实施例中，基于具有类似电气特性、制造技术、操作限制或可能影响被设计的图像传感器或集成到图像传感器中的部件的设计、制造或操作的任何其他特性，可以在光电二极管晶片460和像素电路晶片470之间分开共享像素架构的部件。

在一些实施例中，集成到上层(例如，像素电路晶片470)中的部件可以经由一个或多个连接点处的连接而与集成到下层(例如，光电二极管晶片460)中的部件连接。在一些实施例中，浮置扩散节点FD可以被配置成经充当上层(像素电路层470)和下层(光电二极管晶片460)之间的由细间距混合接合的连接点。在一些实施例中，上层和下层可以经由与浮置扩散节点FD相同或不同的连接点处的熔合接合而被连接。熔合接合可以用于行或列互连，其中整个行或列的读出被转移到上层。在一些实施例中，上层和下层之间的接合类型可以部分确定部件在上层和下层之间的划分。例如，在使用熔合接合耦合上层和下层时，可以将更多部件集成到下层中。像素电路晶片470的选择晶体管SEL和源极跟随器放大器SF_AMP可以连接到光电二极管晶片460的浮置扩散节点FD。下文将结合图5A提供细间距混合接合的更多细节，而将相合图5B提供关于熔合接合的额外细节。在一些实施例中，光电二极管晶片460可以包括探测器阵列晶片，并且像素电路晶片可以包括像素FET/AFE/ADC混合模式ASIC晶片，如图4B和图4C中所示。

图5A示出了3D堆叠CMOS图像传感器的实施例，其包括具有像素级细间距混合接合的图4A、图4B和图4C的交错共享像素架构。3D堆叠CMOS图像传感器描绘了3D堆叠CMOS图像传感器的三个不同层。第一(底)层505可以包括上文描述为光电二极管晶片410、460的下层。如图5A中所示，第一层505可以包括BSI传感器层。如所示的BSI传感器层505图示了来自图1A-图1C的共享像素架构的三个光电二极管PD1-PD3的样本。光电二极管PD1-PD3被示为分别具有传输门TG1-TG3，传输门将光电二极管PD1-PD3连接到个体浮置扩散节点FD1-FD3。浮置扩散节点FD1-FD3被示为均经由个体细间距混合接合而连接到中间层506。

第二(中间)层506可以包括上文描述为像素电路晶片470的上层。第二层506可以包括模拟前端(AFE)、A/D转换电路和上述像素电路。例如，第二层506可以包括重置晶体管RST、选择晶体管SEL、放大晶体管SF_AMP和定时电路TS以及存储电容器CS。对于如第一层505中所示的BSI传感器，第二层506可以事先包括支撑晶片，该支撑晶片为BSI传感器层提供结构支撑，但不提供任何功能能力。如图5A所示且如上文结合图4A和图4B所述的，第二层506可以被配置成经由集成到第二层506中的像素电路部件提供结构支撑和功能支撑。

第三(顶)层507可以被配置作为图像信号处理器或数字信号处理层或读出电路层。例如，第三层507可以包括逻辑芯片或其他电路，其被配置成执行由BSI传感器生成并且通过读出电路被转换成数字形式的信号的最终处理和/或读出。在一些实施例中，第三层507可以从CMOS 3D堆叠结构被排除，并且被配置成进一步处理来自像素电路的信号的部件可以集成到第二层506中。

如图5A所示，光电二极管PD1-PD3被暴露的入射光510可以从图的底部向上发射，由此允许大部分生成的光入射到光电二极管PD1-PD3上，而无需通过像素电路晶片470。如上所述，将用于像素电路的部件重新定位到第二层506清空了第一层505上的可能不会提供使光电二极管PD1-PD3更多地暴露于光的区域。因此，光电二极管PD1-PD3可以更有效率、更快。基于它们暴露的光，在经由来自传输门总线(本图中未示出)的信号激活相应的传输门TG1-TG3时，光电二极管PD1-PD3可以生成电流信号，电流信号可以被转移到浮置扩散节点。然后，浮置扩散节点FD1-FD3中的电流信号可以经由细间距混合接合被转移到第二层506的像素电路。像素电路然后可以配置经由细间距混合接合接收的电流信号以如上文结合图2和图3所示地以每通道一个颜色来读出该电流信号。

图5B示出了3D堆叠CMOS图像传感器的另一实施例，其包括具有列/行级的熔合接合的图4A和图4B的交错共享像素架构。在图5B中描绘的实施例中，有四个结构级。第一(底)级555被标识为BSI传感器层，而第二级556被标识为模拟前端(AFE)和模数转换(ADC)层，第三级557被标识为ISP/DSP，并且第四(顶)层是印刷电路板基板(PCB)，例如F/R4。各层的结构和集成部件可以类似于图5A的层505-507的那些结构和集成部件。在一些实施例中，各层的结构和集成部件可以与图5A的层505-507的那些结构和集成部件不同。尽管部件在图5A的第一层505和第二层506之间的划分对应于如图4A和图4B所示的部件划分，但部件在图5B的第一层555和第二层556之间的划分可以对应于光电二极管电路和像素电路的大部分部件在同一层上的划分。例如，尽管图4A和图4B将光电二极管PD1-PD3和传输门TG1-TG3描绘为在探测器阵列晶片410、460上，而共享像素电路独立位于像素电路晶片420、470上，但图5B中所示的3D截面表示这样的布局：其中，图4A和图4B的所有部件集成到同一层硅上，除了电流源Ibias之外，并且其中，底层经由一个或多个熔合接合而耦合到中间层。

例如，在第一层555中，光电二极管PD1-PD3可以被配置成将经由从页面底部向上流动的光560所接收的光能量转换成电流信号。响应于在图4A和4B中所示的相应的总线TG_1-TG_3上接收到信号，所转换的电流信号可以从光电二极管PD1-PD3经由传输门晶体管TG1-TG3转移到与每个光电二极管PD1-PD3相关联的浮置扩散节点FD1-FD3。

第二层556可以包括模拟层。第二层556可以包括上述模拟前端(AFE)和A/D转换电路。例如，第二层556可以包括被配置成对从BSI传感器层(第一层555)接收的信号执行模拟操控的部件。对于如第一层555中所示的BSI传感器，第二层556可以事先包括支撑晶片，该支撑晶片为BSI传感器提供结构支撑，但不提供任何功能能力。如图5B所示，第二层556可以被配置成经由集成到第二层556中的模拟部件提供结构支撑和功能支撑。在一些实施例中，读出电路部件可以集成到第二层556中。该电路可以包括上述采样/保持电容器以及用于从像素读出电荷值的其他部件。

第三层557可以被配置作为图像信号处理器或数字信号处理层或读出电路层。例如，第三层557可以包括逻辑芯片或其他电路，其被配置成执行由BSI传感器生成并通过读出电路被转换成数字形式的信号的最终处理和/或读出。在一些实施例中，第三层557可以从CMOS 3D堆叠结构被排除，并且被配置成进一步处理来自读出电路的信号的部件可以被集成到第三层557中。

图6A和图6B示出了根据一个示例性实施例的图1B的交错四晶体管4共享图像传感器像素架构的时序图的两段，其具有连接点A-X以指示图6A和6B之间的元件的连续。图6A和图6B示出了时序图，其中时间沿x轴增大并且对各信号的开关激活沿y轴。沿y轴的各信号可以对应于上述像素电路或上述读出电路的晶体管或其他部件。时序图的上半部示出了重置晶体管(图1A-图2中称为RES；图6A和图6B中标记为“Reset”)、传输门(图1A-图2中称为TG1-TG4；图6A和图6B中标记为TG_P1、TG_P2、TG_P3、TG_P4)的激活定时，以及用于激活行选择晶体管(图1A-图2中称为SEL；图6A和图6B中标记为Row_Sel)的定时。时序图的下半部示出了用于对各采样/保持电容器(图6A和图6B中标记为SM11、SM21、SM12和SM22)和列放大开关(图6A和6B中标记为Phi21和Phi22)进行馈送的部件的激活定时。

于是，结合采样和保持部件SM11、SM21、SM12和SM22以及列放大部件Phi21和Phi22的激活定时示出了晶体管和其他部件的激活定时。时序图示出，重置晶体管被周期性激活。在与重置晶体管同时激活传输门TG_P1-TG_P4中的任一个时，将光电二极管(图1A-图2中称为PD1-PD4；图6A和图6B中标记为P1-P4)重置到与重置晶体管耦合的默认电压。例如，在时间t0，重置晶体管和传输门TG_P1被示为被同时激活。于是，在时间t0，将耦合到TG_P1传输门的光电二极管(例如光电二极管PD1)重置到耦合的电压。在不同时间与重置晶体管同时激活传输门TG_P1-TG_P4中的每个，使得仅单个传输门TG_P1-TG_P4是与重置晶体管被同时激活的。此外，在重置晶体管Reset为激活，但传输门TG_P1-TG_P4未激活时，将存储电容器或浮置扩散节点重置到耦合的电压。

对于与光电二极管PD相关联的传输门TG_P1-TG_P4的激活之间的时间段可以表示耦合到特定TG_P1-TG_P4的光电二极管的积分时段。例如，在时间t0和时间t6之间，耦合到传输门TG_P1的光电二极管(例如，PD1)可以对光进行积分并生成对应于所积分的光的电荷。在时间t0，在传输门晶体管TG_P1和重置晶体管Reset两者被同时激活时，可以重置光电二极管PD1。在时间t6，可以将PD1处累积的电荷转移到存储电容器/浮置扩散节点。如所示，传输门TG_P1-TG_P4中的每个具有在相应传输门TG_P1-TG_P4的后续激活之间与它们相关联的积分时间。行选择晶体管Row_Sel指示何时激活行选择晶体管，以读出特定的传输门TG_P1-TG_P4和光电二极管组合。光电二极管可以对光进行积分，直到与光电二极管相关联的传输门TG_P1-TG_P4被激活，以向存储电容器转移积分的电荷。

如图6A和图6B中所示，“一行时间”可以指示在读出单行像素期间过去的时间的量。如图6A和图6B所示，一行的读出可以包括读出超过一个像素。例如，在图2中，所示四行中的每行可以包括两个不同的像素。类似地，可以将在开始第一次P1读出与随后的第二次P1读出之间过去的时间的量定义为“一帧时间”，其中给定帧的像素均被读出。时序图上所示的“t_pix”时间可以指示像素时间，其完成在读出时段期间一个单个像素的重置和信号电平的采样。在读出一行中的所有像素时，该时间段被称为一行时间。

如图6A和图6B中所示，行选择晶体管Row_Sel针对每个光电二极管PD1-PD4执行两次读出。每个光电二极管PD1-PD4的两次独立读出可以提供噪声的补偿和/或减小。例如，在时间t5，激活行选择晶体管Row_Sel，以对存储电容器和/或浮置扩散节点进行第一次读出。该初始读出发生于通过重置晶体管Reset在时间t4激活而重置存储电容器和/或浮置扩散节点之后不久；该初始读出可以为与读出相关联的噪声提供基线。接下来，可以在时间t6激活传输门TG_P1，以从耦合到传输门晶体管TG_P1的光电二极管PD1向存储电容器和/或浮置扩散节点转移电荷。然后，在时间t6激活TG_P1之后，在时间t7激活行选择晶体管Row_Sel，以对存储电容器和/或浮置扩散节点进行第二次读出。该第二次读出可以提供可以基于基线读出值进行校正的读出值。指示的两次读出可以对应于上述噪声减小措施。通过执行两次读出，例如，通过在接通传输门TG_P1-TG_P4之前和之后对存储电容器采样，可以执行具有短采样时间的相关双采样，从而至少消除kTC噪声。此外，可以通过实施类似的多次读出技术来消除或补偿其他类型的噪声。

在一些实施例中，读出列电路可以包括每列一个采样/保持电容器。在一些实施例中，用于成像系统的读出列电路可以包括每列一对采样/保持电容器。在任一种情况下，如上所述，可以使用采样/保持电容器来减少成像系统的噪声读出。信号SM11、SM21、SM12和SM22可以代表用于获得基线(参考)和读出(样本)的信号。例如，SM11采样/保持：可以在将电荷从光电二极管PD1-PD4之一“转储”到存储电容器或浮置扩散节点中之前，使用重置信号来获得存储电容器或浮置扩散节点的基线，如时间t5处所示。然后，在时间t6处将来自光电二极管PD1的电荷转移到存储电容器或浮置扩散节点中之后，可以使用SM21采样/保持信号获得从光电二极管P1转移的电荷。然后，可以从在时间t7读取的电荷减去在时间t5读取的电荷，以获得读出值，而没有基线和采样的值之间常见的噪声。如图7中所示，列放大器SW-1/SW-2可以代表放大来自顶部和底部列读出通道的读出值的放大部件。

图7示出了根据图6A和6B的时序图的图1B的交错四晶体管4共享图像传感器像素架构的读出方框图的示例。如所示，有两个读出电路，一个用于通过向上读出通道的电荷读出，一个用于通过向下读出通道的电荷读出。像素阵列上方和下方的各个部件包括采样开关、采样电容器、列寻址复用器以及信号和重置总线、以及可变增益放大器。这些部件以组合方式可以从像素阵列接收信号，放大信号并将信号复用到一个或多个视频信号。

示例性成像装置的概述

图8示出了图像拍摄装置700的实施例的高层级示意图，装置700具有一组部件，包括链接到相机701(图像传感器)的图像处理器720。图像处理器720还与工作存储器765、存储器730和装置处理器755通信，它们又与储存器770和任选的电子显示器760通信。

装置700可以是便携式个人计算装置，例如移动电话、数字相机、平板计算机、个人数字助理等。装置700还可以是固定计算装置或任何装置。装置700上可以有多个用户可用的应用。这些应用可以包括传统的照相和视频应用，例如与对电荷转储的数量、差分帧的数量的用户管理相关的应用、HDR成像应用等。

图像拍摄装置700包括用于拍摄外部图像的相机701。相机701可以包括像素阵列710和如上所述具有额外存储电容器715的读出电路。根据上述架构，存储电容器能够具有用于存储来自相关联的像素的电荷转储的数量的电容。相机701可以被配置成连续或间断地拍摄预览帧，以及拍摄全分辨率的最终图像。

图像处理器720可以被配置成对接收的预览帧执行各种处理操作。处理器720可以是通用处理单元或专门为成像应用设计的处理器。图像处理操作的示例包括AWB和AEC数据生成、LED电流计算、剪短、缩放(例如，到不同分辨率)、图像缝合、图像格式转换、颜色内插、颜色处理、图像滤波(例如，空间图像滤波)、透镜人为噪声或缺陷校正等。在一些实施例中，处理器720可以包括多个处理器。处理器720可以是一个或多个专用图像信号处理器(ISP)或处理器的软件实现。

如所示，图像处理器720连接到存储器730和工作存储器765。在图示的实施例中，存储器730存储拍摄控制模块735、满阱容量扩展模块740、噪声补偿模块780和操作系统750。存储器730的模块包括配置装置处理器755的图像处理器720以执行各种图像处理和装置管理任务的指令。工作存储器765可以由图像处理器720用于存储存储器730的模块中包含的处理器指令的工作集。替代地，工作存储器765也可以由图像处理器720用于存储在装置700的操作期间生成的动态数据。

满阱容量扩展模块740能够存储子模块定时方案模块742和电荷转储数量处理机模块744。这些模块能够共同合作以执行与确定每个像素的积分时间和从像素向读出架构中的存储电容器的多次电荷转储相关的任务。

噪声补偿模块780能够存储子模块帧拍摄模块782和数字聚集模块784。在一些实施例中，通过向图像传感器的读出电路提供指令，帧拍摄模块782可以被提供有将处理器720配置为执行上述过程500的指令。在一些实施例中，数字聚集模块784可以被提供有将处理器720配置为执行上述过程600以在数字域中聚集多个电荷的指令。

如上所述，图像处理器720由存储器中存储的若干模块来配置。拍摄控制模块735可以包括将图像处理器720配置为调节相机701的聚焦位置的指令。拍摄控制模块735还可以包括控制装置700的总体图像拍摄功能的指令。例如，拍摄控制模块735可以包括调用子例程以将图像处理器720配置为使用相机701拍摄包括目标图像场景的一帧或多帧的预览图像数据或全分辨率图像数据的指令。

操作系统模块750将图像处理器720配置为管理装置700的工作存储器765和处理资源。例如，操作系统模块750可以包括装置驱动器以管理例如相机701的硬件资源。因此，在一些实施例中，上述图像处理模块中包含的指令可能不直接与这些硬件资源交互，而是通过位于操作系统部件750中的标准子例程或API交互。操作系统750内的指令然后可以直接与这些硬件部件交互。操作系统模块750还可以将图像处理器720配置为与装置处理器755共享信息。

装置处理器755可以被配置成控制显示器760以向用户显示所拍摄的图像，或所拍摄的图像的预览。显示器760可以在成像装置200外部或可以是成像装置200的一部分。显示器760还可以被配置成提供取景器，其在拍摄图像之前为用户显示预览图像，例如为用户呈现图像场景的动态范围的视觉表示或呈现用户界面以用于手工调节模拟电荷转储和/或数字累积的差分帧的数量。显示器760可以包括LCD或LED屏，并且可以实施触敏技术。

装置处理器755可以向存储模块770写入数据，例如表示数字累积的差分帧的数据。尽管通过图形方式将存储模块770表示为传统的磁盘设备，但本领域技术人员会理解，存储模块770可以被配置作为任何存储介质装置。例如，存储模块770可以包括磁盘驱动器，例如软盘驱动器、硬盘驱动器、光盘驱动器或磁光盘驱动器或固态存储器，例如闪速存储器、RAM、ROM和/或EEPROM。存储模块770还可以包括多个存储器单元，并且存储器单元中的任一个可以被配置成处在图像拍摄装置700内或可以在图像拍摄装置700外部。例如，存储模块770可以包括ROM存储器，其包含图像拍摄装置700内存储的系统程序指令。存储模块770还可以包括可以从相机取出的存储卡或高速存储器，其被配置成存储所拍摄的图像。存储模块770也可以在装置700外部，并且在一个示例中，装置700可以向存储模块770例如通过网络连接来无线地发射数据。

尽管图8描绘了具有独立部件的装置，以包括处理器、成像传感器和存储器，但本领域的技术人员会认识到，可以通过各种方式组合这些独立部件，以实现特定设计目标。例如，在替代的实施例中，可以将存储器部件与处理器部件组合，例如以节省成本和/或提高性能。

此外，尽管图8示出了两个存储器部件，其包括包含几个模块的存储器部件720和包含工作存储器的独立存储器765，但本领域的技术人员会认识到利用不同存储器架构的几个实施例。例如，一种设计可以利用ROM或静态RAM存储器，以用于存储实现存储器730中包含的模块的处理器指令。可以将处理器指令加载到RAM中以方便由图像处理器720执行。例如，工作存储器765可以包括RAM存储器，其具有在由处理器720执行之前被加载到工作存储器765中的指令。

实施系统和术语

本文公开的实施方式提供了系统、方法和设备，其使用3维(3D)堆叠垂直集成像素架构来增大光电二极管像素的光吸收并实现低噪声且高增益读出、高分辨率且高色彩保真度输出、以及增大的动态范围。本领域的技术人员将认识到，可以将这些实施例实施成硬件、软件、固件或其任意组合。

在一些实施例中，可以在无线通信装置中利用上述电路、过程和系统。无线通信装置可以是用于与其他电子装置进行无线通信的一种电子装置。无线通信装置的示例包括蜂窝电话、智能电话、个人数字助理(PDA)、电子阅读器、游戏系统、音乐播放器、上网本、无线调制调解器、膝上型计算机、平板装置等。

无线通信装置可以包括一个或多个图像传感器、两个或更多图像信号处理器、包括用于执行上述CNR过程的指令或模块的存储器。该装置还可以具有数据、从存储器加载指令和/或数据的处理器、一个或多个通信接口、一个或多个输入装置、一个或多个输出装置，例如显示装置和电源/接口。无线通信装置可以另外包括发射机和接收机。发射机和接收机可以统称为收发机。收发机可以耦合到一个或多个天线以用于发射和/或接收无线信号。

无线通信装置可以无线地连接到另一电子装置(例如，基站)。无线通信装置可以替代地被称为移动装置、移动站、用户站、用户设备(UE)、远程站、接入终端、移动终端、终端、用户终端、用户单元等。无线通信装置的示例包括膝上计算机或台式计算机、蜂窝电话、智能电话、无线调制调解器、电子阅读器、平板装置、游戏系统等。无线通信装置可以根据一种或多种行业标准(例如第三代合作伙伴计划(3GPP))而进行操作。于是，通用术语“无线通信装置”可以包括根据行业标准以不同命名法描述的无线通信装置(例如，接入终端、用户设备(UE)、远程终端等)。

本文描述的功能可以作为一条或多条指令存储于处理器可读或计算机可读介质上。术语“计算机可读介质”是指可以由计算机或处理器访问的任何可用介质。通过示例而非限制的方式，这样的介质可以包括RAM、ROM、EEPROM、闪速存储器、CD-ROM或其他光盘储存器、磁盘储存器或其他磁存储装置、或者可以用于以指令或数据结构的形式存储期望的程序代码并可以由计算机访问的任何其他介质。如本文使用的，磁盘和光盘包括紧致光盘(CD)、激光光盘、光学光盘、数字多用光盘(DVD)、软磁盘和蓝光光盘，其中磁盘通常通过磁性方式再现数据，而光盘利用激光通过光学方式再现数据。应当指出，计算机可读介质可以是有形的且非暂态的。术语“计算机程序产品”是指与可以由计算装置或处理器执行、处理或计算的代码或指令(例如，“程序”)组合的计算装置或处理器。如本文使用的，术语“代码”可以指可以由计算装置或处理器执行的软件、指令、代码或数据。

也可以通过传输介质传输软件或指令。例如，如果从网站、服务器或其他远程源使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或例如红外、无线电和微波的无线技术来传输软件，那么同轴电缆、光纤光缆、双绞线、DSL或例如红外、无线电和微波的无线技术被包括在传输介质的定义中。

本文公开的方法包括用于实现所述方法的一个或多个步骤或动作。可以将方法步骤和/或动作彼此互换而不脱离权利要求的范围。换言之，除非所述方法正确操作需要特定步骤或动作次序，否则可以修改特定步骤和/或动作的次序和/或使用而不脱离权利要求的范围。

应当指出，本文使用的术语“耦合”或单词耦合的其他变型可以指示间接连接或直接连接。例如，如果第一部件“耦合”到第二部件，则第一部件可以间接连接到第二部件或直接连接到第二部件。如本文使用的，术语“多个”表示两个或更多。例如，多个部件指示两个或更多部件。

术语“确定”涵盖各种动作，并且因此，“确定”可以包括计算、处理、推导、研究、查找(例如，在表格、数据库或另一种数据结构中查找)、确认等。而且，“确定”可以包括接收(例如，接收信息)、存取(例如，在存储器中存取数据)等。而且，“确定”可以包括解析、选择、挑选、建立等。

短语“基于”不意味着“仅基于”，除非另外明确地表述。换言之，短语“基于”描述“仅基于”和“至少基于”二者。

在以上描述中，给出了具体细节以提供对示例的透彻理解。然而，本领域普通技术人员将理解，可以无需这些具体细节来实践各示例。例如，可以在方框图中示出电气部件/装置，以免使示例的不必要的细节难以理解。在其他情况下，可以详细示出这样的部件、其他结构和技术以进一步解释示例。

本文包括用于参考并辅助定位各节的标题。这些标题并非意在限制结合其描述的概念的范围。这样的概念可能在整个说明书中具有适用性。

还要指出，可以将示例描述为过程，其被描绘为流程图、流程示意图、有限状态图、结构图或方框图。尽管流程图可以将操作描述为顺序过程，但可以并行或同时执行很多操作，并可以重复该过程。此外，可以对操作的次序进行重新布置。在完成其操作时，终止过程。过程可以对应于方法、函数、程序、子例程、子程序等。在过程对应于软件功能时，其终止对应于函数返回到调用函数或主函数。

提供所公开的实施方式的先前描述以使本领域的技术人员能够作出或使用本发明。对这些实施方式的各种修改对于本领域的技术人员将是显而易见的，并且本文所定义的通用原理可以应用于其他实施方式而不脱离本发明的精神或范围。于是，本发明并非意在限制于本文所示的实施方式，而是要符合与本文公开的原理和新颖特征一致的最宽范围。

Claims (27)

1.一种成像系统，包括：

多个像素，其被配置成将光转换成电荷，每个像素包括：

光电二极管，

传输门，

存储电容器，其经由设置在所述光电二极管与所述存储电容器之间的所述传输门而与所述光电二极管串联电连接，所述存储电容器具有电容以存储表示来自所连接的光电二极管的多次电荷转储的累积电荷，所述多次电荷转储中的每次包括表示在所连接的光电二极管中积分的光的电荷，以及

定时电路，其与所述存储电容器串联电连接，所述定时电路被配置成控制电荷从所述存储电容器向浮置扩散节点的流动；

一个或多个放大晶体管，其被配置成转换来自所述多个像素的电荷；

一个或多个选择晶体管，其被配置成选择所述多个像素中的要被读出的行或列；

一个或多个重置晶体管，其被配置成重置所述多个像素中的至少一个；

像素阵列，其包括被布置成一个或多个共享像素架构的所述多个像素，所述像素阵列被配置成独立地控制每个像素的所述传输门以将所述多次电荷转储中的每次电荷转储从相应的光电二极管转储到相应的存储电容器，并独立地控制每个像素的所述定时电路以使从每个存储电容器到所述浮置扩散节点的电荷转储一次发生在一个像素中；

第一硅层，所述多个像素设置在所述第一硅层上；以及

第二硅层，所述一个或多个放大晶体管、所述一个或多个选择晶体管和所述一个或多个重置晶体管中的至少一个设置在所述第二硅层上。

2.根据权利要求1所述的成像系统，其中，所述浮置扩散节点设置在所述第一硅层上并且电耦合至设置在所述第二硅层上的所述一个或多个放大晶体管。

3.根据权利要求2所述的成像系统，其中，设置在所述第一硅层上的所述浮置扩散节点经由细间距混合接合电耦合至设置在所述第二硅层上的所述一个或多个放大晶体管。

4.根据权利要求2所述的成像系统，其中，设置在所述第一硅层上的所述浮置扩散节点经由熔合接合电耦合至设置在所述第二硅层上的所述一个或多个放大晶体管。

5.根据权利要求1所述的成像系统，其中，形成所述像素阵列的所述一个或多个共享像素架构以交错方式被布置，并且所述一个或多个共享像素架构包括至少由所述多个像素中的像素的子集共享的所述一个或多个放大晶体管、所述一个或多个选择晶体管以及所述一个或多个重置晶体管。

6.根据权利要求1所述的成像系统，其中，所述一个或多个放大晶体管的其中之一、所述一个或多个选择晶体管的其中之一以及所述一个或多个重置晶体管的其中之一在所述多个像素中的至少两个像素之间被共享。

7.根据权利要求1所述的成像系统，其中，在每个像素中，所述定时电路与对应的所述传输门和对应的所述光电二极管串联连接。

8.根据权利要求1所述的成像系统，其中，所述一个或多个共享像素架构中的每一个包括：被配置为接收来自每个像素的所述存储电容器的所述累积电荷的所述一个或多个放大晶体管、以及被配置为激活所述多个像素中的选定行的所述一个或多个放大晶体管的所述一个或多个选择晶体管。

9.根据权利要求1所述的成像系统，其中，所述每个像素的所述光电二极管被配置为对光进行积分并且经由每个像素的连接到所述光电二极管的所述传输门来传送所积分的光。

10.根据权利要求1所述的成像系统，其中，所述像素阵列还被布置成控制所述多个像素的每个传输门以将在相应的所述光电二极管中累积的所述电荷转移到所述多个像素的彼此独立于传输门的相应的所述存储电容器。

11.一种成像系统，包括：

多个传感器电路，其被配置为在被暴露于来自目标场景的光时生成电荷，每个传感器电路包括：

光电二极管，

连接到所述光电二极管的传输门，

存储电容器，其与所述光电二极管串联耦合，所述传输门设置在所述光电二极管与所述存储电容器之间，所述存储电容器具有电容以存储表示来自所耦合的光电二极管的多次电荷转储的累积电荷，所述多次电荷转储中的每次包括表示在所耦合的光电二极管中积分的光的电荷，以及

定时电路，其与所述存储电容器串联电耦合并且电耦合到浮置扩散节点，所述传输门设置在所述光电二极管与所述存储电容器之间并且被配置成控制电荷从所述存储电容器向所述浮置扩散节点的流动；

多个读出电路，每个读出电路包括重置晶体管、行选择晶体管、以及放大晶体管的至少其中之一；

多个共享传感器架构，其包括所述多个传感器电路中的两个或更多个；

传感器阵列，其包括所述多个传感器电路，所述传感器阵列被配置成独立地控制每个传感器电路的所述传输门以将所述多次电荷转储中的每次电荷转储从相应的光电二极管转储到相应的存储电容器，并独立地控制每个传感器电路的所述定时电路以使从每个存储电容器到所述浮置扩散节点的电荷转储一次发生在一个传感器电路中；

第一硅层，其包括所述多个共享传感器架构；以及

第二硅层，其包括所述多个读出电路，所述第二硅层在所述成像系统中相对于所述第一硅层被定位，以使所述第一硅层被暴露于从目标场景入射到所述成像系统上的光。

12.根据权利要求11所述的成像系统，其中，所述放大晶体管被配置为转换来自一个或多个传感器电路的电荷。

13.根据权利要求11所述的成像系统，其中，所述传感器阵列中的所述多个传感器电路被布置成Bayer颜色像素布置。

14.根据权利要求11所述的成像系统，还包括：设置在所述第一硅层上的行总线读出路径和列总线读出路径中的至少一个，其中，所述行总线读出路径和所述列总线读出路径中的至少一个可以与设置在所述第二硅层上的读出电路耦合。

15.根据权利要求11所述的成像系统，其中，所述浮置扩散节点经由细间距混合接合电耦合到所述第一硅层的所述多个共享传感器架构的其中之一和所述第二硅层的所述多个读出电路的其中之一。

16.根据权利要求11所述的成像系统，还包括设置在所述第一硅层上的行总线读出路径和列总线读出路径的至少其中之一，所述行总线读出路径和所述列总线读出路径的至少其中之一经由熔合接合电耦合至设置在所述第二硅层上的读出电路。

17.一种成像系统，包括：

像素阵列，其包括多个像素，所述多个像素被配置为在被暴露于光时生成电荷，所述多个像素中的每个像素包括：光电二极管；连接到所述光电二极管的传输门；存储电容器，其与所述光电二极管串联电耦合，所述传输门设置在所述光电二极管与所述存储电容器之间，所述存储电容器具有电容以存储表示来自所耦合的光电二极管的多次电荷转储的累积电荷，所述多次电荷转储中的每次包括表示在所耦合的光电二极管中积分的光的电荷；以及定时电路，其与所述存储电容器串联电耦合并且被配置成控制电荷从所耦合的存储电容器向浮置扩散节点的流动；

多个像素读出电路，其用于读出在与其耦合的像素中积分的光，所述多个像素读出电路中的每个包括至少在所述多个像素的子集之间共享的一个或多个晶体管，所述一个或多个晶体管设置在与第一硅层不同的第二硅层上；

多个浮置扩散节点，其被配置为将所述多个像素中的每个像素耦合到所述多个像素读出电路，其中，所述像素阵列被配置成独立地控制每个像素的所述传输门以将所述多次电荷转储中的每次电荷转储从所述光电二极管转储到所述存储电容器，并独立地控制每个像素的所述定时电路以使从每个存储电容器到所述浮置扩散节点的电荷转储一次发生在一个像素中。

18.根据权利要求17所述的成像系统，其中，所述浮置扩散节点连接在至少两个像素中的每个像素的像素读出电路和与其耦合的每个像素的所述存储电容器之间。

19.根据权利要求18所述的成像系统，其中，每个像素读出电路包括重置晶体管，所述重置晶体管被配置为将所述浮置扩散节点以及至少一个像素的所述光电二极管和所述存储电容器的至少其中之一重置到预定电荷水平。

20.根据权利要求18所述的成像系统，其中，所述浮置扩散节点经由细间距混合接合电耦合至设置在所述第二硅层上的所述一个或多个晶体管。

21.根据权利要求18所述的成像系统，其中，所述浮置扩散节点经由熔合接合电耦合至设置在所述第二硅层上的所述一个或多个晶体管。

22.根据权利要求17所述的成像系统，其中，所述一个或多个晶体管包括放大器，并且其中，所述成像系统还包括模数转换器，所述模数转换器与所述放大器通信以接收经放大的信号并将所述经放大的信号转换成数字信号，其中，所述模数转换器设置在与所述第一硅层和所述第二硅层不同的第三硅层上。

23.一种制造3D堆叠图像传感器的方法，包括：

在第一硅层上形成像素阵列，所述像素阵列包括被布置成一个或多个共享像素架构的多个像素，所述多个像素中的每个像素包括：光电二极管；连接到所述光电二极管的传输门；存储电容器，其与所述光电二极管串联电耦合，其中，所述传输门设置在所述光电二极管与所述存储电容器之间，所述存储电容器具有电容以存储表示来自所耦合的光电二极管的多次电荷转储的累积电荷，所述多次电荷转储中的每次包括表示在所耦合的光电二极管中积分的光的电荷；以及定时电路，其与所述存储电容器串联电耦合，所述定时电路被配置成控制电荷从所耦合的存储电容器向浮置扩散节点的流动，其中，所述像素阵列被布置成独立地控制每个像素的所述传输门以将所述多次电荷转储中的每次电荷转储从所述光电二极管转储到所述存储电容器，并独立地控制每个像素的所述定时电路以使从每个存储电容器到所述浮置扩散节点的电荷转储一次发生在一个像素中；

形成读出电路，所述读出电路包括位于不同于所述第一硅层的第二硅层上的至少一个放大晶体管、选择晶体管和重置晶体管；以及

形成所述浮置扩散节点，所述浮置扩散节点将所述第一硅层的两个或更多像素电耦合到所述第二硅层的一个读出电路。

24.根据权利要求23所述的制造方法，还包括在与所述第一硅层和所述第二硅层不同的第三硅层上设置一个或多个处理部件，所述一个或多个处理部件被配置成操控从设置于所述第二硅层上的所述至少一个放大晶体管、选择晶体管和重置晶体管接收的信号。

25.根据权利要求23所述的制造方法，其中，将所述第一硅层的两个或更多像素电耦合到所述第二硅层的一个读出电路包括经由细间距混合接合进行耦合。

26.根据权利要求23所述的制造方法，其中，将所述第一硅层的两个或更多像素电耦合到所述第二硅层的一个读出电路包括经由熔合接合进行耦合。

27.根据权利要求23所述的制造方法，其中，形成所述像素阵列的所述一个或多个共享像素架构以交错方式被布置，并且所述一个或多个共享像素架构包括由所述多个像素中的像素的子集共享的一个或多个放大晶体管、一个或多个选择晶体管以及一个或多个重置晶体管。