CN107005663B

CN107005663B - 用于满阱容量扩充的像素读出架构

Info

Publication number: CN107005663B
Application number: CN201580065644.1A
Authority: CN
Inventors: B-C·赫塞; J·罗; S·R·戈马
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2014-12-05
Filing date: 2015-11-06
Publication date: 2018-11-13
Anticipated expiration: 2035-11-06
Also published as: US9692997B2; US9332200B1; US9560296B2; US20160269661A1; EP3228076A1; CN107005663A; US20160165160A1; JP6328854B2; JP2017536780A; WO2016089547A1

Abstract

某些方面涉及用于满阱容量扩充的系统和技术。例如，包括在像素读出架构中的储存电容器可以在模拟域中实现来自像素的多个电荷转储，从而扩充像素的满阱容量。此外，可以使用与像素读出架构通信的存储器(例如DRAM)在数字域中积分多次读取。这也可以有效地增加小像素的满阱容量。在一些示例中，可以使用数字域中的多次读取来减少、消除或补偿像素读出架构中的kTC噪声。

Description

用于满阱容量扩充的像素读出架构

技术领域

本文中所公开的系统和方法针对光传感器，并且具体而言，针对满阱容量扩充。

背景技术

满阱容量是像素在导致信号劣化的饱和之前可以保持的最大电荷。当像素中的电荷超过饱和水平时，电荷开始填充相邻像素，这是被称为高光溢出(blooming)的过程。传感器还开始偏离线性响应，并且因此损害了相机的量化性能。

相机的动态范围通常被定义为满阱容量除以相机噪声，并且涉及相机同时记录亮信号旁边非常低的光信号的能力。动态范围(阱容量和本底噪声之间的比)是传感器能够有多好地在低光强度下测量准确信号一直到达到满阱容量的度量。给定类似的本底噪声，感测元件的动态范围与其阱容量成比例，阱容量通常与这种光感测元件的尺寸成比例。较大的像素具有更大的满阱容量和相应的较高的动态范围。

在数字成像中，互补金属氧化物半导体(CMOS)传感器的动态范围有时可能不足以准确地表示室外场景。这在可以用于移动设备中的更紧凑的传感器中尤其如此，例如在移动电话上的相机中。例如，在移动设备相机中使用的典型传感器可以具有大约60-70dB的动态范围。然而，典型的自然室外场景很可能覆盖亮区域和阴影之间的100dB的对比度范围。由于该动态范围大于移动设备中使用的典型传感器的动态范围，所以在移动设备拍摄的图像中可能会丢失细节。

此外，数码相机的趋势是朝向较小的像素以驱动百万像素数量以上或者实现较小的传感器面积，并且较小的像素可以遭受比较大像素更有限的满阱容量。特别是在移动传感器中，像素尺寸的趋势是缩小像素尺寸以及传感器面积，并尝试通过高级处理来保持性能。降低的满阱容量、降低的量子效率及降低的亚微米像素检测器阵列的光敏性极大地降低了图像传感器的信噪比(SNR)和动态范围。另外，减小的像素尺寸的较高串扰导致图像质量问题，例如差的调制传递函数(MTF)和色彩保真度。

发明内容

在一些实施例中，通过本文所述的满阱容量扩充的像素读出架构和技术来解决前述及其它的问题。包括在像素读出架构中的附加储存电容器可以在模拟域中实现来自像素的多个电荷转储，从而扩充像素的满阱容量。此外，可以使用与像素读出架构通信的存储器(例如DRAM)在数字域中积分多次读取。这也可以有效地增加小像素的满阱容量。在一些实施例中，可以使用数字域中的多次读取来减少、消除或补偿像素读出架构中的kTC噪声。

因此，一个方面涉及一种成像系统，该成像系统包括：包括多个光敏元件的阵列；用于读取积分在耦合到其的光敏元件中的光的多个电路，所述多个电路中的每一个包括与所述多个光敏元件中的至少一个光敏元件通信的至少一个储存电容器，所述储存电容器具有用于储存表示来自所述至少一个光敏元件的多个电荷转储的蓄积电荷的电容，所述多个电荷转储中的每一个包括表示积分在所述至少一个光敏元件中的光的电荷，以及至少一个定时电路，其与所述储存电容器通信并且被配置为用于控制从所述至少一个光敏元件到所述储存电容器的所述多个电荷转储，其中，所述储存电容器和所述定时电路协作以扩充所述至少一个光敏元件的满阱容量；放大器，其被配置为从所述多个电路中的至少一个接收所述蓄积电荷并输出具有比所述电荷的强度更大的强度的放大信号；模数转换器，其与放大器通信，以接收放大的信号并将放大的信号转换为数字信号；以及存储器组件，其被配置为存储数字信号。

另一方面涉及一种图像传感器，该图像传感器包括：包括多个光敏元件的阵列；以及用于读取积分在耦合到其的光敏元件中的光的多个电路，所述多个电路中的每一个包括与所述多个光敏元件中的至少一个光敏元件通信的至少一个储存电容器，所述储存电容器具有用于储存表示来自所述至少一个光敏元件的多个电荷转储的蓄积电荷的电容，所述多个电荷转储中的每一个包括表示积分在所述至少一个光敏元件中的光的电荷，以及至少一个定时电路，其与所述储存电容器通信并且被配置为用于控制从所述至少一个光敏元件到所述储存电容器的所述多个电荷转储，其中，所述储存电容器和所述定时电路协作以扩充所述至少一个光敏元件的满阱容量。

另一方面涉及一种像素读出方法，该方法包括：在确定的积分时间内在像素的光电检测器中积分光；对于多个电荷转储中的每一个，将表示积分在光电检测器中的光的电荷从光电检测器转移到储存电容器，以扩充像素的满阱容量，使得储存电容器保持表示所述多个电荷转储的总和的蓄积电荷；以及从储存电容器输出所述蓄积电荷用于转换为数字信号。

另一方面涉及一种用于像素读出的装置，该装置包括：用于积分来自目标图像场景的光的多个像素；用于从所述多个像素中的至少一个像素读出多个电荷信号的模块，所述电荷信号中的每一个表示积分在所述至少一个像素中的光；用于存储蓄积电荷以扩充每个所述至少一个像素的满阱容量的模块，所述蓄积电荷表示所述多个电荷信号的总和；用于将所述蓄积电荷转换为相对应的数字像素值的模块；以及用于存储数字像素值的模块。

附图说明

在下文中将结合附图和附录来描述所公开的方面，附图和附录被提供用于描述而不是限制所公开的方面，其中相似的附图标记指代相似的元件。

图1A示出了像素读出系统的实施例。

图1B示出了用作图1A的像素读出系统的像素的像素架构的实施例。

图2示出了具有满阱容量扩充能力的四晶体管4共享图像传感器像素架构的实施例。

图3示出了具有满阱容量扩充能力的四晶体管8共享图像传感器像素架构的实施例。

图4示出了具有满阱容量扩充能力的四晶体管16共享图像传感器像素架构的实施例。

图5A是示出了用于满阱容量扩充的多次读取的实施例的示意图。

图5B示出了实施图5A的读取的kTC噪声补偿过程的实施例的流程图。

图5C示出了用于导通和关断像素架构组件以执行图5B的过程的示例性定时方案。

图5D示出了在图5C的定时方案期间在像素架构组件之间的电荷流的图形表示。

图6A是示出用于满阱容量扩充的多次读取的实施例的示意图。

图6B示出了实施图6A的读取的kTC噪声补偿过程的实施例的流程图。

图7示出了具有满阱容量扩充能力的图像采集设备的实施例的高级示意图。

图8A示出了用作图1A的像素读出系统的像素的像素架构的另一实施例。

图8B示出了具有满阱容量扩充能力的四晶体管4共享图像传感器像素架构的另一实施例。

图8C示出了具有满阱容量扩充能力的四晶体管8共享图像传感器像素架构的另一实施例。

图8D示出了具有满阱容量扩充能力的四晶体管16共享图像传感器像素架构的另一实施例。

图9A示出了用于导通和关断像素架构组件以使用图8A-8D中任何一个图的像素架构执行kTC噪声补偿过程的实施例的示例性定时方案。

图9B示出了在图9A的定时方案期间在像素架构组件之间的电荷流的图形表示。

具体实施方式

介绍

本公开内容的实施例涉及用于满阱容量扩充的系统和技术。例如，包括额外的储存电容器的像素读出架构可以实施信号读出方案，以允许扩充满阱容量，提高SNR和动态范围。在各种实施例中，储存电容器和相关联的读出架构可以用四晶体管4共享CIS像素、8共享CIS像素、16共享CIS像素或其它适合的像素配置来实施。包括定时方案的像素读出组件可以与储存电容器协作以存储从光电检测器蓄积的电荷，以执行多个像素读出。

在一个示例中，在传输门、定时方案和重置晶体管全部导通的情况下，可以重置光电二极管和浮置扩散。当传输门、定时方案和重置晶体管全部关断时，在储存电容器中可以发生电荷积分，从而允许在光电二极管中收集光子电荷。当定时电路一次或多次导通时，可以将光电二极管中的电荷转储到储存电容器。因此，储存电容器可以保持来自像素或像素组的多次读取的电荷，从而扩充满阱容量。

在一些示例中，CMOS像素内的主要噪声源是来自通过重置晶体管的电阻沟道重置储存电容器和/或电容浮置扩散节点的kTC(或重置)噪声(数十个电子)。可以使用本文描述的满阱容量扩充架构的实施例来实施的读出模式的一个实施例可以包括通过导通选择器电路进行重置之后执行的第一次读取。这个第一次读取可以将kTC(热噪声)存储在存储器中作为基线。这种kTC噪声可以源自电容器的重置噪声，并且可能希望增强图像质量以减少、消除或以其它方式补偿kTC噪声。因此，通过再次导通选择器电路，可以在储存电容器中的电荷积分(例如，包括来自像素或多个像素的多个电荷转储)之后执行第二次读出。由于储存电容器的附加电荷存储容量和由定时方案控制的多个光电二极管电荷转储，两次读出可以提供与电荷转储数量成比例的像素满阱容量的倍增。由于在第一帧中将kTC噪声存储在存储器中作为基线，所以该读出方法可以补偿第二次读出中的kTC噪声。通过执行两次读出，例如通过在传输门接通之前和之后对储存电容进行采样，可以执行具有短采样时间的相关双采样，从而消除kTC噪声。

可以使用本文所述的满阱容量扩充架构的实施例来实施的读出模式的另一实施例可以执行多次读出并且从光电二极管获得两个电荷转储之间的电荷差。所得到的差分帧可以无kTC噪声。在一些实施例中，如果不需要高精度，例如用于取景器预览图像或用于自动曝光调整，则可以以低位深度模式执行多次读出以节省功率。在一些实施例中，为了更精确的图像信息，可以以正常位深度模式执行多次读出。在一些实施例中，例如高动态范围(HDR)成像，可以将两个不同的积分时间用于两次读出中的电荷转储以用于产生差分帧。

示例性像素读出架构的概述

图1A示出了像素读出系统100的实施例，像素读出系统100包括：定时电路111(也被称为“定时发生器”，虽然是显示在模拟组件块内的数字组件)；一组模拟组件110，其包括(传感器)像素阵列112、读出电路114、放大器116和模数转换器(ADC)118，组件110在总线120处耦合到存储器130。尽管未示出，但总线120可以使得能够与其它组件(例如图像信号处理器、设备存储器和读出控制模块)进行通信。

像素读出系统100可以用于任何CMOS、CCD或其它图像传感器。在一些实施例中，传感器可以是例如具有满阱容量约1000-e的大约0.5μm像素的32MP/30fps图像传感器。图像传感器可以被设计为具有10b/240-fps读出速度。图像传感器的一些实施例可以是具有8帧积分快门速度的数字集成设计，例如，实施不需要存储全帧的交错卷帘快门。在一个示例中，可以以大约12b/30-fps的速度从外部存储器120(例如DRAM)输出数据。这样的图像传感器可以导致乘以系数8的等同像素满阱容量，例如达到每像素大约8000-e满阱容量。这些图像传感器规格仅表示使用像素读出系统100的图像传感器的一个实施例，并且在其它实施例中可以使用具有变化规格的其它图像传感器。

像素阵列112可以包括布置成预定数量的行和列(例如，M行和N列)的多个像素140。每个像素140表示像素阵列112的单个光电电荷检测元件。多个像素中的每一个均可以包括光敏元件，例如光电栅极、光电导体、光电二极管或其它光电检测器，覆盖基板用于在基板的下部中蓄积光生电荷。在一些实施例中，像素阵列112可以包括被定位成过滤入射光的一个或多个滤光器，例如红外截止滤光器或滤色器。CMOS像素的光敏元件可以是耗尽型p-n结光电二极管或光电栅极下面的场致耗尽区中的一个。

定时发生器111可以提供用于读出表示在像素阵列112的每个像素中蓄积的光的值的定时信号。例如，定时发生器111可以是列和行驱动器。定时发生器可以包括用于控制像素阵列112的重置操作、曝光时间、线时间和像素时间的控制逻辑单元，并且还可以向ADC118提供定时信号。读出电路114可以提供用于读出电路像素阵列112中的每个像素的电路。例如，读出电路114可以包括为整个阵列112提供的多个行线和列线。读出电路114的列线和行线可以分别电连接到列采样和保持(S/H)电路和行控制电路，它们根据由定时发生器提供的定时来进行操作。在操作中，可以由行选择线同时接通像素阵列112中的每行的像素，并且可以由列选择线选择性地输出每列的像素。

每个像素140包括用于读取在多个像素中的每一个中收集的电荷的电路。例如，像素电路的一个实施例连接到每个像素，并且包括形成在基板中的输出场效应晶体管和形成在基板上的电荷转移部，该电荷转移部与具有感测节点(通常为浮置扩散节点)的像素相邻，该感测节点连接到输出晶体管的栅极。浮置扩散节点(也被称为浮置扩散)可以是有源硅中的区域，其可以与所有其它节点电隔离(例如，当存储电荷时)，并且这样的区域的电位由存储在其中的电荷量及其电容来确定。为了实现高转换增益，该区域的电容通常相当低。像素电路的电荷转移部可以包括至少一个电子组件，例如晶体管，以用于将电荷从基板的下部转移到浮置扩散节点和另一个电子组件，例如重置晶体管，以用于将节点重置到电荷转移之前的预定电荷水平。当光电荷从初始电荷蓄积区域移动到浮置扩散节点时可以被放大，由源极跟随输出晶体管将浮置扩散节点处的电荷转换为像素输出电压。如下面更详细地讨论的，像素电路还可以包括储存电容器或其它电子电荷储存器件，以用于在模拟域中存储来自一个或多个像素的多个电荷转储。在一些实施例中，储存电容器可以位于像素电路中的浮置扩散节点之外(相对于像素的位置)，并且可以具有大于浮置扩散节点的电容的电容。在各种实施例中，储存电容器可以在相同的传感器芯片上或具有像素到像素连接的堆叠管芯的底部芯片中。

在通过像素电路之后，像素信号通过放大器116以增大像素信号的强度(即，电压或电流)。定时发生器111、像素阵列112、读出电路114和放大器116一起执行以下功能：(1)光子到电荷转换；(2)图像电荷蓄积；(3)电荷转移到浮置扩散节点并伴随电荷放大；(4)在将电荷转移给它之前将浮置扩散节点重置为已知状态；(5)选择用于读出的像素；和(6)输出和放大表示像素电荷的信号。另外，本文所述的用于满阱容量扩充的像素读出架构可以在信号的输出和放大之前多次执行功能(1)至(5)，以便在像素电路中的储存电容器中蓄积电荷，蓄积电荷来自一个像素或一组像素的多个电荷转储。然后可以将蓄积电荷作为表示像素电荷的信号输出和放大。使用本文所述的满阱容量扩充的读出架构，可以在像素设计中优化像素性能指标，例如量子效率、灵敏度、串扰、图像滞后、不均匀性和非线性，无需考虑满阱容量，其通过模拟读出架构来扩充。

放大的像素信号在从模拟组件110输出之前通过ADC 118。由于在模拟组件110中作为模拟信号读取像素电荷，但在处理速度和有效传送方面，与模拟电路相比，数字信号和数字电路可以提供优势，ADC 118将模拟像素电荷信号转换成适合的数字信号，例如转换成相应的数字像素值。ADC 118可以将来自储存电容器的蓄积电荷转换成相应的数字像素值。

像素读出系统100的数字组件还可以用于增大像素阵列112中的像素的满阱容量。在一些实施例中，可以以合理的功率预算在数字域中积分多次读取，通过利用嵌入式DRAM技术(例如，通过使用DRAM作为存储器130)有效地增加小像素的满阱容量。例如，可以将几次迭代(例如，多帧采集)存储到存储器130。然而，由于在像素电路中包括储存电容器，电荷可以多次从光电二极管转储到储存电容器，减小或消除每帧读出多次的需要，从而节省功率。在一些实施例中，数字域中的多次读取可以与模拟域中到储存电容器的多次转储结合使用，用于额外的满阱容量扩充。另外，通过使用将蓄积电荷储存转移到数字存储器130的N次迭代135，可以修改输出图像数据125以减少或消除重置储存电容器时可能发生的kTC噪声。在各种实施例中，存储器130可以是RAM、DRAM、闪存或用于存储图像数据的任何适合类型的存储器。

例如，用于减少或消除kTC噪声的技术可以将kTC噪声帧存储到存储器中作为基线。在将任何电荷转储到储存电容器中之前可以读取kTC噪声以获得其重置电平，可以存储重置电平(例如在列行电路中)。可以在将像素电荷多次转储到储存电容器之后执行第二次读取，其中，第二次读取由基线调整。因此，N次迭代可以是两次迭代，仍然在减少或消除kTC噪声的影响的同时实现了满阱容量扩充益处。此外，通过将电荷多次转储到模拟储存电容器，数字域中的仅两次迭代可以用于实现与数字域中的多次读取相同的满阱容量扩充。

作为另一示例，用于减少或消除kTC噪声的技术可以是执行多次读取并计算来自光电二极管的两个电荷转储之间的电荷差。这可以是无kTC噪声的。在一些实施例中，如果不需要高精度，可以使用该技术以低位深度模式读出以节省功率(例如，可以基于该技术执行快速自动曝光调整，或者可以基于该技术生成预览图像)。在其它实施例中，可以使用该技术以标准或高位深度模式读出以获得更准确的图像信息。

在一些实施例中，在用于HDR成像的上述技术中，可以对两个电荷转储使用两个不同的积分时间。在一些实施例中，可以例如基于电荷强度或像素强度值，将不同的积分时间和/或不同数量的到储存电容器的电荷转储用于阵列112中的不同像素，以便扩充目标图像场景的动态范围。

图1B示出了图1A的像素读出系统100的一个像素的像素电路140的一个实施例。许多这样的像素140被布置在阵列112中，例如形成行和列，但为了简单起见，仅更详细地示出了一个。图1B的读出电路实施例可以执行低噪声和无延迟电荷转移以及快照特征，例如帧储存和电荷吸收。另外，储存电容器STO为像素提供了扩充的满阱容量。

像素电路包括用于蓄积光生电荷的光电二极管PD。在光电二极管PD中收集的电荷可以通过传输门TX2传送到储存电容器STO，可以为储存电容器STO提供足够大的有效电容以存储来自光电二极管PD的多个电荷转储，例如八个或更多个电荷转储。来自储存电容器STO的蓄积电荷可以通过传输门TX1传送到浮置扩散节点FD。选择晶体管SEL允许图像传感器读取像素阵列的单行。源极跟随器SF_AMP将从浮置扩散节点FD施加的输入转换为在输出节点Vcol处感测的输出(例如，电压或电流)；即，源极跟随器SF_AMP将检测到的图像电荷转换为相应的电信号。

重置晶体管RST用作重置浮置扩散FD的开关。当重置晶体管RST导通时，光电二极管PD有效地连接到电源，清除所有积分电荷。当重置晶体管RST和传输门TX3同时导通时，像素被重置，将浮置扩散FD和光电二极管PD都置位为VDD电压电平。导通传输门TX2或TX1之一也可以将储存电容器STO置位为VDD电压电平。当传输门TX3关断时，断开光电二极管和浮置扩散，保持光电二极管PD以积分光。另外，TX3充当用于高光溢出保护控制的溢出门，以及实现快照特征(例如，帧储存与电荷吸收)，从而提供电子全局快门操作，以拍摄快速动作。

在一个示例中，为了实施上述第一kTC噪声降低技术，首先，导通和关断重置晶体管以重置浮置扩散。从浮置扩散采样重置电平的信号测量，并存储在例如列电路上。接下来，导通和关断传输门TG，这允许光电二极管上的电荷转移到浮置扩散FD。一旦电荷转移完成，就测量该电荷(光电二极管信号电平加上浮置扩散重置电平)并同样存储在列电路上。然后对这两个存储的电压求差，以确定光电二极管信号电平，从而降低kTC噪声。

图2示出了具有满阱容量扩充能力的四晶体管4共享图像传感器像素架构200的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的四个四晶体管(4T)像素。在一些实施例中，4T 4共享像素架构200可以用作像素阵列112中的像素140的像素架构。4T 4共享像素架构200包括四个像素，虽然许多这样的像素被布置在阵列112中，但是为了简单起见，仅更详细地示出了一个4T 4共享像素架构200。

4T 4共享像素架构200包括四个光电二极管PD1-PD4及其对应的传输门TG1-TG4、浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些元件可以执行与上面相关于图1B所述的相似功能。4T 4共享像素架构200还包括与浮置扩散FD串联连接的定时电路TS和与定时电路TS串联连接的储存电容器CS。在相邻的光电二极管PD1-PD4和传输门TG1-TG4之间共享浮置扩散FD、源极跟随放大器SF_AMP、行选择晶体管SEL、定时电路TS、重置晶体管RST和储存电容器CS有助于增加像素架构的填充系数。所示的架构200产生每像素大约2.0个晶体管。组件可以由四个单独的光电二极管和相关联的传输门共享。在一些实施例中，光电二极管PD1-PD4可以包括用于检测入射光的红色分量的一个光电二极管、用于检测入射光的绿色分量的两个光电二极管和用于检测入射光的蓝色分量的一个光电二极管。

只要相对应的传输门TG1-TG4关断，就可以由光电二极管PD1-PD4中的每一个收集电荷，并且在积分时间后通过导通相对应的传输门TG1-TG4将电荷转移到浮置扩散FD。浮置扩散FD可以是光电二极管PD1-PD4的硅晶片内的寄生电容器，然而这可能不能保持足够的电荷来扩充具有小像素的传感器的动态范围。因此，来自光电二极管PD1-PD4的电荷可以通过浮置扩散FD被多次读出到储存电容器CS。储存电容器CS可以配置有足够大的有效电容以存储来自光电二极管的多个电荷转储，例如八个或更多个电荷转储。在一些实施例中，储存电容器的电容大于或等于大约3.2毫微微法。因此，可以通过存储在储存电容器CS中的多个电荷转储，在模拟域中有效地增加像素的满阱容量。

在一个示例中，其中，传输门TG1-TG4、定时电路TS和重置晶体管RST全部导通，可以重置相对应的光电二极管PD1-PD4和浮置扩散FD。当传输门TG1-TG4、定时电路TS和重置晶体管RST全部关断时，可以发生电荷积分，从而允许光子电荷被收集在相对应的光电二极管PD1-PD4中。通过选择性地导通传输门TG1-TG4，相对应的光电二极管(例如，相关联的传输门导通的一个或多个光电二极管)中的电荷被传送到浮置扩散FD。当定时电路TS一次或多次导通时，可以将来自浮置扩散FD的电荷转储到储存电容器CS。在一些实施例中，可以同时导通一个或多个传输门和定时电路，以将电荷直接从相关联的光电二极管直接传送到储存电容器CS。

在光电二极管PD1-PD4中的一个的电荷读出期间，通过导通传输门TG1-TG4的相对应传输门和定时电路TS，在浮置扩散节点FD和积分储存电容器CS处混合所有光电子。然后在关断相应的传输门后读出信号。在关断相应的传输门之后，电荷感测节点电容(可以是到SF_AMP的栅极的输入)是浮置扩散FD、存储电容器CS和定时电路TS的电容器的组合。在光电二极管、浮置扩散FD和储存电容器CS积分的所有电荷被混合，随后经由源极跟随放大器SF_AMP读出。该过程执行电荷到电压转换，V_FD和V_col分别表示在FD和列视频总线的电压电平。在浮置扩散FD和V_col的电压电平取决于入射光级，即入射到光电二极管PD1-PD4上的光子数。

定时电路TS可以包括用于确定读取光电二极管PD1-PD4中的哪一个用于在储存电容器CS中蓄积电荷的高速逻辑单元。定时电路TS的高速逻辑单元还可以调节从光电二极管PD1-PD4发送到储存电容器CS的电荷转储的数量。通过在模拟域中蓄积来自像素的多个电荷转储，与在数字域中蓄积来自像素的多个电荷转储相比，可以节省器件功率。与并行扫描相比，使用定时电路TS时序地读出光电二极管PD1-PD4可以控制光电二极管PD1-PD4的读出以增加分辨率。由于定时电路TS的高速逻辑单元，在模拟域中多次采样像素阵列中的每个光电二极管(例如每帧每像素8次读出)同时仍然可以实现高视频帧速率(例如，8MP全分辨率下的30fps)。在一些实施例中，定时方案可以是线宽约为20nm的晶体管。

使用图2的架构实施的一种读出模式可以包括在通过导通选择器SEL电路的重置之后立即执行的第一次读取。这可以将kTC(热噪声)存储在存储器中作为基线。通过再次导通选择器电路，可以在储存电容器中的电荷积分之后执行第二次读出。由于储存电容器的附加容量和由定时方案控制的多个光电二极管电荷转储，两个读出可以提供与电荷转储数量成比例的像素满阱容量的倍增。

使用图2的架构实施的另一个读出模式可以执行多次读出并且从光电二极管获得两个“电荷转储”之间的电荷差。所得到的差分帧可以无kTC噪声。如果不需要高准确度，例如用于取景器预览图像或用于自动曝光调整，则可以以低位深度模式执行多次读出以节省功率。为了更准确的图像信息，可以以正常位深度模式执行多次读出。在一些实施例中，例如高动态范围(HDR)成像，可以将两个不同的积分时间用于两次读出中的电荷转储以用于产生差分帧。

图3示出了具有满阱容量扩充能力的四晶体管8共享图像传感器像素架构300的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的八个4T像素。在一些实施例中，4T 8共享像素架构300可以用作像素阵列112中的像素的像素架构。4T 8共享像素架构300包括八个像素，尽管许多这样的像素被布置在阵列112中，为了简单起见，仅更详细地示出了一个4T8共享像素架构300。

4T 8共享像素架构300包括八个光电二极管PD1-PD8及其对应的传输门TG1-TG8、浮置扩散节点FD、重置晶体管RST、定时电路TS、储存电容器CS、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些组件可以执行与上面相关于图2所述的相似功能。这些组件可以由八个单独的光电二极管和相关联的传输门共享。在相邻的光电二极管PD1-PD8和传输门TG1-TG8之间共享浮置扩散FD、源极跟随放大器SF_AMP、行选择晶体管SEL、定时电路TS、重置晶体管RST和储存电容器CS有助于增加像素架构的填充系数。所示的架构300产生每像素大约1.5个晶体管。在一些实施例中，光电二极管PD1-PD8可以包括用于检测入射光的红色分量的两个光电二极管、用于检测入射光的绿色分量的四个光电二极管和用于检测入射光的蓝色分量的两个光电二极管。

如上所述，定时电路TS可以包括高速逻辑单元，其被配置为控制从光电二极管PD1-PD8到储存电容器CS中的一个或多个电荷转储的蓄积，以用于在模拟域中小像素的满阱容量的功率高效扩充。蓄积电荷可以从储存电容器CS通过源极跟随器SF_AMP读出到输出电压节点Vcol。

图3还示出了将像素阵列和读出电路分割成分离的堆叠结构(例如，硅晶片)的一个实施例。例如，包括光电二极管PD1-PD8、相对应的传输门TG1-TG8和浮置扩散节点FD的第一部分310可以放置在被配置为积分来自入射光的电荷的光电检测器晶片中。包括重置晶体管RST、定时电路TS、储存电容器CS、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias的第二部分320可以放置在像素读出电路晶片中。因此，可以通过共享像素架构的节省空间的设计以及将光电二极管和像素读出电路分离到不同晶片来增加用于检测光的表面空间。像素读出电路晶片的定时电路TS和源极跟随放大器SF_AMP可以连接到光电检测器晶片的浮置扩散FD。

图4示出了具有满阱容量扩充能力的四晶体管16共享图像传感器像素架构400的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的十六个4T像素。在一些实施例中，4T 16共享像素架构400可以用作像素阵列112中的像素的像素架构。4T 16共享像素架构400包括十六个像素，尽管许多这样的像素被布置在阵列112中，为了简单起见，更详细地示出了仅一个4T 16共享像素架构400。

4T 16共享像素架构400包括十六个光电二极管PD1-PD16及其对应的传输门TG1-TG16、浮置扩散节点FD、重置晶体管RST、定时电路TS、储存电容器CS、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些元件可以执行与上述相关于图2所述的相似功能。这些组件可以由十六个单独的光电二极管和相关联的传输门共享。在相邻的光电二极管PD1-PD16和传输门TG1-TG16之间共享浮置扩散FD、源极跟随放大器SF_AMP、行选择晶体管SEL、定时电路TS、重置晶体管RST和储存电容器CS有助于增加像素架构的填充系数。所示的架构400导致每像素大约1.0个晶体管。在一些实施例中，光电二极管PD1-PD16可以包括用于检测入射光的红色分量的四个光电二极管、用于检测入射光的绿色分量的八个光电二极管和用于检测入射光的蓝色分量的四个光电二极管。

如上所述，定时电路TS可以包括高速逻辑单元，其被配置为控制从光电二极管PD1-PD8到储存电容器CS中的一个或多个电荷转储的蓄积，以用于在模拟域中小像素的满阱容量的功率高效扩充。蓄积电荷可以从储存电容器CS通过源极跟随器SF_AMP被读出到输出电压节点Vcol。

图4还示出了将像素阵列和读出电路分割成分离的堆叠结构(例如，硅晶片)的一个实施例。例如，包括光电二极管PD1-PD16、相对应的传输门TG1-TG16和浮置扩散节点FD的第一部分410可以放置在被配置为积分来自入射光的电荷的光电检测器晶片中。包括重置晶体管RST、定时电路TS、储存电容器CS、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias的第二部分420可以放置在像素读出电路晶片中。因此，可以通过共享像素架构的节省空间的设计以及将光电二极管和像素读出电路分离到不同晶片来增加用于检测光的表面空间。像素读出电路晶片的定时电路TS和源极跟随放大器SF_AMP可以连接到光电检测器晶片的浮置扩散FD。

图1B、2、3和图4示出了可以用于扩充小像素的满阱容量的各种像素电路架构。在一些实施例中，具有偶数个共享像素和/或四个共享像素的倍数可以提供更紧凑的图像传感器布局、像素对称性、像素结构的均匀性和噪声抑制。提供这些示例以说明而不是限制储存电容器CS和定时电路TS的满阱容量扩充能力。在其它实施例中，可以与储存电容器CS和定时电路TS一起使用其它数量的共享像素(例如32)或包括每像素更少或更多数量的晶体管(例如，3T、5T等)的其它像素架构以在模拟域中扩充像素满阱容量。

示例性像素读出技术的概述

图5A是示出用于满阱容量扩充的多次读取的实施例的示意图。帧-1501表示储存电容器的基线kTC噪声，例如通过在重置后读出像素读出架构中的储存电容器中的电荷。帧-2 502表示通过从每个像素的多个电荷转储503获取的图像数据，例如通过使用像素读出架构中的储存电容器，以使得能够在模拟域中蓄积来自每个像素的多个电荷转储503。

图5B示出实施图5A的读出的kTC噪声补偿过程500的实施例的流程图。在上述读出结构的一些实施例中，像素内的主要噪声源是来自通过重置晶体管的电阻沟道重置电容浮置扩散节点的kTC(或重置)噪声。这种kTC噪声可以从几个电子到100个电子或更多，并且因此可以影响从图像传感器的像素读取的值。kTC噪声补偿过程500表示可以使用本文所述的满阱容量扩充架构的实施例实施以最小化或消除kTC噪声的影响的读出模式的一个实施例。

图5C示出了具有六个定时点t1-t6的示例性定时方案540，以用于导通和关断像素架构组件以执行图5B的过程。定时方案540可以用于根据定时点完成具有六个步骤的像素读出过程：(t1)重置光电检测器/FD/CS；(t2)重置关闭，曝光和电荷积分开始；(t3)在曝光的电荷积分期间，非饱和电荷停留在PD中，及所有饱和电荷通过TG&TS溢出到FD&CS；(t4)积分后，关断TS；信号电荷溢出到FD&CS中；(t5)随着TG导通，光子产生的电荷转移到FD，及TG关断后读出；和(t6)在t5和t6之间发生多个转储信号电荷，所有电荷都收集在FD+CS处。图5D示出了对应于图5C的定时方案540的定时点t1-t6的像素架构组件之间的电荷流的图示。因此，图5C和5D将结合图5B的过程500进行讨论。

在方框505，过程500例如通过导通传输门、定时方案和重置晶体管来重置像素阵列和像素电路中的光电二极管和浮置扩散节点。这有效地清除了来自光电二极管和浮置扩散节点的任何积分电荷。方框505对应于定时方案540中的定时点t1和图5D的标记为“@t1”的电荷流图。如图所示，重置晶体管RST、传输门TG、定时电路TS和选择器SEL导通，因此光电二极管PD、浮置扩散FD和储存电容器CS中的所有电荷都可以流到电压电平Vdd。

在方框510，借助导通选择器电路，通过浮置扩散节点读出并联的储存电容器和浮置扩散中的电荷(例如，帧-1 501)。该读取可以将kTC存储在存储器中作为基线。方框510对应于定时方案540中的定时点t2和图5D的标记为“@t2”的电荷流图。如图所示，重置晶体管RST、定时电路TS和选择器SEL导通，并且传输门TG关断，使得可以采样浮置扩散FD和储存电容器CS中的电荷。

在方框515，过程500允许在确定的积分时间内在光电二极管中收集光子电荷，这通常被称为曝光时间。例如，可以关断与光电二极管相关联的传输门、定时电路和重置晶体管，以允许光电二极管中的光子电荷收集。在一些实施例中，在CMOS传感器中，可以每像素动态选择积分时间以扩展动态范围。方框515对应于定时方案540中的定时点t3和图5D的标记为“@t3”的电荷流图。如图所示，重置晶体管RST、传输门TG和选择器SEL关断，并且定时电路TS导通，因此可以在光电二极管PD中收集电荷。如图5D所示，来自光电二极管PD的任何过饱和电荷都溢出到浮置扩散层FD和储存电容器CS中而不是相邻的像素中。

在方框520，过程500可以启动从光电二极管到储存电容器的电荷转储。例如，在一些实施例中，可以导通与光电二极管相关联的传输门以将电荷转移到储存电容器。在一些实施例中，可以导通与光电二极管相关联的传输门，以将电荷转移到浮置扩散，并且然后可以导通定时电路以将电荷从浮置扩散转移到储存电容器。在一些实施例中，可以同时导通与光电二极管相关联的传输门和定时电路，以将电荷从光电二极管通过浮置扩散转移到储存电容器。方框515对应于定时方案540中的定时点t4-t6和图5D的标记为“@t4”、“@t5”和“@t6”的电荷流图。如图所示，在定时点t4，重置晶体管RST、定时电路TS和传输门TG全部关断。在定时点t5，传输门TG导通，以允许电荷从光电二极管PD流到浮置扩散FD。在定时点t6，定时电路t6导通，以允许电荷在并联连接的浮置扩散FD和储存电容器CS之间流动，使得储存电容器CS允许收集更大量的电荷。对于期望数量的电荷转储可以重复定时点t3至t6。

在方框525，过程500可以确定从光电二极管到储存电容器的电荷转储的数量是否等于N。在一些实施例中，N表示预定数量的电荷转储，例如2、4、8或更多，这取决于图像传感器的像素所需的满阱容量扩充。在一些实施例中，N可以是动态确定的电荷转储数量，例如基于对应于图像传感器的像素的期望强度范围的电荷值。电荷转储的数量N通过定时电路TS进行控制，并且在像素操作时序图中的定时点t5和定时点t6之间执行。在一些示例中，可以通过传感器定时控制逻辑单元中的自动曝光控制(AEC)来确定N。

如果在方框525，过程500确定电荷转储的数量等于N，则过程500循环回到方框515，以允许在确定的积分时间内在光电二极管中收集光子电荷。过程500通过方框520和525转移，以如上所述执行到储存电容器的电荷转储。

如果在方框525，过程500确定电荷转储的数目等于N，则过程500转移到方框530，以通过再次导通选择器电路来测量来自储存电容器的电荷(例如，帧-2 502)。因此，可以在包括来自像素的多个电荷转储的蓄积的储存电容器中的电荷积分之后执行这个第二次读出。由于储存电容器的附加电荷存储容量和由定时方案控制的多个光电二极管电荷转储，帧-2 502读数可以提供与电荷转储数量N成比例的像素满阱容量的增加。可以从像素的信号电压(帧-2 502)去除储存电容器的重置值(帧-1 501)。由于kTC噪声作为第一帧中的基线存储在存储器中，所以该读出方法可以补偿(例如，减少或消除)第二次读出中的kTC噪声。浮置扩散FD用作像素内存储器，以在不包括定时电路TS和储存电容器CS的像素单元中实现模拟相关双采样(CDS)。定时电路TS和储存电容器CS的添加引起额外的重置kTC噪声，并且一些实施例依赖于本文所述的数字CDS来消除这种额外的kTC噪声。

图6A是示出用于满阱容量扩充的多次读取的实施例的示意图。如上面关于图5A和5B所述，帧-1 501表示储存电容器的基线kTC噪声，例如通过在重置之后读出像素读出架构中的储存电容器中的电荷。帧-2 502表示通过来自每个像素的多个电荷转储503获取的图像数据，例如通过使用像素读出架构中的储存电容器，以使得能够在模拟域中蓄积来自每个像素的多个电荷转储503。差601表示通过从由帧-2 502表示的蓄积的积分电荷值中减去由帧-1 501的值表示的kTC噪声而计算出的差分帧。

图6B示出了实施图6A的读出的kTC噪声补偿过程600的实施例的流程图。方框605至625分别对应于如上所述用于获得帧-1 501和帧-2 502的值的过程500的方框505至525，其中，帧-2 502的值表示从像素到储存电容器中的N个电荷转储。因此，为了简洁起见，这里不再赘述。

在方框630，过程600可以通过再次导通选择器电路来测量来自储存电容器的电荷，以确定帧-2 502的值。帧-2 502的该值可以存储到存储器中或者与帧-1 501一起传送以用于差分帧601的计算。

在方框635，过程600可以通过从由帧-2 502表示的像素的信号电压(例如，来自储存电容器的蓄积的积分电荷转储)中减去由帧-1 501表示的kTC噪声的值来计算差分帧601的值。因此，差分帧601可以没有或基本上没有kTC噪声。

在方框640，过程600可以将差分帧存储在外部存储器中。例如，外部存储器可以是上述像素读出系统100的存储器130。

在方框645，可以将存储在外部存储器中的差分帧的数量与阈值M进行比较。在各种实施例中，阈值M可以表示预定或动态确定的差分帧的数量。如果在方框645，过程600确定差分帧的数量小于M，则过程600可以返回通过方框605至640循环以产生用于存储在存储器中的附加差分帧。

如果在方框645，过程600确定差分帧的数量等于M，则过程600可以转移到方框650。在方框650，过程600(例如，通过使用图像信号处理器)可以聚合差分帧以进一步扩充像素满阱容量。在数字域中发生满阱容量的这个进一步扩充(例如，光电二极管电荷从模拟转换为数字值之后)，与到储存电容器的多个电荷转储提供的模拟域中的满阱容量扩充相反。

在一些实施例中，如果不需要高准确度，例如用于取景器预览图像或用于自动曝光调整，则可以以低位深度模式生成M个差分帧以节省功率。在一些实施例中，为了更准确的图像信息，可以以正常位深度模式生成M个差分帧。在一些实施例中，M＝2，因此采集两个差分帧。可以使用不同的积分时间采集两个差分帧，这可以在例如高动态范围(HDR)成像的一些成像应用中提供优点。

示例性成像设备的概述

图7示出了具有满阱容量扩充能力的图像采集设备700的实施例的高级示意图，设备700具有一组组件，包括链接到相机701(图像传感器)的图像处理器720。图像处理器720还与工作存储器765、存储器730和设备处理器755通信，设备处理器755进而与储存器770和可选的电子显示器760通信。

设备700可以是便携式个人计算设备，例如，手机、数码相机、平板电脑、个人数字助理等。存在使用如本文所述的满阱容量扩充技术会提供优点的许多便携式计算设备，特别是当这种设备中的图像传感器趋向于具有更有限的满阱容量的较小像素时。设备700还可以是固定计算设备或其中满阱容量扩充技术将是有利的任何设备。多个应用可以在设备700上对用户可用。这些应用可以包括传统的摄影和视频应用以及特定于满阱容量扩充的应用，例如与电荷转储数量、差分帧的数量的用户管理有关的应用、HDR成像应用等。

图像采集设备700包括用于采集外部图像的相机701。如上所述，相机701可以包括像素阵列710和具有附加储存电容器715的像素电路。根据上述满阱容量扩充架构，储存电容器可以具有存储来自一个或多个像素的多个电荷转储的电容，从而在模拟域中扩充像素满阱容量。相机701可以被配置为用于连续或间歇拍摄预览帧，以及拍摄全分辨率最终图像。

图像处理器720可以被配置为对接收到的预览帧执行各种处理操作，以便执行满阱容量扩充技术。处理器720可以是通用处理单元或专为成像应用而设计的处理器。图像处理操作的示例包括AWB和AEC数据生成、LED电流计算、裁剪、缩放(例如，到不同的分辨率)、图像拼接、图像格式转换、颜色插值、颜色处理、图像滤波(例如，空间图像滤波)、镜头伪像或缺陷校正等。在一些实施例中，处理器720可以包括多个处理器。处理器720可以是一个或多个专用图像信号处理器(ISP)或处理器的软件实施方式。

如图所示，图像处理器720连接到存储器730和工作存储器765。在所示实施例中，存储器730存储采集控制模块735、满阱容量扩充模块740、噪声补偿模块780和操作系统750。存储器730的模块包括配置设备处理器755的图像处理器720以执行各种图像处理和设备管理任务的指令。图像处理器720可以使用工作存储器765来存储包含在存储器730的模块中的处理器工作指令集。替代地，图像处理器720还可以使用工作存储器765来存储在设备700的操作期间产生的动态数据。

满阱容量扩充模块740可以存储子模块定时方案模块742和电荷转储数量处理程序模块744。这些模块可以一起协作以执行与确定每个像素的积分时间和从像素到读出架构中的储存电容器的多个电荷转储有关的任务。

噪声补偿模块780可以存储子模块帧采集模块782和数字聚合模块784。在一些实施例中，可以为帧采集模块782提供指令，所述指令配置处理器720以通过向图像传感器的像素电路提供指令来执行上述过程500。在一些实施例中，可以为数字聚合模块784提供指令，所述指令配置处理器720以执行上述过程600以在数字域中聚合多个电荷。

如上所述，图像处理器720由存储在存储器中的多个模块配置。采集控制模块735可以包括配置指令，所述指令图像处理器720以调整相机701的对焦位置。采集控制模块735还可以包括控制设备700的整体图像采集功能的指令。例如，采集控制模块735可以包括指令，所述指令调用子程序以配置图像处理器720以使用相机701采集包括目标图像场景的一帧或多帧的预览图像数据或全分辨率图像数据。

操作系统模块750配置图像处理器720以管理工作存储器765和设备700的处理资源。例如，操作系统模块750可以包括用于管理例如相机701的硬件资源的设备驱动器。因此，在一些实施例，包含在上述图像处理模块中的指令可以不直接与这些硬件资源进行交互，而是通过位于操作系统组件750中的标准子程序或API进行交互。然后，操作系统750内的指令可以与这些硬件组件直接交互。操作系统模块750还可以配置图像处理器720以与设备处理器755共享信息。

设备处理器755可以被配置为控制显示器760向用户显示采集的图像或采集的图像的预览。显示器760可以在成像装置700的外部，或者可以是成像设备700的一部分。显示器760还可以被配置为在采集图像之前提供显示用于使用的预览图像的取景器，例如为用户呈现图像场景的动态范围的视觉表示，或者用户界面，用于手动调整模拟电荷转储和/或数字积分的差分帧的数量。显示器760可以包括LCD或LED屏幕，并且可以实施触敏技术。

设备处理器755可以向储存模块770写入数据，例如表示数字积分差分帧的数据。虽然储存模块770以图形方式表示为传统磁盘设备，但是本领域技术人员将理解，储存模块770可以被配置为任何储存介质设备。例如，存储模块770可以包括盘驱动器，例如软盘驱动器、硬盘驱动器、光盘驱动器或磁光盘驱动器，或固态存储器，例如，闪存、RAM、ROM和/或EEPROM。储存模块770还可以包括多个存储器单元，任何一个存储器单元可以被配置为在图像采集设备700内，或者可以在图像采集设备700的外部。例如，储存模块770可以包括包含存储在图像采集设备700内的系统程序指令的ROM存储器。储存模块770还可以包括存储卡或高速存储器，其被配置为存储可以从相机移除的采集的图像。储存模块770也可以在设备700的外部，并且在一个示例中，设备700可以例如通过网络连接将数据无线地传送到储存模块770。

尽管图7描绘了具有分离组件以包括处理器、成像传感器和存储器的设备，但是本领域技术人员将认识到，这些分离的组件可以以各种方式组合以实现特定的设计目标。例如，在替代的实施例中，存储器组件可以与处理器组件组合，例如以节省成本和/或提高性能。

替代地，尽管图7示出了两个存储器组件，包括包括几个模块的存储器组件720和包括工作存储器的单独的存储器765，但是本领域技术人员将认识到利用不同存储器架构的几个实施例。例如，设计可以利用ROM或静态RAM存储器来存储实施存储器730中包含的模块的处理器指令。处理器指令可以被加载到RAM中以便于由图像处理器720执行。例如，工作存储器765可以包括RAM存储器，其中，将指令在由处理器720执行之前加载到工作存储器765中。

附加的像素架构和读出示例的概述

在一些实施例中，上述像素架构在支持不同像素的多个转储时可能面临挑战。例如，共享架构可以具有将电荷溢出到浮置扩散和储存电容器组合上的多个像素。在一些情况下，可以组合信号，可能存在区分每个像素的电荷贡献的问题。例如，当多个像素共享浮置扩散节点和储存电容器时，在饱和条件下可能难以区分各个像素的电荷贡献。此外，在图2-4的共享像素单元的一些实施方式中，在浮置扩散节点上的多次读取期间信号可能丢失。因此，在图8A-8D中提出了许多实施方式，以通过提供与每个光电二极管唯一相关联的储存电容器来改进对满阱容量扩充的支持。例如，这样的实施方式可以包括位于每个光电二极管和相对应的定时电路和浮置扩散节点之间的储存电容器。

图8A示出了用作图1A的像素读出系统的像素的像素架构的另一个实施例。许多这样的像素800A被布置在阵列112中，例如形成行和列，但是为了简单起见，仅更详细地示出一个。图8A的像素架构实施例可以执行低噪声和无滞后电荷转移以及快照特征，例如帧储存和电荷吸收。此外，与浮置二极管FD组合的储存电容器CS为像素800A提供扩充的满阱容量。

像素电路包括用于蓄积光生电荷的光电二极管PD。在光电二极管PD中收集的电荷可以通过传输门TG传送到储存电容器CS，可以为储存电容器CS提供足够大的有效电容以存储来自光电二极管PD的多个电荷转储，例如八个或更多个电荷转储。来自储存电容器CS的蓄积电荷可以通过定时电路晶体管TS传送到浮置扩散节点FD。当定时电路TS导通时，储存电容器CS和浮置二极管FD可共享从光电二极管PD蓄积的电荷。选择器晶体管SEL允许图像传感器读取像素阵列的单行。源极跟随器SF_AMP将从储存电容器CS和浮置扩散节点FD施加的输入转换为在输出节点Vcol处感测的输出(例如，电压或电流)；即，源极跟随器SF_AMP将检测到的图像电荷转换成相应的电信号。

重置晶体管RST用作重置浮置扩散FD和储存电容器CS的开关。当重置晶体管RST导通时，光电二极管PD有效地连接到电源，清除所有积分电荷。当重置晶体管RST、传输门TG和定时电路TS同时导通时，将像素重置，将浮置扩散FD、储存电容器CS和光电二极管PD设置为VDD电压电平。当传输门TG关断时，断开光电二极管PD和储存电容器CS，保持光电二极管PD以积分光。定时电路TS可以用作高光溢出保护控制的溢出门，以及实现快照特征(例如，帧储存与电荷吸收)，提供电子全局快门操作，以拍摄快速动作。

在一个示例中，为了实施上述kTC噪声降低技术，首先，导通和截止重置晶体管RST以重置浮置扩散FD和储存电容器CS。借助定时方案TS导通，从浮置扩散FD和储存电容器CS采样重置电平的信号测量，并存储在例如列电路上。接下来，导通和关断传输门TG，这允许光电二极管PD上的电荷转移到储存电容器CS。当定时方案TS导通时，储存电容器CS和浮置扩散FD并联连接。一旦电荷转移完成，就测量该电荷(光电二极管信号电平加上浮置扩散重置电平)并同样存储在列电路上。然后对这两个存储的电压求差，以确定光电二极管信号电平，从而降低kTC噪声。

图8B示出了具有满阱容量扩充能力的4共享图像传感器像素架构800B的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的四个像素。在一些实施例中，4共享像素架构800B可以用作像素阵列112中的像素140的像素架构。4共享像素架构800B包括四个像素，尽管许多这样的像素被布置在阵列112中，为了简单起见，仅更详细地示出了一个像素架构800B。

4共享像素架构800B包括四个光电二极管PD1-PD4及其相应的传输门TG1-TG4、浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些元件可以执行与上面相关于图8A所述的相似功能。4共享像素架构800B还包括在传输门TG1-TG4和浮置扩散FD之间串联连接的储存电容器CS1-CS4和相应的定时电路TS1-TS4。在相邻的光电二极管PD1-PD4之间共享浮置扩散FD、源极跟随放大器SF_AMP、行选择晶体管SEL和重置晶体管RST有助于增加像素架构的填充系数。在一些实施例中，光电二极管PD1-PD4可以包括用于检测入射光的红色分量的一个光电二极管、用于检测入射光的绿色分量的两个光电二极管和用于检测入射光的蓝色分量的一个光电二极管。

只要相应的传输门TG1-TG4关断，可以由光电二极管PD1-PD4中的每一个收集电荷。当关联的传输门TG1-TG4导通时，可以将光电二极管PD1-PD4中的电荷的多次积分发送到相关联的储存电容器CS1-CS4。通过在预定数量的积分时间之后导通相应的定时电路TS1-TS4，将蓄积的电荷传送到浮置扩散FD。浮置扩散FD可以是像素结构800B的硅晶片内部的寄生电容，但是这可能不能保持足够的电荷来扩展具有小像素的传感器的动态范围。因此，可以将来自光电二极管PD1-PD4的电荷通过相关联的储存电容器CS1-CS4多次读出到浮置扩散FD。储存电容器CS1-CS4可以配置有足够大的有效电容以存储来自光电二极管的多个电荷转储，例如八个或更多个电荷转储。在一些实施例中，储存电容器CS1-CS4的电容大于或等于大约3.2毫微微法。因此，通过存储在储存电容器CS1-CS4中的多个电荷转储，可以在模拟域中有效地增加像素的满阱容量。

在一个示例中，其中，传输门TG1-TG4、其相关定时电路TS1-TS4和重置晶体管RST全部导通，可以将相应的光电二极管PD1-PD4、其储存电容器CS1-CS4和浮置扩散FD重置到VDD电压电平。当传输门TG1-TG4和重置晶体管RST关断时，可以发生电荷积分，从而允许光子电荷被收集在相应的光电二极管PD1-PD4中。通过选择性地导通传输门TG1-TG4，相应的光电二极管中的电荷被传送到连接到光电二极管PD1-PD4的储存电容器CS1-CS4。当定时电路TS1-TS4一次或多次导通时，存储在储存电容器CS1-CS4中的电荷可流到浮置扩散FD。在一些实施例中，可以同时导通传输门TG1-TG4和相关定时电路TS1-TS4，以将电荷直接从相关联的光电二极管直接传送到储存电容器CS和浮置扩散FD。

在光电二极管PD1-PD4中的一个的电荷读出期间，混合在浮置扩散节点FD和积分储存电容器CS1-CS4中相关联一个的所有光电子。然后在关断相应的传输门TG1-TG4后读出信号。在关断相应的传输门之后，电荷感测节点电容(可以是到SF_AMP的栅极的输入)是浮置扩散FD、存储电容器CS1-CS4中的一个和连接浮置扩散FD与该一个储存电容器的定时电路TS1-TS4的电容器的组合。在光电二极管、浮置扩散FD和储存电容器CS积分的所有电荷被混合，随后经由源极跟随放大器SF_AMP读出。该过程执行电荷到电压转换，V_FD和V_col分别表示在FD和列视频总线的电压电平。在浮置扩散FD和V_col的电压电平取决于入射光级，即入射到光电二极管PD1-PD4上的光子数。

定时电路TS可以包括用于多次读取光电二极管PD1-PD4中相关联的一个的高速逻辑，以读取相连接的储存电容器CS1-CS4中的电荷积分。定时电路的高速逻辑可以调节从光电二极管发送到储存电容器CS的电荷转储的数量。通过在模拟域中蓄积来自像素的多个电荷转储，与在数字域中蓄积来自像素的多个电荷转储相比，可以节省器件功率。与并行扫描相比，使用定时电路TS1-TS4时序地读出光电二极管PD1-PD4可以控制光电二极管PD1-PD4的读出以增加分辨率。由于定时电路的高速逻辑，在模拟域中多次采样像素阵列中的每个光电二极管(例如每帧每像素8次读出)同时仍然可以实现高视频帧速率(例如，8MP全分辨率下的30fps)。在一些实施例中，定时方案TS1-TS4中的每一个可以是线宽约为20nm的晶体管。

使用图8B的架构实施的一种读出模式可以包括在通过导通选择器SEL电路的重置之后立即执行的第一次读取。这可以将kTC(热噪声)存储在存储器中作为基线。通过再次导通选择器电路，可以在储存电容器和浮置二极管中的电荷积分之后执行第二次读出。由于储存电容器的附加容量和由定时方案控制的多个光电二极管电荷转储，两个读出可以提供与电荷转储数量成比例的像素满阱容量的增加。

使用图8B的架构实施的另一个读出模式可以执行多次读出并且从光电二极管获得两个“电荷转储”之间的电荷差。得到的差分帧可以无kTC噪声。如果不需要高精度，例如用于取景器预览图像或用于自动曝光调整，则可以以低位深度模式执行多次读出以节省功率。为了更精确的图像信息，可以以正常位深度模式执行多次读出。在一些实施例中，例如高动态范围(HDR)成像，可以将两个不同的积分时间用于用于产生差分帧的两次读出中的电荷转储。

图8C示出了具有满阱容量扩充能力的8共享图像传感器像素架构的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的八个像素。在一些实施例中，8共享像素架构800C可以用作像素阵列112中的像素的像素架构。8共享像素架构800C包括八个像素，虽然许多这样的像素被布置在阵列112中，但是为了简单起见，仅更详细地示出了一个8共享像素架构800C。

8共享像素架构800C包括八个光电二极管PD1-PD8及其相应的传输门TG1-TG8、浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些元件可以执行与上面相关于图8A所述的相似功能。8共享像素架构800C还包括在传输门TG1-TG8中的每一个和浮置扩散FD之间串联连接的储存电容器CS1-CS8和相应的定时电路TS1-TS8。在相邻的光电二极管PD1-PD8之间共享浮置扩散FD、源极跟随放大器SF_AMP、行选择晶体管SEL和重置晶体管RST有助于增加像素架构的填充系数。在一些实施例中，光电二极管PD1-PD8可以包括用于检测入射光的红色分量的两个光电二极管，用于检测入射光的绿色分量的四个光电二极管和用于检测入射光的蓝色分量的两个光电二极管。

如上所述，定时电路TS1-TS8可以包括高速逻辑，被配置为控制从光电二极管PD1-PD8到相关联的储存电容器CS1-CS8中的一个或多个电荷转储的蓄积，并且使蓄积的电荷流到浮置二极管FD，用于在模拟域中小像素的满阱容量的功率高效扩充。蓄积电荷可以从存储浮置二极管FD和储存电容器CS1-CS8中相连接的一个通过源极跟随器SF_AMP读出到输出电压节点Vcol。

图8D示出了具有满阱容量扩充能力的16共享图像传感器像素架构800D的实施例。图像传感器的一些实施例可以是固态图像传感器，例如CMOS图像传感器，其具有共享像素电路和紧凑布局的十六个像素。在一些实施例中，16共享像素架构800D可以用作像素阵列112中的像素的像素架构。16共享像素架构800D包括十六个像素，尽管许多这样的像素被布置在阵列112中，为了简单起见，仅更详细地示出了一个16共享像素架构800D。

16共享像素架构800D包括十六个光电二极管PD1-PD16及其相应的传输门TG1-TG16、浮置扩散节点FD、重置晶体管RST、电压源VDD、源极跟随放大器SF_AMP、选择器晶体管SEL、输出电压节点Vcol和电流源Ibias。这些元件可以执行与上面相关于图8A所述的相似功能。16共享像素架构800D还包括在传输门TG1-TG16中的每一个和浮置扩散FD之间串联连接的储存电容器CS1-CS16和相应的定时电路TS1-TS16。在相邻的光电二极管PD1-PD16之间共享浮置扩散FD、源极跟随放大器SF_AMP、行选择晶体管SEL和重置晶体管RST有助于增加像素架构的填充系数。在一些实施例中，光电二极管PD1-PD16可以包括用于检测入射光的红色分量的四个光电二极管，用于检测入射光的绿色分量的八个光电二极管和用于检测入射光的蓝色分量的四个光电二极管。

如上所述，定时电路TS1-TS16可以包括高速逻辑，被配置为控制从光电二极管PD1-PD16到相关联的储存电容器CS1-CS16中的一个或多个电荷转储的蓄积，并且使蓄积的电荷流到浮置二极管FD，用于在模拟域中小像素的满阱容量的功率高效扩充。蓄积电荷可以从存储浮置二极管FD和储存电容器CS1-CS16中相连接的一个通过源极跟随器SF_AMP读出到输出电压节点Vcol。

图8A-8B示出了示出了可以用于扩充小像素的满阱容量的各种像素电路架构。在一些实施例中，具有偶数个共享像素和/或四个共享像素的倍数可以提供更紧凑的图像传感器布局、像素对称性、像素结构的均匀性和噪声抑制。提供这些示例以说明而不是限制具有与每一个光电二极管相关联的储存电容器CS和定时电路TS的满阱容量扩充能力。在其它实施例中，可以与储存电容器和定时电路一起使用其它数量的共享像素(例如32)或包括每像素更少或更多数量的晶体管(例如，3T、5T等)的其它像素架构以在模拟域中扩充像素满阱容量。

图9A示出了用于导通和关断像素架构组件以执行使用图8A-8D中任一个的像素架构的kTC噪声补偿过程的实施例的示例性定时方案。图9B示出了在图9A的定时方案期间像素架构组件之间的电荷流的图形表示。

定时方案900可以用于根据所示的定时点@t1至@t8完成具有八个步骤的像素读出过程。在定时点@t1，通过导通传输门TG、定时电路TS和重置晶体管RST来重置光电检测器PD、浮置扩散FD和储存电容器CS。在定时点@t2，使重置晶体管RST截止，从浮置扩散FD和储存电容器CS读取重置噪声，随后在光电二极管PD中进行曝光和电荷积分。在电荷积分期间的定时点@t3，非饱和电荷停留在光电二极管PD中，而任何饱和电荷经由传输门TG和定时电路TS溢出到浮置二极管FD和储存电容器CS。在积分时间完成之后的定时点@t4，关断定时电路TS。在定时点@t5，信号电荷溢出到储存电容器CS中，随后通过导通重置晶体管RST重置浮置扩散FD。在定时点@t6，从浮置扩散FD读出重置噪声。在定时点@t7，当传输门TG接通时，光子生成的电荷被传送到浮置扩散FD。在定时点@t8，借助定时电路TS导通而读出电荷。通过多次重复定时点@t7&@t8发生信号电荷的多次转储，在浮置扩散FD和储存电容器CS处收集所有电荷。

实施系统和术语

本文公开的实施方案提供了用于满阱容量扩充的系统、方法和装置。本领域技术人员将认识到，这些实施例可以以硬件、软件、固件或其任何组合来实施。

在一些实施例中，可以在无线通信设备中使用上述电路、过程和系统。无线通信设备可以是用于与其它电子设备进行无线通信的一种电子设备。无线通信设备的示例包括蜂窝电话、智能电话、个人数字助理(PDA)、电子阅读器、游戏系统、音乐播放器、上网本、无线调制解调器、膝上型计算机、平板设备等。

无线通信设备可以包括一个或多个图像传感器、两个或多个图像信号处理器、包括用于执行上述过程的指令或模块的存储器。该设备还可以具有数据、从存储器加载指令和/或数据的处理器、一个或多个通信接口、一个或多个输入设备、一个或多个输出设备，例如显示设备和电源/接口。无线通信设备还可以包括发射机和接收机。发射机和接收机可以共同称为收发机。收发机可以耦合到一个或多个天线，用于传送和/或接收无线信号。

无线通信设备可以无线地连接到另一个电子设备(例如，基站)。无线通信设备可以替代地被称为移动设备、移动站、用户站、用户设备(UE)、远程站、接入终端、移动终端、终端、用户终端、订户单元等。无线通信设备的示例包括笔记本电脑或台式计算机、蜂窝电话、智能电话、无线调制解调器、电子阅读器、平板设备、游戏系统等。无线通信设备可以根据一个或多个行业标准(例如第三代合作伙伴计划(3GPP))操作。因此，通用术语“无线通信设备”可以包括根据行业标准用不同命名描述的无线通信设备(例如，接入终端、用户设备(UE)、远程终端等)。

本文所述的功能可以作为一个或多个指令存储在处理器可读或计算机可读介质上。术语“计算机可读介质”是指可由计算机或处理器访问的任何可用介质。作为示例而非限制，这种介质可以包括RAM、ROM、EEPROM、闪速存储器、CD-ROM或其它光盘存储器、磁盘存储器或其它磁存储设备，或者可以用于以指令或数据结构的形式存储所需的程序代码，并且可由计算机访问的任何其它介质。如本文所使用的磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光盘，其中，磁盘通常以磁性方式再现数据，而光盘用激光光学地再现数据。应当注意，计算机可读介质可以是有形的和非暂时的。术语“计算机程序产品”是指与可以由计算设备或处理器执行、处理或计算的代码或指令(例如，“程序”)组合的计算设备或处理器。如本文所使用的，术语“代码”可以指可由计算设备或处理器执行的软件、指令、代码或数据。

软件或指令也可以通过传输介质传送。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或诸如红外、无线电和微波的无线技术从网站、服务器或其它远程源传送软件，则同轴电缆、光纤电缆、双绞线，DSL或诸如红外、无线电和微波的无线技术包括在传输介质的定义中。

本文公开的方法包括用于实现所述方法的一个或多个步骤或操作。方法步骤和/或操作可以彼此互换，而不脱离权利要求的范围。即，除非特定的步骤或操作顺序是正在说明的方法的适当操作所必需的，否则在不脱离权利要求书的范围的情况下可以修改特定步骤和/或操作的顺序和/或使用。

应当注意，如本文所使用的术语“耦合”、“耦接”，“耦合的”或词语耦合的其它变体可指示间接连接或直接连接。例如，如果第一组件“耦合”到第二组件，则第一组件可以间接地连接到第二组件或直接连接到第二组件。如本文所用，术语“多个”表示两个或更多个。例如，多个组件表示两个或更多的组件。

术语“确定”包括各种各样的操作，因此，“确定”可以包括计算、运算、处理、推导、调查、查找(例如，在表、数据库或其它数据结构中查找)、查明等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括求解、选择、选取、建立等。

短语“基于”不意味着“仅基于”，除非另有明确规定。即，短语“基于”说明了“仅基于”和“至少基于”。

在前面的说明中，给出了具体细节以提供对示例的透彻理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践示例。例如，可以以方框图示出电气组件/设备，以免不必要的细节使得示例难以理解。在其它情况下，可以详细示出这些组件、其它结构和技术以进一步解释示例。

本文包括标题以供查阅，并有助于定位各个部分。这些标题并不旨在限制与之相关说明的概念的范围。这些概念在整个说明书全文中具有适用性。

还应注意，这些示例可以被说明为过程，其被描绘为流程图、程序框图、有限状态图、结构图或方框图。虽然流程图可以将操作描述为顺序过程，但是许多操作可以并行或同时执行，并且可以重复该过程。此外，可以重新安排操作的顺序。当操作完成时，过程终止。过程可以对应于方法、功能、过程、子例程、子程序等。当过程对应于软件功能时，其终止对应于功能返回到调用功能或主功能。

提供了所公开的实施方式的在前说明，以使所属领域的技术人员能够制造或使用本发明。对这些实施方式的各种修改对于本领域技术人员将是显而易见的，在不脱离本发明的精神或范围的情况下，本文所定义的一般原理可以应用于其它实施方式。因此，本发明不旨在限于本文所示的实施方式，而是符合与本文公开的原理和新颖特征一致的最宽范围。

Claims

1.一种成像系统，包括：

阵列，所述阵列包括多个光敏元件；

多个电路，所述多个电路用于读取在与所述多个电路耦合的光敏元件中积分的光，所述多个电路中的每一个电路包括：

浮置扩散节点，所述浮置扩散节点在与所述电路耦合的所述多个光敏元件中的光敏元件当中被共享，

储存电容器，所述储存电容器与所述多个光敏元件中的至少一个光敏元件通信，所述储存电容器具有用于储存蓄积电荷的电容，所述蓄积电荷表示来自所述至少一个光敏元件的多个电荷转储的总和，所述多个电荷转储中的每一个电荷转储包括表示在所确定的积分时间期间在所述至少一个光敏元件中积分的所述光的电荷，以及

至少一个定时电路，所述至少一个定时电路与所述储存电容器通信并且被配置为用于控制从所述至少一个光敏元件到所述储存电容器的所述多个电荷转储的数量和时间以生成所述蓄积电荷，其中，所述储存电容器和所述定时电路协作以扩充所述至少一个光敏元件的满阱容量，在针对所述蓄积电荷的所述多个电荷转储中的每个电荷转储时，导通所述定时电路以将所述储存电容器与所述浮置扩散节点串联连接；

放大器，所述放大器被配置为从所述多个电路中的至少一个电路接收所述蓄积电荷并且输出具有比所述电荷的强度更大的强度的放大信号；

模数转换器，所述模数转换器与所述放大器通信，以接收所述放大信号并且将所述放大信号转换为数字信号；以及

存储器组件，所述存储器组件被配置为储存所述数字信号。

2.根据权利要求1所述的成像系统，其中，所述存储器组件包括DRAM。

3.根据权利要求1所述的成像系统，其中，所述存储器组件被配置为蓄积来自所述阵列的多次读取的数字表示，以进一步扩充所述至少一个光敏元件的所述满阱容量。

4.根据权利要求1所述的成像系统，其中，所述多个光敏元件中的每一个光敏元件包括用于积分光的光电二极管和连接到所述光电二极管的至少一个传输门。

5.根据权利要求4所述的成像系统，其中，在所述多个光敏元件的至少两个光敏元件当中共享所述多个电路中的每一个电路的至少一部分。

6.根据权利要求5所述的成像系统，其中，至少两个像素中的每一个像素的所述传输门与相关联的储存电容器串联连接，并且所述相关联的储存电容器与相关联的定时电路串联连接。

7.根据权利要求6所述的成像系统，其中，所述多个电路中的每一个电路还包括经由所述相关联的定时电路与所述至少两个像素中的每一个像素的相关联的储存电容器串联连接的所述浮置扩散节点。

8.根据权利要求5所述的成像系统，其中，所述多个电路中的每一个电路还包括：

经由所述至少一个定时电路与所述储存电容器串联连接的所述浮置扩散节点；以及

重置晶体管，所述重置晶体管被配置为在所述多个电荷转储之前将所述浮置扩散节点和所述储存电容器中的一者或二者重置到预定的电荷水平；

其中，所述至少一个定时电路串联连接在所述浮置扩散节点和所述储存电容器之间。

9.根据权利要求8所述的成像系统，其中，所述多个电路中的每一个电路还包括：

源极跟随放大器，所述源极跟随放大器被配置为从所述储存电容器接收所述蓄积电荷；以及

行选择晶体管，所述行选择晶体管被配置为激活所述多个光敏元件的选定行的所述源极跟随放大器。

10.根据权利要求1所述的成像系统，其中，所述储存电容器被配置有用于储存来自所述至少一个光敏元件的八个或更多个电荷转储的电容。

11.根据权利要求1所述的成像系统，其中，所述储存电容器的电容大于或等于大约3.2毫微微法。

12.根据权利要求1所述的成像系统，其中，所述多个电路中的每个电路还包括：

至少一个传输门，所述至少一个传输门用于将电荷从与所述储存电容器耦合的所述光敏元件中的光敏元件转移到所述储存电容器；以及

所述浮置扩散节点，所述浮置扩散节点经由所述至少一个定时电路与所述储存电容器串联连接，以使得所述储存电容器能够通过所述浮置扩散节点将保持在所述储存电容器中的所述蓄积电荷转移。

13.一种图像传感器，包括：

阵列，所述阵列包括多个光敏元件；以及

储存电容器，所述储存电容器与所述多个光敏元件中的至少一个光敏元件通信，所述储存电容器具有用于储存蓄积电荷的电容，所述蓄积电荷表示来自所述至少一个光敏元件的多个电荷转储，所述多个电荷转储中的每一个电荷转储包括表示在所确定的积分时间期间在所述至少一个光敏元件中积分的所述光的电荷，以及

至少一个定时电路，所述至少一个定时电路与所述储存电容器通信并且被配置为用于控制从所述至少一个光敏元件到所述储存电容器的所述多个电荷转储的数量和时间，其中，所述储存电容器和所述定时电路协作以扩充所述至少一个光敏元件的满阱容量，在针对所述蓄积电荷的所述多个电荷转储中的每个电荷转储时，导通所述定时电路以将所述储存电容器与所述浮置扩散节点串联连接。

14.根据权利要求13所述的图像传感器，其中，所述多个光敏元件中的每一个光敏元件包括用于积分光的光电二极管和连接到所述光电二极管的至少一个传输门。

15.根据权利要求14所述的图像传感器，其中，所述多个电路中的每一个电路还包括：

重置晶体管，所述重置晶体管被配置为在所述多个电荷转储之前将所述浮置扩散节点和所述储存电容器中的一者或二者重置到预定的电荷水平。

16.根据权利要求15所述的图像传感器，其中，针对与所述电路耦合的所述光敏元件中的每个光敏元件，定时电路连接在所述浮置扩散节点和所述储存电容器之间。

17.根据权利要求15所述的图像传感器，其中，所述多个电路中的每一个电路还包括：

包括所述多个光敏元件的选定行的源极跟随放大器，所述源极跟随放大器被配置为经由所述浮置扩散从所述储存电容器接收所述蓄积电荷；以及

行选择晶体管，其被配置为激活所述源极跟随放大器。

18.根据权利要求17所述的图像传感器，其中，在所述多个光敏元件中的四个光敏元件之间共享所述多个电路中的每一个电路的所述重置晶体管、所述浮置扩散节点、所述源极跟随放大器和所述行选择晶体管，并且其中，所述四个光敏元件中的每一个光敏元件的所述至少一个传输门与相关联的储存电容器串联连接，并且所述相关联的储存电容器与相关联的定时电路串联连接，所述相关联的定时电路选择性地将所述相关联的储存电容器与所述浮置扩散节点串联耦合。

19.根据权利要求17所述的图像传感器，其中，在所述多个光敏元件中的八个光敏元件之间共享所述多个读出电路中的每一个读出电路的所述重置晶体管、所述浮置扩散节点、所述源极跟随放大器和所述行选择晶体管，并且其中，所述八个光敏元件中的每一个光敏元件的所述至少一个传输门与相关联的储存电容器串联连接，并且所述相关联的储存电容器与相关联的定时电路串联连接，所述相关联的定时电路选择性地将所述相关联的储存电容器与所述浮置扩散节点串联耦合。

20.根据权利要求17所述的图像传感器，其中，在所述多个光敏元件中的十六个光敏元件之间共享所述多个读出电路中的每一个读出电路的所述重置晶体管、所述浮置扩散节点、所述源极跟随放大器和所述行选择晶体管，并且其中，所述十六个光敏元件中的每一个光敏元件的所述至少一个传输门与相关联的储存电容器串联连接，并且所述相关联的储存电容器与相关联的定时电路串联连接，所述相关联的定时电路选择性地将所述相关联的储存电容器与所述浮置扩散节点串联耦合。

21.一种像素读出方法，包括：

在确定的积分时间内在像素的光电检测器中积分光；

针对多个电荷转储中的每一个电荷转储，所述多个电荷转储中的每一个电荷转储包括表示在所确定的积分时间期间在至少一个光敏元件中积分的光的电荷，所述多个电荷转储中的每一个电荷转储将表示在所述光电检测器中积分的所述光的电荷从所述光电检测器转移到用于读取在至少所述光电检测器中积分的光的电路中的储存电容器，以扩充所述像素的满阱容量，其中，转移所述电荷至少部分地通过导通所述储存电容器与浮置扩散节点之间耦合的定时电路而发生，以使得所述储存电容器和所述浮置扩散一起保持表示所述多个电荷转储的总和的蓄积电荷；以及

从所述储存电容器输出所述蓄积电荷以用于转换为数字信号。

22.根据权利要求21所述的像素读出方法，其中，转移所述电荷包括导通与所述光电检测器相关联的传输门，以将所述电荷从所述光电检测器转移到所述储存电容器。

23.根据权利要求22所述的像素读出方法，其中，将所述电荷转移到所述储存电容器包括导通串联连接在所述储存电容器与浮置扩散节点之间的定时电路，以将所述电荷的至少一部分从所述储存电容器转移到所述浮置扩散节点。

24.根据权利要求23所述的像素读出方法，其中，将所述电荷转移到所述储存电容器包括时序地导通所述传输门和所述定时电路。

25.根据权利要求23所述的像素读出方法，其中，将光电荷转移到所述储存电容器包括在所述定时电路保持导通以将所述储存电容器和所述浮置扩散串联连接的同时，针对所述多个电荷转储中的每一个电荷转储导通所述传输门一次。

26.根据权利要求21所述的像素读出方法，还包括在转移表示在所述光电检测器中积分的所述光的所述电荷之前，将所述储存电容器的电荷水平重置为预定的电荷水平。

27.根据权利要求22所述的像素读出方法，还包括通过多次选择性地激活所述传输门来控制将所述电荷从所述光电检测器转移到所述储存电容器。

28.一种用于像素读出的装置，包括：

用于积分来自目标图像场景的光的多个像素；

用于从所述多个像素中的至少一个像素读出多个电荷信号的模块，所述电荷信号中的每一个电荷信号表示在所述至少一个像素中积分的光，用于读出的模块包括与所述至少一个像素通信的浮置扩散节点；

用于储存蓄积电荷以扩充所述至少一个像素的满阱容量的模块，所述蓄积电荷表示所述多个电荷信号的总和；

用于控制所述多个电荷信号的数量和读出所述多个电荷信号的时间以产生所述蓄积电荷的模块，其中，针对所述蓄积电荷的所述多个电荷信号中的每个电荷信号，用于控制所述数量和时间的模块与用于储存的模块以及所述浮置扩散节点串联连接；

用于将所述蓄积电荷转换为相对应的数字像素值的模块；以及

用于储存所述数字像素值的模块。

29.根据权利要求28所述的用于像素读出的装置，还包括用于控制用于储存所述数字像素值的迭代的次数以进一步扩充所述满阱容量的模块。

30.根据权利要求28所述的用于像素读出的装置，还包括用于补偿kTC噪声的模块。