CN106992770A - 时钟电路及其传输时钟信号的方法 - Google Patents

时钟电路及其传输时钟信号的方法 Download PDF

Info

Publication number
CN106992770A
CN106992770A CN201610041841.6A CN201610041841A CN106992770A CN 106992770 A CN106992770 A CN 106992770A CN 201610041841 A CN201610041841 A CN 201610041841A CN 106992770 A CN106992770 A CN 106992770A
Authority
CN
China
Prior art keywords
clock
output end
signal
mux
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610041841.6A
Other languages
English (en)
Other versions
CN106992770B (zh
Inventor
杨胜利
黄兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610041841.6A priority Critical patent/CN106992770B/zh
Priority to EP17152365.7A priority patent/EP3197055B1/en
Priority to US15/410,972 priority patent/US9800243B2/en
Publication of CN106992770A publication Critical patent/CN106992770A/zh
Application granted granted Critical
Publication of CN106992770B publication Critical patent/CN106992770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Abstract

本发明提供了一种时钟电路及传输时钟信号的方法。该时钟电路包括缓冲模块、N个多路选择器和N个门控时钟单元。缓冲模块包括一个输入端和N个输出端，用于增强输入端接收到的时钟信号的驱动能力，并从N个输出端输出增强驱动能力后的时钟信号，N个输出端与N个门控时钟单元的数据端一一连接。N个多路选择器的输出端与N个门控时钟单元的使能端一一连接。每个门控时钟单元用于根据使能端从对应的多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。本发明的技术方案，可以缩短时钟路径，减低时钟源信号的传输时延和减少时钟电路的功耗。

Description

时钟电路及其传输时钟信号的方法
技术领域
本发明涉及电路领域，尤其涉及一种时钟电路及其传输时钟信号的方法。
背景技术
在数字集成电路中，各个单元之间的数据传输是由时钟信号进行同步控制的。当数字集成电路中采用传统结构的时钟电路时，时钟电路中时钟路径上的逻辑单元数量过多会使得时钟信号的传播路径过长，从而导致每条时钟路径上的时钟延时和功耗比较大。
发明内容
本发明的实施例提供了一种时钟电路及使用该时钟电路传输时钟信号的方法，能够降低时钟时延，同时还可以减少时钟电路的功耗。
第一方面，提供了一种时钟电路，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数。缓冲模块包括一个输入端和N个输出端，用于增强缓冲模块的输入端接收到的时钟信号的驱动能力，并从缓冲模块的输出端输出增强驱动能力后的时钟信号。缓冲模块的N个输出端与N个门控时钟单元的数据端一一连接。N个第一多路选择器的输出端与N个门控时钟单元的使能端一一连接，每个第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号。每个门控时钟单元用于根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。
本发明的时钟电路，时钟信号通过缓冲模块后，直接输入到门控时钟单元，然后门控时钟单元根据多路选择器选择输出的分频逻辑信号和门控逻辑信号将时钟信号输出，从而使得时钟信号只需经过一级门控时钟单元就可以到达负载，从而缩短时钟路径，进而可以减小时钟信号的传输时延和减少时钟电路的功耗。另一方面，减小时钟路径还可以减小片上误差(On-ChipVaration，OCV)和时钟偏差。
在一种可能的实现方式中，缓冲模块包括M个缓冲器，M为正整数，M≥N，M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，根节点与每个叶子节点间的路径长度相等。位于根节点位置的缓冲器的输入端为缓冲模块的输入端，位于N个叶子节点位置的N个缓冲器的输出端为缓冲模块的N个输出端。
由于时钟信号经过相同数量的缓冲器到达不同的门控时钟单元，使得时钟电路中非公共路径上的时钟路径长度相同，进一步可以减低时钟信号的时钟误差。
在一种可能的实现方式中，时钟电路还包括第二多路选择器；第二多路选择器的输出端与缓冲模块的输入端连接；第二多路选择器用于根据地址输入端接收的时钟选择信号，选择从输出端输出第一数据输入端接收的时钟源信号或第二数据输入端接收的测试时钟信号。缓冲模块的输入端具体用于接收从第二多路选择器的输出端输出的时钟源信号或测试时钟信号。每个门控时钟单元用于在第二多路选择器选择从输出端输出测试时钟信号时，根据测试使能端接收的测试逻辑信号、数据端从缓冲模块的输出端接收的测试时钟信号，从输出端输出时钟信号；和用于在第二多路选择器选择从输出端输出时钟源信号时，根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟源信号，从输出端输出时钟信号。
本发明的时钟电路，即可以输入时钟源信号，又可以输入测试时钟信号，使得门控时钟单元可以在功能模式下根据门控逻辑信号或分频逻辑信号输出与时钟源对应的时钟信号，且使得门控时钟单元可以在测试模式下根据门控逻辑信号或分频逻辑信号以及测试逻辑信号输出与测试时钟信号对应的时钟信号。
在一种可能的实现方式中，每个门控时钟单元为集成门控时钟单元(Integrated Clock Gateing Cell，ICGC)。
本发明的时钟电路中，使用ICGC作为门控时控单元，不但可以减小芯片的面积，还可以提高时钟信号的质量。而且本发明的时钟电路可以输出占空比为1：(2n-1)的分频时钟信号，n大于或等于1。
在一种可能的实现方式中，M个缓冲器形成H型时钟网络结构。
本发明的时钟电路中，M个缓冲器形成H型时钟网络结构，可以进一步节省时钟电路的功耗。
在一种可能的实现方式中，H型时钟网络使用高层金属。
本发明实施例的时钟电路中，H型时钟网络结构采用高层金属，可以增加缓冲器驱动的距离，降低时钟路径的长度，所以可以较小时钟时延，提高时钟信号的质量。
第二方面，提供了一种传输时钟信号的方法，该方法用于时钟电路，该时钟电路包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数。缓冲模块包括一个输入端和N个输出端，缓冲模块的N个输出端与N个门控时钟单元的数据端一一连接；N个第一多路选择器的输出端与N个门控时钟单元的使能端一一连接。使用该时钟电路传输时钟信号时，从缓冲模块的输入端输入时钟信号，缓冲模块对该时钟信号的驱动能力进行增强，并从N个输出端输出增强驱动能力后的时钟信号。从至少一个第一多路选择器的地址输入端输入逻辑选择信号，从至少一个第一多路选择器的第一数据端输入门控逻辑信号，从至少一个第一多路选择器的第二数据端输入分频逻辑信号，至少一个第一多路选择器的输出端根据逻辑选择信号从输出端输出分频逻辑信号或门控逻辑门控信号。与至少一个第一多路选择器连接的门控时钟单元根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。
本发明的传输时钟信号的方法，时钟信号通过缓冲模块后，直接输入到门控时钟单元，然后门控时钟单元根据多路选择器选择输出的分频逻辑信号和门控逻辑信号将时钟信号输出，从而使得时钟信号只需经过一级门控时钟单元就可以到达负载，从而缩短时钟路径，且保证不同通路上的时钟路径的长度相同，进而可以减低时钟源信号的传输时延和时钟误差，同时还可以减少时钟电路的功耗。
在一种可能的实现方式中，缓冲模块包括M个缓冲器，M为正整数，M≥N。M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，根节点与每个叶子节点间的路径长度相等。位于根节点位置的缓冲器的输入端为缓冲模块的输入端，位于N个叶子节点位置的N个缓冲器的输出端为缓冲模块的N个输出端。
由于时钟信号经过相同数量的缓冲器到达不同的门控时钟单元，使得时钟电路中非公共路径上的时钟路径长度相同，进一步可以减低时钟信号的时钟误差。
在一种可能的实现方式中，时钟电路还包括第二多路选择器。第二多路选择器的输出端与缓冲模块的输入端连接。使用该时钟电路传输时钟信号时，从第二多路选择器的地址输入端输入时钟选择信号，从所二多路选择器的所述第一数据输入端输入时钟源信号，从第二多路选择器的所述第二数据输入端输入测试时钟信号，输出端输出时钟源信号或测试时钟信号。缓冲模块的输入端接收从第二多路选择器的输出端输出的时钟源信号或测试时钟信号。当第二多路选择器从输出端输出测试时钟信号时，与至少一个第一多路选择器连接的门控时钟单元根据测试使能端接收的测试逻辑信号、数据端从缓冲模块的输出端接收的测试时钟信号，从输出端输出时钟信号；和当第二多路选择器从输出端输出时钟源信号时，与至少一个第一多路选择器连接的门控时钟单元根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓块的输出端接收的时钟源信号，从输出端输出时钟信号。
本发明的传输时钟信号的方法，即可以输入时钟源信号，又可以输入测试时钟信号，使得门控时钟单元可以在功能模式下根据门控逻辑信号或分频逻辑信号输出与时钟源对应的时钟信号，且使得门控时钟单元可以在测试模式下根据门控逻辑信号或分频逻辑信号以及测试逻辑信号输出与测试时钟信号对应的时钟信号。
在一种可能的实现方式中，每个门控时钟单元为ICGC。
本发明的传输时钟信号的方法，使用ICGC作为门控时控单元，不但可以减小芯片的面积，还可以提高时钟信号的质量。而且本发明的时钟电路可以输出占空比为1：(2n-1)的分频时钟信号，n大于或等于1。
在一种可能的实现方式中，M个缓冲器形成H型时钟网络结构。
本发明的传输时钟信号的方法，M个缓冲器形成H型时钟网络结构，可以进一步节省时钟电路的功耗。
结合第三种可能的实现方式，在第四种可能的实现方式中，H型时钟网络使用高层金属。
本发明的传输时钟信号的方法中，H型时钟网络结构采用高层金属，可以增加缓冲器驱动的距离，降低时钟路径的长度，所以可以较小时钟时延，提高时钟信号的质量。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的时钟电路的示意性结构图。
图2是本发明一个实施例的时钟电路的示意性结构图。
图3是本发明一个实施例的时序示意图。
图4是本发明另一个实施例的时序示意图。
图5是本发明一个实施例的缓冲模块的示意性结构图。
图6是本发明另一个实施例的时钟电路的示意性结构图。
图7是本发明另一个实施例的时钟电路的示意性结构图。
图8是本发明另一个实施例的时钟电路的示意性结构图。
图9是本发明一个实施例的传输时钟信号的方法的示意性流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面先举例介绍本发明实施例的时钟电路的应用场景。集成了本发明实施例的时钟电路的数字集成电路可以组成处理器。该处理器的处理需要依赖周期性的时钟脉冲来驱动，即时钟信号输入到时钟电路后，经由时钟电路的传输，最终驱动处理器内部的单元和/或外部的设备运作，如处理器内部的逻辑单元、总线或输入输出接口。
为了更好地理解本发明实施例的时钟电路，下面先根据图1所示的电路结构介绍传统的时钟电路。图1中只是示例性的列出了时钟源信号输出到两个负载的情况，但实际的时钟电路中可能有多个、甚至成百上千个负载，相应地有多条、甚至成百上千条时钟路径。
如图1所示，在第N条时钟路径上，输入时钟信号经过缓冲模块101中的缓冲器110和缓冲器120-N，从而增大时钟源信号的驱动能力；从缓冲器120-N输出的时钟源信号再输入到分频单元130-N(如分频数寄存器)，经分频单元130-N根据需要处理并输出分频后的时钟信号(如分频数寄存器设置为3，则输出3分频后的时钟信号)；分频单元130-N输出的分频后的时钟信号输入到门控时钟单元140-N的数据端142-N；门控时钟单元140-N的使能端141-N接收门控逻辑信号N；门控时钟单元140-N根据使能端141-N接收的门控逻辑信号N从输出端输出时钟信号N，如当门控逻辑信号N为高电平时，门控时钟单元140-N的输出端输出从数据端142-N输入的时钟信号，当门控逻辑信号为低电平时，门控逻辑信号N的输出端一直输出低电平，即此时不输出时钟信号
在图1提供的时钟电路中，每条路径上的时钟信号需要通过分频单元和门控时钟单元，才能到达负载，从而导致路径过长，结果就是时钟信号的传播时延过大，时钟路径上的功耗增大。
随着集成电路技术的快速发展，高性能芯片对时钟时延的要求越来越高，因此对时钟电路的结构要求也越来越高。为了传统时钟电路的问题，本发明实施例提出了如图2所示的时钟电路。
图2所示的本发明实施例的时钟电路包括缓冲模块110、N个多路选择器(120-1至120-N)和N个门控时钟单元(130-1至130-N)，N为正整数。
缓冲模块110包括一个输入端111和N个输出端(112-1至112-N)，输入端111用于接收输入时钟信号，N个输出端(112-1至112-N)用于输出时钟信号，N个输出端(112-1至112-N)与N个门控时钟单元(130-1至130-N)的数据端(132-1至132-N)一一连接，缓冲模块110用于增强输入端111输入的时钟信号的驱动能力，并将增强了驱动能力后的时钟信号从N个输出端(112-1至112-N)输出。N个多路选择器(120-1至120-N)的输出端(124-1至124-N)与N个门控时钟单元的使能端(131-1至131-N)一一连接。
N个多路选择器(120-1至120-N)用于根据地址输入端(123-1至123-N)接收的逻辑选择信号(逻辑选择信号1至逻辑选择信号N)，选择从输出端(124-1至124-N)输出第一数据输入端(121-1至121-N)接收的门控逻辑信号(门控逻辑信号1至门控逻辑信号N)或第二数据输入端(122-1至122-N)接收的分频逻辑信号(分频逻辑信号1至分频逻辑信号N)。N个门控时钟单元(130-1至130-N)用于根据使能端((131-1至131-N))从对应的多路选择器的输出端(124-1至124-N)接收的分频逻辑信号(分频逻辑信号1至分频逻辑信号N)或门控逻辑信号(门控逻辑信号1至门控逻辑信号N)以及数据端(132-1至132-N)从缓冲模块110的输出端(112-1至112-N)接收的时钟信号，从输出端(133-1至133-N)输出时钟信号(输出时钟信号1至输出时钟信号N)。
图2提供的时钟电路中，输入时钟信号从缓冲模块110的输入端111输入缓冲模块110后，通过N个输出端(112-1至112-N)输出到N个门控时钟单元(130-1至130-N)的数据端(132-1至132-N)。输入时钟信号可以是晶体振荡器提供的时钟源信号。下面以第一个多路选择器120-1和第一个门控时钟单元130-1为例介绍门控时钟单元如何输出输入端接收的时钟信号。
输入时钟信号从缓冲模块110的输入端111输入缓冲模块110后，通过第一个输出端112-1输出到第一个门控时钟单元130-1的数据端132-1。此时，若需要从门控时钟单元130-1的输出端133-1输出对数据端132-1输入的时钟信号进行分频后的时钟信号，则此时从多路选择器120-1的第二数据输入端122-1输入分频逻辑信号1，且从多路选择器120-1的地址输入端123-1输入逻辑选择信号1，逻辑选择信号1控制多路选择器120-1选择从输出端124-1输出第二数据输入端122-1输入的分频逻辑信号1。此时，多路选择器120-1的第一数据输入端121-1可以输入门控逻辑信号1，也可以不输入门控逻辑信号1，因为逻辑选择信号1控制多路选择器120-1选择从输出端124-1输入第二数据输入端122-1输入的分频逻辑信号1，所以第一数据输入端121-1有没有输入门控逻辑信号均没有影响。
若多路选择器120-1从输出端124-1输出的分频逻辑信号1输入到门控逻辑单元130-1的使能端131-1，该分频逻辑信号1控制门控时钟单元130-1从输出端133-1输出从数据端132-1输入的时钟信号或暂停输出从数据端132-1输入的时钟信号，以实现输出端133-1输出的输出时钟信号1为数据端132-1输入的时钟信号分频后的时钟信号。
如图3所示，虚线为门控时钟单元130-1的数据端132-1接收的占空比为1:1的时钟信号，细实线为门控时钟单元130-1的使能端131-1接收的分频逻辑信号1，粗实线为门控时钟单元130-1的输出端133-1输出的输出时钟信号1。门控时钟单元130-1为高电平使能，因此当分频逻辑信号1为低电平时，输出时钟信号1为低电平，当分频逻辑信号1为高电平时，输出端输出时钟信号。门控时钟单元130-1根据使能端131-1接收的分频逻辑信号和数据端132-1接收的时钟信号，最终从输出端133-1输出占空比为1:3的二分频时钟信号。
若暂时不需要从门控时钟单元130-1的输出端133-1输出对数据端132-1输入的时钟信号进行分频后的时钟信号或数据端132-1接收的时钟信号，则此时从多路选择器120-1的第一数据输入端121-1输入门控逻辑信号1，且从多路选择器120-1的地址输入端123-1输入逻辑选择信号1，逻辑选择信号1控制多路选择器120-1选择从输出端124-1输出第一数据输入端122-1输入的门控逻辑信号1。此时，多路选择器120-1的第二数据输入端121-1可以输入分频逻辑信号1，也可以不输入分配逻辑信号1，因为逻辑选择信号1控制多路选择器120-1选择从输出端124-1输入第一数据输入端122-1输入的门控逻辑信号1，所以第二数据输入端121-1有没有输入分频逻辑信号均没有影响。
如图4所示，虚线为门控时钟单元130-1的数据端132-1接收的占空比为1:1的时钟信号，细实线为门控时钟单元130-1的使能端131-1接收的分频逻辑信号1，粗实线为门控时钟单元130-1的输出端133-1输出的输出时钟信号1。门控时钟单元130-1为高电平使能，因此当分频逻辑信号1为低电平时，输出时钟信号1为低电平，当分频逻辑信号1为高电平时，输出端输出时钟信号101010。
在本发明实施例中，N个多路选择器接收的门控逻辑信号、分频逻辑信号和逻辑选择信号可以全部不同，也可以部分相同，甚至可以全部相同。
本发明实施例中的门控逻辑信号和分频逻辑信号可以由时钟电路所在芯片上的控制模块根据需要输出到N个多路选择器(120-1至120-N)。
本发明实施例中的时钟电路，输入时钟信号经过缓冲模块后，只需经过门控时钟单元即可根据分频逻辑信号输出分频后的时钟信号或根据门控逻辑信号输出或暂停输入时钟信号，从而可以缩短时钟路径，进而可以降低时钟信号的传输时延和减少时钟电路的功耗。同时还可以时钟误差和片上误差，且当分频比为n时，能够输出占空比为1：(2*n-1)的时钟信号。
另一方面，传统的时钟电路中，有的路径上可能只包括门控时钟单元，而有的路径既包括门控时钟单元，又包括分配单元，这使得不同路径上的路径长度不相同。为了保证不同路径上的路径长度不相同，传统时钟电路中，会在路径短的时钟路径上增加缓冲器，这会加大时钟电路的功耗。而本发明实施例的时钟信号从缓冲模块输出后，不用增加额外的缓冲器，所以可以进一步减小功耗。
如图5所示，图2提供的时钟电路中的缓冲模块110可以是由M个缓冲器构成的时钟树结构，该时钟树结构有一个根节点和N个叶子节点，且根节点到N个叶子节点中的每个叶子节点的路径长度相同。位于根节点处的缓冲器201-1的输入端为缓冲模块110的输入端111，用于接收输入时钟信号，该输入时钟信号通常为高频信号。位于N个叶子节点处的N个缓冲器(210-2、210-3……以及210-N)的输出端为缓冲模块110的N个输出端(112-1至112-N)，且与N个门控时钟单元的数据端一一相连。位于根节点处的缓冲器210-1分别到位于N个叶子节点处的N个缓冲器(210-2、210-3……以及210-N)之间的缓冲器的数目相等。
缓冲模块110包括的M个缓冲器可以增强输入端111接收的时钟信号的驱动能力，然后从N个输出端(112-1至112-N)输出到N个门控时钟单元的数据端(132-1至132-N)。
在集成有时钟电路的芯片制作完成后，一般需要对其进行测试，因此时钟电路还可以传输测试时钟信号，从而完成测试。
图6为本发明另一个实施例的时钟电路。图6所示的时钟电路与图2所示的时钟电路中相同的处理模块和单元以及信号表示的含义相同，此处不再赘述。图6所示的时钟电路与图2所示的时钟电路相比，还包括一个多路选择器140。多路选择器140的输出端143与缓冲模块的输入端111连接。
图6所示的时钟电路中，门控时钟单元130-1至门控时钟单元130-N的测试使能端(134-1至134-N)用于接收测试逻辑信号(测试逻辑信号1至测试逻辑信号N)。多路选择器140的地址输入端144用于输入时钟选择信号，第一数据输入端142用于接收测试时钟信号，第二数据输入端141用于接收时钟源信号，测试时钟信号通常为低频信号。
图6所示的时钟电路传输时钟信号时，可以分为功能模式和测试模式。功能模式下，多路选择器根据的地址输入端144接收的时钟选择信号选择从输出端143输出第二数据输入端141接收的时钟源信号，该时钟源信号通过缓冲模块110输入到N个门控时钟单元(130-1至130-N)。N个门控时钟单元(130-1至130-N)的数据端(132-1至132-N)接收到缓冲模块110输出的时钟信号后，与图2所示的时钟电路的工作原理相同，此处不再赘述。
测试模式下，多路选择器140根据地址输入端144输入的时钟选择信号选择从输出端143输出第一数据输入端142接收的测试时钟信号，该测试时钟信号一般通过时钟电路所在的芯片外部的测试控制模块由芯片的引脚输入，通常为低频信号。该测试时钟信号通过缓冲模块110，由缓冲模块110的N个输出端(112-1至112-N)输出后，再从门控时钟单元130-1至门控时钟单元130-N中的每个门控时钟单元的输入端132-1至132-N输入。此时，门控时钟单元130-1至门控时钟单元130-N中的每个门控时钟单元的测试使能端134-1至134-N输入测试逻辑信号(测试逻辑信号1至测试逻辑信号N)。这N个测试逻辑信号也通过芯片外部的测试控制模块由芯片的引脚输入，且这N个测试逻辑信号可以全部相同，也可以部分相同，或全部不同。N个多路选择器(120-1至120-N)中每个多路选择器的地址输入端、第一数据输入端和第二数据输入端均可以不输入逻辑信号。
门控时钟单元130-1至门控时钟单元130-N中的全部或部分门控时钟单元的测试使能端134-1至134-N接收到测试逻辑信号后，根据各自接收的测试逻辑信号从输出端(132-1至132-N)输出数据端(132-1至132-N)接收到的测试时钟信号，或暂停输出数据端(132-1至132-N)接收到的测试时钟信号。当门控时钟单元130-1的数据端接收的测试时钟信号、测试势能端134-1接收的测试逻辑信号1、输出端133-1输出的输出时钟信号1的时序可以如图4所示。
本发明实施例的时钟电路，即可以输入时钟源信号，又可以输入测试时钟信号，使得门控时钟单元可以在功能模式下根据门控逻辑信号或分频逻辑信号输出与时钟源信号对应的时钟信号，又可以使得门控时钟单元在测试模式下根据测试逻辑信号输出或暂停输出测试时钟信号。
上述本发明实施例的时钟电路中，可以使用多种不同结构的门控时钟单元。如图2所示的时钟电路中，最简单的门控时钟单元可以为一个二输入的与门。与门的一个输入端为使能端，用于接收与之相连的多路选择器的输出端输出的门控逻辑信号或分频逻辑信号；与门的另一个输入端为数据端，用于接收与之相连的缓冲器的输出端输出的时钟信号。
如图6所示的时钟电路中，最简单的门控时钟单元可以由一个或门和一个与门构成。或门的一个输入端为使能端，用于接收与之相连的多路选择器的输出端输出的门控逻辑信号或分频逻辑信号；或门的另一个输入端为测试使能端，用于接收测试逻辑信号。或门的输出端与与门的一个输入端相连，与门的另一个输入端为数据端，用于接收与之相连的缓冲器的输出端输出的时钟信号。
但通常情况下，为了保证时钟信号的质量，一般采用基于LAT的门控时钟单元。常用的基于LAT的门控时钟单元有ICGC，ICGC也可以称为ICGU(Integrated Clock Gating Unit)。ICGC可以是高电平有效的门控时钟单元，即数据端接收的时钟信号为高电平时，输出端输出使能端接收的门控逻辑信号，数据端接收的时钟信号为低电平时，输出端继续输出上一时刻使能端接收的门控逻辑信号的信号。ICGC也可以是低电平有效的门控时钟单元，此时，其工作原理与高电平有效时相反。
图6所示的时钟电路中的门控时钟单元为ICGC时的时钟电路的示意性结构如图7所示。
图7中，N个门控时钟单元(130-1至130-N)中的门控时钟单元包括或门(151-1至151-N)、LAT(150-1至150-N)、非门(152-1至152-N)和与门(153-1至153-N)。每个门控时钟单元内，或门的输出端与LAT的一个输入端相连，LAT的输出端与与门的一个输出端相连，非门的输出端与LAT的另一个输入端相连，非门的输出端与与门的另一个输入端相连。
每个门控时钟单元的或门的一个输入端作为该门控时钟单元的使能端，与对应的多路选择器1的输出端相连，用于接收多路选择器输出的门控逻辑信号或门控逻辑信号；该或门的另一个输入端作为门控时钟单元的测试使能端，用于接收测试逻辑信号；非门与与门相连后的端口与对应的缓冲器的输出端相连，作为该门控时钟单元的数据端，用于接收时钟源信号或测试时钟信号；与门的输出端作为门控时钟单元的输出端，用于向负载输出时钟信号。
下面以多路选择器120-1和门控时钟单元130-1(假设门控时钟单元130-1为低电平有效的ICGC)为例，并结合图3所示的时序图说明当门控时钟单元为ICGC时的时钟信号的分频过程。
多路选择器120-1的第二数据端122-1接收的分频逻辑信号1如图3中所示的分频逻辑信号1，多路选择器120-1根据地址端123-1接收的逻辑选择信号1选择从输出端124-1输出分频逻辑信号1，该分频逻辑信号1输入到或门151-1的一个输入端。
当门控时钟单元130-1的数据端132-1的时钟信号为图3所示的时钟信号的第一个低电平时，该低电平输入到非门151-1然后成为高电平输入到LAT 150-1，从而使得LAT 150-1的输出端输出或门151-1接收的分频逻辑信号1中的第二个高电平，LAT 150-1的输出端输出的高电平与数据端132-1接收的低电平同时输入到与门153-1后，与门153-1的输出端输出低电平，即数据端132-1的输出端133-1输出图3中的输出时钟信号中的第二个低电平。当门控时钟单元130-1的数据端132-1的时钟信号为图3所示的时钟信号的第二个高电平时，该高电平输入到非门151-1然后成为低电平输入到LAT 150-1，从而使得LAT 150-1的输出端输出或门151-1上一时刻接收的高电平，LAT 150-1的输出端输出的高电平与数据端132-1接收的高电平同时输入到与门153-1后，与门153-1的输出端输出高电平，即数据端132-1的输出端133-1输出图3中的输出时钟信号中的第一个高电平。
按照门控时钟单元130-1的上述工作原理可知，当门控时钟单元130-1的数据端132-1的时钟信号为图3所示的时钟信号的第四个高电平时，LAT150-1的输出端输出或门151-1接收的分频逻辑信号1中的第四个高电平，LAT 150-1的输出端输出的高电平与数据端132-1接收的高电平同时输入到与门153-1后，与门153-1的输出端输出高电平，即数据端132-1的输出端133-1输出图3中的输出时钟信号中的第二个高电平。当门控时钟单元130-1的数据端132-1的时钟信号为图3所示的时钟信号的第六个高电平时，LAT150-1的输出端输出或门151-1接收的分频逻辑信号1中的第六个高电平，LAT 150-1的输出端输出的高电平与数据端132-1接收的高电平同时输入到与门153-1后，与门153-1的输出端输出高电平，即数据端132-1的输出端133-1输出图3中的输出时钟信号中的第三个高电平。
若多路选择器120-1的第一数据端121-1接收的门控逻辑信号1如图4中所示的门控逻辑信号1，多路选择器120-1根据地址端123-1接收的逻辑选择信号1选择从输出端124-1输出门控逻辑信号1，该门控逻辑信号1输入到或门151-1的一个输入端。然后门控时钟单元130-1的输入端132-1接收如图4所示的时钟信号，则与上述分频的过程相同，门控时钟单元130-1中的与门153-1的输出端输出如图4所示的输出时钟信号1，即门控时钟单元130-1的输出端133-1输出如图4所示的输出时钟信号1。
本发明实施例的时钟电路，使用ICGC作为门控时控单元，不但可以减小芯片的面积，还可以提高时钟信号的质量。而且本发明的时钟电路可以输出占空比为1：(2n-1)的分频时钟信号，n大于或等于1。
本发明实施例中，M个缓冲器可以构成H型树状网络结构的缓冲模块110。
图7所示的时钟电路中的缓冲模块为H型时钟网络结构时的结构示意图如图8所示。
图8中的缓冲模块110为由缓冲器构成的H型时钟网络结构，每个门控时钟单元的数据端与该H型时钟网络结构中的一个叶子节点相连。H型时钟网络结构是一种层次化的结构，路径高度对应。H树需要一个对称的理想结构，需要每一级都是用完全相同的时钟缓冲单元。
本发明实施例的时钟电路中，H型时钟网络结构可以采用高层金属以及大驱动的缓冲器。这样，单个缓冲器所驱动的距离大大增加，可以降低每条时钟路径在缓冲模块处的路径长度，从而可以进一步减小时钟延时，提升时钟质量。
H型时钟网络结构也可以采用如低层金属，只是其减低延时及提升时钟质量的效果可能会不如采用高层金属。
上面结合图2至图8介绍了本发明的时钟电路的实施例，下面结合图9介绍本发明使用图2至图8的时钟电路进行时钟信号的传输的实施例。
图9为本发明一个实施例的传输时钟信号的方法的示意性流程图。
S901，时钟电路包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数。缓冲模块包括一个输入端和N个输出端，缓冲模块的N个输出端与N个门控时钟单元的数据端一一连接；N个第一多路选择器的输出端与N个门控时钟单元的使能端一一连接。使用该时钟电路传输时钟信号时，缓冲模块增强输入端接收到的时钟信号的驱动能力，并从N个输出端输出增强驱动能力后的时钟信号。
S902，从至少一个第一多路选择器的地址输入端输入逻辑选择信号，从至少一个第一多路选择器的第一数据端输入门控逻辑信号，从至少一个第一多路选择器的第二数据端输入分频逻辑信号，至少一个第一多路选择器的输出端根据逻辑选择信号从输出端输出分频逻辑信号或门控逻辑门控信号。
S903，与至少一个第一多路选择器连接的门控时钟单元根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。
本发明的传输时钟信号的方法，时钟源信号直接输入到门控时钟单元，然后门控时钟单元根据多路选择器选择输出的分频逻辑信号和门控逻辑信号将时钟源输出，从而使得时钟源信号只需经过一级门控时钟单元就可以到达负载，从而缩短时钟路径，且保证不同通路上的时钟路径的长度相同，进而可以减低时钟源信号的传输时延、时钟误差和片上误差，同时还可以减少时钟电路的功耗。
应理解，图9所示本发明实施例的传输时钟信号的方法可对应于图2至图8中的时钟电路，并且本发明实施例的传输时钟信号的方法可以实现图2至图8所示的时钟电路中的各个单元的上述和/或其他功能，为了简洁，在此不再赘述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种时钟电路，其特征在于，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；
所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块用于增强所述输入端接收到的时钟信号的驱动能力，并从所述N个输出端输出增强驱动能力后的所述时钟信号，所述缓冲模块的所述N个输出端与所述N个门控时钟单元的数据端一一连接；
所述N个第一多路选择器的输出端与所述N个门控时钟单元的使能端一一连接，每个所述第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号；
每个所述门控时钟单元用于根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。
2.根据权利要求1所述的时钟电路，其特征在于，所述缓冲模块包括M个缓冲器，M为正整数，M≥N，所述M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，所述根节点与每个所述叶子节点间的路径长度相等；
位于所述根节点位置的缓冲器的输入端为所述缓冲模块的所述输入端，位于所述N个叶子节点位置的N个缓冲器的输出端为所述缓冲模块的所述N个输出端。
3.根据权利要求1或2所述的时钟电路，其特征在于，所述时钟电路还包括第二多路选择器；
所述第二多路选择器的输出端与所述缓冲模块的输入端连接；所述第二多路选择器用于根据地址输入端接收的时钟选择信号，选择从输出端输出第一数据输入端接收的时钟源信号或第二数据输入端接收的测试时钟信号；
所述缓冲模块的输入端具体用于接收从所述第二多路选择器的输出端输出的所述时钟源信号或所述测试时钟信号；
每个所述门控时钟单元用于在所述第二多路选择器选择从输出端输出所述测试时钟信号时，根据所述测试使能端接收的测试逻辑信号、数据端从所述缓冲模块的输出端接收的测试时钟信号，从每个所述门控单元的输出端输出时钟信号；和用于在所述第二多路选择器选择从输出端输出所述时钟源信号时，根据所述使能端从对应的所述第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟源信号，从每个所述门控单元的输出端输出时钟信号。
4.根据权利要求1至3中任一项所述的时钟电路，其特征在于，每个所述门控时钟单元为集成门控时钟单元ICGC。
5.根据权利要求1至4中任一项所述的时钟电路，其特征在于，所述树形时钟结构为H型时钟网络结构。
6.根据权利要求5所述的时钟电路，其特征在于，所述H型时钟网络使用高层金属。
7.一种传输时钟信号的方法，其特征在于，所述方法用于时钟电路，所述时钟电路包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块的所述N个输出端与所述N个门控时钟单元的数据端一一连接；所述N个第一多路选择器的输出端与所述N个门控时钟单元的使能端一一连接；
所述方法包括：
从所述缓冲模块的所述输入端输入时钟信号；
所述缓冲模块增强所述缓冲模块的输入端接收到的时钟信号的驱动能力，并从所述缓冲模块的N个输出端输出增强驱动能力后的所述时钟信号；
从至少一个所述第一多路选择器的地址输入端输入逻辑选择信号，从所述至少一个第一多路选择器的第一数据端输入门控逻辑信号，从所述至少一个第一多路选择器的第二数据端输入分频逻辑信号，所述至少一个第一多路选择器的输出端根据所述逻辑选择信号从输出端输出所述分频逻辑信号或所述门控逻辑门控信号；
与所述至少一个第一多路选择器连接的所述门控时钟单元根据使能端从对应的第一多路选择器的输出端接收的所述分频逻辑信号或所述门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。
8.根据权利要求7所述的方法，其特征在于，所述缓冲模块包括M个缓冲器，M为正整数，M≥N，所述M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，所述根节点与每个所述叶子节点间的路径长度相等；
位于所述根节点位置的缓冲器的输入端为所述缓冲模块的所述输入端，位于所述N个叶子节点位置的N个缓冲器的输出端为所述缓冲模块的所述N个输出端。
9.根据权利要求7或8所述的方法，其特征在于，所述时钟电路还包括第二多路选择器；所述第二多路选择器的输出端与所述缓冲模块的所述输入端连接；
所述方法还包括：
从所述第二多路选择器的地址输入端输入时钟选择信号，从所述第二多路选择器的所述第一数据输入端输入时钟源信号，从所述第二多路选择器的所述第二数据输入端输入测试时钟信号，从输出端输出所述时钟源信号或所述测试时钟信号；
所述缓冲模块的所述输入端接收从所述第二多路选择器的输出端输出的所述时钟源信号或所述测试时钟信号；
当所述第二多路选择器从输出端输出所述测试时钟信号时，与所述至少一个第一多路选择器连接的所述门控时钟单元根据所述测试使能端接收的测试逻辑信号、所述数据端从所述缓冲模块的输出端接收的测试时钟信号，从所述门控单元的输出端输出时钟信号；和
当所述第二多路选择器从输出端输出所述时钟源信号时，与所述至少一个第一多路选择器连接的所述门控时钟单元根据使能端从对应的所述第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的所述输出端接收的时钟源信号，从所述门控单元的输出端输出时钟信号。
10.根据权利要求7至9中任一项所述的方法，其特征在于，每个所述门控时钟单元为集成门控时钟单元ICGC。
11.根据权利要求7至10中任一项所述的方法，其特征在于，所述树形时钟结构为H型时钟网络结构。
12.根据权利要求11所述的方法，其特征在于，所述H型时钟网络使用高层金属。
CN201610041841.6A 2016-01-21 2016-01-21 时钟电路及其传输时钟信号的方法 Active CN106992770B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610041841.6A CN106992770B (zh) 2016-01-21 2016-01-21 时钟电路及其传输时钟信号的方法
EP17152365.7A EP3197055B1 (en) 2016-01-21 2017-01-20 Clock circuit and clock signal transmission method thereof
US15/410,972 US9800243B2 (en) 2016-01-21 2017-01-20 Clock circuit and clock signal transmission method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610041841.6A CN106992770B (zh) 2016-01-21 2016-01-21 时钟电路及其传输时钟信号的方法

Publications (2)

Publication Number Publication Date
CN106992770A true CN106992770A (zh) 2017-07-28
CN106992770B CN106992770B (zh) 2021-03-30

Family

ID=57909450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610041841.6A Active CN106992770B (zh) 2016-01-21 2016-01-21 时钟电路及其传输时钟信号的方法

Country Status (3)

Country Link
US (1) US9800243B2 (zh)
EP (1) EP3197055B1 (zh)
CN (1) CN106992770B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107844672A (zh) * 2017-12-06 2018-03-27 西安智多晶微电子有限公司 时钟树单元、时钟网络结构及fpga时钟结构
CN108647480A (zh) * 2018-07-16 2018-10-12 珠海市微半导体有限公司 一种时钟网络电路
CN110442187A (zh) * 2019-08-08 2019-11-12 南京芯驰半导体科技有限公司 针对模块的时钟限制系统及其方法
CN110673689A (zh) * 2019-09-23 2020-01-10 深圳云天励飞技术有限公司 时钟控制电路及方法
CN110928524A (zh) * 2019-12-06 2020-03-27 南方科技大学 伪随机信号发生器
CN112069768A (zh) * 2020-09-08 2020-12-11 天津飞腾信息技术有限公司 一种针对双端口sram输入输出延时优化的方法
CN112542146A (zh) * 2020-11-03 2021-03-23 惠科股份有限公司 一种逻辑运算电路和显示驱动电路
CN112688709A (zh) * 2020-12-18 2021-04-20 上海安路信息科技股份有限公司 Fpga接口单元、fpga接口模块及fpga接口系统
CN113325918A (zh) * 2021-06-15 2021-08-31 展讯通信（上海）有限公司 时钟管理电路、芯片及电子设备
WO2022198434A1 (zh) * 2021-03-23 2022-09-29 加特兰微电子科技(上海)有限公司 传感系统、相关装置及工作时钟信号的获取方法
CN116597878A (zh) * 2023-07-17 2023-08-15 长鑫存储技术有限公司 数据处理电路及存储器
CN116795172A (zh) * 2023-08-29 2023-09-22 芯耀辉科技有限公司 一种用于高速数字传输的跨时钟域处理方法、介质及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3591917B1 (en) * 2017-03-24 2024-02-14 Huawei Technologies Co., Ltd. Mobile terminal
US11392166B2 (en) * 2019-11-25 2022-07-19 Silicon Laboratories Inc. Clock skew detection and management
US11429139B2 (en) * 2020-08-13 2022-08-30 Fermat International, Inc. System and method for global synchronization of time in a distributed processing environment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110200162A1 (en) * 2008-10-29 2011-08-18 Atsufumi Shibayama Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method
US20120110533A1 (en) * 2010-10-28 2012-05-03 International Business Machines Corporation Implementing enhanced clock tree distributions to decouple across n-level hierarchical entities
CN102904553A (zh) * 2011-07-18 2013-01-30 苹果公司 利用粗糙时钟门控的动态频率控制
US20140181766A1 (en) * 2012-12-26 2014-06-26 Synopsys, Inc. Multi-mode scheduler for clock tree synthesis
US8904255B2 (en) * 2012-02-21 2014-12-02 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
JP5704795B2 (ja) * 2008-02-12 2015-04-22 株式会社ソニー・コンピュータエンタテインメント クロック分配システム、分配方法、それらを利用した集積回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612632B2 (en) 2004-08-18 2013-12-17 Lsi Corporation Systems and methods for tag information validation in wide port SAS connections
US8065401B2 (en) 2004-08-18 2011-11-22 Lsi Corporation Systems and methods for frame ordering in wide port SAS connections
US7279950B2 (en) * 2005-09-27 2007-10-09 International Business Machines Corporation Method and system for high frequency clock signal gating
JP5662701B2 (ja) * 2010-05-26 2015-02-04 キヤノン株式会社 クロック供給装置
US8832510B2 (en) * 2011-10-08 2014-09-09 Freescale Semiconductor, Inc. Circuit to reduce peak power during transition fault testing of integrated circuit
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
KR20130125036A (ko) * 2012-05-08 2013-11-18 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US8850371B2 (en) * 2012-09-14 2014-09-30 Nvidia Corporation Enhanced clock gating in retimed modules
US9362910B2 (en) * 2012-12-28 2016-06-07 Texas Instruments Incorporated Low clock-power integrated clock gating cell
KR102057503B1 (ko) * 2013-08-14 2019-12-19 삼성전자 주식회사 반도체 회로
US9377511B2 (en) * 2013-11-19 2016-06-28 Infineon Technologies Ag Coverage enhancement and power aware clock system for structural delay-fault test
CN103955256B (zh) 2014-04-24 2017-04-12 华为技术有限公司 时钟频率调制的方法和时钟频率调制装置
US9542982B1 (en) * 2015-12-10 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for processing data with power ramp control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5704795B2 (ja) * 2008-02-12 2015-04-22 株式会社ソニー・コンピュータエンタテインメント クロック分配システム、分配方法、それらを利用した集積回路
US20110200162A1 (en) * 2008-10-29 2011-08-18 Atsufumi Shibayama Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method
US20120110533A1 (en) * 2010-10-28 2012-05-03 International Business Machines Corporation Implementing enhanced clock tree distributions to decouple across n-level hierarchical entities
CN102904553A (zh) * 2011-07-18 2013-01-30 苹果公司 利用粗糙时钟门控的动态频率控制
US8904255B2 (en) * 2012-02-21 2014-12-02 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
US20140181766A1 (en) * 2012-12-26 2014-06-26 Synopsys, Inc. Multi-mode scheduler for clock tree synthesis

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
EDA先锋工作室: "《轻松成为设计高手-Verilog HDL 实用精解》", 30 June 2012, 北京航空航天大学出版社 *
申忠如: "《数字电子技术基础》", 31 August 2010, 西安交通大学出版社 *
高军等: "CSP多核处理器芯片的低功耗设计", 《上海交通大学学报》 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107844672B (zh) * 2017-12-06 2023-11-28 西安智多晶微电子有限公司 时钟树单元、时钟网络结构及fpga时钟结构
CN107844672A (zh) * 2017-12-06 2018-03-27 西安智多晶微电子有限公司 时钟树单元、时钟网络结构及fpga时钟结构
CN108647480A (zh) * 2018-07-16 2018-10-12 珠海市微半导体有限公司 一种时钟网络电路
CN110442187A (zh) * 2019-08-08 2019-11-12 南京芯驰半导体科技有限公司 针对模块的时钟限制系统及其方法
CN110673689B (zh) * 2019-09-23 2021-09-14 深圳云天励飞技术有限公司 时钟控制电路及方法
CN110673689A (zh) * 2019-09-23 2020-01-10 深圳云天励飞技术有限公司 时钟控制电路及方法
CN110928524A (zh) * 2019-12-06 2020-03-27 南方科技大学 伪随机信号发生器
CN110928524B (zh) * 2019-12-06 2023-06-02 南方科技大学 伪随机信号发生器
CN112069768A (zh) * 2020-09-08 2020-12-11 天津飞腾信息技术有限公司 一种针对双端口sram输入输出延时优化的方法
CN112542146B (zh) * 2020-11-03 2023-01-10 惠科股份有限公司 一种逻辑运算电路和显示驱动电路
CN112542146A (zh) * 2020-11-03 2021-03-23 惠科股份有限公司 一种逻辑运算电路和显示驱动电路
CN112688709A (zh) * 2020-12-18 2021-04-20 上海安路信息科技股份有限公司 Fpga接口单元、fpga接口模块及fpga接口系统
WO2022198434A1 (zh) * 2021-03-23 2022-09-29 加特兰微电子科技(上海)有限公司 传感系统、相关装置及工作时钟信号的获取方法
WO2022262570A1 (zh) * 2021-06-15 2022-12-22 展讯通信（上海）有限公司 时钟管理电路、芯片及电子设备
CN113325918A (zh) * 2021-06-15 2021-08-31 展讯通信（上海）有限公司 时钟管理电路、芯片及电子设备
CN116597878A (zh) * 2023-07-17 2023-08-15 长鑫存储技术有限公司 数据处理电路及存储器
CN116597878B (zh) * 2023-07-17 2023-12-01 长鑫存储技术有限公司 数据处理电路及存储器
CN116795172A (zh) * 2023-08-29 2023-09-22 芯耀辉科技有限公司 一种用于高速数字传输的跨时钟域处理方法、介质及装置
CN116795172B (zh) * 2023-08-29 2023-12-12 芯耀辉科技有限公司 一种用于高速数字传输的跨时钟域处理方法、介质及装置

Also Published As

Publication number Publication date
US20170214405A1 (en) 2017-07-27
EP3197055B1 (en) 2020-03-11
CN106992770B (zh) 2021-03-30
US9800243B2 (en) 2017-10-24
EP3197055A1 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
CN106992770A (zh) 时钟电路及其传输时钟信号的方法
CN103839590B (zh) 存储器时序参数的测量装置、方法及存储器芯片
CN102970013B (zh) 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN104348673B (zh) 一种调测的方法、主控板和业务板
CN106525231B (zh) 一种基于可编程逻辑器件的多光子符合计数器
CN103714038B (zh) 一种数据处理方法和装置
CN114330191B (zh) 一种信号复用传输的方法及装置
CN108270877B (zh) 分布式网络节点数据共享系统
CN104660461A (zh) 基于100g通信的以太网测试仪表及测试方法
CN107766266A (zh) 基于FPGA和PCIe的高速数据采集与存储系统
CN102967819A (zh) 高速测试电路与方法
CN107453823A (zh) 一种光纤分布式直放站的单体测试系统及方法
CN208335053U (zh) 一种脉冲信号发生器
CN100588981C (zh) 现场可编程门阵列多路选择器验证方法
CN102611667B (zh) 随机接入检测fft/ifft处理方法及装置
CN106793056A (zh) 一种多通道传输信号对齐方法和装置
CN108197048A (zh) 多功能接口电路及多功能接口实现方式
CN1983917B (zh) 一种可编程逻辑器件实现数据交换的方法及其结构
CN106547716A (zh) 一种面向低管脚数的扩展总线配置系统及方法
CN106683694A (zh) 一种速率自适应的存储器接口电路
CN110851393A (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN100454786C (zh) 一种对延时进行模拟的装置及方法
CN102571477B (zh) 一种流量统计装置、芯片以及设备
CN206672642U (zh) 一种nand闪存芯片
CN115017081B (zh) 基于国产fpga的多路srio接口时钟资源共享系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant