CN100454786C - 一种对延时进行模拟的装置及方法 - Google Patents

一种对延时进行模拟的装置及方法 Download PDF

Info

Publication number
CN100454786C
CN100454786C CNB2003101153576A CN200310115357A CN100454786C CN 100454786 C CN100454786 C CN 100454786C CN B2003101153576 A CNB2003101153576 A CN B2003101153576A CN 200310115357 A CN200310115357 A CN 200310115357A CN 100454786 C CN100454786 C CN 100454786C
Authority
CN
China
Prior art keywords
signal
delay
optical fiber
programmable gate
gate array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101153576A
Other languages
English (en)
Other versions
CN1619987A (zh
Inventor
李小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2003101153576A priority Critical patent/CN100454786C/zh
Publication of CN1619987A publication Critical patent/CN1619987A/zh
Application granted granted Critical
Publication of CN100454786C publication Critical patent/CN100454786C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Communication System (AREA)

Abstract

本发明提供一种对延时进行模拟的装置,其特征在于包括:一光电转换模块,接收光纤输入的光信号并将其转换为电信号;一时钟提取/分频模块,从所述电信号中提取与数据速率相同的时钟信号;一现场可编程门阵列,包括读写地址控制部分和读写数据控制部分,该现场可编程门阵列接收所述的电信号及时钟信号,以控制数据延迟;一内存单元,接收并缓存来自现场可编程门阵列的电信号;以及一电光转换模块,将电信号转换为光信号,送回到光纤上。利用本发明代替实际的光纤进行光信号延时模拟,具有以下优点:1.利用本发明制作的仪器重量轻,便于携带;2.可以很容易的模拟到超长距离(几千公里以上)的光纤延时。

Description

一种对延时进行模拟的装置及方法
技术领域
本发明涉及电子或通信领域的测试技术,尤指一种对延时进行模拟的装置及方法。
发明背景
随着通信技术的不断发展及在通信过程中,通信数据量的不断增加,光纤通信逐渐得到了广泛的利用。为了保证光纤通信系统性能的稳定性及可靠性,经常会对通信系统作各种测试,其中,一项重要的测试为:验证光纤引入的延时对系统产生的影响。
光信号在一般的光纤中进行传输时,每公里光纤大约会增加5微秒的延时,随着光纤传输距离的越来越远、传输速率的越来越高,光纤引入的延时对系统的影响也会越来越大。例如在光传输以太网中,就需要根据光纤传输的最大延时来决定接收端数据缓存的容量,否则会导致流控不起作用而引起丢包。在设计这一类的光纤通信系统时,就需要验证系统能够容忍的最大的光信号传输延时。由于没有方便的模拟光信号在光纤中传输延时的方法,只能利用实际长度的光纤来进行测试。
利用实际长度的光纤对光纤延时进行模拟的缺点是:
1)长距离光纤较笨重,成本高,不方便使用;
2)光纤的延时不易调整,如果需要多种不同延时的光纤,就需要准备多捆不同长度的光纤进行串联组合,而且很难做到延时的微调;
3)长距离光纤带来延时的同时,也产生了光信号的衰减和色散,当系统接入长距离光纤产生故障时,不便于定位是延时的原因还是其它原因;
4)多根光纤串联使用时,会带来了额外的信号衰减。
发明内容
本发明提供一种对延时进行模拟的装置及方法,通过所述的装置及方法可以代替实际的光纤对光纤通信系统进行光纤延时影响的验证测试,进而克服现有技术中存在的成本高且光纤的延时不易调整的问题。
为解决上述问题,本发明提供如下的技术方案:
一种对延时进行模拟的装置,包括:
一光电转换模块,接收光纤输入的光信号并将其转换为串行电信号;
一串/并转换模块,接收光电转换模块输出的串行电信号,并将其变换为并行低速信号,以降低速率;
一时钟提取/分频模块,从所述串行电信号中提取与数据速率相同的时钟信号;
一现场可编程门阵列,包括读写地址控制部分和读写数据控制部分,该现场可编程门阵列接收所述的并行电信号及时钟信号,以控制数据延迟;
一内存单元,接收并缓存来自现场可编程门阵列的并行电信号;
一并/串转换模块,将前述并行信号还原为串行信号;以及
一电光转换模块,将串行电信号转换为光信号,送回到光纤上。
所述的内存单元,是双端口内存。
所述的内存单元包括一个逻辑器件,将该内存单元的单组地址数据信号转换为双组地址数据信号。
一种对延时进行模拟的方法,使用前述的对延时进行模拟的装置,包括下列步骤:
a、将光纤上输入的光信号送入所述的光电转换模块,将其转换为二进制的串行电信号,并将串行电信号变换为并行电信号;
b、所述的时钟提取/分频模块从前述串行电信号中提取出与数据速率相同的时钟信号,并将其送入所述的现场可编程门阵列;
c、所述现场可编程门阵列对上述并行信号进行延迟,将延迟后的并行电信号和地址信号存储到内存单元;
d、所述电光转换模块读取内存单元中存储的并行电信号,将其还原为光信号。
所述的步骤c中,所述的内存单元是双端口内存。
所述的步骤c中,还包括通过逻辑运算将普通内存的单组地址数据信号转换为双组地址数据信号的步骤。
所述的步骤c中,是通过现场可编程门阵列对读写地址差进行控制,产生所需的延迟的时钟周期的个数,其中该延迟的值不超过该双端口内存的地址容量的大小。
利用本发明代替实际的光纤进行光信号延时模拟,具有以下优点:
1、利用本发明制作的仪器重量轻,便于携带;
2、可以很容易的模拟到超长距离(几千公里以上)的光纤延时;
3、模拟的光纤延时可以很方便的精确设定;
4、不会导致光信号的衰减和色散。
附图说明
图1所示为实现本发明技术方案的框图。
具体实施方式
本发明实现方案的框图如图1所示:主要由光电转换模块、串并转换模块、时钟提取/分频模块、FPGA、双端口内存、并串转换模块、电光转换模块组成。
各个模块的功能如下所所述:
1、光电转换模块
光电转换模块将光纤上的光信号转换为二进制的串行电信号。
2、串/并转换模块
由于光纤上的码流速率通常较高,FPGA无法直接处理高速率的数字信号,因此需要通过串并转换将信号的速率降低。如光纤上的信号速率为f,可以通过串并转换将其变换为n位的并行低速信号,并行信号的速率为f/n。
如果光纤上信号的速率较低,FPGA可以直接处理,则可以省略串/并转换模块和并/串转换模块,将串行数据直接送入FPGA。
3、时钟提取/分频模块
时钟提取模块从串行的数据流中提取与数据速率相同的时钟信号,经过n分频(n为串并转换模块中并行数据线的宽度),得到与并行数据信号速率相同的时钟信号,时钟频率为f/n,时钟周期为n/f,将此时钟送入FPGA供其使用。
4、FPGA
FPGA内部主要由读写地址控制部分和读写数据控制部分组成。读写地址控制部分产生两个差值为N的递增的地址信号,当写地址始终大于读地址N时,双端口内存的两个端口的数据就会被延迟N个时钟周期,延时为N*n/f。读写数据控制部分用于控制FPGA和双端口内存间的数据接口。其中,差值N是需要被延时的时钟周期数。在实现上,可用一个计数器产生读地址,再用一个加法器将读地址和N相加产生写地址。
5、双端口内存
双端口内存用于缓存并行数据信号,假设双端口内存的地址容量为Q,通过FPGA对读写地址差N进行控制,则可以产生1-Q个时钟周期的延迟。
在本发明中,该双端口内存的主要作用在于对GPGA延迟后的数据进行存储,采用双端口内存的目的是方便数据的读写,在这里,双端口内存可以换成普通类型的内存,但需要用逻辑将普通内存的单组地址数据信号转换为双组地址数据信号,实际上是将其转换为了双端口内存。
6、并/串转换模块
并/串转换模块是串/并转换模块的一个互逆的过程,使n位并行数据还原为串行信号,信号速率恢复为f。
7、电光转换模块
电光转换模块将电信号转换为光信号,送回到光纤上。
上述七个模块共同完成了光信号在光纤中传输延时的模拟功能。
结合上述的装置部分,可以得到本发明具体实施中的步骤如下:
一种模拟光信号在光纤中传输延时的方法,其特征在于包括下列步骤:
a、将光纤上输入的光信号送入所述的光电转换模块,将其转换为二进制的串行电信号;
当传输数据的速率非常大的时候,这里需要一个串/并转换模块来降低速率,将前面接收的串行电信号转换为并行电信号;
b、所述的时钟提取/分频模块从前述串行电信号中提取出与数据速率相同的时钟信号,并将其送入所述的FPGA模块;
c、所述FPGA模块对上述信号进行延迟,将延迟后的数据信号和地址信号存储到内存单元;
本步骤是通过FPGA对读写地址差进行控制,产生所需的延迟的时钟周期的个数,其中该延迟的值不超过该双端口内存的地址容量的大小。
这里使用的内存单元是双端口内存,如果不使用双端口内存,使用普通内存块进行数据的存储,则这里还要包括通过逻辑运算将普通内存的单组地址数据信号转换为双组地址数据信号的步骤。
d、所述电光转换模块读取内存单元中存储的数据信号,将其还原为光信号。
在电信号传输速率较慢的情况下,由于不需要将传行信号转换为并行信号,这里直接还原就可以了,但如果前面有一个将传行信号转换为并行信号的步骤,则这里就需要相应的用并/串转换模块将所述的并行电信号转换为传行电信号。

Claims (7)

1、一种对延时进行模拟的装置,其特征在于包括:
一光电转换模块,接收光纤输入的光信号并将其转换为串行电信号;
一串/并转换模块,接收光电转换模块输出的串行电信号,并将其变换为并行低速信号,以降低速率;
一时钟提取/分频模块,从所述串行电信号中提取与数据速率相同的时钟信号;
一现场可编程门阵列,包括读写地址控制部分和读写数据控制部分,该现场可编程门阵列接收所述的并行电信号及时钟信号,以控制数据延迟;
一内存单元,接收并缓存来自现场可编程门阵列的并行电信号;
一并/串转换模块,将前述并行信号还原为串行信号;以及
一电光转换模块,将串行电信号转换为光信号,送回到光纤上。
2、如权利要求1所述的装置,其特征在于:所述的内存单元,是双端口内存。
3、如权利要求1或2所述的装置,其特征在于:所述的内存单元包括一个逻辑器件,将该内存单元的单组地址数据信号转换为双组地址数据信号。
4、一种对延时进行模拟的方法,使用权利要求1所述的对延时进行模拟的装置,包括下列步骤:
a、将光纤上输入的光信号送入所述的光电转换模块,将其转换为二进制的串行电信号,并将串行电信号变换为并行电信号;
b、所述的时钟提取/分频模块从前述串行电信号中提取出与数据速率相同的时钟信号,并将其送入所述的现场可编程门阵列;
c、所述现场可编程门阵列对上述并行信号进行延迟,将延迟后的并行电信号和地址信号存储到内存单元;
d、所述电光转换模块读取内存单元中存储的并行电信号,将其还原为光信号。
5、如权利要求4所述的对延时进行模拟的方法,其特征在于所述的步骤c中,所述的内存单元是双端口内存。
6、如权利要求4所述的对延时进行模拟的方法,其特征在于所述的步骤c中,还包括通过逻辑运算将普通内存的单组地址数据信号转换为双组地址数据信号的步骤。
7、如权利要求6所述的对延时进行模拟的方法,其特征在于所述的步骤c中,是通过现场可编程门阵列对读写地址差进行控制,产生所需的延迟的时钟周期的个数,其中该延迟的值不超过该双端口内存的地址容量的大小。
CNB2003101153576A 2003-11-19 2003-11-19 一种对延时进行模拟的装置及方法 Expired - Fee Related CN100454786C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101153576A CN100454786C (zh) 2003-11-19 2003-11-19 一种对延时进行模拟的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101153576A CN100454786C (zh) 2003-11-19 2003-11-19 一种对延时进行模拟的装置及方法

Publications (2)

Publication Number Publication Date
CN1619987A CN1619987A (zh) 2005-05-25
CN100454786C true CN100454786C (zh) 2009-01-21

Family

ID=34760408

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101153576A Expired - Fee Related CN100454786C (zh) 2003-11-19 2003-11-19 一种对延时进行模拟的装置及方法

Country Status (1)

Country Link
CN (1) CN100454786C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100432986C (zh) * 2005-06-17 2008-11-12 艾默生网络能源系统有限公司 快速编程/调试设备
CN1932442B (zh) * 2006-10-10 2010-04-21 北京航空航天大学 一种适用于光纤陀螺的分频装置
TWI516060B (zh) * 2012-12-27 2016-01-01 Chunghwa Telecom Co Ltd Synchronization sequence data transmission method and circuit device
CN108391031B (zh) * 2018-01-17 2023-03-10 中国北方车辆研究所 一种视频滚动显示装置和方法
CN116192263B (zh) * 2023-04-25 2023-07-21 济南莱兴信息科技有限公司 同步双路光纤调制解调器及航空管制信号传输系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10174273A (ja) * 1996-12-09 1998-06-26 Nissin Electric Co Ltd 電流差動リレーの伝送試験装置
CN1195958A (zh) * 1996-11-13 1998-10-14 三洋电机株式会社 获得输入信号和显示频率的输出信号的环绕电路
US6067041A (en) * 1998-10-15 2000-05-23 Northrop Grumman Corporation Moving target simulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195958A (zh) * 1996-11-13 1998-10-14 三洋电机株式会社 获得输入信号和显示频率的输出信号的环绕电路
JPH10174273A (ja) * 1996-12-09 1998-06-26 Nissin Electric Co Ltd 電流差動リレーの伝送試験装置
US6067041A (en) * 1998-10-15 2000-05-23 Northrop Grumman Corporation Moving target simulator

Also Published As

Publication number Publication date
CN1619987A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN105468547B (zh) 一种基于axi总线的便捷可配置帧数据存取控制系统
CN103714038B (zh) 一种数据处理方法和装置
CN113946297B (zh) 基于FPGA和PCIe的光纤数据采集存储系统及方法
CN109412914A (zh) 流数据与axi接口通信装置
CN102841372B (zh) 用于地震勘探的级联采集站高效流水线数传系统及方法
CN101561511A (zh) 用于地球物理勘探的拖缆数据接口板
CN106992770A (zh) 时钟电路及其传输时钟信号的方法
CN105681783B (zh) 音视频数据采集接口电路设计方法
CN202178760U (zh) 一种基于pcie的高速数据收发一体装置
CN104022828A (zh) 一种基于异步通信模式的光纤数据传输方法
CN111339003A (zh) 一种基于fpga的通用多通道数据发送系统及方法
CN102012879A (zh) 大容量数据采集装置及其数据传输方法
WO2009000794A1 (en) Data modification module in a microcontroller
CN100454786C (zh) 一种对延时进行模拟的装置及方法
CN108399137A (zh) Pon模块基于cpld的i2c切换方法
CN108462620A (zh) 一种吉比特级SpaceWire总线系统
CN105446699A (zh) 数据帧队列管理方法
CN203643598U (zh) 雷达数据记录设备
CN101001199A (zh) 一种高速多位并行数据总线的数据处理方法
CN110058207A (zh) 一种用于雷达信号传输的多lane数据同步及重组系统与方法
CN101505436B (zh) 适配多种接口光模块的方法及设备
CN103684651A (zh) 光传送网混合业务的固定比特率接口数据接收方法及装置
CN103888211B (zh) 一种交叉芯片间进行数据传输的方法及装置
CN102645647A (zh) 雷达成像信号模拟器
CN101741720B (zh) 多路信元时隙复用的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20181119