CN108647480A - 一种时钟网络电路 - Google Patents

一种时钟网络电路 Download PDF

Info

Publication number
CN108647480A
CN108647480A CN201810774563.4A CN201810774563A CN108647480A CN 108647480 A CN108647480 A CN 108647480A CN 201810774563 A CN201810774563 A CN 201810774563A CN 108647480 A CN108647480 A CN 108647480A
Authority
CN
China
Prior art keywords
output end
unit
signal
clock
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810774563.4A
Other languages
English (en)
Inventor
李璋辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN201810774563.4A priority Critical patent/CN108647480A/zh
Publication of CN108647480A publication Critical patent/CN108647480A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种时钟网络电路，该电路通过改变电路结构，使得测试时钟信号和功能时钟信号在经过该数据选择器的选择之后，经过相同的由预设电路单元和输出缓冲器组成的路径进行最终输出，在测试时钟信号的时钟树综合中其它模式下的时钟不需改动，电路更加简单合理且易于实现。此外，测试时钟信号的路径上减少了一些缓冲器和选择器，从而减小了IC的面积开销。

Description

一种时钟网络电路
技术领域
本发明涉及集成电路领域，具体涉及一种时钟网络电路。
背景技术
SOC（System on Chip），称为芯片级系统，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。在一个SOC中同时有很多个时钟存在，这些时钟在不同模式下时钟来源不同、频率不同。这些多时钟多模式的设计给后端物理实现带来很大的挑战。即使是在EDA工具功能越来越强大的情况下，这些时钟的偏差、时钟树延时、时钟网络功能依然很难满足。如图1所示的时钟结构中，有两个时钟scan_clk和function_clk，scan_clk为scan测试模式下的时钟，function_clk为正常功能模式下的进钟，两个时钟之间通过选择信号来切换。该时钟树结构需要建立两个场景来进行时钟树综合（CTS，clock tree synthesis）。在正常功能模式下,形成的时钟树如图2所示，function_clk信号经过一个数据选择器10和预设电路单元1后，再经过一个数据选择器10后输出。scan测试模式时钟如图3所示，椭圆形线框中的电路在此模式中并没有发挥作用，scan_clk信号直接通过后一个数据选择器10输出。如果此时，将场景切换到scan测试模式下进行时钟树综合,scan_clk会重新综合形成图4所示结构。这样，不仅增加了逻辑单元，增加了面积，而且由于时钟走的路径不同，引入了两种场景之间的冲突，造成在某一个场景下时钟树不能收敛。
发明内容
本发明提供了一种时钟网络电路，可以简化测试时钟信号和功能时钟信号的电路结构，减小电路占用面积。本发明的具体技术方案如下：
一种时钟网络电路，包括：数据选择器，有且只有一个，其第一输入端用于接收测试时钟信号，第二输入端用于接收功能时钟信号，控制信号端用于接收选择信号，输出端则根据所述选择信号的选择结果相应输出测试时钟信号或者功能时钟信号至预设电路单元，其中，所述第一输入端、第二输入端和控制信号端都作为所述时钟网络电路的输入端。所述预设电路单元的输入端与所述数据选择器的输出端连接，所述预设电路单元的输出端则连接输出缓冲器，所述预设电路单元用于根据所述预设电路的预设功能对所述数据选择器输出的信号进行处理后，通过所述预设电路单元的输出端输出处理后的信号。所述输出缓冲器，其输入端连接至所述预设电路单元的输出端，其输出端则作为所述时钟网络电路的输出端，所述输出缓冲器用于对所述预设电路单元输出的信号进行延时输出。
进一步地，所述预设电路单元为缓冲单元，则：所述缓冲单元串连在所述数据选择器与所述输出缓冲器之间，其输入端连接所述数据选择器的输出端，其输出端则连接所述输出缓冲器的输入端，所述缓冲单元用于对所述数据选择器选择输出的信号进行延时输出。
进一步地，所述预设电路单元为一个反相单元，则，所述时钟网络电路还包括一反相器。其中：所述反相器设置在所述数据选择器的第一输入端，用于对所述测试时钟信号进行反相后输入所述数据选择器。所述反相单元串连在所述数据选择器与所述输出缓冲器之间，其输入端连接所述数据选择器的输出端，其输出端则连接所述输出缓冲器的输入端，所述反相单元用于对所述数据选择器选择输出的信号进行反相后输出。
进一步地，所述预设电路单元为时钟门控单元，则：所述时钟门控单元串连在所述数据选择器与所述输出缓冲器之间，其信号输入端连接至所述数据选择器的输出端，输出端则连接至所述输出缓冲器的输入端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
进一步地，所述预设电路单元为时钟门控单元和一或门，则：所述时钟门控单元串连在所述数据选择器与所述输出缓冲器之间，其信号输入端连接至所述数据选择器的输出端，输出端则连接至所述输出缓冲器的输入端；所述时钟门控单元的测试使能端悬空或者固定连接至低电平信号输出端；所述时钟门控单元的功能使能端连接至所述或门的输出端；所述或门的一个输入端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述或门的另一个输入端则用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
进一步地，所述预设电路单元为时钟门控单元和偶数个反相单元，则：偶数个所述反相单元串连连接，形成反相单元连接串；所述反相单元连接串的输入端连接至所述时钟门控单元的输出端，所述反相单元连接串的输出端则连接至所述输出缓冲器的输入端。所述时钟门控单元的信号输入端连接至所述数据选择器的输出端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
进一步地，所述预设电路单元为时钟门控单元和奇数个反相单元，则所述时钟网络电路还包括一反相器，其中：奇数个所述反相单元串连连接，形成反相单元连接串；所述反相单元连接串的输入端连接至所述时钟门控单元的输出端，所述反相单元连接串的输出端则连接至所述输出缓冲器的输入端。所述时钟门控单元的信号输入端连接至所述数据选择器的输出端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。所述反相器设置在所述数据选择器的第一输入端，用于对所述测试时钟信号进行反相后输入所述数据选择器。
所述时钟网络电路，通过设置一个数据选择器，使得测试时钟信号和功能时钟信号在经过该数据选择器的选择之后，经过相同的由预设电路单元和输出缓冲器组成的路径进行最终输出，在测试时钟信号的时钟树综合中不需改动，电路更加简单合理且易于实现。此外，测试时钟信号的路径上减少了一个数据选择器和测试时钟综合带来的开销。
附图说明
图1为现有的scan_clk和function_clk两个时钟的时钟树结构示意图。
图2为现有的在正常功能模式下的时钟树结构示意图。
图3为现有的在scan测试模式下的时钟树结构示意图。
图4为现有的在scan测试模式下进行时钟树综合后的结构示意图。
图5为预设电路单元为缓冲器的时钟网络电路结构示意图。
图6为预设电路单元为反相器的时钟网络电路结构示意图。
图7为预设电路单元为时钟门控器的时钟网络电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
在下面的描述中，给出具体细节以提供对实施例的透彻理解。然而，本领域的普通技术人员将理解，可以在没有这些具体细节的情况下实施实施例。例如，电路可以在框图中显示，以便不在不必要的细节中使实施例模糊。在其他情况下，为了不混淆实施例，可以不详细显示公知的电路、结构和技术。
一种时钟网络电路，包括数据选择器、预设电路单元和输出缓冲器。其中，所述数据选择器有且只有一个，其第一输入端用于接收测试时钟信号，第二输入端用于接收功能时钟信号，控制信号端用于接收选择信号，输出端则根据所述选择信号的选择结果相应输出测试时钟信号或者功能时钟信号至预设电路单元。所述数据选择器的所述第一输入端、第二输入端和控制信号端都作为所述时钟网络电路的输入端。所述预设电路单元的输入端与所述数据选择器的输出端连接，所述预设电路单元的输出端则连接输出缓冲器。所述预设电路单元用于根据所述预设电路的预设功能对所述数据选择器输出的信号进行处理后，通过所述预设电路单元的输出端输出处理后的信号。所述预设电路单元的预设功能可以根据具体的设计需求进行相应设置，可以设置为缓冲功能或者时钟门控功能等。所述输出缓冲器的输入端连接至所述预设电路单元的输出端，其输出端则作为所述时钟网络电路的输出端。所述输出缓冲器用于对所述预设电路单元输出的信号进行延时输出。通过手动或TCL脚本等其它方式，将所述缓冲器设置成驱动能力、负载和延时等参数与数据选择器都差不多，以保证信号的稳定性。所述时钟网络电路，通过设置一个数据选择器，使得测试时钟信号和功能时钟信号在经过该数据选择器的选择之后，经过相同的由预设电路单元和输出缓冲器组成的路径进行最终输出，在测试时钟信号的时钟树综合中不需改动，电路更加简单合理且易于实现。此外，测试时钟信号的路径上减少了一个数据选择器和测试时钟综合带来的开销。
作为其中一种实施方式，如图5所示，所述预设电路单元为缓冲单元81，这是针对图1中所示的预设电路单元1为缓冲器的情况而设计的。所述缓冲单元10串连在所述数据选择器10与所述输出缓冲器20之间，其输入端连接所述数据选择器10的输出端，其输出端则连接所述输出缓冲器20的输入端。所述缓冲单元81用于对所述数据选择器选择输出的信号进行延时输出。所述缓冲单元81可以直接采用缓冲器。
作为其中一种实施方式，如图6所示，所述预设电路单元为一个反相单元82，这是针对图1中所示的预设电路单元1为反相器的情况而设计的。则，所述时钟网络电路还包括一反相器30。其中，所述反相器30设置在所述数据选择器10的第一输入端，用于对所述测试时钟信号scan_clk进行反相后输入所述数据选择器10。所述反相单元82串连在所述数据选择器10与所述输出缓冲器20之间，其输入端连接所述数据选择器10的输出端，其输出端则连接所述输出缓冲器20的输入端。所述反相单元82用于对所述数据选择器10选择输出的信号进行反相后输出。所述反相单元82直接采用反相器。
作为其中一种实施方式，如图7所示，所述预设电路单元为时钟门控单元40，这是针对图1中所示的预设电路单元1为时钟门控器的情况而设计的。则：所述时钟门控单元40串连在所述数据选择器10与所述输出缓冲器20之间，其信号输入端连接至所述数据选择器的输出端，输出端则连接至所述输出缓冲器的输入端。所述时钟门控单元40的测试使能端TE用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号。所述时钟门控单元40的功能使能端Enable用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
作为其中一种实施方式，所述预设电路单元为时钟门控单元和一或门。则：所述时钟门控单元串连在所述数据选择器与所述输出缓冲器之间，其信号输入端连接至所述数据选择器的输出端，输出端则连接至所述输出缓冲器的输入端。所述时钟门控单元的测试使能端悬空或者固定连接至低电平信号输出端。所述时钟门控单元的功能使能端连接至所述或门的输出端。所述或门的一个输入端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号。所述或门的另一个输入端则用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
作为其中一种实施方式，所述预设电路单元为时钟门控单元和偶数个反相单元。则：偶数个所述反相单元串连连接，形成反相单元连接串，即第一个反相单元的输出端连接第二个反相单元的输入端，第二个反相单元的输出端则连接第三个反相单元的输入端，以此类推，最终，所形成的反相单元连接串只有一个输入端和一个输出端，这一个输入端就是第一个反相单元的输入端，这个一个输出端就是最后一个反相单元的输出端。所述反相单元连接串的输入端连接至所述时钟门控单元的输出端，所述反相单元连接串的输出端则连接至所述输出缓冲器的输入端。所述时钟门控单元的信号输入端连接至所述数据选择器的输出端。所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号。所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
作为其中一种实施方式，所述预设电路单元为时钟门控单元和奇数个反相单元。则所述时钟网络电路还包括一反相器。其中，奇数个所述反相单元串连连接，形成反相单元连接串。所述反相单元连接串的输入端连接至所述时钟门控单元的输出端，所述反相单元连接串的输出端则连接至所述输出缓冲器的输入端。所述时钟门控单元的信号输入端连接至所述数据选择器的输出端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号。所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。所述反相器设置在所述数据选择器的第一输入端，用于对所述测试时钟信号进行反相后输入所述数据选择器。
最后应说明的是：本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可，各实施例之间的技术方案是可以相互结合的。以上各实施例仅用于说明本发明的技术方案，而非对其限制，尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种时钟网络电路，其特征在于，包括：
数据选择器，有且只有一个，其第一输入端用于接收测试时钟信号，第二输入端用于接收功能时钟信号，控制信号端用于接收选择信号，输出端则根据所述选择信号的选择结果相应输出测试时钟信号或者功能时钟信号至预设电路单元，其中，所述第一输入端、第二输入端和控制信号端都作为所述时钟网络电路的输入端；
所述预设电路单元的输入端与所述数据选择器的输出端连接，所述预设电路单元的输出端则连接输出缓冲器，所述预设电路单元用于根据所述预设电路的预设功能对所述数据选择器输出的信号进行处理后，通过所述预设电路单元的输出端输出处理后的信号；
所述输出缓冲器，其输入端连接至所述预设电路单元的输出端，其输出端则作为所述时钟网络电路的输出端，所述输出缓冲器用于对所述预设电路单元输出的信号进行延时输出。
2.根据权利要求1所述的电路，其特征在于，所述预设电路单元为缓冲单元，则：
所述缓冲单元串连在所述数据选择器与所述输出缓冲器之间，其输入端连接所述数据选择器的输出端，其输出端则连接所述输出缓冲器的输入端，所述缓冲单元用于对所述数据选择器选择输出的信号进行延时输出。
3.根据权利要求1所述的电路，其特征在于，所述预设电路单元为一个反相单元，则，所述时钟网络电路还包括一反相器，其中：
所述反相器设置在所述数据选择器的第一输入端，用于对所述测试时钟信号进行反相后输入所述数据选择器；
所述反相单元串连在所述数据选择器与所述输出缓冲器之间，其输入端连接所述数据选择器的输出端，其输出端则连接所述输出缓冲器的输入端，所述反相单元用于对所述数据选择器选择输出的信号进行反相后输出。
4.根据权利要求1所述的电路，其特征在于，所述预设电路单元为时钟门控单元，则：
所述时钟门控单元串连在所述数据选择器与所述输出缓冲器之间，其信号输入端连接至所述数据选择器的输出端，输出端则连接至所述输出缓冲器的输入端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
5.根据权利要求1所述的电路，其特征在于，所述预设电路单元为时钟门控单元和一或门，则：
所述时钟门控单元串连在所述数据选择器与所述输出缓冲器之间，其信号输入端连接至所述数据选择器的输出端，输出端则连接至所述输出缓冲器的输入端；所述时钟门控单元的测试使能端悬空或者固定连接至低电平信号输出端；所述时钟门控单元的功能使能端连接至所述或门的输出端；所述或门的一个输入端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述或门的另一个输入端则用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
6.根据权利要求1所述的电路，其特征在于，所述预设电路单元为时钟门控单元和偶数个反相单元，则：
偶数个所述反相单元串连连接，形成反相单元连接串；所述反相单元连接串的输入端连接至所述时钟门控单元的输出端，所述反相单元连接串的输出端则连接至所述输出缓冲器的输入端；
所述时钟门控单元的信号输入端连接至所述数据选择器的输出端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号。
7.根据权利要求1所述的电路，其特征在于，所述预设电路单元为时钟门控单元和奇数个反相单元，则所述时钟网络电路还包括一反相器，其中：
奇数个所述反相单元串连连接，形成反相单元连接串；所述反相单元连接串的输入端连接至所述时钟门控单元的输出端，所述反相单元连接串的输出端则连接至所述输出缓冲器的输入端；
所述时钟门控单元的信号输入端连接至所述数据选择器的输出端；所述时钟门控单元的测试使能端用于连接至外部的测试模式信号输出端或者测试使能信号输出端，并接收外部产生的测试模式信号或者测试使能信号；所述时钟门控单元的功能使能端用于连接至外部的功能使能信号输出端，并接收外部产生的功能使能信号；
所述反相器设置在所述数据选择器的第一输入端，用于对所述测试时钟信号进行反相后输入所述数据选择器。
CN201810774563.4A 2018-07-16 2018-07-16 一种时钟网络电路 Withdrawn CN108647480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810774563.4A CN108647480A (zh) 2018-07-16 2018-07-16 一种时钟网络电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810774563.4A CN108647480A (zh) 2018-07-16 2018-07-16 一种时钟网络电路

Publications (1)

Publication Number Publication Date
CN108647480A true CN108647480A (zh) 2018-10-12

Family

ID=63751702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810774563.4A Withdrawn CN108647480A (zh) 2018-07-16 2018-07-16 一种时钟网络电路

Country Status (1)

Country Link
CN (1) CN108647480A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242885A (zh) * 2014-09-11 2014-12-24 福州瑞芯微电子有限公司 复位电路及电路复位方法
CN105807206A (zh) * 2016-03-11 2016-07-27 福州瑞芯微电子股份有限公司 一种芯片测试时钟电路及其测试方法
CN106992770A (zh) * 2016-01-21 2017-07-28 华为技术有限公司 时钟电路及其传输时钟信号的方法
CN208335188U (zh) * 2018-07-16 2019-01-04 珠海市一微半导体有限公司 时钟网络电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242885A (zh) * 2014-09-11 2014-12-24 福州瑞芯微电子有限公司 复位电路及电路复位方法
CN106992770A (zh) * 2016-01-21 2017-07-28 华为技术有限公司 时钟电路及其传输时钟信号的方法
CN105807206A (zh) * 2016-03-11 2016-07-27 福州瑞芯微电子股份有限公司 一种芯片测试时钟电路及其测试方法
CN208335188U (zh) * 2018-07-16 2019-01-04 珠海市一微半导体有限公司 时钟网络电路

Similar Documents

Publication Publication Date Title
CN103576082B (zh) 低功率扫描触发器单元
CN102183721B (zh) 多时钟域测试方法及测试电路
US7975197B2 (en) On-chip scan clock generator for ASIC testing
US6114892A (en) Low power scan test cell and method for making the same
US5999030A (en) Flip-flop circuit
US7941720B2 (en) Scan test circuit and scan test control method
CN102043123B (zh) 一种扫描链测试电路
CN107517046A (zh) 一种多时钟选择切换电路、时钟切换芯片及方法
CN102841308A (zh) 半导体集成电路
CN108365750A (zh) 具有抗振铃模块电路的Buck型DC/DC转换器电路
CN208335188U (zh) 时钟网络电路
US6693460B2 (en) Scan flip-flop and semiconductor integrated circuit device
US6147532A (en) PLL circuit capable of preventing malfunction of FF circuits connected thereto and semiconductor integrated circuit including the PLL circuit
CN201867469U (zh) 一种扫描链测试电路
CN108647480A (zh) 一种时钟网络电路
CN115469214B (zh) 一种基于扫描链分段控制的低功耗扫描测试电路
EP4206704A1 (en) Clock shaper circuit for transition fault testing
US20040088621A1 (en) Built-in self-test circuit
US11262403B2 (en) Semiconductor device
US20020060594A1 (en) Method and apparatus for a high frequency, low power clock distribution within a vlsi chip
CN100479327C (zh) 一种时钟产生电路
CN110098821A (zh) 触发器电路及集成电路
CN110098829A (zh) 锁存器电路及集成电路
JP2000275304A (ja) 論理集積回路およびそれを用いた半導体装置
CN106548803A (zh) 一种norflash的读取控制电路和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong

Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd.

Address before: 519000 room 105-514, No. 6, Baohua Road, Hengqin new area, Zhuhai, Guangdong

Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181012