CN102611667B - 随机接入检测fft/ifft处理方法及装置 - Google Patents
随机接入检测fft/ifft处理方法及装置 Download PDFInfo
- Publication number
- CN102611667B CN102611667B CN201110026877.4A CN201110026877A CN102611667B CN 102611667 B CN102611667 B CN 102611667B CN 201110026877 A CN201110026877 A CN 201110026877A CN 102611667 B CN102611667 B CN 102611667B
- Authority
- CN
- China
- Prior art keywords
- data
- butterfly computing
- data signal
- fft
- ifft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Complex Calculations (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明涉及一种随机接入检测FFT/IFFT处理方法及装置，其方法包括：接收输入数据信号；根据输入数据信号的类型在突发模式与流水模式之间进行切换，完成输入数据信号的FFT处理或IFFT处理。本发明针对LTE系统中，随机接入处理过程中接入中FFT操作量小，IFFT操作量大的特点，采用一套装置在FFT操作时用突发处理的方式实现两个序列的并行处理，对序列进行块浮点操作；在之后处理大量IFFT序列时，采用高吞吐量固定移位的流水IFFT处理方法串行处理一路数据，最大程度的用一套电路资源提升了处理精度，平衡了FFT和IFFT运算之间处理流量的不对称性，节省了随机接入检测时的资源开销。
Description
技术领域
本发明涉及通信领域，尤其涉及一种随机接入检测FFT/IFFT处理方法及装置。
背景技术
在LTE(LongTermEvolution，长期演进)系统中，随机接入功能需要完成接收天线随机接入序列同本地根序列进行循环卷积相关的过程。由于时域循环卷积较为复杂，根据其性质可以通过FFT(FastFourierTransform，快速傅立叶变换)将卷积序列变换为频域序列，将接收的随机接入序列的FFT变换值同本地根序列进行相乘运算，然后将相乘后的序列进行IFFT(InverseFastFourierTransform，快速傅立叶逆变换)，从而得到时域卷积相关序列。
对于FFT来说，通过采用蝶形运算分解的方法来完成，例如对于一个16点基4频率抽取的蝶形分解的FFT，一个16点长度的FFT运算过程被分解成了2级蝶形运算，每级蝶形运算包含4次的基4蝶形运算过程。
如果采用基R的蝶形运算单元，则对于一个长度为N的序列进行FFT变换，一共有logR(N)级蝶形运算，每一级蝶形运算需要进行N/R次基R的蝶形运算。
当要进行IFFT操作时，所有的过程都和FFT类似，只是旋转因子变成了相反数。
现有的FFT硬件实现方法有突发模式与流水模式两种。
对于突发模式的FFT实现，整个FFT装置只有一个蝶形运算单元和存储单元，通过复用的方式完成一次FFT所需的所有蝶形运算操作。该方法存在如下缺点：
每一次数据输入后下一组数据必须等到第一组数据的FFT变换完全完成后，才能够输入，因此输入的数据包不连续。例如当处理长度为2048点的FFT时，蝶形运算单元为基2，则需要完成11级的蝶形运算，每一级要进行1024次蝶形运算操作，这样两组数据包之间的间隔至少为11264个时钟周期。数据吞吐量极低，同时处理延时也为11264个时钟周期，数量级在(N/R)logR(N)。
对于流水模式的FFT实现，整个装置具有logR(N)个基R蝶形运算单元，每个运算单元具有自己独立的数据存储单元，并且每一级基运算单元对应的数据存储单元大小都是上一级的一半。该方法存在如下缺点：
该种实现占用较多资源，多个蝶形运算单元共存，同时由于未等到第m级蝶形运算的数据完全输出，第m+1级蝶形运算就会启动，因此无法针对某一级蝶形运算进行块浮点操作，只能根据经验将每一级因为蝶形运算操作带来的数据位宽扩展最大值进行一个预估，将其设置成一个固定的值，然后进行固定位数的移位操作。此种做法的精度不高，在数据能量不固定的情况下，性能很差。
而对于LTE系统，FFT装置的主要功能就是将小区天线接收序列通过FFT变换到时域，然后分别和本地的Np个根序列进行相乘操作，得到Np个频域相乘序列，然后对Np个频域相乘序列进行IFFT变换得到Np个本地相关时域序列。由于一个小区内的本地根序列数目最多可能会有64个，同时由于随机接入序列格式2和3为时域重复序列的方式，因此导致每一次随机接入检测时，每一根天线需要完成的IFFT变换次数多达128次，即Np＝128。因此，必须采用流水模式进行IFFT才能有效降低随机接入的处理延时。但是由于FFT装置实现的特点，导致无法在处理过程中进行块浮点的移位检测。因此只能每一级采用固定的移位，精度较差。而在进行FFT变换时，完成一次随机接入检测时，每根天线需要完成的FFT变换次数最多仅为2次(对应于随机接入格式2和3)，但是由于其进行变换的序列为天线接收序列，往往数据具有随机性，因此对于数据处理的精度需求较高。
因此，现有的FFT装置进行FFT与IFFT处理时，为了满足两种变换处理要求，不能并行处理FFT与IFFT运算，而只能采用单独的装置分别进行FFT或IFFT运算，对资源开销较大。
发明内容
本发明的主要目的在于提供一种随机接入检测FFT/IFFT处理方法及装置，旨在节省随机接入检测时的资源开销。
为了达到上述目的，本发明提出一种随机接入检测快速傅立叶变换/快速傅立叶逆变换FFT/IFFT处理方法，包括：
接收输入数据信号；
根据所述输入数据信号的类型在突发模式与流水模式之间进行切换，完成所述输入数据信号的FFT处理或IFFT处理。
优选地，所述根据输入数据信号的类型在突发模式与流水模式之间进行切换，完成所述输入数据信号的FFT处理或IFFT处理的步骤包括：
当所述输入数据信号需要进行FFT处理时，通过所述突发模式对所述输入数据信号以块浮点的数据移位调整方式进行FFT处理；或者
当所述输入数据信号需要进行IFFT处理时，通过所述流水模式对所述输入数据信号以固定的数据移位调整方式进行IFFT处理。
优选地，所述通过突发模式对所述输入数据信号以块浮点的数据移位调整方式进行FFT处理的步骤包括：
通过接口选择器对所述输入数据信号分两路进行并行缓存，每一路数据具有一个缓存，处理过程中每一路数据信号的每一级蝶形运算操作的结果均使用该缓存；
通过数据选择器对两路缓存数据分别进行蝶形运算，每一路缓存数据具有一个蝶形运算子单元，处理过程中的每一路数据信号的每一级蝶形运算操作均使用该蝶形运算子单元；
对蝶形运算后的数据进行移位检测并输出。
优选地，所述通过流水模式对所述输入数据信号以固定的数据移位调整方式进行IFFT处理的步骤包括：
通过所述接口选择器对所述输入数据信号共一路进行缓存，缓存的数量与所需蝶形运算的级数相同，每一级蝶形运算操作的结果均具有独立的缓存进行数据存储；
通过所述数据选择器选择相应的蝶形运算子单元为该一路数据的每一级缓存数据分别进行蝶形运算，每一级蝶形运算操作均具有独立的蝶形运算子单元来完成蝶形运算；
通过所述数据选择器，将每一级蝶形运算操作得到的缓存数据写入到对应的缓存当中，当缓存结束后再读出数据，送入下一级蝶形运算子单元进行下一级蝶形运算操作；
对蝶形运算结束后的数据进行移位检测并输出。
本发明还提出一种随机接入检测FFT/IFFT处理装置，包括：
数据接收模块，用于接收输入数据信号；
数据处理模块，用于根据所述输入数据信号的类型在突发模式与流水模式之间进行切换，完成所述输入数据信号的FFT处理或IFFT处理。
优选地，所述数据处理模块还用于当所述输入数据信号需要进行FFT处理时，通过所述突发模式对所述输入数据信号以块浮点的数据移位调整方式进行FFT处理；或者
当所述输入数据信号需要进行IFFT处理时，通过所述流水模式对所述输入数据信号以固定的数据移位调整方式进行IFFT处理。
优选地，所述数据处理模块包括：
数据缓存单元，用于在FFT处理时，通过接口选择器对所述输入数据信号提供一路缓存，每一路数据具有一个缓存，处理过程中每一路数据信号的每一级蝶形运算操作的结果均使用该缓存；
位倒序缓存单元，用于在FFT处理时，作为另外一路独立的数据缓存空间为所述输入数据信号提供另一路缓存；
蝶形运算单元，用于在FFT处理时提供两个独立的蝶形运算子单元，通过数据选择器对两路缓存数据分别进行蝶形运算，每一路缓存数据具有一个蝶形运算子单元，处理过程中的每一路数据信号的每一级蝶形运算操作均使用该蝶形运算子单元；
检测输出单元，用于对蝶形运算后的数据进行移位检测并输出。
优选地，所述数据缓存单元，还用于在IFFT处理时，通过所述接口选择器对所述输入数据信号共一路进行缓存，包含多个独立的缓存，缓存的数量与所需蝶形运算的级数相同，每一级蝶形运算操作的结果均具有独立的缓存进行数据存储；
所述蝶形运算单元，还用于在IFFT处理时提供多个独立的蝶形运算子单元，通过所述数据选择器选择相应的蝶形运算子单元为该一路数据的每一级缓存数据分别进行蝶形运算，每一级蝶形运算操作均具有独立的蝶形运算子单元来完成蝶形运算；以及通过所述数据选择器，将每一级蝶形运算操作得到的缓存数据写入到对应的缓存当中，当缓存结束后再读出数据，送入下一级蝶形运算子单元进行下一级蝶形运算操作；
所述检测输出单元，还用于对蝶形运算结束后的数据进行移位检测并输出。
优选地，所述数据缓存单元由3个深度为512的存储器、以及9个深度分别为256、128、64、...、4、2、1的存储器构成；在流水模式下，两个独立的512深度的数据存储器通过所述接口选择器合并为一个深度为1024的数据存储单元。
优选地，所述位倒序缓存单元，还用于在IFFT处理时，将蝶形运算单元逆序输出的数据转换为自然序。
本发明提出的一种随机接入检测FFT/IFFT处理方法及装置，针对LTE系统中，随机接入处理过程中接入中FFT操作量小，IFFT操作量大的特点，采用一套装置在FFT操作时用突发处理的方式实现两个序列的并行处理，对序列进行块浮点操作；在之后处理大量IFFT序列时，采用高吞吐量固定移位的流水IFFT处理方法串行处理一路数据，最大程度的用一套电路资源提升了处理精度，平衡了FFT和IFFT运算之间处理流量的不对称性，从而节省了随机接入检测时的资源开销。
附图说明
图1是本发明随机接入检测FFT/IFFT处理方法一实施例流程示意图；
图2是本发明随机接入检测FFT/IFFT处理方法一实施例中通过突发模式对输入数据信号以块浮点的数据移位调整方式进行FFT处理的流程示意图；
图3是本发明随机接入检测FFT/IFFT处理方法一实施例中通过流水模式对输入数据信号以固定的数据移位调整方式进行IFFT处理的流程示意图；
图4是本发明随机接入检测FFT/IFFT处理装置一实施例结构示意图；
图5是本发明随机接入检测FFT/IFFT处理装置一实施例中数据处理模块的结构示意图；
图6是本发明随机接入检测FFT/IFFT处理装置一实施例内部结构示意图。
为了使本发明的技术方案更加清楚、明了，下面将结合附图作进一步详述。
具体实施方式
本发明实施例解决方案主要是采用一套装置在FFT操作时用突发处理的方式实现两个序列的并行处理，对序列进行块浮点操作；在之后处理大量IFFT序列时，采用高吞吐量固定移位的流水IFFT处理方法串行处理一路数据，最大程度的用一套电路资源提升处理精度，以节省资源开销。
本发明主要涉及LTE系统中随机接入序列的检测过程，为LTE系统提供相对现有FFT装置更为优化的FFT/IFFT装置，同时本发明装置也可以适用于需要利用正交序列相关进行检测的通信系统。
在突发模式中，11级基运算时间上互相错开，每一级基运算完全做完之后再开始下一级的基运算操作，使块浮点的实现成为可能。也就是说，在进行第m级基运算的时候，对该级输出的所有数据进行位宽扩展的统计，当第m级基运算输出完毕后，即可以知道该级运算输出数据位宽扩展的最大值y，此时在进行第m+1级基运算之前，将所有的输入数据都右移y位，相当于缩小2y倍。
在流水模式中，不需要等待第m级基运算数据完全输出完毕，数据即可进入下一级基运算，开始新的蝶形运算操作。因此两组输入数据包之间可以完全连续，其间隔可以为0，使得数据吞吐量达到最高，同时处理延时的数量级也仅为N。
结合突发模式与流水模式的特点，本发明设计一种同时适合FFT与IFFT处理的FFT/IFFT装置，并提供一种通过该FFT/IFFT装置实现随机接入序列检测的方法。
如图1所示，本发明一实施例提出一种随机接入检测FFT/IFFT处理方法，包括：
步骤S101，接收输入数据信号；
本实施例FFT/IFFT处理装置作为一套处理装置，根据需要可以进行FFT处理，也可以进行IFFT处理，因此，FFT/IFFT处理装置接收的输入数据信号根据处理模式不同而不同，当进行FFT处理时，输入数据信号为随机接入时域序列，当进行IFFT处理时，输入数据信号为经过FFT处理的频域序列。
步骤S102，根据输入数据信号的类型在突发模式与流水模式之间进行切换，完成输入数据信号的FFT处理或IFFT处理。
在本实施例中，当输入数据信号需要进行FFT处理时，通过突发模式对输入数据信号以块浮点的数据移位调整方式进行FFT处理；或者当输入数据信号需要进行IFFT处理时，通过流水模式对输入数据信号以固定的数据移位调整方式进行IFFT处理。
具体地，考虑到随机接入处理过程中FFT操作量小，IFFT操作量大的特点，采用一套装置在FFT操作时，采用突发模式实现两个序列的并行处理，对序列进行块浮点操作；在之后处理大量IFFT序列时，采用高吞吐量固定移位的流水IFFT处理方法串行处理一路数据，最大程度的用一套电路资源提升了处理精度，平衡了FFT和IFFT运算之间处理流量的不对称性。
本实施例所使用的FFT/IFFT处理装置能够完成2048点以及512点可配置的FFT和IFFT变换功能，并且能够以突发模式完成2路并行的FFT数据处理或者以流水模式完成1路流水的IFFT数据处理。在突发模式下，采用块浮点的数据移位调整方式，在流水模式下采用固定的数据移位调整方式。因此在整个LTE随机接入检测处理过程当中，首先利用该装置的突发数据处理功能完成少量的接入序列FFT变换，再利用该装置的流水数据处理功能完成大量本地序列同接收序列频域相乘后的IFFT变换，从而达到数据处理精度、处理延时和资源同随机接入检测特点的最佳结合。
如图2所示，通过突发模式对输入数据信号以块浮点的数据移位调整方式进行FFT处理的步骤包括：
步骤S1021，通过接口选择器对所述输入数据信号分两路进行并行缓存，每一路数据具有一个缓存，处理过程中每一路数据信号的每一级蝶形运算操作的结果均使用该缓存；
步骤S1022，通过数据选择器对两路缓存数据分别进行蝶形运算，每一路缓存数据具有一个蝶形运算子单元，处理过程中的每一路数据信号的每一级蝶形运算操作均使用该蝶形运算子单元；
步骤S1023，对蝶形运算后的数据进行移位检测并输出。
如图3所示，通过流水模式对输入数据信号以固定的数据移位调整方式进行IFFT处理的步骤包括：
步骤S1024，通过接口选择器对所述输入数据信号共一路进行缓存，缓存的数量与所需蝶形运算的级数相同，每一级蝶形运算操作的结果均具有独立的缓存进行数据存储；
步骤S1025，通过数据选择器选择相应的蝶形运算子单元为该一路数据的每一级缓存数据分别进行蝶形运算，每一级蝶形运算操作均具有独立的蝶形运算子单元来完成蝶形运算；
步骤S1026，通过数据选择器，将每一级蝶形运算操作得到的缓存数据写入到对应的缓存当中，当缓存结束后再读出数据，送入下一级蝶形运算子单元进行下一级蝶形运算操作；
S1027，对蝶形运算结束后的数据进行移位检测并输出。
如图4所示，本发明一实施例提出一种随机接入检测FFT/IFFT处理装置，包括：数据接收模块401以及数据处理模块402，其中：
数据接收模块401，用于接收输入数据信号；
数据处理模块402，用于根据输入数据信号的类型在突发模式与流水模式之间进行切换，完成输入数据信号的FFT处理或IFFT处理。
本实施例FFT/IFFT处理装置作为一套处理装置，根据需要可以进行FFT处理，也可以进行IFFT处理，因此，FFT/IFFT处理装置数据接收模块401接收的输入数据信号根据处理模式不同而不同，当进行FFT处理时，输入数据信号为随机接入时域序列，当进行IFFT处理时，输入数据信号为经过FFT处理的频域序列。
在本实施例中，当输入数据信号需要进行FFT处理时，FFT/IFFT处理装置中数据处理模块402通过突发模式对输入数据信号以块浮点的数据移位调整方式进行FFT处理；或者当输入数据信号需要进行IFFT处理时，通过流水模式对输入数据信号以固定的数据移位调整方式进行IFFT处理。
具体地，考虑到随机接入处理过程中FFT操作量小，IFFT操作量大的特点，采用一套装置在FFT操作时，采用突发模式实现两个序列的并行处理，对序列进行块浮点操作；在之后处理大量IFFT序列时，采用高吞吐量固定移位的流水IFFT处理方法串行处理一路数据，最大程度的用一套电路资源提升了处理精度，平衡了FFT和IFFT运算之间处理流量的不对称性。
如图5所示，数据处理模块402包括：数据缓存单元4021、蝶形运算单元4022、检测输出单元4023以及位倒序缓存单元4024；其中：
数据缓存单元4021，用于在FFT处理时，通过接口选择器对输入数据信号提供一路缓存，每一路数据具有一个缓存，处理过程中每一路数据信号的每一级蝶形运算操作的结果均使用该缓存；
在FFT处理时，数据缓存单元4021通过接口选择器对输入数据信号提供一路数据缓存，包含一个独立的数据缓存空间，为一路数据提供缓存空间。
位倒序缓存单元4024，用于在FFT处理时，作为另外一路独立的数据缓存空间为输入数据信号提供另一路缓存；
蝶形运算单元4022，用于在FFT处理时提供两个独立的蝶形运算子单元，通过数据选择器对两路缓存数据分别进行蝶形运算，每一路缓存数据具有一个蝶形运算子单元，处理过程中的每一路数据信号的每一级蝶形运算操作均使用该蝶形运算子单元；
检测输出单元4023，用于对蝶形运算后的数据进行移位检测并输出。
进一步的，数据缓存单元4021，还用于在IFFT处理时，通过接口选择器对输入数据信号共一路进行缓存，包含多个独立的缓存，缓存的数量与所需蝶形运算的级数相同，每一级蝶形运算操作的结果均具有独立的缓存进行数据存储；
在IFFT处理时，数据缓存单元4021提供一路数据缓存，包含多个独立的数据缓存空间，为一路数据的每一级蝶形运算提供独立的缓存空间。
蝶形运算单元4022，还用于在IFFT处理时提供多个独立的蝶形运算子单元，通过数据选择器选择相应的蝶形运算子单元为该一路数据的每一级缓存数据分别进行蝶形运算，每一级蝶形运算操作均具有独立的蝶形运算子单元来完成蝶形运算；以及通过数据选择器，将每一级蝶形运算操作得到的缓存数据写入到对应的缓存当中，当缓存结束后再读出数据，送入下一级蝶形运算子单元进行下一级蝶形运算操作；
检测输出单元4023，还用于对蝶形运算结束后的数据进行移位检测并输出。
数据缓存单元4021由3个深度为512的存储器、以及9个深度分别为256、128、64、...、4、2、1的存储器构成；在流水模式下，两个独立的512深度的数据存储器通过接口选择器合并为一个深度为1024的数据存储单元。
进一步的，位倒序缓存单元4024还用于将蝶形运算单元4022逆序输出的数据转换为自然序。
如图6所示，在实际应用中，本实施例FFT/IFFT处理装置内数据接收模块401、数据处理模块402中各单元均在控制模块403的控制作用下完成各自的功能。
数据缓存单元4021同数据接收模块401以及检测输出单元4023之间各有11对共22条数据线交互，如图6中所示data_port_0a、data_port_0b、...、data_port_10a、data_port_10b；位倒序缓存单元4024同数据接收模块401以及检测输出单元4023之间各有2对共4条数据线交互，如图6中所示data_port_11a、data_port_11b、data_port_12a、data_port_12b；数据接收模块401以及检测输出单元4023与蝶形运算单元4022之间各有11对数据线交互，如图6中所示btf_port_0a、btf_port0b、...、btf_port_10a、...btf_port_10b。
当本装置进行流水模式的IFFT变换时，数据缓存单元4021对蝶形运算单元4022的每一级蝶形运算子单元的中间数据进行存储，利用位倒序缓存单元4024将最终逆序输出的结果转换为自然序，此时，数据缓存单元4021的11对数据线对应蝶形运算单元4022提供的11级基2蝶形运算子单元，此时每一级蝶形运算子单元完成输出的固定移位功能。
当本装置进行突发模式的FFT变换时，数据缓存单元4021和位倒序缓存单元4024各完成一路FFT变换数据的存储，此时蝶形运算单元4022提供两个基4基2混合蝶形运算装置。此时数据接收模块401完成数据的移位检测，通过控制模块403将移位信号输送给检测输出单元4023，由检测输出单元4023在进行下一级基运算时对数据缓存单元4021输出的序列进行移位处理，以实现块浮点的功能。
整个FFT/IFFT装置由控制模块403提供相应的控制信息，包括其它模块内部的逻辑数据通路选择信号、存储器的控制信号(地址、使能)等。
在本实施例中，数据缓存单元4021由3个深度为512的存储器、以及9个深度分别为256、128、64、...、4、2、1的存储器构成。
当整个FFT/IFFT装置处于流水模式时，数据缓存单元4021中两个深度为512的存储器通过接口选择器合并成为一个深度为1024的存储单元。则一共有11个存储单元，对应于11级基2蝶形运算。此时每一级所处理的序列长度N分别为2048、1024、512、...、4、2，当N个数据串行的输入每一级存储单元时，数据缓存单元4021处于两个状态轮流：
状态A：数据缓存单元4021将接口a的N/2个数据写入；
状态B：数据缓存单元4021将接口b的N/2个数据写入。
通过数据缓存单元4021将原本串行输入的N个数据分成两个N/2的序列并行的输入到蝶形运算单元4022中，同时缓存蝶形运算单元4022的一个输出接口的数据。
当整个FFT/IFFT装置处于突发模式时，数据缓存单元4021中三个深度为512的存储器作为3个独立的存储单元，同时剩下的存储器通过数据接收模块401以及检测输出单元4023的数据选择器实现另外一个512存储单元的功能，用来存储实现2048点FFT运算所需要存储的基4蝶形运算的4路数据。
在本实施例中，位倒序缓存单元4024由4个独立的深度为512的存储器构成。
当整个FFT/IFFT装置处于流水处理模式时，上述4个存储器通过数据接收模块401以及检测输出单元4023中的数据选择器形成成一个大的2048深度的存储器，从而实现整个2048序列的缓存和倒序输出的功能。
当整个FFT/IFFT装置处于突发模式时，4个存储器实现2048点FFT运算所需要的基4蝶形运算4路数据的存储功能。
蝶形运算单元4022由流水突发基2基4混合单元，以及五级到十一级基2蝶形运算子单元组成。
在流水模式下，流水突发基2基4混合单元为4个基2蝶形运算子单元；在突发处理模式下，流水突发基2基4混合单元为两个基4蝶形运算子单元。
其中，五级到十一级基2蝶形运算子单元结构相同，只是内部旋转因子存储的ROM深度不同。
对于检测输出单元4023，当装置处于流水模式时，数据缓存单元4021的数据输出口data_port_0a、data_port_0b、...、data_port_10a、data_port_10b对应的蝶形运算单元4022的接口btf_port_0a、btf_port_0b、...、btf_port_10a、btf_port_10b。而位倒序缓存单元4024的数据输出口data_port_11a、data_port_11b、data_port_12a、data_port_12b通过数据选择器将完成运算后的数据从检测输出单元4023的fft_xk_a口输出。
当装置处于突发模式时，数据缓存单元4021的数据输出口data_port_0a、data_port_1a、data_port_2a、data_port_3a通过块浮点检测和4个输入的桶形移位单元(图中未示出)同对应的蝶形运算单元4022的接口btf_port_0a、btf_port_0b、btf_port_1a、btf_port_1b连接；位倒序存单元4024的数据输出口data_port_11a、data_port_11b、data_port_12a、data_port_12b通过块浮点检测和4输入的桶形移位单元(图中未示出)同对应的蝶形运算单元4022的接口btf_port_2a、btf_port_2b、btf_port_3a、btf_port_3b连接。同时上述数据输出口还需要分别连接到检测输出单元4023的fft_xk_a和fft_xk_b，作为两路并行FFT变换的输出。
对于数据接收模块401，当装置处于流水模式时，数据缓存单元4021的每一级输入a口同上一级的蝶形运算子单元输入a口相连，而数据缓存单元4021的第一级输入a口同检测输出单元4023的fft_xn_a相连；数据缓存单元4021的每一个输入b口均同同级的蝶形运算子单元的输入b口相连。位倒序缓存单元4024输入口同蝶形运算单元4022的最后一级输入a、b口相连。当装置处于突发模式时，蝶形运算单元4022输出口的前4级共8个接口分别和两个块浮点检测单元及4个输入的桶形移位单元(图中未示出)相连接。最后的输入按照与检测输出单元4023反向的连接到数据缓存单元4021。本实施例装置实现了流水和突发两种模式的快速傅立叶变换，适用于随机接入检测的处理，可以使FFT和IFFT变换可配置，采用一套电路资源满足随机接入中两种不同的傅立叶变换需求，为随机接入的FFT处理提供了块浮点操作的可能性，加强检测性能。
当需要实现突发FFT功能时，通过接口选择器使得数据缓存单元4021中两个深度为512的存储器为两个独立的512深度的数据存储单元。数据缓存单元4021的8个输入和8个输出口对应于4路基2蝶形子单元的输入和输出。
通过控制数据选择器，流水缓存模块的数据输出口data_port_0a、data_port_1a、data_port_2a、data_port_3a通过块浮点检测和4输入的桶形移位单元(图中未示出)同对应的蝶形运算单元4022接口btf_port_0a、btf_port_0b、btf_port_1a、btf_port_1b连接；位倒序存单元4024的数据输出口data_port_11a、data_port_11b、data_port_12a、data_port_12b通过块浮点检测和4输入的桶形移位单元(图中未示出)同对应的蝶形运算单元4022接口btf_port_2a、btf_port_2b、btf_port_3a、btf_port_3b连接。同时上述数据输出口还需要分别连接到检测输出单元4023的fft_xk_a和fft_xk_b，作为两路并行FFT变换的输出。
当需要实现流水IFFT功能时，通过接口选择器，使得数据缓存单元4021中两个深度为512的存储器合并成为一个深度为1024的数据存储单元。
通过控制数据选择器，使得数据缓存单元4021的8个输入和8个输出口对应于2路基4蝶形单元的输入和输出。同时通过数据选择器，使得数据缓存单元的数据输出口data_port_0a、data_port_0b、...、data_port_10a、data_port_10b和对应的蝶形运算单元4022的接口btf_port_0a、btf_port_0b、...、btf_port_10a、btf_port_10b连接。而位倒序缓存单元4024的数据输出口data_port_11a、data_port_11b、data_port_12a、data_port_12b通过数据选择器将完成运算后的数据从检测输出单元4023的fft_xk_a口输出。
通过控制数据选择器，数据缓存单元4021的每一级输入a口同上一级的蝶形单元子运算的输入a口相连，而数据缓存单元4021的第一级输入a口同检测输出单元4023的fft_xn_a相连；数据缓存单元4021的每一个输入b口均同同级的蝶形运算单元4022的输入b口相连。位倒序缓存单元4024输入口同蝶形运算单元4022的最后一级输入a、b口相连。
此时，整个FFT/IFFT装置形成两套独立数据通道，可以进行一路数据的流水IFFT变换以及两个序列并行处理的FFT变换，IFFT变换中采用固定移位的调整方式进行数据溢出的控制；FFT变换中采用块浮点的数据移位调整方式进行数据溢出的控制。
本发明实施例随机接入检测FFT/IFFT处理方法及装置能够完成2048点以及512点可配置的FFT和IFFT变换功能，并且能够以突发模式完成2路并行的FFT数据处理或者以流水模式完成1路流水的IFFT数据处理。在突发模式下，采用块浮点的数据移位调整方式，在流水模式下采用固定的数据移位调整方式。因此在整个LTE随机接入检测处理过程当中，首先利用该装置的突发数据处理功能完成少量的接入序列FFT变换，再利用该装置的流水数据处理功能完成大量本地序列同接收序列频域相乘后的IFFT变换，从而达到数据处理精度、处理延时和资源同随机接入检测特点的最佳结合。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种随机接入检测快速傅立叶变换/快速傅立叶逆变换FFT/IFFT处理方法，其特征在于，包括：
接收输入数据信号；
根据所述输入数据信号的类型切换为突发模式，完成所述输入数据信号的FFT处理；或者
根据所述输入数据信号的类型切换为流水模式，完成所述输入数据信号的IFFT处理；
当所述输入数据信号需要进行FFT处理时，通过所述突发模式对所述输入数据信号以块浮点的数据移位调整方式进行FFT处理；或者
当所述输入数据信号需要进行IFFT处理时，通过所述流水模式对所述输入数据信号以固定的数据移位调整方式进行IFFT处理；所述通过突发模式对所述输入数据信号以块浮点的数据移位调整方式进行FFT处理的步骤包括：
通过接口选择器对所述输入数据信号分两路进行并行缓存，每一路数据具有一个缓存，处理过程中每一路数据信号的每一级蝶形运算操作的结果均使用该缓存；
在FFT处理时，作为另外一路独立的数据缓存空间为所述输入数据信号提供另一路缓存；
通过数据选择器对两路缓存数据分别进行蝶形运算，每一路缓存数据具有一个蝶形运算子单元，处理过程中的每一路数据信号的每一级蝶形运算操作均使用该蝶形运算子单元；
对蝶形运算后的数据进行移位检测并输出。
2.根据权利要求1所述的方法，其特征在于，所述通过流水模式对所述输入数据信号以固定的数据移位调整方式进行IFFT处理的步骤包括：
通过所述接口选择器对所述输入数据信号共一路进行缓存，缓存的数量与所需蝶形运算的级数相同，每一级蝶形运算操作的结果均具有独立的缓存进行数据存储；
通过所述数据选择器选择相应的蝶形运算子单元为该一路数据的每一级缓存数据分别进行蝶形运算，每一级蝶形运算操作均具有独立的蝶形运算子单元来完成蝶形运算；
通过所述数据选择器，将每一级蝶形运算操作得到的缓存数据写入到对应的缓存当中，当缓存结束后再读出数据，送入下一级蝶形运算子单元进行下一级蝶形运算操作；
对蝶形运算结束后的数据进行移位检测并输出。
3.一种随机接入检测FFT/IFFT处理装置，其特征在于，包括：
数据接收模块，用于接收输入数据信号；
数据处理模块，用于根据所述输入数据信号的类型切换为突发模式，完成所述输入数据信号的FFT处理；或者
根据所述输入数据信号的类型切换为流水模式，完成所述输入数据信号的IFFT处理；
所述数据处理模块还用于当所述输入数据信号需要进行FFT处理时，通过所述突发模式对所述输入数据信号以块浮点的数据移位调整方式进行FFT处理；或者
当所述输入数据信号需要进行IFFT处理时，通过所述流水模式对所述输入数据信号以固定的数据移位调整方式进行IFFT处理；所述数据处理模块包括：
数据缓存单元，用于在FFT处理时，通过接口选择器对所述输入数据信号提供一路缓存，每一路数据具有一个缓存，处理过程中每一路数据信号的每一级蝶形运算操作的结果均使用该缓存；
位倒序缓存单元，用于在FFT处理时，作为另外一路独立的数据缓存空间为所述输入数据信号提供另一路缓存；
蝶形运算单元，用于在FFT处理时提供两个独立的蝶形运算子单元，通过数据选择器对两路缓存数据分别进行蝶形运算，每一路缓存数据具有一个蝶形运算子单元，处理过程中的每一路数据信号的每一级蝶形运算操作均使用该蝶形运算子单元；
检测输出单元，用于对蝶形运算后的数据进行移位检测并输出。
4.根据权利要求3所述的装置，其特征在于，
所述数据缓存单元，还用于在IFFT处理时，通过所述接口选择器对所述输入数据信号共一路进行缓存，包含多个独立的缓存，缓存的数量与所需蝶形运算的级数相同，每一级蝶形运算操作的结果均具有独立的缓存进行数据存储；
所述蝶形运算单元，还用于在IFFT处理时提供多个独立的蝶形运算子单元，通过所述数据选择器选择相应的蝶形运算子单元为该一路数据的每一级缓存数据分别进行蝶形运算，每一级蝶形运算操作均具有独立的蝶形运算子单元来完成蝶形运算；以及通过所述数据选择器，将每一级蝶形运算操作得到的缓存数据写入到对应的缓存当中，当缓存结束后再读出数据，送入下一级蝶形运算子单元进行下一级蝶形运算操作；
所述检测输出单元，还用于对蝶形运算结束后的数据进行移位检测并输出。
5.根据权利要求4所述的装置，其特征在于，所述数据缓存单元由3个深度为512的存储器、以及9个深度分别为256、128、64、32、16、8、4、2、1的存储器构成；在流水模式下，两个独立的512深度的数据存储器通过所述接口选择器合并为一个深度为1024的数据存储单元。
6.根据权利要求3所述的装置，其特征在于，所述位倒序缓存单元，还用于在IFFT处理时，将蝶形运算单元逆序输出的数据转换为自然序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110026877.4A CN102611667B (zh) | 2011-01-25 | 2011-01-25 | 随机接入检测fft/ifft处理方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110026877.4A CN102611667B (zh) | 2011-01-25 | 2011-01-25 | 随机接入检测fft/ifft处理方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102611667A CN102611667A (zh) | 2012-07-25 |
| CN102611667B true CN102611667B (zh) | 2016-06-15 |
Family
ID=46528825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110026877.4A Active CN102611667B (zh) | 2011-01-25 | 2011-01-25 | 随机接入检测fft/ifft处理方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102611667B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106970895B (zh) * | 2016-01-14 | 2023-10-03 | 普天信息技术有限公司 | 基于fpga的fft装置及方法 |
| CN107733516B (zh) * | 2017-09-20 | 2019-11-29 | 西安空间无线电技术研究所 | 一种突发通信信号检测方法 |
| CN111580867B (zh) * | 2020-04-30 | 2023-07-18 | 中国科学院微电子研究所 | 一种用于fft运算的块浮点处理方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436173A (zh) * | 2008-11-25 | 2009-05-20 | 华为技术有限公司 | 一种迭代算法的处理方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070239815A1 (en) * | 2006-04-04 | 2007-10-11 | Qualcomm Incorporated | Pipeline fft architecture and method |
| CN101136891B (zh) * | 2007-08-09 | 2011-12-28 | 复旦大学 | 流水线结构的3780点快速傅里叶变换处理器 |
| CN101667984A (zh) * | 2008-09-04 | 2010-03-10 | 上海明波通信技术有限公司 | 3780点快速傅立叶变换处理器及运算控制方法 |
| CN101354701B (zh) * | 2008-09-16 | 2010-08-11 | 四川虹微技术有限公司 | 一种实现基4fft/ifft计算的fft处理器 |
| CN101937423B (zh) * | 2009-07-01 | 2012-06-13 | 中兴通讯股份有限公司 | 一种流水式fft/ifft的处理系统 |
-
2011
- 2011-01-25 CN CN201110026877.4A patent/CN102611667B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436173A (zh) * | 2008-11-25 | 2009-05-20 | 华为技术有限公司 | 一种迭代算法的处理方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 802.11n系统中FFT/IFFT处理器的设计与实现;姜鑫;《万方数据知识服务平台》;20101229;第13-15、31、32、49页，图2-6、2-7、5-1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102611667A (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105512179B (zh) | 硬件实现的数据排序装置、方法及数据处理芯片 | |
| US9252802B2 (en) | Encoding for partitioned data bus | |
| CN106992770A (zh) | 时钟电路及其传输时钟信号的方法 | |
| CN100499380C (zh) | 交织编解码的装置和方法 | |
| CN105975251B (zh) | 一种基于粗粒度可重构架构的des算法轮迭代系统及迭代方法 | |
| CN105468568A (zh) | 高效的粗粒度可重构计算系统 | |
| CN105912501A (zh) | 一种基于大规模粗粒度可重构处理器的sm4-128加密算法实现方法及系统 | |
| CN102611667B (zh) | 随机接入检测fft/ifft处理方法及装置 | |
| CN102508803A (zh) | 一种矩阵转置存储控制器 | |
| CN103984677A (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
| CN104536755A (zh) | 可编程逻辑器件重构方法及装置 | |
| CN105183701A (zh) | 1536点fft处理方式及相关设备 | |
| CN102193888A (zh) | 数据传输系统与可编程串行外围设备接口控制器 | |
| CN103544111B (zh) | 一种基于实时性处理的混合基fft方法 | |
| Zhang et al. | A multi-VC dynamically shared buffer with prefetch for network on chip | |
| CN104461966A (zh) | 一种基于Nand Flash芯片的数据缓存传输方法及其控制器 | |
| CN106021171A (zh) | 一种基于大规模粗粒度可重构处理器的sm4-128的密钥扩展实现方法及系统 | |
| CN105553646A (zh) | 面向分组密码算法并行计算的可重构s盒电路结构 | |
| CN100568382C (zh) | 先进先出存储器 | |
| CN106155979B (zh) | 一种基于粗粒度可重构架构的des算法密钥扩展系统及扩展方法 | |
| CN102929837B (zh) | 基于fpga的高速定点fft处理器及其处理方法 | |
| CN101694648A (zh) | 傅里叶变换处理方法和装置 | |
| CN106559299A (zh) | 串行通信设备、串行通信系统以及串行通信方法 | |
| CN201918981U (zh) | 双相哈佛码总线信号编解码电路 | |
| CN101887406A (zh) | 一种fft/ifft处理方法及一种fft/ifft处理器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20151104 Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1 Applicant after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Applicant before: ZTE Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20120725 Assignee: Xi'an Chris Semiconductor Technology Co. Ltd. Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Contract record no.: 2019440020036 Denomination of invention: FFT/IFFT Processing Method and Device for Random Access Detection Granted publication date: 20160615 License type: Common License Record date: 20190619 |
|
| EE01 | Entry into force of recordation of patent licensing contract |